DE102006015096B4 - Verfahren zur Verringerung der durch Polieren hervorgerufenen Schäden in einer Kontaktstruktur durch Bilden einer Deckschicht - Google Patents

Verfahren zur Verringerung der durch Polieren hervorgerufenen Schäden in einer Kontaktstruktur durch Bilden einer Deckschicht Download PDF

Info

Publication number
DE102006015096B4
DE102006015096B4 DE102006015096A DE102006015096A DE102006015096B4 DE 102006015096 B4 DE102006015096 B4 DE 102006015096B4 DE 102006015096 A DE102006015096 A DE 102006015096A DE 102006015096 A DE102006015096 A DE 102006015096A DE 102006015096 B4 DE102006015096 B4 DE 102006015096B4
Authority
DE
Germany
Prior art keywords
dielectric layer
layer
forming
dielectric
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102006015096A
Other languages
English (en)
Other versions
DE102006015096A1 (de
Inventor
Kai 01689 Frohberg
Sandra 01129 Bau
Johannes 04932 Groschopf
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Inc
Original Assignee
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Inc filed Critical GlobalFoundries Inc
Priority to DE102006015096A priority Critical patent/DE102006015096B4/de
Priority to US11/559,652 priority patent/US7528059B2/en
Publication of DE102006015096A1 publication Critical patent/DE102006015096A1/de
Application granted granted Critical
Publication of DE102006015096B4 publication Critical patent/DE102006015096B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819Smoothing of the dielectric
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684Smoothing; Planarisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Verfahren mit: Bilden einer ersten dielektrischen Schicht über einem Schaltungselement, das ein Kontaktgebiet aufweist; Einebnen der ersten dielektrischen Schicht durch Ausführen eines chemisch mechanischen Polierprozesses; Bilden einer zweiten dielektrischen Schicht auf der ersten dielektrischen Schicht; Bilden eines Kontaktpfropfens zumindest in der ersten dielektrischen Schicht, wobei der Kontaktpfropfen eine Verbindung zu dem Kontaktgebiet herstellt; und Entfernen der zweiten dielektrischen Schicht mittels eines chemisch mechanischen Polierprozesses.

Description

  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft das Gebiet der Halbleiterherstellung und betrifft insbesondere die Herstellung einer Verbindungsstruktur mit einem Kontaktpfropfen zum direkten Kontaktieren eines Schaltungselements.
  • Beschreibung des Stands der Technik
  • Halbleiterbauelemente, etwa moderne integrierte Schaltungen, enthalten typischerweise eine große Anzahl von Schaltungselementen, etwa Transistoren, Kondensatoren, Widerstände und dergleichen, die für gewöhnlich in einer im Wesentlichen ebenen Konfiguration auf einem geeigneten Substrat ausgebildet sind, das darauf ausgebildet eine kristalline Halbleiterschicht aufweist. Auf Grund der großen Anzahl an Schaltungselementen und der erforderlichen komplexen Anordnung moderner integrierter Schaltungen können die elektrischen Verbindungen der einzelnen Schaltungselemente im Allgemeinen nicht innerhalb der gleichen Ebene eingerichtet werden, auf der die Schaltungselemente hergestellt sind, sondern es sind eine oder mehrere zusätzliche „Verdrahtungs”-Schichten erforderlich, die auch als Metallisierungsschichten bezeichnet werden. Diese Metallisierungsschichten enthalten typischerweise metallenthaltende Leitungen, die die elektrische Verbindung innerhalb der Ebene ermöglichen, und enthalten ferner mehrere Zwischenebenenverbindungen, die auch als „Kontaktdurchführungen” bezeichnet werden, die mit einem geeigneten Metall gefüllt sind und die elektrische Verbindung zwischen zwei benachbarten gestapelten Metallisierungsschichten ermöglichen.
  • Auf Grund der ständigen Verringerung der Strukturgrößen von Schaltungselementen in modernen integrierten Schaltungen, steigt auch die Anzahl der Schaltungselemente pro vorgegebener Chipfläche, d. h. die Packungsdichte, ebenso an, wodurch ein noch größerer Zuwachs in der Anzahl der elektrischen Verbindungen zum Erreichen der gewünschten Schaltungsfunktion erforderlich ist. Daher wächst im Allgemeinen die Anzahl der gestapelten Metallisierungsschichten mit zunehmender Anzahl an Schaltungselementen pro Chipfläche an, und/oder die Größe der einzelnen Metallleitungen und Kontaktdurchführungen sowie der Abstand dazwischen wird verringert. Daher ist bei modernen Halbleiterbauelementen für die Verbindung der Schaltungselemente mit der ersten oder untersten Metallisierungsschicht eine anspruchsvolle Kontakttechnologie zum Herstellen entsprechender Kontaktpfropfen erforderlich, die direkt mit Kontaktgebieten von Schaltungselementen, etwa Drain/Source-Gebieten, Gateelektroden von Transistoren, und dergleichen in Verbindung sind. Somit stellen Kontaktpfropfen den elektrischen Kontakt der einzelnen Schaltungselemente mit der ersten Metallisierungsschicht her, die über einem Zwischenschichtdielektrikumsmaterial ausgebildet ist, das die Schaltungselemente umgibt und passiviert.
  • Während der Herstellung entsprechender Kontaktpfropfen werden eine Reihe komplexer Prozesse ausgeführt, die das Abscheiden dielektrischer Materialien, das Einebnen der dielektrischen Materialien, das Ätzen von Kontaktöffnungen, mehrere Reinigungsprozesse, das Einfüllen geeigneter Kontaktmetalle, und dergleichen beinhalten, wobei gewisse Probleme in einem typischen konventionellen Prozessablauf entstehen können, wie dies detaillierter mit Bezug zu den 1a und 1b beschrieben ist.
  • 1a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 100 in einem fortgeschrittenen Herstellungsstadium. Das Bauelement 100 umfasst ein oder mehrere Schaltungselemente 103, die über einem Substrat 101 mit einer Halbleiterschicht 102, etwa einer Siliziumschicht, gebildet sind. Die Schaltungselemente 103 repräsentieren Feldeffekttransistoren, Kondensatoren, und dergleichen, wobei kritische Strukturgrößen, beispielsweise eine Gatelänge der Schaltungselemente 103, wenn diese Feldeffekttransistoren repräsentieren, im Bereich von 100 nm und deutlich darunter liegen können. In dieser Fertigungsphase ist eine Kontaktätzstoppschicht 104, die beispielsweise aus Siliziumnitrid aufgebaut ist, ausgebildet, um damit die Schaltungselemente 103 zu umschließen, woran sich ein Zwischenschichtdielektrikumsmaterial 105 anschließt, das aus Siliziumdioxid aufgebaut sein kann.
  • Typischerweise kann das Bauelement 100 auf der Grundlage der folgenden Prozesse hergestellt werden. Die Schaltungselemente 103 können gemäß gut etablierter Rezepte einschließlich moderner Lithographie-, Abscheide-, Ätz-, Implantations- und Ausheiz-Verfahren, und dergleichen gebildet werden. Danach wird die Kontaktätzstoppschicht 104 auf der Grundlage gut etablierter plasmaunterstützter CVD-(chemische Dampfabscheide)Verfahren gebildet, wobei in anspruchsvollen Anwendungen die Schicht 104 mit einer speziellen inneren Verspannung vorgesehen werden kann, um das Leistungsverhalten zumindest einiger der Schaltungselemente 103 zu verbessern. Anschließend wird das Zwischenschichtdielektrikumsmaterial 105 auf der Grundlage von CVD-Verfahren bei hoher Plasmadichte oder einem anderen geeigneten Abscheideverfahren aufgebracht, wobei beispielsweise TEOS als ein Vorstufenmaterial verwendet wird, um Siliziumdioxid mit den erforderlichen Eigenschaften im Hinblick auf die mechanische Stabilität, die Feuchtigkeitsabweisung, und dergleichen zu bilden. Obwohl eine Reihe von Rezepten im Stand der Technik gut etabliert sind, in denen das Zwischenschichtdielektrikumsmaterial 105 in einer im Wesentlichen fließartigen Weise abgeschieden wird, wird ein gewisses Maß an Ungleichförmigkeit der schließlich erreichten Topographie beobacht, die nachteiligerweise nachfolgende Prozesse, etwa einen Photolithographieprozess für die nachfolgende Strukturierung der Schichten 105 und 104, zur Herstellung entsprechender Kontaktpfropfen darin, beeinflussen kann. Folglich wird die Oberflächentopographie des Bauelements 100 durch moderne CMP(chemisch mechanische Polier-)Verfahren eingeebnet.
  • 1b zeigt schematisch das Halbleiterbauelement nach der Einebnung des Zwischenschichtdielektrikummaterials 105 mittels CMP, wodurch eine im Wesentlichen ebene Oberflächentopographie geschaffen wird, wobei jedoch eine Vielzahl kleiner Risse, Einkerbungen und anderer Oberflächenunregelmäßigkeiten 106 während der mechanischen Belastung auftreten können, die durch den CMP-Prozess hervorgerufen wird.
  • Nach dem Einebnen der Schicht 105 werden weitere Prozesse auf der Grundlage der in 1b gezeigten Oberflächentopographie ausgeführt, wobei beispielsweise eine Photolithographie ausgeführt werden kann, um eine Lackmaske (nicht gezeigt) vorzusehen, auf deren Grundlage entsprechende Kontaktöffnungen in dem Material 105 gebildet werden. Während dieses Ätzprozesses können entsprechende Kontaktöffnungen in der Schicht 105 bis zu unterschiedlichen Tiefen gebildet werden, abhängig von den entsprechenden Kontaktgebieten der Schaltungselemente 103 und somit wird die Kontaktätzstoppschicht 104 vorgesehen, um in zuverlässiger Weise den vorhergehenden Ätzprozess zu stoppen und zu steuern. Anschließend wird die Lackmaske entfernt und ein weiterer Ätzprozess kann ausgeführt werden, um die Kontaktätzstoppschicht 104 zu öffnen. Nachfolgend werden Reinigungsprozesse ausgeführt, um das Bauelement für das Abscheiden eines geeigneten Barrieren- und Metallmaterials zur Herstellung von Kontaktpfropfen in den Schichten 105 und 104 vorzubereiten. Während vieler dieser Prozessschritte sind die Risse, Einkerbungen und Oberflächenunregelmäßigkeiten 106 den entsprechenden reaktiven Umgebungen der diversen Prozesse ausgesetzt, wodurch sich ein merkliches Anwachsen der Größe der Unregelmäßigkeiten 106 in lateraler und/oder vertikaler Richtung ergibt. Folglich können während des nachfolgenden Einfüllens von Barrierenmaterial und Metallmaterial die vergrößerten Oberflächenunregelmäßigkeiten 106 ebenso mit einem entsprechenden leitenden Material gefüllt werden, was einen negativen Einfluss auf die weitere Bearbeitung und schließlich auf das Bauteilverhalten ausüben kann.
  • 1c zeigt schematisch das Bauelement 100 in einem weiter fortgeschrittenen Herstellungsstadium nach dem Ende der oben beschriebenen Prozesssequenz. Somit umfasst das Bauelement 100 mehrere Kontaktpfropfen 107, die mit einem gut leitenden Metall 108, etwa Wolfram und dergleichen gefüllt sind, wobei typischerweise ein Barrierenmaterial 109 zwischen den dielektrischen Materialien der Schichten 105 und 104 und dem gut leitenden Metall 108 ausgebildet ist. Des weiteren können, wie zuvor erläutert ist, entsprechende vergrößerte Oberflächenunregelmäßigkeiten 106a mit dem gut leitenden Material 108 und dem Barrierenmaterial 109 gefüllt sein, wodurch eine Vielzahl an Gebieten geschaffen wird, die das Funktionsverhalten zumindest einiger der Schaltungselemente 103 beeinflussen können. Beispielsweise können die entsprechenden Kontaktöffnungen und damit die vergrößerten Oberflächenunregelmäßigkeiten 106a auf der Grundlage gut etablierter Abscheideverfahren, etwa der Sputter-Abscheidung für das Barrierenmaterial 109 und CVD-Verfahren für das gut leitende Material 108 gefüllt werden, wobei ein überschüssiges Material hinterher durch CMP entfernt wird, was zusätzlich zu einem lateralen und vertikalen Anwachsen der Größe der Oberflächenunregelmäßigkeiten 106a beitragen kann, wodurch beispielsweise benachbarte metallgefüllte Einkerbungen eine Brücke bilden. Folglich können zumindest einige der metallgefüllten Oberflächenunregelmäßigkeiten 106a eine merkliche laterale Ausdehnung annehmen, was zu einer Ausbildung nicht gewünschter leitender Wege führen kann.
  • 1d zeigt schematisch das Bauelement 100 in einem weiter fortgeschrittenen Herstellungsstadium, wobei eine Metallisierungsschicht 110 über dem Zwischenschichtdielektrikumsmaterial 105 gebildet ist. Die Metallisierungsschicht 110 umfasst mehrere Metallgräben oder Metallleitungen 112, die ein gut leitendes Metall 114, etwa Kupfer, Aluminium, und dergleichen enthalten, wobei in anspruchsvollen Anwendungen mit gut leitendem Materialien, etwa Kupfer oder Kupferlegierungen, und dergleichen, ein entsprechendes Barrierenmaterial 115 vorgesehen ist. Die Metallleitungen 112 können in einer geeigneten dielektrischen Schicht 111 eingebettet sein, die beispielsweise aus Siliziumdioxid, fluordotiertem Siliziumdioxid, dielektrischen Materialien mit kleinem ε, und dergleichen aufgebaut ist. Die dielektrische Schicht 111 kann auf einer Ätzstoppschicht oder Barrierenschicht 113 gebildet sein, die beispielsweise aus Siliziumnitrid, Siliziumkarbid, stickstoffangereichertem Siliziumkarbid, und dergleichen aufgebaut ist.
  • Die Metallisierungsschicht 110 kann auf der Grundlage gut etablierter Einlege- oder Damaszener-Verfahren gebildet werden, in denen entsprechende Öffnungen, etwa Gräben, in der dielektrischen Schicht 111 und der Ätzstoppschicht 113 hergestellt werden, woran sich ein geeigneter Einfüllprozess zur Bildung der Barrierenschicht 115 und zum Bereitstellen des Volumenmaterials 114 anschließt.
  • Wie zuvor erläutert ist, können während der vorhergehenden Prozesse die lateralen Abmessungen einiger der Oberflächenunregelmäßigkeiten 106a so vergrößert werden, dass sich ein leitender Weg zwischen zwei benachbarten Metallleitungen 112 ausbildet, wie dies beispielsweise bei 116 gezeigt ist. Folglich kann ein Funktionsfehler oder zumindest ein signifikant erhöhter Leckstrom beobachtet werden, wodurch möglicherweise das gesamte Bauelement 100 als funktionsunfähig einzustufen ist. Folglich kann ein erhöhter Ausbeuteverlust insbesondere für äußerst anspruchsvolle Halbleiterbauelemente beobachtet werden, in denen die geringen Strukturgrößen der Schaltungselemente 103 auch entsprechend reduzierte Abmessungen der Metallleitungen 112 und der entsprechenden Abstände erfordern, so dass ein weiterer Anstieg der Gefahr von Funktionsfehlern, die durch metallgefüllte Oberflächenunregelmäßigkeiten, etwa die Unregelmäßigkeiten 106a, gegeben ist.
  • Die US 6 140 240 A offenbart ein Verfahren zum Eliminieren von CMP-bedingten Mikrokratzern, wobei eine erste Isolierschicht über Metallleitungen abgeschieden wird, um diese einzubetten. Die Isolierschicht wird mittels CMP planarisiert, wobei Mikrokratzer in der Oberfläche entstehen. Auf der planarisierten Schicht wird eine Polymerschicht abgeschieden, um diese Mikrokratzer zu füllen. Anschließend wird die Polymerschicht und ein Oberflächenbereich der Isolierschicht zurückgeätzt, um die Kratzer zu entfernen.
  • Die US 6 228 760 B1 offenbart die Verwendung einer SiON- oder PE-Oxid-ARC-Schicht zum Verringern von CMP-Defekten in Kontaktoxidschichten, die z. B. in einem O3-TEOS-Prozess gebildet werden. In der ARC-Schicht und der Kontaktoxidschicht wird eine Kontaktlochöffnung gebildet, die anschließend mit Barrierenmaterial beschichtet und mit Wolfram gefüllt werden kann. Beim anschließenden CMP-Schritt kann die ARC-Schicht als CMP-Stoppschicht dienen, wobei SiON die besseren CMP-Stoppeigenschaften aufweist.
  • Angesichts der zuvor beschriebenen Situation ist es die Aufgabe der vorliegenden Erfindung eine verbesserte Technik bereitzustellen, um Kontaktpfropfen herzustellen, wobei eines oder mehrere der zuvor erkannten Probleme vermieden oder zumindest deren Auswirkungen reduziert werden.
  • Überblick über die Erfindung
  • Die Aufgabe der vorliegenden Erfindung wird durch die Verfahren der Ansprüche 1 und 9 gelöst.
  • Im Allgemeinen richtet sich die vorliegende Erfindung an eine Technik, die die Herstellung metallgefüllter Gebiete in einer dielektrischen Schicht ermöglicht, wobei die dielektrische Schicht ein Einebnen der Oberflächentopographie auf der Grundlage von CMP erfordert, während dennoch die Auswirkungen der Oberflächenunregelmäßigkeiten deutlich reduziert werden. Zu diesem Zweck werden entsprechende Oberflächenunregelmäßigkeiten „passiviert” oder „versiegelt”, indem eine Deckschicht bereitgestellt wird und indem mindestens einige der nachfolgenden Prozesse zum Strukturieren der dielektrischen Schicht auf der Grundlage der entsprechenden Deckschicht ausgeführt werden.
  • Kurze Beschreibung der Zeichnungen
  • Weitere Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
  • 1a bis 1d schematisch Querschnittsansichten eines Halbleiterbauelements während der Herstellung von Kontaktpfropfen gemäß konventioneller Prozessstrategien zeigen, die zu metallgefüllten Oberflächenunregelmäßigkeiten führen;
  • 2a bis 2d schematisch Querschnittsansichten eines Halbleiterbauelements während diverser Fertigungsphasen zur Ausbildung eines Kontaktpfropfens unter Anwendung einer Deckschicht nach einem CMP-Prozess gemäß anschaulicher Ausführungsformen der vorliegenden Erfindung zeigen;
  • 3a bis 3c schematisch Querschnittsansichten eines Halbleiterbauelements während der Herstellung eines ebenen Zwischenschichtdielektrikumsmaterials mit einer reduzierten Anzahl an Oberflächenunregelmäßigkeiten gemäß noch weiterer anschaulicher Ausführungsformen der vorliegenden Erfindung zeigen; und
  • 4a und 4b schematisch Querschnittsansichten eines Halbleiterbauelements während der Herstellung eines ebenen Zwischenschichtdielektrikums mit einer reduzierten Anzahl an Oberflächenunregelmäßigkeiten gemäß noch weiterer anschaulicher Ausführungsformen der vorliegenden Erfindung darstellen.
  • Detaillierte Beschreibung der Erfindung
  • Im Allgemeinen betrifft die vorliegende Erfindung eine Technik für die Herstellung gut leitender Metallgebiete, die in einigen anschaulichen Ausführungsformen Kontaktpfropfen repräsentieren, d. h. metallgefüllte Kontaktdurchführungen, die die elektrische Verbindung zwischen entsprechenden Kontaktgebieten von Schaltungselementen mit einer darüber liegenden Metallisierungsschicht herstellen. In vielen Situationen während des Fertigungsprozesses für Halbleiterbauelemente muss ein dielektrisches Material über einer speziellen Oberflächentopographie aufgebracht werden, die durch die darunter liegenden Schaltungselemente hervorgerufen wird, wobei jedoch für nachfolgende Prozesse eine im Wesentlichen ebene Oberfläche auf Grund von Prozessbeschränkungen nachfolgender Prozesse, etwa der Photolithographie, und dergleichen, erforderlich ist. Somit werden moderne CMP-Verfahren häufig dafür eingesetzt, wobei jedoch gewisse Materialzusammensetzungen des dielektrischen Materials eine Reihe von Oberflächenunregelmäßigkeiten, etwa Einkerbungen, und dergleichen ausbilden können, obwohl ansonsten in globalem Maßstabe eine im Wesentlichen ebene Oberfläche erreicht wird. Da die Oberflächenunregelmäßigkeiten deutlich die weiteren Prozesse beeinflussen können, wie dies zuvor mit Bezug zu der Herstellung von Kontaktpfropfen beschrieben ist, stellt die vorliegende Erfindung eine Technik zum „Passivieren” der Oberflächenunregelmäßigkeiten vor dem Ausführen nachfolgender Strukturierungsprozesse bereit, die ansonsten zu einem Anwachsen der Größe der Oberflächenunregelmäßigkeiten führen würden. Folglich kann die Zunahme der Größe und das Anhäufen von leitendem Material deutlich unterdrückt werden. Ferner wird in einigen anschaulichen Ausführungsformen der Einebnungsprozess als ein Zwischenprozess ausgeführt, wodurch entsprechende Oberflächenunregelmäßigkeiten an weniger kritischen Bauteilbereichen angeordnet werden, wobei eine nachfolgende Fortführung der Materialabscheidung zusätzlich für eine effiziente Passivierung oder Auffüllung mit dielektrischem Material der entsprechenden Oberflächenunregelmäßigkeiten sorgt.
  • Es sollte beachtet werden, dass die vorliegende Erfindung äußerst vorteilhaft im Zusammenhang mit der Herstellung von Kontaktpfropfen ist, da hier eine hohe Wahrscheinlichkeit für das Erzeugen nicht gewünschter Leckstromwege oder Kurzschlüsse in der ersten Metallisierungsschicht besteht, die möglicherweise zu einem signifikanten Abfall der Produktionsausbeute führen kann. Es sollte jedoch beachtet werden, dass die Prinzipien der vorliegenden Erfindung auf jede Situation anwendbar sind, in denen eine dielektrische Schicht durch CMP vor einem Strukturierungsprozess eingeebnet wird, wodurch eine erhöhte Prozessgleichförmigkeit während der nachfolgenden Strukturierungsprozesse erreicht wird. Folglich sollte die vorliegende Erfindung nicht auf die Herstellung von Kontaktpfropfen eingeschränkt gesehen werden, sofern dies nicht speziell in der folgenden Beschreibung sowie in den angefügten Patentansprüchen dargelegt ist.
  • Mit Bezug zu den 2a bis 2d, 3a bis 3c und 4a und 4b werden nunmehr weitere anschauliche Ausführungsformen der vorliegenden Erfindung detaillierter beschrieben.
  • 2a zeigt schematisch ein Halbleiterbauelement 200 in einem fortgeschrittenen Herstellungsstadium. Das Bauelement 200 umfasst ein Substrat 201 mit einer darauf ausgebildeten Halbleiterschicht 202, die ein beliebiges geeignetes Halbleitermaterial, etwa Silizium/Germanium, oder andere Halbleitermaterialien repräsentieren kann. Des weiteren kann das Substrat 201 in Verbindung mit der Halbleiterschicht 202 ein SOI-(Halbleiter-auf-Isolator) Substrat repräsentieren, in welchem die Halbleiterschicht 202 auf einer vergrabenen isolierenden Schicht (nicht gezeigt) ausgebildet ist, wobei die Schicht 202 eine geeignete Dicke aufweist, um damit die Herstellung entsprechender Transistorelemente, etwa teilweise oder vollständig verarmter Bauelemente, zu ermöglichen. Des weiteren kann das Bauelement 200 ein oder mehrere Schaltungselemente 203 aufweisen, die in der gezeigten Ausführungsform als Feldeffekttransistoren mit entsprechenden Gateelektroden 223 dargestellt sind, die eine Gatelänge 223l gemäß den Entwurfsregeln einer vorgegebenen Technologie aufweisen. In einigen anschaulichen Ausführungsformen betragen die Gatelängen 223l 100 nm und deutlich weniger oder 50 nm und weniger. Folglich kann der Abstand zwischen benachbarten Schaltungselementen 203 im Bereich von einigen 100 nm liegen, wodurch präzise positionierte Kontaktgebiete und Pfropfen zur Anbindung der Schaltungselemente 203 an eine oder mehrere darüberliegende Metallisierungsschichten erforderlich sind, die ebenso Metallleitungen mit lateralen Abmessungen von 200 nm und deutlich weniger mit vergleichbaren lateralen Abständen aufweisen. Somit kann in derartigen anspruchsvollen Anwendungen das Vermeiden von Leckstromwegen oder anderen Unregelmäßigkeiten deutlich die Gesamtproduktionsausbeute beeinflussen.
  • Das Bauelement 200 umfasst ferner eine Ätzstoppschicht 204, die aus einem beliebigen geeigneten Material, etwa Siliziumnitrid aufgebaut ist. In anspruchsvollen Anwendungen kann die Schicht 204 zwei oder mehrere Schichten aufweisen, wobei der Hauptanteil des Materials aus Siliziumnitrid mit einer spezifizierten inneren Verspannung aufgebaut sein kann, wobei die Art und die Größe der inneren Verspannung für unterschiedliche Schaltungselemente 203 unterschiedlich sein kann. Der Einfachheit halber ist die Schicht 204 so gezeigt, dass diese im Wesentlichen die gleiche Schicht für jedes der Schaltungselemente 203 repräsentiert. Ein Zwischenschichtdielektrikumsmaterial 205, das Siliziumdioxid aufweisen kann, ist über dem Schaltungselement 203 und auf der Ätzstoppschicht 204 ausgebildet, wobei in anderen anschaulichen Ausführungsformen die Schicht 205 eine dielektrische Schicht repräsentieren kann, die auf entsprechenden Bauteilbereichen mit einer spezifizierten Oberflächentopographie ausgebildet ist, die durch darunterliegende Schaltungsstrukturelemente, etwa die Schaltungselemente 203, hervorgerufen wird. In noch anderen anschaulichen Ausführungsformen ist das Zwischenschichtdielektrikumsmaterial 205 aus anderen dielektrischen Materialien aufgebaut, etwa Materialien mit reduzierter Permittivität, um die parasitäre Kapazität zwischen benachbarten Metallgebieten, die in der Schicht 205 gebildet sind, und zwischen benachbarten Schaltungselementen 203 zu reduzieren. Beispielsweise kann das Material 205 ein fluordotiertes Siliziumdioxid oder andere Materialien mit reduzierter Permittivität, beispielsweise auf der Grundlage poröser Materialien, Polymermaterialien, wasserstoffangereichertem Siliziumoxikarbid (SiCOH), und dergleichen, aufweisen. Es sollte auch beachtet werden, dass das Material 205 aus mehreren Materialien aufgebaut sein kann, die auf der Grundlage zweier oder mehrerer Unterschichten gebildet werden, um damit die gewünschten Materialeigenschaften bereitzustellen. In dieser Fertigungsphase kann das Material 205 eine im Wesentlichen ebene Oberfläche 205s aufweisen, wobei zu berücksichtigen ist, dass der Begriff „eben bzw. planar” eine globale Konfiguration des Materials 205 beschreibt, die dennoch im lokalen Maßstab oder im Mikromaßstab, eine Vielzahl von Oberflächenunregelmäßigkeiten 206 umfassen kann, etwa Einkerbungen, Risse, und dergleichen.
  • Das Bauelement 200, wie es in 2a gezeigt ist, kann auf der Grundlage von Prozessen hergestellt werden, wie sie auch mit Bezug zu dem Bauelement 100 beschrieben sind. Es sollte jedoch beachtet werden, dass die Herstellung der Kontaktätzstoppschicht 204, wenn diese mit speziellen Verspannungseigenschaften vorgesehen wird, das Abscheiden unterschiedlicher Schichten mit unterschiedlicher innerer Verspannung beinhalten kann, wobei eine entsprechende Prozessstrategie das Abscheiden zusätzlicher dünner Ätzstoppschichten (nicht gezeigt) beinhalten kann, um damit selektiv unerwünschte Bereiche der Schicht 204 über speziellen Schaltungselementen 203 zu entfernen. Ferner kann das Material 205 auf der Grundlage einer geeigneten Technik, etwa CVD mit hochdichtem Plasma oder subatmosphärischem CVD bereitgestellt werden, wenn eine im Wesentlichen siliziumdioxidbasiertes Material gebildet wird. Entsprechende Rezepte sind im Stand der Technik gut etabliert. In noch weiteren anschaulichen Ausführungsformen wird ein fluordotiertes Siliziumdioxidmaterial oder es werden dielektrische Materialien mit kleinem ε oder eine Kombination gut etablierter Dielektrika, etwa Siliziumdioxid, und dielektrische Materialien mit kleinem ε auf der Grundlage etablierter Prozessverfahren gebildet. Auf Grund einer restlichen nicht erwünschten Topographie des Materials 205 nach dem Abscheiden wird ein CMP-Prozess ausgeführt, der zu Oberflächenunregelmäßigkeiten 206 führen kann, wobei die Anzahl und die Größe deutlich von den Eigenschaften des Materials 205 abhängen kann. Beispielsweise selbst bei relativ mechanisch stabilem Siliziumdioxid kann eine Vielzahl an Einkerbungen erhalten werden, wohingegen weniger stabile Materialien, etwa dielektrische Materialien mit kleinem ε eine noch größere Anzahl an Unregelmäßigkeiten 206 aufweisen können. Folglich werden die Unregelmäßigkeiten 206 für weitere Strukturierungsprozesse passiviert oder versiegelt, wobei in einigen anschaulichen Ausführungsformen eine Deckschicht vorgesehen wird, die aus einem geeigneten Material aufgebaut ist, um damit zumindest teilweise die Unregelmäßigkeiten 206 zu füllen oder zumindest zu passivieren.
  • 2b zeigt schematisch das Bauelement 200 nach dem Herstellen einer Deckschicht 220, die in einer anschaulichen Ausführungsform aus im Wesentlichen dem gleichen Material aufgebaut ist, wie zumindest der Oberflächenbereich des Materials 205. Wenn beispielsweise das Material 205 im Wesentlichen aus Siliziumdioxid aufgebaut ist, kann die Deckschicht 220 auch als Siliziumdioxid vorgesehen werden, wobei eine Dicke davon im Bereich von einigen Nanometer bis einige 10 Nanometer liegen kann, abhängig von den Prozesserfordernissen. Beispielsweise kann eine mittlere Größe der Oberflächenunregelmäßigkeiten 206 z. B. in der vertikalen Richtung auf der Grundlage von Prozessdaten für eine Vielzahl konventionell behandelter Substrate bestimmt werden, und somit kann die Dicke der Deckschicht 220 auf der Grundlage der erhaltenen Messresultate eingestellt werden. Wenn beispielsweise für spezifizierte CMP-Parameter und für eine gegeben Materialzusammensetzung und Abscheidetechnik für das Material 205 eine mittlere „Eindringtiefe” der Oberflächenunregelmäßigkeiten 206 von ungefähr 5 bis 10 nm beobachtet wird, kann eine Dicke von ungefähr 20 bis 60 nm für die Deckschicht 220 als ein Sollwert für einen entsprechenden Abscheideprozess ausgewählt werden. Folglich können während eines entsprechenden Abscheideprozesses die Oberflächenunregelmäßigkeiten 206 zumindest teilweise mit einem Abdeckmaterial gefüllt werden, wodurch die Wahrscheinlichkeit für ein weiteres Vergrößern der Unregelmäßigkeiten 206 während der weiteren Bearbeitung deutlich reduziert wird.
  • In anderen anschaulichen Ausführungsformen wird die Deckschicht 220 aus einem beliebigen anderen Material hergestellt, beispielsweise kann diese aus Siliziumnitrid, und dergleichen hergestellt werden, wodurch der Oberfläche 205s und damit auch den Unregelmäßigkeiten 206, die darin enthalten sind, eine erhöhte Stabilität für die weitere Bearbeitung verliehen wird, beispielsweise für einen weiteren CMP-Prozess, der typischerweise zum Entfernen von überschüssigen Material in einem späteren Stadium nach dem Füllen entsprechender Kontaktöffnungen mit einem leitenden Material ausgeführt wird. Durch Vorsehen eines anderen Materials für die Deckschicht 220 kann die Prozesssequenz zum Strukturieren der Schicht 205 möglicherweise angepasst werden, da beispielsweise ein anfänglicher Ätzschritt zunächst für das Öffnen der Schicht 220 erforderlich sein kann, und danach kann das Ätzen durch das Material 205 auf der Grundlage gut etablierter Verfahren ausgeführt werden. Es sollte beachtet werden, dass eine beliebige geeignete Abscheidetechnik für die Herstellung 220 eingesetzt werden kann, selbst äußerst konforme Abscheidetechniken können eingesetzt werden, da eine entsprechende „Mikro”-Topographie, die durch die Oberflächenunregelmäßigkeiten in einem äußerst konformen Prozess hervorgerufen wird, im Wesentlichen nicht negativ die weitere Bearbeitung beeinflusst. In anderen Fällen kann ein im Wesentlichen fließartiges Abscheideverhalten angewendet werden, um eine moderat glatte Oberfläche der Deckschicht 220 selbst auf Mikroskala zu erhalten.
  • Danach wird die weitere Bearbeitung auf der Grundlage gut etablierter Rezepte fortgesetzt, wenn beispielsweise die Deckschicht 220 im Wesentlichen aus dem gleichen Material wie die Schicht 205 aufgebaut ist, da dann der entsprechende Strukturierungsprozess nicht an das Vorhandensein der Deckschicht 220 angepasst werden muss. Beispielsweise kann ein Photolithographieprozess ausgeführt werden, um eine geeignete Lackmaske zu erhalten, auf deren Basis ein Ätzprozess ausgeführt wird, wie dies zuvor beschrieben ist. D. h., entsprechend anisotrop ausgeprägte Ätzrezepte können verwendet werden, um durch die Deckschicht 220 und das Material 205 zu ätzen, wobei der entsprechende Ätzprozess zuverlässig auf und in der Ätzstoppschicht 204 angehalten werden kann. Danach wird die Lackmaske entfernt und die Ätzstoppschicht 204 kann auf der Grundlage geeigneter und gut etablierter Ätzverfahren geöffnet werden. In anderen Fällen kann die Lackmaske während des Öffnens der Ätzstoppschicht 204 beibehalten werden. Als nächstes können nach Bedarf Reinigungsprozesse ausgeführt werden, wobei jedoch die Oberflächenunregelmäßigkeiten 206, die der reaktiven Ätz- und Reinigungsumgebung ausgesetzt sind, zumindest einiger der zuvor ausgeführten Prozesse, eine deutlich reduzierte Tendenz zur Vergrößerung ihrer Größe aufweisen, auf Grund des vorhergehenden Einfüllens von Material der Deckschicht 220.
  • In anderen anschaulichen Ausführungsformen ist, wenn die Deckschicht 220 aus einem unterschiedlichen Material hergestellt ist, ein anfänglicher Ätzschritt so gestaltet, dass effizient durch die Deckschicht 220 geätzt werden kann, und nachfolgend können gut etablierte Verfahren eingesetzt werden, um die entsprechenden Öffnungen in den Schichten 205 und 204 herzustellen, wie dies zuvor beschrieben ist. Auch in diesem Falle ist eine Wechselwirkung der reaktiven Umgebungen mit den Unregelmäßigkeiten 206 deutlich unterdrückt.
  • 2c zeigt schematisch das Halbleiterbauelement 200 in einem weiter fortgeschrittenen Herstellungsstadium. Hier sind entsprechende Öffnungen 221 in dem dielektrischen Material 205 und in der Ätzstoppschicht 204 ausgebildet, wobei in der gezeigten anschaulichen Ausführungsform die Öffnungen 221 Kontaktöffnungen repräsentieren, die durch eine geeignete Barrierenschicht 209, die beispielsweise aus einem beliebigen geeigneten Material aufgebaut ist, das die erforderlichen Eigenschaften für die Herstellung einer Volumenmetallschicht 208 bietet und/oder die für entsprechende Diffusions- und Haftungseigenschaften sorgt, gefüllt werden. Beispielsweise kann die Barrierenschicht 209 eine titan- und/oder titannitridbasierte Schicht repräsentieren, die verwendet wird, um nachteilige Auswirkungen während des Abscheidens einer wolframbasierten Schicht zu verringern, wenn die Schicht 208 als eine Wolframschicht für entsprechende Kontaktpfropfen vorgesehen wird, die direkt mit entsprechenden Kontaktgebieten 203c der Schaltungselemente 203 in Verbindung stehen. In anderen anschaulichen Ausführungsformen kann die Barrierenschicht 209 ein anderes geeignetes Material repräsentieren, das deutlich die Diffusion von Material der Schicht 208 in die benachbarten dielektrischen Materialien 205 und 204 unterdrückt. Wie gezeigt, werden während der vorhergehenden Prozesse zum Strukturieren der Öffnungen 221 und zum Bilden der Schichten 209 und 208 die Unregelmäßigkeiten 206b nicht wesentlich durch die Bearbeitung auf Grund des darin enthaltenen dielektrischen Filmmaterials beeinflusst. Somit wird eine entsprechende Zunahme der Größe in vertikaler und auch in lateraler Richtung deutlich unterdrückt.
  • 2d zeigt schematisch das Halbleiterbauelement 200 in einem weiter fortgeschrittenen Herstellungsstadium nach dem Entfernen von überschüssigem Material der Schichten 209 und 208. In einigen anschaulichen Ausführungsformen wird auch die Deckschicht 220 während des entsprechenden Einebnungsprozesses, der einen CMP-Prozess umfasst, entfernt. Während dieses Prozesses weisen die Unregelmäßigkeiten 206b eine deutlich erhöhte mechanische Stabilität auf, wodurch durch CMP hervorgerufene Schäden deutlich verringert werden. Da ferner die Unregelmäßigkeiten 206b im Wesentlichen mit dem dielektrischen Material gefüllt sind, können Metallreste über den Unregelmäßigkeiten 206b ebenso in effizienterweise während des CMP-Prozesses verringert werden. Folglich werden metallische Reste außerhalb der Öffnungen 221 deutlich im Vergleich zu dem konventionellen Prozessablauf verringert. Somit umfasst das Bauelement zwei metallgefüllte Gebiete 207, die in der gezeigten Ausführungsform Kontaktpfropfen repräsentieren, wobei benachbarte Oberflächenunregelmäßigkeiten 206b deutlich in ihrer Größe reduziert sind, wodurch auch die Wahrscheinlichkeit für eine Metallansammlung darin reduziert wird.
  • In erläuternden Beispielen wird die Deckschicht 220 nicht vollständig während des CMP-Prozesses entfernt, wobei in noch anderen Beispielen, wie zuvor erläutert ist, die Deckschicht 220 aus anderen Materialien, etwa Siliziumnitrid hergestellt werden kann, da es in effizienter Weise während des CMP-Prozesses zum Entfernen der überschüssigen Materialien der Schichten 209 und 208 als eine CMP-Stoppschicht verwendet werden kann. Danach kann die weitere Bearbeitung beispielsweise auf der Grundlage der Herstellung einer Metallisierungsschicht fortgesetzt werden, wie dies beispielsweise mit Bezug zu 1d beschrieben ist, wobei auf Grund der passivierten Unregelmäßigkeiten 206b eine deutlich geringere Wahrscheinlichkeit für das Erzeugen von Leckstromwegen erreicht wird. Somit wird selbst für größenreduzierte Halbleiterbauelemente mit einem geringen Abstand zwischen benachbarten Metallleitungen ein Ausbeuteverlust deutlich auf Grund des Vorsehens der Deckschicht 220 zum effizienten „Versiegeln oder Passivieren” von durch CMP hervorgerufene Oberflächenunregelmäßigkeiten verringert.
  • Mit Bezug zu den 3a bis 3c werden weitere erläuternde Beispiele nunmehr detaillierter beschrieben, in denen während des Herstellens eines Zwischenschichtdielektrikums zur Aufnahme von Kontaktpfropfen ein zwischengeschalteter Einebnungsprozess ausgeführt wird, um Unregelmäßigkeiten an weniger kritischen Bauteilgebieten anzuordnen und um für eine verbesserte Passivierung zu sorgen.
  • 3a zeigt schematisch ein Halbleiterbauelement 300, das ein Substrat 301 mit einer darauf ausgebildeten Halbleiterschicht 302 aufweist. Ferner sind entsprechende Schaltungselemente 303 in und auf der Halbleiterschicht 302 gebildet, wobei im Hinblick auf die Komponenten 301, 302 und 303 die gleichen Kriterien gelten, wie sie zuvor mit Bezug zu dem Bauelement 200 beschrieben sind. Des weiteren umfasst das Bauelement 300 eine Kontaktätzstoppschicht 304, die ähnliche Eigenschaften aufweisen kann, wie sie zuvor mit Bezug zu der Schicht 204 beschrieben sind. Des weiteren ist ein erster Bereich 305a eines Zwischenschichtdielektrikumsmaterials über den Schaltungselementen 303 so ausgebildet, dass dessen entsprechende Topographie eingeebnet ist, wobei jedoch eine Sollhöhe des Zwischenschichtdielektrikumsmaterials für das Bauelement 300 nicht erreicht ist. D. h., das Material 305, das Siliziumdioxid, oder dergleichen aufweisen kann, wird in einem ersten Prozess auf der Grundlage von Prozessparametern abgeschieden, die eine ausreichende Überschusshöhe bereitstellen, die ein nachfolgendes Einebnen durch CMP ermöglicht, wobei die resultierende Höhe der eingeebneten Schicht 305a nicht der endgültigen Sollhöhe entspricht. Wenn beispielsweise eine Sollhöhe für ein Zwischenschichtdielektrikumsmaterial von einigen 100 nm erforderlich ist, kann die Schicht 305a mit einer Dicke von ungefähr 200 bis 400 nm abgeschieden werden und nachfolgend auf der Grundlage von gut etablierten CMP-Techniken eingeebnet werden. In einem Beispiel wird der entsprechende CMP-Prozess auf der Grundlage der Ätzstoppschicht 304 gesteuert, d. h. der CMP-Prozess wird beim Freilegen der Ätzstoppschicht 304 in erhöhten Bereichen angehalten, was auf der Grundlage eines unterschiedlichen Polierwiderstandes auf Grund einer unterschiedlichen Härte der Schicht 304 im Vergleich zu dem Material 305a erfasst werden kann, oder es kann eine optische Endpunkterkennung des CMP-Prozesses angewendet werden, um das Freiliegen erhöhter Bereiche der Ätzstoppschicht 304 zu erkennen.
  • 3b zeigt schematisch das Bauelement 300 nach dem Ende eines entsprechenden CMP-Prozesses, wobei mehrere Oberflächenunregelmäßigkeiten 306 erzeugt wurden, wie dies zuvor beschrieben ist. Ferner ist in globalem Maßstabe die Oberfläche 305s der Schicht 305a im Wesentlichen eben mit Ausnahme der Mikrotopographie, die durch die Unregelmäßigkeiten 306 hervorgerufen wird, wobei in dem gezeigten Beispiel die Dicke der Schicht 305a reduziert ist, um damit erhöhte Bereiche 304s der Ätzstoppschicht 304 freizulegen. Folglich kann in diesem Falle eine zuverlässige Steuerung des CMP-Prozesses erreicht werden und somit kann die Anfangsdicke der Schicht 305 weniger kritisch sein, wodurch bessere Prozessgrenzen für das Abscheiden der Schicht 305a bereitgestellt werden. Da wie gezeigt die Oberflächenunregelmäßigkeiten 306, die durch den CMP-Prozess hervorgerufen werden, auf einer Höhe angeordnet sind, die deutlich geringer ist als eine Sollhöhe eines Zwischenschichtdielektrikumsmaterials, beeinflussen die Unregelmäßigkeiten 306 nicht in unerwünschter Weise die weitere Bearbeitung während der Herstellung von Kontaktpfropfen oder anderer metallenthaltender Gebiete.
  • 3c zeigt schematisch das Bauelement 300 in einem weiter fortgeschrittenen Herstellungsstadium, in welchem ein zweiter Bereich 305b des Zwischenschichtdielektrikumsmaterials auf der eingeebneten Schicht 305a gebildet ist. Beispielsweise kann der zweite Bereich 305b aus im Wesentlichen dem gleichen Material wie der Bereich 305 aufgebaut sein, wenn ein im Wesentlichen kontinuierliches Zwischenschichtdielektrikumsmaterial gewünscht ist. Der Bereich 305b, der als eine Deckschicht betrachtet werden kann, da die Unregelmäßigkeiten 306 abgedeckt und teilweise oder vollständig durch das Material der Schicht 305b gefüllt sind, liefert in Verbindung mit der Schicht 305a die Sollhöhe 305t des Zwischenschichtdielektrikumsmaterials des Bauelements 300. Da der Abscheideprozess zur Herstellung des Bereichs 305b auf der ebenen Oberfläche 305s ausgeführt wird, erfordert die resultierende Oberflächentopographie des Bereichs 305b keinen weiteren Einebnungsprozess und somit ist der entsprechende Oberflächenbereich 305b im Wesentlichen frei von CMP-induzierten Oberflächenunregelmäßigkeiten. Folglich kann der weitere Strukturierungsprozess für die Schichten 305b, 305a und 304 auf der Grundlage gut etablierter Rezepte ausgeführt werden, wobei die Gefahr des Erzeugens metallgefüllter Unregelmäßigkeiten an der Oberfläche des Bereichs 305 deutlich reduziert ist. Selbst wenn die Unregelmäßigkeiten 306 zur Ausbildung eines gewissen Maßes an metallgefüllten Erhebungen während des Bildens von Kontaktpfropfen oder Metallgebieten in den Schichten 305b, 305a und 304 führen, ist die Gefahr eines Erzeugens von Leckstromwegen oder Kurzschlüssen deutlich reduziert auf Grund der weniger kritischen Position der Unregelmäßigkeiten 306 und der Tatsache, dass diese zumindest teilweise während des Prozesses zum Abscheiden des Schichtbereichs 305b gefüllt werden und damit versiegelt sind.
  • Folglich wird eine äußerst zuverlässige Prozesstechnik bereitgestellt, wobei eine geringere Wahrscheinlichkeit für das Erzeugen von metallenthaltenden Unregelmäßigkeiten erreicht wird, während andererseits eine Sollhöhe 305t des Zwischenschichtdielektrikumsmaterials in einigen Beispielen auf der Grundlage eines Abscheideprozesses bestimmt ist, da der vorhergehende Einebnungsprozess zum Einebnen des Bereichs 305a auf der Grundlage der Ätzstoppschicht 304 gesteuert wird. Somit kann eine verbesserte Prozessgleichförmigkeit für das Einhalten der Sollhöhe 305t im Vergleich zu anderen Prozessstrategien erreicht werden, in denen die Sollhöhe 305t im Wesentlichen durch einen CMP-Prozess nach dem Abscheiden des gesamten Zwischenschichtdielektrikumsmaterials bestimmt ist.
  • Mit Bezug zu den 4a und 4b werden weitere anschauliche Ausführungsformen nunmehr beschrieben, in denen eine Deckschicht nach dem Einebnen gebildet wird, um damit die Oberflächenunregelmäßigkeiten zu versiegeln oder zu passivieren, wobei die Deckschicht möglicherweise in Verbindung mit einem Oberflächenbereich des Zwischenschichtdielektrikumsmaterials vor dem eigentlichen Strukturieren des Zwischenschichtdielektrikumsmaterials entfernt wird.
  • 4a zeigt schematisch ein Halbleiterbauelement 400 in einem fortgeschrittenen Herstellungsstadium, das ein Substrat 401, eine Halbleiterschicht 402, in und auf der mehrere Schaltungselemente 403 ausgebildet sind, aufweist. Des weiteren sind die Schaltungselemente 403 in ein dielektrisches Material mit einer Ätzstoppschicht 404 und einem Zwischenschichtdielektrikumsmaterial 405 eingebettet. Im Hinblick auf die Komponenten 401 und 405 gelten die gleichen Kriterien, wie sie zuvor mit Bezug zu den Bauelementen 100, 200 und 300 erläutert sind. Ferner ist in dieser Fertigungsphase die Topographie des Bauelements 400 im Wesentlichen durch CMP eingeebnet, wodurch eine Vielzahl an Oberflächenunregelmäßigkeiten erzeugt wird, wie dies zuvor beschrieben ist. Ferner ist eine Deckschicht 420 auf dem im Wesentlichen eingeebneten Material 405 gebildet, wobei in einigen anschaulichen Ausführungsformen die Deckschicht 420 aus im Wesentlichen dem gleichen Material wie die Schicht 405 bereitgestellt ist oder aus einem unterschiedlichen Material gebildet ist, wie dies nachfolgend beschrieben ist. Wenn beispielsweise das Material 405 in einer äußerst nicht konformen fließartigen Weise abgeschieden wird, kann die Deckschicht 420 so vorgesehen sein, dass diese im Wesentlichen vollständig die entsprechenden Oberflächenunregelmäßigkeiten füllt, wodurch die im Wesentlichen gefüllten Unregelmäßigkeiten 406b gebildet werden. Danach wird das Bauelement 400 einem Abtragungsprozess 425 unterworfen, der als ein Ätzprozess zum Entfernen der Deckschicht 420 gestaltet ist, wobei in diesem Falle auch ein oberer Bereich des Materials 405 entfernt werden kann, wobei eine entsprechende Dicke eines entfernten Bereichs auf der Grundlage einer mittleren vertikalen Ausdehnung der Unregelmäßigkeiten 406 festgelegt werden kann, wodurch im Wesentlichen diese entfernt werden. In diesem Falle kann eine mechanische Differenz zwischen dem kontinuierlich gewachsenen Material der Schicht 405 und den nachfolgend gefüllten Unregelmäßigkeiten 406b vermieden werden auf Grund des Abtragens des entsprechenden Oberflächenbereichs. Es sollte beachtet werden, dass eine entsprechende Höhe zum Entfernen eines Bereichs der Schicht 405 im Voraus festgelegt werden kann und auch während des Abscheidens des Materials 405 berücksichtigt werden kann, um damit eine ausreichende Überschusshöhe bereitzustellen.
  • In anderen anschaulichen Ausführungsformen wird die Deckschicht 420 in Form eines Polymermaterials, eines Photolacks, und dergleichen vorgesehen, so dass die Deckschicht 420 in einer äußert nicht konformen Weise, beispielsweise in einem Zustand mit geringer Viskosität durch Aufschleudern, und dergleichen gebildet werden kann, wodurch die entsprechenden Unregelmäßigkeiten zuverlässig gefüllt werden, um damit die gefüllten Unregelmäßigkeiten 406b in Verbindung mit einer im Wesentlichen ebenen Oberflächentopographie der Deckschicht 420 bereitzustellen. Anschließend wird die Deckschicht 420 in ihre feste Phase überführt, beispielsweise durch Aushärten, und dergleichen. Als nächstes wird der Ätzprozess 425 ausgeführt, um das Material der Schicht 420 zu entfernen, wobei in einigen anschaulichen Ausführungsformen der Ätzprozess 425 das Material der Schicht 405 und der Schicht 420 in einer ähnlichen Ätzrate abtragen kann, wodurch in der Schicht 405 zunehmend die entsprechenden Unregelmäßigkeiten 406b abgetragen werden. In anderen anschaulichen Ausführungsformen kann das Material der Schicht 420 eine andere Ätzrate im Vergleich zu der Material der Schicht 405 in einem ersten Ätzschritt des Prozesses 425 aufweisen, und somit können die horizontalen Bereiche der Schicht 420 selektiv zu dem Material der Schicht 405 entfernt werden, wobei zumindest untere Bereich der Unregelmäßigkeiten 406b durch Material der Schicht 420 bedeckt bleiben. Nachfolgend wird ein weiterer Ätzschritt des Prozesses 425 mit hoher Selektivität zwischen dem Material der Schicht 420 und dem Material der Schicht 405 ausgeführt, wodurch ein oberer Bereich davon abgetragen wird, wobei eine deutlich reduzierte Ätzrate oder eine Ätzrate von Null in den Unregelmäßigkeiten 406b erreicht wird, wodurch im Wesentlichen eine weitere Vergrößerung dieser Unregelmäßigkeiten in das Material 405 während des andauernden Abtragens der Schicht 405 vermieden wird. Folglich Können die entsprechenden Unregelmäßigkeiten 406b entfernt werden, indem der obere Bereich der Schicht 405 abgetragen wird, ohne dass die entsprechenden Unregelmäßigkeiten in die tieferliegenden Materialbereich der Schicht 405 übertragen werden.
  • In noch anderen anschaulichen Ausführungsformen wird die Deckschicht 420 in Form einer Lackschicht bereitgestellt, die auch in einer äußerst nicht konformen Weise aufgebracht wird, wobei vor dem Ätzprozess 425 die Schicht 420 global mit einer geeigneten Belichtungswellenlänge beaufschlagt wird, wobei ein Lackmaterial in den entsprechenden Unregelmäßigkeiten 406b deutlich weniger belichtet wird im Vergleich zu den horizontalen Bereichen der Schicht 420, und somit ist die photochemische Reaktion deutlich geringer in den Unregelmäßigkeiten 406b im Vergleich zu dem Rest der Schicht 420. Somit können die horizontalen Bereiche effizient durch einen Entwicklungsprozess entfernt werden, während dennoch deutliche Mengen an nicht belichtetem Lackmaterial innerhalb der Unregelmäßigkeiten 406b verbleiben, die dann auch als eine „Ätzmaske” während des Ätzprozesses 425 zum Entfernen eines oberen Bereichs der Schicht 405 benutzt werden können.
  • 4b zeigt schematisch das Halbleiterbauelement 400 nach dem Ende der oben beschriebenen Prozesssequenz, wobei ein Bereich 405r von dem vorhergehenden Ätzprozess 425 entfernt wurde, wodurch sich eine im Wesentlichen ebene Oberfläche 405s ergibt, in der die Anzahl und die Größe entsprechender Unregelmäßigkeiten deutlich reduziert ist, wobei abhängig von der gewählten Abtragshöhe 405r die Schicht 405a im Wesentlichen frei ist von Oberflächenunregelmäßigkeiten. Somit kann die weitere Bearbeitung, d. h. die Strukturierung der dielektrischen Schichten 405a und 404 zur Aufnahme entsprechender Kontaktöffnungen und dem nachfolgenden Einfüllen eines gut leitenden Materials auf der Grundlage der Oberfläche 405s bei einem deutlich geringerem Risiko für das Erzeugen von Leckströmwegen und Kurzschlüssen ausgeführt werden, wie dies auch zuvor beschrieben ist.
  • Es gilt also: Die vorliegende Erfindung stellt eine Technik für die Herstellung von metallenthaltenden Gebieten in einem dielektrischen Material bereit, dessen Oberflächentopographie durch CMP vor dem Strukturieren der Schicht eingeebnet wird. Zu diesem Zweck wird eine geeignete Deckschicht nach dem CMP-Prozess gebildet, um damit zumindest teilweise entsprechende Unregelmäßigkeiten zu füllen und damit zu versiegeln oder zu passivieren, bevor der eigentliche Strukturierungsprozess ausgeführt wird, um damit die Wahrscheinlichkeit der Vergrößerung der entsprechenden Unregelmäßigkeiten zu verringern, wenn diese der reaktiven Umgebung während der Ätz- und Reinigungsprozesse ausgesetzt ist. Wenn auf Grund des effizienten Füllens der Oberflächenunregelmäßigkeiten kann eine Ansammlung leitenden Materials in den entsprechenden Unregelmäßigkeiten deutlich verringert werden, selbst wenn weitere CMP-Prozesse beispielsweise zum Entfernen von überschüssigem Metall, und dergleichen, auszuführen sind. Folglich können in einigen anschaulichen Ausführungsformen Kontaktpfropfen, die direkt entsprechende Kontaktgebiete von Schaltungselementen kontaktieren, in einer sehr zuverlässigen Weise gebildet werden, selbst für größenreduzierte Halbleiterbauelemente, die in benachbarte Kontaktpfropfen und Metallleitungen erfordern.

Claims (15)

  1. Verfahren mit: Bilden einer ersten dielektrischen Schicht über einem Schaltungselement, das ein Kontaktgebiet aufweist; Einebnen der ersten dielektrischen Schicht durch Ausführen eines chemisch mechanischen Polierprozesses; Bilden einer zweiten dielektrischen Schicht auf der ersten dielektrischen Schicht; Bilden eines Kontaktpfropfens zumindest in der ersten dielektrischen Schicht, wobei der Kontaktpfropfen eine Verbindung zu dem Kontaktgebiet herstellt; und Entfernen der zweiten dielektrischen Schicht mittels eines chemisch mechanischen Polierprozesses.
  2. Verfahren nach Anspruch 1, das ferner umfasst: Bilden einer Kontaktätzstoppschicht über dem Schaltungselement, wobei die erste dielektrische Schicht auf der Kontaktätzstoppschicht gebildet wird.
  3. Verfahren nach Anspruch 1, wobei eine Dicke der ersten dielektrischen Schicht größer ist als eine Dicke der zweiten dielektrischen Schicht.
  4. Verfahren nach Anspruch 1, wobei eine Dicke der ersten dielektrischen Schicht kleiner ist als eine Dicke der zweiten dielektrischen Schicht.
  5. Verfahren nach Anspruch 1, wobei die zweite dielektrische Schicht entfernt wird, wenn der Kontaktpfropfen gebildet wird.
  6. Verfahren nach Anspruch 1, wobei Bilden der zweiten dielektrischen Schicht umfasst: Abscheiden im Wesentlichen des gleichen dielektrischen Materials, wie es zur Herstellung der ersten dielektrischen Schicht verwendet wird.
  7. Verfahren nach Anspruch 1, wobei Bilden der zweiten dielektrischen Schicht umfasst: Aufbringen der zweiten dielektrischen Schicht in einem Zustand mit geringer Viskosität, Aushärten der zweiten dielektrischen Schicht und Entfernen der zweiten dielektrischen Schicht und eines Oberflächenbereichs der ersten dielektrischen Schicht.
  8. Verfahren nach Anspruch 7, wobei die zweite dielektrische Schicht und der Oberflächenbereich der ersten dielektrischen Schicht durch einen Ätzprozess entfernt werden.
  9. Verfahren mit: Bilden einer dielektrischen Schicht über einem Schaltungselement eines Halbeiterbauelements; Einebnen der dielektrischen Schicht durch einen chemisch-mechanischen Polierprozess; Bilden einer Deckschicht auf der eingeebneten dielektrischen Schicht, um zumindest teilweise Oberflächendefekte in der dielektrischen Schicht zu füllen, wobei die Deckschicht aus dem gleichen Material wie die dielektrische Schicht aufgebaut ist; Entfernen der Deckschicht; und Bilden einer Öffnung in der dielektrischen Schicht nach dem Bilden der Deckschicht, wobei die Öffnung sich zu einem Kontaktgebiet des Schaltungselements erstreckt.
  10. Verfahren nach Anspruch 9, das ferner umfasst: Bilden eines Kontaktelements in der Öffnung, wobei das Kontaktelement eine direkte Verbindung zu dem Schaltungselement bildet.
  11. Verfahren nach Anspruch 9, wobei die Deckschicht vor dem Bilden der Öffnung entfernt wird.
  12. Verfahren nach Anspruch 11, wobei Bilden der Deckschicht umfasst: Aufbringen eines dielektrischen Materials in einem Zustand mit geringer Viskosität und Entfernen von überschüssigem Material des dielektrischen Materials, wenn das dielektrische Material in einem festen Zustand ist.
  13. Verfahren nach Anspruch 9, das ferner umfasst: Bilden einer Ätzstoppschicht vor dem Bilden der dielektrischen Schicht und Strukturieren der dielektrischen Schicht unter Anwendung der Ätzstoppschicht als ein Ätzstopp.
  14. Verfahren nach Anspruch 13, wobei die dielektrische Schicht mit einer Dicke abgeschieden wird, die ausreichend ist, um eine Oberflächentopographie einzuebnen, und wobei die Deckschicht abgeschieden wird, um eine Solldicke für ein Zwischenschichtdielektrikum in Kombination mit der eingeebneten dielektrischen Schicht zu erreichen.
  15. Verfahren nach Anspruch 14, wobei die Ätzstoppschicht zum Steuern des Einebnens der dielektrischen Schicht verwendet wird.
DE102006015096A 2006-03-31 2006-03-31 Verfahren zur Verringerung der durch Polieren hervorgerufenen Schäden in einer Kontaktstruktur durch Bilden einer Deckschicht Expired - Fee Related DE102006015096B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102006015096A DE102006015096B4 (de) 2006-03-31 2006-03-31 Verfahren zur Verringerung der durch Polieren hervorgerufenen Schäden in einer Kontaktstruktur durch Bilden einer Deckschicht
US11/559,652 US7528059B2 (en) 2006-03-31 2006-11-14 Method for reducing polish-induced damage in a contact structure by forming a capping layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006015096A DE102006015096B4 (de) 2006-03-31 2006-03-31 Verfahren zur Verringerung der durch Polieren hervorgerufenen Schäden in einer Kontaktstruktur durch Bilden einer Deckschicht

Publications (2)

Publication Number Publication Date
DE102006015096A1 DE102006015096A1 (de) 2007-10-11
DE102006015096B4 true DE102006015096B4 (de) 2011-08-18

Family

ID=38513199

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006015096A Expired - Fee Related DE102006015096B4 (de) 2006-03-31 2006-03-31 Verfahren zur Verringerung der durch Polieren hervorgerufenen Schäden in einer Kontaktstruktur durch Bilden einer Deckschicht

Country Status (2)

Country Link
US (1) US7528059B2 (de)
DE (1) DE102006015096B4 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130224930A1 (en) * 2010-06-21 2013-08-29 Koji Arita Method for manufacturing variable resistance element
US20150206794A1 (en) * 2014-01-17 2015-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method for Removing Micro Scratches In Chemical Mechanical Polishing Processes
JP6133347B2 (ja) * 2015-03-30 2017-05-24 株式会社日立国際電気 半導体装置の製造方法、基板処理システム及びプログラム

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1991010261A1 (en) * 1990-01-04 1991-07-11 International Business Machines Corporation Semiconductor interconnect structure utilizing a polyimide insulator
US6140240A (en) * 1999-01-07 2000-10-31 Vanguard International Semiconductor Corporation Method for eliminating CMP induced microscratches
US6150272A (en) * 1998-11-16 2000-11-21 Taiwan Semiconductor Manufacturing Company Method for making metal plug contacts and metal lines in an insulating layer by chemical/mechanical polishing that reduces polishing-induced damage
US6207554B1 (en) * 1999-07-12 2001-03-27 Chartered Semiconductor Manufacturing Ltd. Gap filling process in integrated circuits using low dielectric constant materials
US6228760B1 (en) * 1999-03-08 2001-05-08 Taiwan Semiconductor Manufacturing Company Use of PE-SiON or PE-OXIDE for contact or via photo and for defect reduction with oxide and W chemical-mechanical polish
DE10054109A1 (de) * 2000-10-31 2002-05-16 Advanced Micro Devices Inc Verfahren zum Bilden eines Substratkontakts in einem Feldeffekttransistor, der über einer vergrabenen Isolierschicht gebildet ist
US20050176239A1 (en) * 2004-01-13 2005-08-11 Infineon Technologies Ag Method for making contact making connections

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910008980B1 (ko) * 1988-12-20 1991-10-26 현대전자산업 주식회사 자외선을 이용한 s.o.g 박막 경화 방법
US5384483A (en) * 1992-02-28 1995-01-24 Sgs-Thomson Microelectronics, Inc. Planarizing glass layer spaced from via holes
US5362666A (en) * 1992-09-18 1994-11-08 Micron Technology, Inc. Method of producing a self-aligned contact penetrating cell plate
US5503882A (en) * 1994-04-18 1996-04-02 Advanced Micro Devices, Inc. Method for planarizing an integrated circuit topography
KR950034495A (ko) * 1994-04-20 1995-12-28 윌리엄 이.힐러 반도체 장치 제조를 위한 고 수율 광 경화 공정
JP3094909B2 (ja) * 1996-04-19 2000-10-03 日本電気株式会社 半導体装置の製造方法
US5849637A (en) * 1996-06-10 1998-12-15 Wang; Chin-Kun Integration of spin-on gap filling dielectric with W-plug without outgassing
US6001731A (en) * 1996-07-17 1999-12-14 Taiwan Semiconductor Manufacturing Company Ltd. Isolation dielectric deposition in multi-polysilicon chemical-mechanical polishing process
US5691247A (en) * 1996-12-19 1997-11-25 Tower Semiconductor Ltd. Method for depositing a flow fill layer on an integrated circuit wafer
EP0954017A3 (de) * 1998-04-16 2000-08-09 STMicroelectronics, Inc. Eine Halbleiterstruktur mit einem verbesserten Pre-metal-Dielektrik-Stapel
TW498433B (en) * 1998-11-16 2002-08-11 Taiwan Semiconductor Mfg A surface planarization method
US6121130A (en) * 1998-11-16 2000-09-19 Chartered Semiconductor Manufacturing Ltd. Laser curing of spin-on dielectric thin films
US6255232B1 (en) * 1999-02-11 2001-07-03 Taiwan Semiconductor Manufacturing Company Method for forming low dielectric constant spin-on-polymer (SOP) dielectric layer
US6372664B1 (en) * 1999-10-15 2002-04-16 Taiwan Semiconductor Manufacturing Company Crack resistant multi-layer dielectric layer and method for formation thereof

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1991010261A1 (en) * 1990-01-04 1991-07-11 International Business Machines Corporation Semiconductor interconnect structure utilizing a polyimide insulator
US6150272A (en) * 1998-11-16 2000-11-21 Taiwan Semiconductor Manufacturing Company Method for making metal plug contacts and metal lines in an insulating layer by chemical/mechanical polishing that reduces polishing-induced damage
US6140240A (en) * 1999-01-07 2000-10-31 Vanguard International Semiconductor Corporation Method for eliminating CMP induced microscratches
US6228760B1 (en) * 1999-03-08 2001-05-08 Taiwan Semiconductor Manufacturing Company Use of PE-SiON or PE-OXIDE for contact or via photo and for defect reduction with oxide and W chemical-mechanical polish
US6207554B1 (en) * 1999-07-12 2001-03-27 Chartered Semiconductor Manufacturing Ltd. Gap filling process in integrated circuits using low dielectric constant materials
DE10054109A1 (de) * 2000-10-31 2002-05-16 Advanced Micro Devices Inc Verfahren zum Bilden eines Substratkontakts in einem Feldeffekttransistor, der über einer vergrabenen Isolierschicht gebildet ist
US20050176239A1 (en) * 2004-01-13 2005-08-11 Infineon Technologies Ag Method for making contact making connections

Also Published As

Publication number Publication date
US20070232063A1 (en) 2007-10-04
US7528059B2 (en) 2009-05-05
DE102006015096A1 (de) 2007-10-11

Similar Documents

Publication Publication Date Title
DE102016100766B4 (de) Strukturierung von durchkontaktierungen durch mehrfachfotolithografie und mehrfachätzung
DE102008016425B4 (de) Verfahren zur Strukturierung einer Metallisierungsschicht durch Verringerung der durch Lackentfernung hervorgerufenen Schäden des dielektrischen Materials
DE102008059650B4 (de) Verfahren zur Herstellung einer Mikrostruktur mit einer Metallisierungsstruktur mit selbstjustierten Luftspalten zwischen dichtliegenden Metallleitungen
DE102015107271B4 (de) Zwei- oder mehrteilige Ätzstoppschicht in integrierten Schaltungen
DE102005052000B3 (de) Halbleiterbauelement mit einer Kontaktstruktur auf der Grundlage von Kupfer und Wolfram
DE102009023377B4 (de) Verfahren zur Herstellung eines Mikrostrukturbauelements mit einer Metallisierungsstruktur mit selbstjustiertem Luftspalt
DE102008016424B4 (de) Verfahren mit einem Bilden einer Kontaktloshöffnung und eines Grabens in einer dielektrischen Schicht mit kleinem ε
DE102008021568B3 (de) Verfahren zum Reduzieren der Erosion einer Metalldeckschicht während einer Kontaktlochstrukturierung in Halbleiterbauelementen und Halbleiterbauelement mit einem schützenden Material zum Reduzieren der Erosion der Metalldeckschicht
DE102005020060B4 (de) Verfahren zum Strukturieren eines Dielektrikums mit kleinem ε unter Anwendung einer Hartmaske
DE102004037089A1 (de) Technik zur Herstellung einer Passivierungsschicht vor dem Abscheiden einer Barrierenschicht in einer Kupfermetallisierungsschicht
DE102009006798B4 (de) Verfahren zur Herstellung eines Metallisierungssystems eines Halbleiterbauelements unter Anwendung einer Hartmaske zum Definieren der Größe der Kontaktdurchführung
DE102010030757B4 (de) Verfahren zur Herstellung komplexer Metallisierungssysteme in Halbleitern durch Entfernung geschädigter dielektrischer Oberflächenschichten
DE102004042169B4 (de) Technik zur Erhöhung des Füllvermögens in einem elektrochemischen Abscheideprozess durch Verrundung der Kanten und Gräben
DE102011002769B4 (de) Halbleiterbauelement und Verfahren zur Herstellung einer Hybridkontaktstruktur mit Kontakten mit kleinem Aspektverhältnis in einem Halbleiterbauelement
DE102005057076A1 (de) Technik zum Verbessern der Haftung von Metallisierungsschichten durch Vorsehen von Platzhalterkontaktdurchführungen
DE10244570B4 (de) Liner-Schicht mit geringer Stufenüberdeckung zur Verbesserung des Kontaktwiderstands bei W-Kontakten
DE102005020132A1 (de) Technik zur Herstellung selbstjustierter Durchführungen in einer Metallisierungsschicht
DE102010063780A1 (de) Halbleiterbauelement mit einer Kontaktstruktur mit geringerer parasitärer Kapazität
DE102008045035B4 (de) Verbessern der Strukturintegrität von Dielektrika mit kleinem ε in Metallisierungssystemen von Halbleiterbauelementen unter Anwendung einer Risse verhindernden Materialschicht
DE10260619B4 (de) Verfahren zur Herstellung einer Deckschicht mit antireflektierenden Eigenschaften auf einem Dielektrikum mit kleinem ε
DE102008059499A1 (de) Mikrostrukturbauelement mit einer Metallisierungsstruktur mit Luftspalten, die zusammen mit Kontaktdurchführungen hergestellt sind
DE102007009912B4 (de) Verfahren zur Herstellung einer kupferbasierten Metallisierungsschicht mit einer leitenden Deckschicht durch ein fortschrittliches Integrationsschema
DE102008044964B4 (de) Verringerung der Leckströme und des dielektrischen Durchschlags in dielektrischen Materialien von Metallisierungssystemen von Halbleiterbauelementen durch die Herstellung von Aussparungen
DE102008044988A1 (de) Verwenden einer Deckschicht in Metallisierungssystemen von Halbleiterbauelementen als CMP- und Ätzstoppschicht
DE102010063294A1 (de) Metallisierungssysteme von Halbleiterbauelementen, die eine Kupfer/Silizium-Verbindung als ein Barrierenmaterial aufweisen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

8128 New person/name/address of the agent

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUSSER,

R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021280000

Ipc: H01L0021283000

R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20111119

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee