CN109932872A - 一种标记的处理方法、套刻精度的量测方法以及标记 - Google Patents
一种标记的处理方法、套刻精度的量测方法以及标记 Download PDFInfo
- Publication number
- CN109932872A CN109932872A CN201910113810.0A CN201910113810A CN109932872A CN 109932872 A CN109932872 A CN 109932872A CN 201910113810 A CN201910113810 A CN 201910113810A CN 109932872 A CN109932872 A CN 109932872A
- Authority
- CN
- China
- Prior art keywords
- label
- layer
- top level
- measurement
- level structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
本发明公开了一种标记的处理方法、套刻精度的量测方法、三维存储器的制备方法、标记以及三维存储器,所述标记的处理方法包括以下步骤:提供基底结构,执行第一次光刻工艺,在所述基底结构的上表面形成第一标记,在所述基底结构的上表面具有围绕在所述第一标记四周的顶层结构层;从所述基底结构的上表面向下去除一定厚度的所述顶层结构层,以使所述第一标记与所述顶层结构层具有第一高度差。
Description
技术领域
本发明涉及光刻工艺技术领域,尤其涉及一种标记的处理方法、套刻精度的量测方法、三维存储器的制备方法、标记以及三维存储器。
背景技术
光刻工艺是半导体集成电路制造中的关键步骤,光刻的套刻精度(Overlayaccuracy,OVL accuracy)是衡量光刻工艺的关键参数之一。套刻精度,具体是指晶圆的上下两层图形之间的偏移量,也即套刻误差。本领域中,通常通过测量上下两层套刻标记(OVLmark)之间的偏移量来测量套刻误差,以评估套刻精度。
在三维NAND存储器的工艺过程中,为了满足高刻蚀深宽比、高刻蚀选择比的需求,通常需要使用厚且致密的硬掩膜(Hard Mask,HM)层作为保型材料。但是,随着材料厚度及致密度的增加,这些HM层对光的吸收也逐渐增加,而反射减少,这对于光刻制程会造成很大影响,尤其使得光刻制程后的套刻量测困难增加,甚至由于HM层对光的吸收导致前层套刻标记难以观察,无法完成当层对前层的套刻量测。
因此,如何提高前层套刻标记的可见度成为本领域现阶段亟需解决的技术问题。
发明内容
有鉴于此,本发明的主要目的在于提供一种标记的处理方法、套刻精度的量测方法、三维存储器的制备方法、标记以及三维存储器。
为达到上述目的,本发明的技术方案是这样实现的:
本发明实施例提供了一种标记的处理方法,所述方法包括以下步骤:
提供基底结构,执行第一次光刻工艺,在所述基底结构的上表面形成第一标记,在所述基底结构的上表面具有围绕在所述第一标记四周的顶层结构层;
从所述基底结构的上表面向下去除一定厚度的所述顶层结构层,以使所述第一标记与所述顶层结构层具有第一高度差。
上述方案中,所述形成第一标记的步骤具体包括:执行所述第一次光刻工艺,形成第一图案化层;以所述第一图案化层为掩膜,刻蚀所述基底结构,至少在所述顶层结构层上形成开口;在所述开口内形成所述第一标记。
上述方案中,所述第一标记的材料不同于所述顶层结构层的材料。
上述方案中,所述去除一定厚度的所述顶层结构层通过干法刻蚀工艺完成。
本发明实施例还提供了一种套刻精度的量测方法,所述方法包括以下步骤:
执行上述方案中任意一项所述标记的处理方法中的步骤;
执行第二次光刻工艺;基于所述第一标记进行套刻精度的量测。
上述方案中,所述执行第二次光刻工艺的步骤包括:
在所述基底结构的上表面上形成硬掩膜层;在进行所述套刻精度的量测时,所述硬掩膜层未被去除。
本发明实施例还提供了一种三维存储器的制备方法,所述方法中包括上述方案中任意一项所述标记的处理方法或者上述方案中任意一项所述的套刻精度的量测方法中的步骤。
上述方案中,所述第一标记为所述三维存储器的切割道区域内的沟道通孔。
本发明实施例还提供了一种标记,所述标记凸出于围绕在其四周的顶层结构层,并且与所述顶层结构层具有第一高度差;所述标记用于进行套刻精度的量测,基于所述第一高度差,使得所述标记在上表面被硬掩膜层覆盖的情况下能够通过电子显微镜观察到所述标记与所述顶层结构层之间的界限。
上述方案中,所述标记的材料不同于所述顶层结构层的材料。
本发明实施例还提供了一种三维存储器,包括上述方案所述的标记。
本发明实施例所提供的标记的处理方法、套刻精度的量测方法、三维存储器的制备方法、标记以及三维存储器,所述标记的处理方法包括以下步骤:提供基底结构,执行第一次光刻工艺,在所述基底结构的上表面形成第一标记,在所述基底结构的上表面具有围绕在所述第一标记四周的顶层结构层;从所述基底结构的上表面向下去除一定厚度的所述顶层结构层,以使所述第一标记与所述顶层结构层具有第一高度差。如此,通过所述第一高度差,增大了所述顶层结构层与所述第一标记的对比度,使得第一标记边界更加清晰,便于辨识;在套刻精度的量测过程中,所述第一标记清晰可见,从而能够基于所述第一标记实现套刻精度的量测,减少了器件报废的风险,提高了套刻补偿控制的精度。
附图说明
图1为相关技术中前层套刻标记的电镜图;
图2为本发明实施例提供的标记的处理方法的流程示意图;
图3为本发明实施例提供的套刻精度的量测方法的流程示意图;
图4为本发明实施例中前层套刻标记的电镜图;
图5为本发明具体示例中前层套刻标记的剖面示意图;
图6为本发明实施例与相关技术中ADI量测结果与AEI量测结果的线性关系对比图;
图7为本发明实施例与相关技术中ADI与AEI偏移量对比图;
图8为本发明实施例与相关技术中ADI Q-merit对比图。
具体实施方式
下面将参照附图更详细地描述本发明公开的示例性实施方式。虽然附图中显示了本发明的示例性实施方式,然而应当理解,可以以各种形式实现本发明,而不应被这里阐述的具体实施方式所限制。相反,提供这些实施方式是为了能够更透彻地理解本发明,并且能够将本发明公开的范围完整的传达给本领域的技术人员。
在下文的描述中,给出了大量具体的细节以便提供对本发明更为彻底的理解。然而,对于本领域技术人员而言显而易见的是,本发明可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本发明发生混淆,对于本领域公知的一些技术特征未进行描述;即,这里不描述实际实施例的全部特征,不详细描述公知的功能和结构。
图1为相关技术中前层套刻标记的电镜图。在拍摄该电镜图时,在前层套刻标记上具有HM层,由于该HM层的存在,导致前层套刻标记几乎不可见,因而无法精确地完成套刻量测。
在相关技术中,提出了一种套刻精度的量测的解决方案,具体为:完成刻蚀制程,去除高吸光性的HM层,然后,进行套刻量测。这种量测方法也称为刻蚀后量测(After EtchInspection,AEI);AEI量测具有以下明显缺点:一方面,由于该方法是在完成刻蚀制程之后再做套刻量测,即使量测结果表明套刻偏出设定标准,此时也无法进行返工,这就对整个工艺稳定性要求非常高,而且工艺维护比较困难,对于大规模量产有极大的报废风险;另一方面,由于是完成刻蚀制程之后再做套刻量测,光刻做套刻的反馈补偿会存在极大风险,对于量产只能暂时做固定条件套刻的补偿,这样不利于长期光刻制程的套刻补偿控制。
基于此,本发明实施例提供了一种标记的处理方法。图2为本发明实施例提供的标记的处理方法的流程示意图,如图所示,所述方法包括以下步骤:
步骤101、提供基底结构,执行第一次光刻工艺,在所述基底结构的上表面形成第一标记,在所述基底结构的上表面具有围绕在所述第一标记四周的顶层结构层;
步骤102、从所述基底结构的上表面向下去除一定厚度的所述顶层结构层,以使所述第一标记与所述顶层结构层具有第一高度差。
可以理解地,本发明实施例通过对第一标记进行处理,从所述基底结构的上表面向下去除一定厚度的所述顶层结构层,形成所述第一高度差,从而增大了所述顶层结构层与所述第一标记的对比度,处理后的第一标记边界更加清晰,辨识度更高。
在本实施例中,在步骤102之前,所述顶层结构层与所述第一标记之间具有小于所述第一高度差的第二高度差。
可以理解地,所述第二高度差例如为所述第一标记的形成过程中自然产生的,并非通过额外的工艺步骤而形成的;通过所述步骤102,使得所述顶层结构层与所述第一标记之间的高度差增大。
在一可选实施例中,所述步骤101具体包括:执行所述第一次光刻工艺,形成第一图案化层;以所述第一图案化层为掩膜,刻蚀所述基底结构,至少在所述顶层结构层上形成开口;在所述开口内形成所述第一标记。
可以理解地,形成的所述第一标记位于所述基底结构的上表面,且嵌于所述顶层结构层内;也即所述顶层结构层位于所述基底结构的上表面,且围绕在所述第一标记四周。
在一可选实施例中,所述第一标记通过沉积工艺形成。具体地,例如通过化学气相沉积(CVD)工艺、等离子体增强化学气相沉积(PECVD)工艺或原子层沉积(ALD)工艺形成。
在一可选实施例中,所述第一标记的材料不同于所述顶层结构层的材料。如此,所述第一标记与所述顶层结构层不仅由于结构差异产生辨识度,更由于不同材料之间的界限,增大了辨识度。
在一可选实施例中,所述去除一定厚度的所述顶层结构层通过干法刻蚀工艺完成。
本发明实施例还提供了一种套刻精度的量测方法,所述方法中包括前述实施例中任意一项所述标记的处理方法中的步骤,还包括:执行第二次光刻工艺;基于所述第一标记进行套刻精度的量测。
图3示出了本实施例提供的套刻精度的量测方法的流程示意图,如图所示,所述方法具体包括以下步骤:
步骤201、提供基底结构,执行第一次光刻工艺,在所述基底结构的上表面形成第一标记,在所述基底结构的上表面具有围绕在所述第一标记四周的顶层结构层;
步骤202、从所述基底结构的上表面向下去除一定厚度的所述顶层结构层,以使所述第一标记与所述顶层结构层具有第一高度差;
步骤203、执行第二光刻工艺;基于所述第一标记进行套刻精度的量测。
可以理解地,本发明实施例通过采用前述实施例中任意一项所述标记的处理方法对所述第一标记进行处理,使得在套刻精度的量测的过程中,第一标记更加清晰可见,从而后续刻蚀工艺可以更好地按照预设位置进行,降低了产品报废的风险;此外,还可以提高套刻补偿控制的精度。
在一可选实施例中,所述步骤203包括,在所述基底结构的上表面上形成硬掩膜层;在进行所述套刻精度的量测时,所述硬掩膜层未被去除。
可以理解地,采用本发明实施例提供的套刻精度的量测方法,可以实现有HM层存在情况下的显影后量测(After Development Inspection,ADI),也即可以在刻蚀制程前进行量测,避免了相关技术中无法返工以及无法控制套刻补偿的缺陷。
在一可选实施例中,所述方法还包括:在执行第二光刻工艺后,形成第二标记。
这里,可以理解地,所述第一标记为前层套刻标记,所述第二标记为当层套刻标记。
本发明实施例还提供了一种三维存储器的制备方法,所述方法中包括前述实施例中任意一项所述标记的处理方法或者前述实施例中任意一项所述的套刻精度的量测方法中的步骤。
在一可选实施例中,所述第一标记为所述三维存储器的切割道区域内的沟道通孔(Chanel Hole,CH)。
在此基础上,本发明实施例还提供了一种标记,所述标记采用前述实施例中任意一项所述标记的处理方法处理形成。
在一具体实施例中,所述标记凸出于围绕在其四周的顶层结构层,并且与所述顶层结构层具有第一高度差;所述标记用于进行套刻精度的量测,基于所述第一高度差,使得所述标记在上表面被硬掩膜层覆盖的情况下能够通过电子显微镜观察到所述标记与所述顶层结构层之间的界限。
进一步地,所述标记的材料不同于所述顶层结构层的材料。
可以理解地,上述实施例提供的所述标记边界清晰、辨识度高。另外,需要说明的是,上述实施例提供的标记与标记的处理方法实施例属于同一构思,其具体实现过程以及其它详细结构详见方法实施例,这里不再赘述。本发明实施例所记载的技术方案之间,在不冲突的情况下,可以任意组合。
此外,本发明实施例还提供了一种三维存储器,所述三维存储器包括前述实施例所述的标记。
图4示出了通过本发明实施例提供的套刻精度的量测方法进行量测时,前层套刻标记的电镜图。图中椭圆虚线框内为在电镜下观察到的前层套刻标记,如图所示,前层套刻标记清晰明显,有利于进行套刻精度的量测。
下面结合具体示例对本发明产生的积极效果作进一步详细的描述。
该具体示例具体为三维存储器的制备过程中,套刻精度的量测的步骤。图5为该具体示例中前层套刻标记的剖面示意图。如图所示,所述三维存储器的基底结构中包括顶层结构层11,所述顶层结构层11例如为氧化层。在第一刻蚀工艺中,形成了三维存储器件中CH的图案;将该图案转移到所述基底结构中,刻蚀形成了CH;在完成CH内结构填充后,在所述三维存储器的切割道区域内的CH形成为前层套刻的第一标记;在下一步光刻工艺(第二光刻工艺)前,从所述基底结构的上表面,刻蚀所述顶层结构层,所述第一标记未被刻蚀因而形成了起伏更为突出的套刻标记;利用形成的该套刻标记的形貌起伏,可以避开量测光的强吸收,从而利用量测光在形貌起伏的标记表面的反射来实现光刻区域的套刻量测。
本发明实施例中,当层图形和前层图形的套刻标记为AIM(Advanced ImageMetrology,先进图像量测方法)类型,前层套刻标记有做hole(孔)的分割。
图6为本发明实施例以及相关技术中,ADI量测结果与AEI量测结果的线性关系对比图。图中PL3626#22、PL3823#01和PL3823#24分别为经过不同处理后的测试样品,其中,测试样品PL3626#22为执行了本发明实施例中标记的处理方法后的样品,而PL3823#01和PL3823#24为相关技术中制备得到的样品;通过对上述样品分别进行ADI量测以及AEI量测,得到了如图6所述的线性关系。从图中可以看出,相比于相关技术,本发明实施例中ADI量测结果与AEI量测结果的线性相关性更高,这证明本发明实施例提供的标记的处理方法在套刻精度的量测中可以获得更准确的结果。
图7为本发明实施例与相关技术中ADI与AEI偏移量对比图。同样采用PL3626#22、PL3823#01和PL3823#24三个测试样品进行量测,样品PL3626#22(本发明实施例中样品)的ADI与AEI的偏移量范围更小,量测更加清晰、准确。
图8为本发明实施例与相关技术中ADI Q-merit对比图;其中,Q-merit表征了量测标记对称性的好坏。图中以虚线分割,左侧为相关技术中样品的ADI Q-merit对比图,右侧为本发明实施例中样品的ADI Q-merit对比图。如图所示,本发明实施例中样品的ADI Q-merit明显小于相关技术中样品的ADI Q-merit,这表明了本发明实施例的量测标记形貌对称性更好,质量及准确度更高。
以上所述,仅为本发明的较佳实施例而已,并非用于限定本发明的保护范围,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。
Claims (11)
1.一种标记的处理方法,其特征在于,所述方法包括以下步骤:
提供基底结构,执行第一次光刻工艺,在所述基底结构的上表面形成第一标记,在所述基底结构的上表面具有围绕在所述第一标记四周的顶层结构层;
从所述基底结构的上表面向下去除一定厚度的所述顶层结构层,以使所述第一标记与所述顶层结构层具有第一高度差。
2.根据权利要求1所述的方法,其特征在于,所述形成第一标记的步骤具体包括:执行所述第一次光刻工艺,形成第一图案化层;以所述第一图案化层为掩膜,刻蚀所述基底结构,至少在所述顶层结构层上形成开口;在所述开口内形成所述第一标记。
3.根据权利要求1或2所述的方法,其特征在于,所述第一标记的材料不同于所述顶层结构层的材料。
4.根据权利要求1所述的方法,其特征在于,所述去除一定厚度的所述顶层结构层通过干法刻蚀工艺完成。
5.一种套刻精度的量测方法,其特征在于,所述方法包括以下步骤:
执行权利要求1至4中任意一项所述标记的处理方法中的步骤;
执行第二次光刻工艺;基于所述第一标记进行套刻精度的量测。
6.根据权利要求5所述的方法,其特征在于,所述执行第二次光刻工艺的步骤包括:
在所述基底结构的上表面上形成硬掩膜层;在进行所述套刻精度的量测时,所述硬掩膜层未被去除。
7.一种三维存储器的制备方法,其特征在于,所述方法中包括权利要求1至4中任意一项所述标记的处理方法或者权利要求5至6中任意一项所述的套刻精度的量测方法中的步骤。
8.根据权利要求7所述的方法,其特征在于,所述第一标记为所述三维存储器的切割道区域内的沟道通孔。
9.一种标记,其特征在于,所述标记凸出于围绕在其四周的顶层结构层,并且与所述顶层结构层具有第一高度差;所述标记用于进行套刻精度的量测,基于所述第一高度差,使得所述标记在上表面被硬掩膜层覆盖的情况下能够通过电子显微镜观察到所述标记与所述顶层结构层之间的界限。
10.根据权利要求9所述的标记,其特征在于,所述标记的材料不同于所述顶层结构层的材料。
11.一种三维存储器,其特征在于,包括权利要求9或10所述的标记。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910113810.0A CN109932872B (zh) | 2019-02-14 | 2019-02-14 | 一种标记的处理方法、套刻精度的量测方法以及标记 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910113810.0A CN109932872B (zh) | 2019-02-14 | 2019-02-14 | 一种标记的处理方法、套刻精度的量测方法以及标记 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109932872A true CN109932872A (zh) | 2019-06-25 |
CN109932872B CN109932872B (zh) | 2021-02-26 |
Family
ID=66985513
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910113810.0A Active CN109932872B (zh) | 2019-02-14 | 2019-02-14 | 一种标记的处理方法、套刻精度的量测方法以及标记 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109932872B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023035520A1 (zh) * | 2021-09-08 | 2023-03-16 | 长鑫存储技术有限公司 | 半导体结构及其制作方法、存储器 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1308789A2 (en) * | 2001-10-30 | 2003-05-07 | Canon Kabushiki Kaisha | Alignment apparatus, exposure apparatus using same, and method of manufacturing devices |
CN101383268A (zh) * | 2007-09-07 | 2009-03-11 | 中国科学院微电子研究所 | 一种电子束对准标记的制作方法 |
CN101452912A (zh) * | 2007-12-06 | 2009-06-10 | 台湾积体电路制造股份有限公司 | 在背面表面形成对准标记的装置与方法 |
CN103692764A (zh) * | 2012-09-27 | 2014-04-02 | E.I.内穆尔杜邦公司 | 具有标记的印版前体以及由该前体制备印版的方法 |
CN104425613A (zh) * | 2013-08-30 | 2015-03-18 | 台湾积体电路制造股份有限公司 | 多高度半导体结构 |
CN107579073A (zh) * | 2017-08-22 | 2018-01-12 | 长江存储科技有限责任公司 | 一种三维存储器的制备方法及其结构 |
-
2019
- 2019-02-14 CN CN201910113810.0A patent/CN109932872B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1308789A2 (en) * | 2001-10-30 | 2003-05-07 | Canon Kabushiki Kaisha | Alignment apparatus, exposure apparatus using same, and method of manufacturing devices |
CN101383268A (zh) * | 2007-09-07 | 2009-03-11 | 中国科学院微电子研究所 | 一种电子束对准标记的制作方法 |
CN101452912A (zh) * | 2007-12-06 | 2009-06-10 | 台湾积体电路制造股份有限公司 | 在背面表面形成对准标记的装置与方法 |
CN103692764A (zh) * | 2012-09-27 | 2014-04-02 | E.I.内穆尔杜邦公司 | 具有标记的印版前体以及由该前体制备印版的方法 |
CN104425613A (zh) * | 2013-08-30 | 2015-03-18 | 台湾积体电路制造股份有限公司 | 多高度半导体结构 |
CN107579073A (zh) * | 2017-08-22 | 2018-01-12 | 长江存储科技有限责任公司 | 一种三维存储器的制备方法及其结构 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023035520A1 (zh) * | 2021-09-08 | 2023-03-16 | 长鑫存储技术有限公司 | 半导体结构及其制作方法、存储器 |
Also Published As
Publication number | Publication date |
---|---|
CN109932872B (zh) | 2021-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101616105B1 (ko) | 피드 포워드 피드 사이드웨이의 사용을 통한 향상된 계측 및 측정 셀 재-사용 | |
US7576317B1 (en) | Calibration standard for a dual beam (FIB/SEM) machine | |
JP4124609B2 (ja) | 半導体製造工程におけるパターン部膜厚の測定方法と測定装置 | |
KR100367535B1 (ko) | 집적회로제조방법 | |
CN100369040C (zh) | 一种亚波长光刻条件下可变偏差蚀刻模拟方法 | |
CN109932872A (zh) | 一种标记的处理方法、套刻精度的量测方法以及标记 | |
CN103488060B (zh) | 确定光刻曝光离焦量的方法 | |
US8952329B1 (en) | 3D image profiling techniques for lithography | |
CN111710617B (zh) | 半导体结构的检测方法及半导体结构 | |
JP5109907B2 (ja) | マスク検査方法 | |
Cresswell et al. | CD reference features with sub-five nanometer uncertainty | |
TWI250562B (en) | Method for repairing opaque defects on semiconductor mask reticles | |
CN103681393A (zh) | 刻蚀方法 | |
JPH08255817A (ja) | 集積回路構造の線幅測定 | |
WO2001099150A2 (en) | Enhanced overlay measurement marks | |
Tanaka et al. | Cross-sectional gate feature identification method using top-down SEM images | |
JP5552776B2 (ja) | ナノインプリント用モールドの製造方法と検査方法 | |
US7070891B2 (en) | Photomask, method for manufacturing the same, and method for measuring optical characteristics of wafer exposure system using the photomask during operation | |
CN112331615A (zh) | 半导体器件的形成方法 | |
US7989228B2 (en) | Method and structure for sample preparation for scanning electron microscopes in integrated circuit manufacturing | |
JP2014216609A (ja) | 反射型マスクブランク及びその製造方法並びに反射型マスク | |
Cresswell et al. | Comparison of SEM and HRTEM CD measurements extracted from test structures having feature linewidths from 40 to 240 nm | |
CN104617019B (zh) | 一种GaAs衬底MHEMT栅凹槽腐蚀监控方法 | |
CN113314430A (zh) | Cmp工艺中的监测方法以及监测系统 | |
KR20100111128A (ko) | 포토마스크의 선폭 보정 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |