KR100367535B1 - 집적회로제조방법 - Google Patents

집적회로제조방법 Download PDF

Info

Publication number
KR100367535B1
KR100367535B1 KR1019950061417A KR19950061417A KR100367535B1 KR 100367535 B1 KR100367535 B1 KR 100367535B1 KR 1019950061417 A KR1019950061417 A KR 1019950061417A KR 19950061417 A KR19950061417 A KR 19950061417A KR 100367535 B1 KR100367535 B1 KR 100367535B1
Authority
KR
South Korea
Prior art keywords
raised
substrate
type
measurements
measuring
Prior art date
Application number
KR1019950061417A
Other languages
English (en)
Other versions
KR960026746A (ko
Inventor
부르스 빈델 제프리
얼 슈로프 데니스
안쏘니 스티비 프레드
제이. 데어 리차드
이. 플루 래리
Original Assignee
에이티 앤드 티 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이티 앤드 티 코포레이션 filed Critical 에이티 앤드 티 코포레이션
Publication of KR960026746A publication Critical patent/KR960026746A/ko
Application granted granted Critical
Publication of KR100367535B1 publication Critical patent/KR100367535B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/84Manufacture, treatment, or detection of nanostructure
    • Y10S977/849Manufacture, treatment, or detection of nanostructure with scanning probe
    • Y10S977/852Manufacture, treatment, or detection of nanostructure with scanning probe for detection of specific nanostructure sample or nanostructure-related property
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/84Manufacture, treatment, or detection of nanostructure
    • Y10S977/849Manufacture, treatment, or detection of nanostructure with scanning probe
    • Y10S977/86Scanning probe structure
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/84Manufacture, treatment, or detection of nanostructure
    • Y10S977/849Manufacture, treatment, or detection of nanostructure with scanning probe
    • Y10S977/86Scanning probe structure
    • Y10S977/868Scanning probe structure with optical means
    • Y10S977/869Optical microscope
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/84Manufacture, treatment, or detection of nanostructure
    • Y10S977/88Manufacture, treatment, or detection of nanostructure with arrangement, process, or apparatus for testing
    • Y10S977/881Microscopy or spectroscopy, e.g. sem, tem
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/84Manufacture, treatment, or detection of nanostructure
    • Y10S977/888Shaping or removal of materials, e.g. etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Length-Measuring Devices Using Wave Or Particle Radiation (AREA)

Abstract

본 발명은 도식적으로, 제 1 기판상의 상승된 토포그래피 형태(31)을 형성하는 단계를 포함하는 집적 회로 제조 방법을 포함한다. 상승된 형태(31)의 부분이 제거되고 결과적으로 손상을 입지 않은 기판을 갖는 상승된 형태의 단면을 노출시킨다. 단면은 임계 치수(15)를 갖는다. 단면의 임계 치수(15)는 제 1 측정기기를 사용하여 측정된다. 그 다음, 임계 치수(15)는 제 2 측정기기를 사용하여 측정된다. 제 1 및 제 2 의 측정값은 상호관계를 갖는다. 따라서, 대다수의 제 2 기판상의 상승된 형태는 제 2 측정기기를 사용하여 측정된다.

Description

집적 회로 제조 방법
본 발명은 일반적인 집적 회로 제조, 특히 집적 회로 제조중 라인폭 및 그밖의 임계 치수의 정확한 결정에 관한 것이다.
집적 회로 제조에 관련된 많은 공정 중, 형태는 엄격히 제어되어야만 하는포토리소그라피 방법에 의해 한정된다. 이들 형태는 통상의 광학기술을 사용하여 측정하기가 어렵다. 형태는 작고 형태의 단부는 완벽히 똑바르거나 수직(밑부분의 기판에 대해 수직)이 아니기 때문에 형태 치수의 측정과 한정은 어려운 공정이다. 때때로 형태의 단부는 경사지거나 어느정도 불규칙일 수도 있어서, 간혹 이들 단부의 위치는 측정기에서 명쾌히 묘사되지 않는다. 결과적으로 용어 형태 "폭"의 정확한 한정과 이 "폭"의 측정은 어렵다.
고 전압의 주사형 전자현미경(15∼30KV 사용)은 기판상의 작은 형태를 측정하는데 사용될 수 있다. 그러나, 고 전압의 주사형 전자현미경(SEM)의 사용은 주로 웨이퍼를 부러뜨리는 것을 필요로 하고 SEM 의 높은 에너지의 전자는 웨이퍼상의 회로에 손상을 가할 수 있다.
최근엔, 저 전압(2KV 보다 낮은) 주사형 전자현미경(SEM)의 상기 형태의 치수를 측정하는데 사용되어 왔다. 저 전압의 SEM을 사용한 대부분의 측정방법은, 형태의 영상이 디지탈 신호로 변환되는 조건하에서, 형태의 확대된 영상을 만든다. 형태의 단부를 한정하기 위한 수리적인 동작은 디지탈 신호상에서 일관된 방법으로 수행된다. 이들 측정기술은 포토리소그래피 공정으로 한정되어진 포토레지스터와 밑에 있는 기판 모두에 적용될 수 있다.
형태의 단부에서 대응하는 물리적인 한 점에 디지탈화된 신호의 숫자값을 관련시킬 수 있다는 것은 중요하다. 두 개의 동일한 형태 사이의 거리인 간극을 측정할 때 상기 관계는 정확히 알 필요가 없는데, 왜냐하면, 인접하는 두 형태에 대한 디지탈 신호의 두 대응점 사이의 거리는, 공정 중에 제거되는 상대적인 에러를 갖고, 간극에 대응하기 때문이다. 결과적으로 측정기기는, 국립 표준 기술 연구소(National Institute of Standard and Technology(NIST))로부터 취득가능한 표준간극과 비교함으로써, 간극측정(확대도 마찬가지)을 위해 아주 쉽게 교정이 될 수 있다.
그러나, 일반적으로 사용가능한 표준의 라인폭(표준간극에 대립한 저압 SEM에 사용하기 적합한)을 제작하는 문제는 모든 집적 회로 층은 서로 다른 구조를 가지고 있고, 모든 제조자 혹은 생산설비는 어느 정도 다른 집적 회로 제조 공정을 채용하고 있기 때문에 보다 더 어려운 것으로 알려졌다. 따라서, 각 제조자로부터 생산된 집적회로의 형태는 치수나 모양에서 다른 제조자의 집적 회로와 다르다. 기술 발전에 관련된 이런 것들이 국한된 표준을 창조하고 생산하기 위한 방법과 장치를 지속적으로 찾아왔다. 예를 들면 라인폭 측정에서, 그리고 이들은 예를 들어 NIST 에 의해 유지되는 국가 표준에서 추적할 수 있다.
설명될 수 있도록, 본 발명은 제 1 기판 위에 상승된 토포그래피 형태를 형성하는 단계를 포함하는 집적 회로 제조 방법을 포함한다. 상승된 형태의 부분은 제거되어, 기판이 결과적으로 손상되지 않은 채로 상승된 형태의 단면도를 노출시킨다. 단면도는 임계 치수를 갖는다. 단면도의 임계 치수는 제 1 측정 기기를 사용하여 측정된다. 그 다음, 임계 치수는 제 2 측정 기기를 사용하여 측정된다. 제 1 및 제 2 측정기기의 측정치는 상호 관련이 있다. 그후, 제 2 측정기기를 사용하여 다수의 제 2 기판을 통한 상승된 형태가 측정된다.
제 1 도에서 참조 번호 11 은 실리콘, 도핑된 실리콘 혹은 에피택셜 실리콘등이 될 수 있는 기판을 나타낸다.
일반적으로 용어 "기판"은 다른 재질이 그 위에 접착되거나 증착되는 표면을 갖는 재질에 사용된다. 전형적으로 극소 전자 소자들은 기판위에 형성된다. 이러한 소자들은 예컨대 정확히 측정되어 1㎛ 이하의 폭의 형태를 갖는다. 상기 기판은 그 위에 증착이 되는 실리콘산화물, 실리콘질화물, 알루미늄, 폴리실리콘 등과 같은 부가적인 재료 층(12)을 갖는다. 이층(12) 즉 층의 더미의 표면은 플레이너(planar)가 되거나 패턴될 수 있다.
기판(11)에 형성되는 극소전자 소자의 성공적인 제조를 위해서는 치수 측정의 두 형태가 주로 요구된다:
a) 동등한 형태 사이의 거리, "간격"으로 참조된다.
b) 단일 형태의 실제 치수, "폭"이나 "라인폭"으로 참조된다.
본 발명을 설명할 목적으로, W 로 표시되는 "폭"과 P 로 표시되는 "간격"을 갖는 포토레지스터 재료의 평행 선들(혹은 평행으로 달리는 것을)로 구성된 형태를 참고한다. 본 발명의 범위는 포토레지스터에서 형태상 제한되지 않지만 정확한 측정이 요구되는 예를 들면 알루미늄 러너(runner) 혹은 산화 바이어스 등을 포함하는 어떠한 재료에서도 형태는 한정된다.
참조번호(13)는 포토레지스티 재료 안에서 형성되는 일련의 형태를 나타낸다. 이들 형태 각각은 같은 치수로 되어야 한다는 것을 생각하면, 간격(P)은 참조번호(14)로 표시되고 폭(W)은 참조번호(15)로 표시된다. 작은 형태의 치수를 측정할 때, 광학 현미경, 주사프로브 현미경(Atomic Force 현미경, 등)들 중의 하나 및주사형 전자현미경(이들에 국한되지는 않는다)을 포함한 다양한 측정기술과 장비를 사용하여 일반적으로 실행한다. 이들 각 기술에 있어서, 프로브의 한 형태가 처음에 사용되어 측정되어야 할 형태와 상호작용을 한다. 그 후에, 측정을 변환하거나 감소시킬 정보를 포함하는 디지탈 혹은 아날로그 신호가 생성된다. 예컨대, 광학현미경에 있어서, 신호는 회절의 형태가 될 것이다. 주사형 전자현미경의 경우에 있어서, 신호는 전자빔을 가한 표면 위에서의 전자빔의 위치 함수로서의 전자방사기록이 될 것이다. 이들 디지탈(혹은 아날로그) 신호로부터 간혹 도량형의 정보를 얻는다.
고 전압 혹은 저 전압 주사형 전자현미경이 사용될 때, 1차 전자빔(16)은 한점(17)에서 측정되어야 할 구조에 가해져 2 차 전자(18)를 생성하고, 이는 1차 전자빔이 가해진 구조의 위치에 따라 변하는 출력을 생성시키는 전자감지기(19)에 의해 감지된다. 제 2 도는 구조를 직선적으로 횡단하는 전자 빔 주사의 가능한 결과중 하나를 보여준다. 수평축(21)은 구조를 횡단하는 위치를 나타내고, 수직축(22)은 전 절에서 말한 신호를 나타낸다. 수평축(21) 사이의 거리는 이 목적을 위해 제조되고 보증된 이용가능한 NIST 표준의 하나에 따라, 수정된 것으로 생각될 수 있다. 곡선 즉 신호(23)는 구조(포토레지스터(13)에서 상승된 형태와 같은)를 횡단하는 전자 빔 주사의 전형적인 예를 나타낸다. 따라서, 곡선(23)은 전자 감지기(19)의 전형적인 출력을 묘사한다.
곡선 혹은 신호(23)는 측정되어지는 실제 대상물(13)에 대응하는 형태를 갖는다. 특별히 간격(24)(혹은 14)은 곡선 (23)에서 두 대응점 사이의 거리로서 결정되어질 수 있다. 그러나, 폭 W(15)는 결정하기가 더욱 어렵다. 왜냐하면 특별한 구조(13 과 같은)의 단부는 짧은 거리(25)내에 위치하는 곡선(23)의 검사에 의해서 오직 결정되기 때문이다. 이와 같이 단부의 정확한 위치는 정밀하게 결정되거나 한정되지 못한다. 단일 형태의 각 측면에서 같은 크기의 에러가 가능하기 때문에, 폭측정에서 에러는 거리(25)의 두 배 크기가 될 수 있다.
장치의 형태를 통해 장치의 뚜렷(꺽인 경우)하고 노출된 단부는 고 전압의 주사형 전자현미경에서 검사된다면, 상기 신호가 허용하는 것보다 더 근접하여 단부를 식별하기 위해 기기의 고 해상도가 사용될 수 있다. 이것은 보다 나은 교정을 가능케 하지만, 상기 표본이 전부는 아니기 때문에, 국한된 표준으로 사용될 수 없다.
본 발명은 웨이퍼를 절단(일반적으로 이루어지는 것과 같이)할 필요없이 웨이퍼상의 형태의 간격과 폭을 측정하기 위해 고해상도의 주사형 전자현미경(SEM)을 사용한다. 형태 측정에 사용되는 SEM은 NIST에 추적이 가능한 자체적인 거리측정을 하는 방법으로, 자체적으로 교정이 되면, 측정된 형태를 포함하는 웨이퍼는 국한된 표준으로 사용될 수 있다.
실제 표본은 절단하지 않고 단면도로 보일 수가 없기 때문에, 실제 측정은 보통의 전자 빔 투사를 사용하여 주로 이루어진다. 제 2 도는 이 방법으로 얻어진 데이터를 도시한다.
제 3 도는 본 발명에 따라 국한된 표준으로 사용하기 위해 준비된 웨이퍼의 한 부분을 보여준다. 각각의 집적 회로 제조 공정중 각각의 공정 레벨에 대한 분리되고 국한된 표준을 만드는 것이 바람직하다. 더욱이, 각각의 생산설비는 자체적인 표준을 가지고 있다. 본 발명의 도시적인 실시예에 있어서, 촛점이 맞춰진 이온 빔(Focused lon Beam(FIB)) 장비가 사용된다. FIB 는 정밀하게 촛점이 맞춰진 이온 빔을 발생시키고, 이것은 높은 정밀도를 갖고 웨이퍼상의 임의의 점에 맞춰질 수 있다. 상기 빔은 임의의 크기와 모양의 지역에 주사될 수 있다. 이온 빔이 웨이퍼 표면에 가해질 때, 두가지의 결과가 가능하다. 제 1 의 결과는 재질이 표면으로부터 제거되는 스퍼터링 공정이다. 이와 같은 FIB 는 표면상의 임의의 크기, 모양 및 깊이의 구멍을 자르는데 사용될 수 있다. 금속 요소를 포함하는 증기가 FIB 챔버로 허용이 될 때 제 2 의 결과가 달성된다. 이온 빔은 분자를 분해하고, 적절한 조건하에서 금속이 국한된 지역에 증착되는 것을 야기한다. 따라서 FIB 는 정확히 한정된 지역에서 재료를 제거하거나 금속을 증착시키는데 사용될 수 있다. 본 발명의 어떤 실시예에서도 이들 두 능력 모두 사용되었지만 금속의 증착은 모든 실시예에서 항상 필수적이지는 않다.
제 3 도는 기판(40)(이것은 도식적으로 실리콘(11) 위의 실리콘산화물(12)가 된다) 위에 형성된 3개의 가늘고 긴 평형 형태(31)의 평면도를 나타낸다. 형태(31)는 포토레지스트로 형성이 될 수 있는데, 이것 대신에, 실리콘산화물, 실리콘질화물, 폴리실리콘, 알루미늄 혹은 텅스텐등이 될 수 있다. 형태 (31)는 알루미늄 위에 주석과 같은 다층을 포함할 수 있다.
교차하는 가늘고 긴 금속(32)이 형태(31)와 기판(40) 위에 생성된다. 금속(32)은 FIB 에 의해 생성된 텅스텐이 될 수 있다. 금속(32)은 교차하는 가늘고긴 모양 및 짧은 거리의 수 개의 형태(31)를 갖는다. 다음으로, 재료(형태(31)와 금속 (32)의 부분)를 참조번호(33)로 표시된 지역에서 기판(40)으로부터 제거하기 위해 촛점이 맞춰진 빔(FIB)이 사용된다. 지역 (33)은 금속(32)과 약간 겹친다. 이와 같이 이미 증착된 금속 (32) 부분이 제거된다. 여기에서 노출된 부위(34)는 제 4 도의 단면도에 도시된다. FIB 에 의해 생성된 금속(32)의 상부 표면(41)은 고유하게 플레이너화된 것에 주목할 것이다. 이제 전체 웨이퍼는 FIB로부터 제거될 수 있고 표면(34)을 직접 볼 수 있게 촛점이 맞춰진 고해상도의 SEM (보통 고 전압 15∼30KV 에서 일반적으로 작동하는)에 놓여질 수 있다. 이 표면은 제 4 도에 도식적으로 나타내어져 있고 제 5 도에 확대되어 있다. 형태(31)는 단면으로 쉽게 보여지고 금속(32)으로 쌓여 있다. 금속(32)은 SEM 내의 표본의 전하를 감소시키고, 형태와 그 배경사이의 차이점을 증가시켜, 비-단일 형태의 단일의 스퍼터링을 만드는 기능을 하며, 따라서 기여하며 보다 나은 측정이 이루어지도록 한다.
제 5 도의 확대도에서 도시된 바와 같이, 단면이 쉽게 관측 가능하고, 고해상도의 고 전압 SEM 에 의해 허용되는 굉장히 높은 정확도로 형태의 폭 W(52)의 측정을 가능하게 한다. 상기의 동일한 단면은 저 전압의 SEM 으로 볼 수도 있다. 동일한 표본에 대한 두 측정의 결과는 상호 관련이 있다. 저 전압의 SEM 으로 이루어진 어떤 후속의 웨이퍼 측정값은, 상기 후속 웨이퍼에 고 전압 SEM 을 실제로 사용할 필요가 없이, 동등한 고 전압 SEM 의 측정값으로 변환될 수 있다. 제조환경에서 평범한 형태의 측정은 저 해상도 저 전압 SEM을 사용하는 것이 필요하기 때문에, 이 방법은 저 전압 신호(혹은 광학기기로 부터의 신호)와 웨이퍼 상에서 이루어진보다 정밀하고 정확한 고압 SEM의 측정값 사이의 명백한 상호관계를 가능케 한다. 상기 웨이퍼는 일반 측정에 대해 저 전압기기를 교정하는데 사용된다.
실제로, 여기에서 상술한 바와 같이 표준 웨이퍼는 측정되는 미세구조의 각 단계에 대해 준비된다. 처음에 표준 웨이퍼는 앞에서 상술한 바와 같이 촛점이 맞춰진 이온 시스템(혹은 이와 동등한)에 준비되어지고 형태의 단면이 노출된다. 그다음, 웨이퍼는 NIST 에 추적이 가능한 표준을 통해 이전에 정확히 교정된 고해상도의 주사형 전자현미경에 보내진다. 그 다음, 이 고해상도 SEM은 SEM 에서 이루어진 교정 덕택에, 상기 웨이퍼가 도량형 목적을 위한 제 2 의 표준이 되게 하는 형태의 치수를 정확히 결정하는데 이용된다.
다음으로 상기 표준은 제 2 도의 참조 번호(23)에 의해 도시된 바와 같이 신호 궤적이 주의 깊게 결정되는 저 전압 도량형 SEM(혹은 다른 어떤 기기)에 위치한다. 형태의 실제 치수를 알기 때문에, 저 전압 SEM 신호의 중요한 면을 알고 있는 형태의 실제 치수로 변환시켜, 적절한 상호관계가 결정될 수 있다. 이제, 제조 웨이퍼와 같은 다른 웨이퍼가 도량형 시스템에 놓여질 수 있고, 저 전압 SEM 측정값을 고 전압 SEM 측정값으로 상호 관련시키거나 변환시키기 위해 동일한 상호관계가 사용될 수 있다.
다수의 제조 웨이퍼에서의 라인폭의 측정은 저압 SEM 을 사용하여 이루어진다. 웨이퍼를 절단하거나 금속을 증착할 필요없이, 웨이퍼에 대한 평범한 전자 빔으로 이들 측정은 이루어진다. 믈론 이들 측정 혹은 생산 웨이퍼는 각 생산 웨이퍼 위에 고 전압 SEM을 실제 사용할 필요없이 상술한 공정을 이용하는, 고압 SEM 측정값으로 즉각적인 상호관계를 갖게 한다.
이와 같이, 많은 생산 웨이퍼는 저 전압 SEM에 의해 비파괴적으로 매우 정확하게 측정되는 임계 형태들을 갖는다. 임계 형태들이 너무 크거나 적은 것이 발견되는 웨이퍼는 깍거나 재작업을 한다.
FIB 금속 증착에 준비된 웨이퍼는 표준으로 유지되고 이 웨이퍼를 사용하여 저압 SEM 은 정기적으로 재교정을 받는다.
제 1 도 및 제 4 도는 본 발명의 부분조립된 집적 회로의 단면도.
제 2 도는 주사형 전자현미경(SEM)의 전형적인 위치 대 신호 크기 그래프.
제 3 도는 부분 조립된 집적 회로의 평면도.
제 5 도는 제 4 도의 확대도.
♣ 도면의 주요부분에 대한 부호의 설명 ♣
11 : 기판 13, 31 : 형태
14, 24 : 간격 15 : 폭
16 : 기본 전자빔 19 : 전자 감지기
32 : 금속 33 : 이온 빔 주사 지역
34 : 노출 부위

Claims (10)

  1. 집적회로 제조 방법에 있어서,
    제 1 기판 상에 상승된 포토그래픽 형태(a raised topographical feature)를 형성하는 단계;
    상기 상승된 형태의 일부를 제거하여, 상기 상승된 헝태의 단면을 노출시키는, 제거 단계로서, 상기 기판은 실질적으로 손상을 입지 않은 채 남아있고, 상기 단면은 임계 치수를 갖는, 상기 제거 단계;
    제 1 타입의 측정기기를 사용하여 상기 단면의 상기 임계 치수를 측정하는 단계;
    비파괴 타입의 측정을 실시하기 위한 제 2 타입의 측정기기를 사용하여 상기 단면의 상기 임계 치수를 측정하는 단계;
    측정 상관 함수를 결정하기 위해 상기 제 1 타입의 측정기기 및 상기 제 2 타입의 측정기기에 의해 실행된 측정치들을 상관(correlating)시키는 단계;
    복수의 기판들을 얻는 단계로서, 각각의 기판은 상기 제 1 기판의 상승된 형태에 배치(formation) 및 포토그래피(topography)가 본질적으로 동일한 상승된 형태를 포함하는, 상기 얻는 단계;
    상기 제 2 타입의 측정기기를 사용하여, 임의의 기판 부분을 제거함이 없이 상기 복수의 기판들 상의 상승된 토포그래피 형태를 측정하는 단계; 및
    상기 제 2 타입의 측정기로부터의 측정치와 상기 측정 상관 함수를 사용하여, 상기 제 2 타입의 기기 측정치를 제 1 타입의 측정기기와 관련된 측정치로 변환시키는, 단계를 포함하는, 집적회로 제조 방법.
  2. 제 1 항에 있어서,
    상기 제 1 기판 상의 상기 상승된 토포그래피 형태 위에 금속이 퇴적되고, 상기 금속의 일부는 상기 상승된 형태의 일부와 함께 제거되는, 제조 방법.
  3. 제 1 항에 있어서,
    상기 제거 단계는 초점이 맞춰진 이온빔으로서 달성되는, 제조 방법.
  4. 제 2 항에 있어서,
    상기 증착 단계는 초점이 맞춰진 이온빔으로서 달성되는, 제조 방법.
  5. 제 1항에 있어서,
    상기 제 1 측정기기는 고 전압 주사형 전자현미경 및 원자 현미경으로 구성된 그룹으로부터 선택되는, 제조 방법.
  6. 제 1 항에 있어서,
    상기 상승된 토포그래피 형태는 포토레지스트, 실리콘 산화물, 실리콘 질화물, 금속 및 실리콘으로 구성된 그룹으로부터 선택된 재료로 형성되는, 제조 방법.
  7. 제 1항에 있어서,
    상기 상승된 포포그래피 형태는 게이트인, 제조 방법.
  8. 제 1항에 있어서,
    상기 상승된 토포그래피 형태는 한정된 게이트를 갖는 포토레지스트인, 제조 방법.
  9. 제 1항에 있어서,
    상기 제 1 기판은 실리콘, 실리콘 질화물, 실리콘 산화물, 및 금속으로 구성된 그룹으로부터 선택된 재료인, 제조 방법.
  10. 제 1항에 있어서,
    상기 제 1 기기는 NIST 표준에 따라 교정되는, 제조 방법.
KR1019950061417A 1994-12-29 1995-12-28 집적회로제조방법 KR100367535B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US36635794A 1994-12-29 1994-12-29
US366,357 1994-12-29

Publications (2)

Publication Number Publication Date
KR960026746A KR960026746A (ko) 1996-07-22
KR100367535B1 true KR100367535B1 (ko) 2003-03-06

Family

ID=23442681

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950061417A KR100367535B1 (ko) 1994-12-29 1995-12-28 집적회로제조방법

Country Status (6)

Country Link
US (1) US5804460A (ko)
EP (1) EP0720216B1 (ko)
KR (1) KR100367535B1 (ko)
DE (1) DE69523274D1 (ko)
SG (1) SG34349A1 (ko)
TW (1) TW289141B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0144489B1 (ko) * 1995-10-04 1998-07-01 김주용 반도체소자의 공정결함 검사방법
US6054710A (en) * 1997-12-18 2000-04-25 Cypress Semiconductor Corp. Method and apparatus for obtaining two- or three-dimensional information from scanning electron microscopy
US6326618B1 (en) 1999-07-02 2001-12-04 Agere Systems Guardian Corp. Method of analyzing semiconductor surface with patterned feature using line width metrology
US6265235B1 (en) 1999-08-25 2001-07-24 Lucent Technologies, Inc. Method of sectioning of photoresist for shape evaluation
US6235440B1 (en) 1999-11-12 2001-05-22 Taiwan Semiconductor Manufacturing Company Method to control gate CD
US6570157B1 (en) * 2000-06-09 2003-05-27 Advanced Micro Devices, Inc. Multi-pitch and line calibration for mask and wafer CD-SEM system
US6573498B1 (en) * 2000-06-30 2003-06-03 Advanced Micro Devices, Inc. Electric measurement of reference sample in a CD-SEM and method for calibration
US6573497B1 (en) * 2000-06-30 2003-06-03 Advanced Micro Devices, Inc. Calibration of CD-SEM by e-beam induced current measurement
AU2001281127A1 (en) * 2000-09-27 2002-04-08 Advanced Micro Devices Inc. Fault detection method and apparatus using multiple dimension measurements
US6621081B2 (en) * 2001-01-10 2003-09-16 International Business Machines Corporation Method of pole tip sample preparation using FIB
US7027146B1 (en) * 2002-06-27 2006-04-11 Kla-Tencor Technologies Corp. Methods for forming a calibration standard and calibration standards for inspection systems
US6862545B1 (en) * 2003-04-03 2005-03-01 Taiwan Semiconductor Manufacturing Co., Ltd Linewidth measurement tool calibration method employing linewidth standard
JP5361137B2 (ja) * 2007-02-28 2013-12-04 株式会社日立ハイテクノロジーズ 荷電粒子ビーム測長装置
US20130245985A1 (en) * 2012-03-14 2013-09-19 Kla-Tencor Corporation Calibration Of An Optical Metrology System For Critical Dimension Application Matching
US10458912B2 (en) 2016-08-31 2019-10-29 Kla-Tencor Corporation Model based optical measurements of semiconductor structures with anisotropic dielectric permittivity
CN116525480B (zh) * 2023-05-10 2023-11-10 广东空天科技研究院(南沙) 一种基于显微图像的激光栅线成形质量自动检测方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5434673A (en) * 1977-08-23 1979-03-14 Hitachi Ltd Micro-distance measuring device for scan-type electronic microscope
JPS6282314A (ja) * 1985-10-08 1987-04-15 Hitachi Ltd 光度差ステレオ計測方式
US4766411A (en) * 1986-05-29 1988-08-23 U.S. Philips Corporation Use of compositionally modulated multilayer thin films as resistive material
GB8622976D0 (en) * 1986-09-24 1986-10-29 Trialsite Ltd Scanning electron microscopes
JPH01311551A (ja) * 1988-06-08 1989-12-15 Toshiba Corp パターン形状測定装置
JPH0687003B2 (ja) * 1990-02-09 1994-11-02 株式会社日立製作所 走査型トンネル顕微鏡付き走査型電子顕微鏡
US5229607A (en) * 1990-04-19 1993-07-20 Hitachi, Ltd. Combination apparatus having a scanning electron microscope therein
US5140164A (en) * 1991-01-14 1992-08-18 Schlumberger Technologies, Inc. Ic modification with focused ion beam system
US5106771A (en) * 1991-06-05 1992-04-21 At&T Bell Laboratories GaAs MESFETs with enhanced Schottky barrier
US5280437A (en) * 1991-06-28 1994-01-18 Digital Equipment Corporation Structure and method for direct calibration of registration measurement systems to actual semiconductor wafer process topography
IT1251393B (it) * 1991-09-04 1995-05-09 St Microelectronics Srl Procedimento per la realizzazione di strutture metrologiche particolarmente per l'analisi dell'accuratezza di strumenti di misura di allineamento su substrati processati.
US5373232A (en) * 1992-03-13 1994-12-13 The United States Of America As Represented By The Secretary Of Commerce Method of and articles for accurately determining relative positions of lithographic artifacts
US5444242A (en) * 1992-09-29 1995-08-22 Physical Electronics Inc. Scanning and high resolution electron spectroscopy and imaging

Also Published As

Publication number Publication date
EP0720216A2 (en) 1996-07-03
SG34349A1 (en) 1996-12-06
US5804460A (en) 1998-09-08
DE69523274D1 (de) 2001-11-22
TW289141B (ko) 1996-10-21
EP0720216A3 (en) 1997-05-21
KR960026746A (ko) 1996-07-22
EP0720216B1 (en) 2001-10-17

Similar Documents

Publication Publication Date Title
KR100367535B1 (ko) 집적회로제조방법
US6218264B1 (en) Method of producing a calibration standard for 2-D and 3-D profilometry in the sub-nanometer range
US5701013A (en) Wafer metrology pattern integrating both overlay and critical dimension features for SEM or AFM measurements
US7595482B2 (en) Standard component for length measurement, method for producing the same, and electron beam metrology system using the same
US6570157B1 (en) Multi-pitch and line calibration for mask and wafer CD-SEM system
US6730444B2 (en) Needle comb reticle pattern for critical dimension and registration measurements using a registration tool and methods for using same
US5920067A (en) Monocrystalline test and reference structures, and use for calibrating instruments
US6936931B2 (en) Overlay key, method of manufacturing the same and method of measuring an overlay degree using the same
US7576317B1 (en) Calibration standard for a dual beam (FIB/SEM) machine
JPH10289851A (ja) 荷電粒子線露光装置
US5684301A (en) Monocrystalline test structures, and use for calibrating instruments
Misumi et al. Submicrometre-pitch intercomparison between optical diffraction, scanning electron microscope and atomic force microscope
US20090127723A1 (en) AIM-Compatible Targets for Use with Methods of Inspecting and Optionally Reworking Summed Photolithography Patterns Resulting from Plurally-Overlaid Patterning Steps During Mass Production of Semiconductor Devices
JP3353051B2 (ja) 集積回路構造の線幅測定
US7361941B1 (en) Calibration standards and methods
Nakayama et al. New submicron dimension reference for electron-beam metrology system
EP0628809A1 (en) Calibration standard for 2-D and 3-D profilometry in the sub-nanometer range and method of producing it
Cresswell et al. CD reference features with sub-five nanometer uncertainty
US7989228B2 (en) Method and structure for sample preparation for scanning electron microscopes in integrated circuit manufacturing
JP2570130B2 (ja) 膜厚測定用パターンおよび膜厚測定方法
Hellmich et al. Process development and validation of nextgeneration 3D calibration standards forapplication in optical microscopy
Mizuno et al. Evaluation of the long-term stability of critical-dimension measurement scanning electron microscopes using a calibration standard
KR20090070983A (ko) 원통형 cd표준 웨이퍼를 이용한 cd측정 방법
JPH11340131A (ja) 半導体集積回路の製造方法
KR100283483B1 (ko) 중첩도 측정용 타겟 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee