JP3353051B2 - 集積回路構造の線幅測定 - Google Patents
集積回路構造の線幅測定Info
- Publication number
- JP3353051B2 JP3353051B2 JP34209295A JP34209295A JP3353051B2 JP 3353051 B2 JP3353051 B2 JP 3353051B2 JP 34209295 A JP34209295 A JP 34209295A JP 34209295 A JP34209295 A JP 34209295A JP 3353051 B2 JP3353051 B2 JP 3353051B2
- Authority
- JP
- Japan
- Prior art keywords
- measuring
- feature
- protruding
- topological
- measuring instrument
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000005259 measurement Methods 0.000 title description 24
- 239000000758 substrate Substances 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 21
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 18
- 238000004519 manufacturing process Methods 0.000 claims description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 8
- 229920002120 photoresistant polymer Polymers 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 238000010884 ion-beam technique Methods 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 235000012431 wafers Nutrition 0.000 description 26
- 238000010894 electron beam technology Methods 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 239000000523 sample Substances 0.000 description 4
- 125000003821 2-(trimethylsilyl)ethoxymethyl group Chemical group [H]C([H])([H])[Si](C([H])([H])[H])(C([H])([H])[H])C([H])([H])C(OC([H])([H])[*])([H])[H] 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000004626 scanning electron microscopy Methods 0.000 description 3
- 230000002596 correlated effect Effects 0.000 description 2
- 230000000875 corresponding effect Effects 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 238000000691 measurement method Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001198 high resolution scanning electron microscopy Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000000386 microscopy Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/15—Static random access memory [SRAM] devices comprising a resistor load element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
- H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31604—Deposition from a gas or vapour
- H01L21/31625—Deposition of boron or phosphorus doped silicon oxide, e.g. BSG, PSG, BPSG
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/903—FET configuration adapted for use as static memory cell
- Y10S257/904—FET configuration adapted for use as static memory cell with passive components,, e.g. polysilicon resistors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、一般的には集積回
路の製造に関すものであり、特に、集積回路製造時の線
幅およびその他臨界寸法の正確な確定方法に関するもの
である。
路の製造に関すものであり、特に、集積回路製造時の線
幅およびその他臨界寸法の正確な確定方法に関するもの
である。
【０００２】
【従来の技術】集積回路の製造に伴って多くの工程があ
り、ホトリソグラフ法によってそのパターンの特徴範囲
が決められるが、その際には厳しい制御が必要となる。
これらの特徴は、従来の光学手法を用いて測定するのが
困難である。すなわち、パターンの特徴が小さく、その
境界線は完全に真っ直ぐでも垂直でもない（つまり、下
層の基板に対して垂直でない）ので、特徴寸法の測定お
よび規定は困難な工程となる。しばしば、このパターン
の特徴境界線（端部）が傾斜しているだけでなく、いく
ぶん不規則となることさえあり、これら境界線の位置を
測定装置で正確に描けないことも多い。したがって、パ
ターン特徴の「幅」という用語を厳密に定義し、その
「幅」を測定することは多分に困難である。
り、ホトリソグラフ法によってそのパターンの特徴範囲
が決められるが、その際には厳しい制御が必要となる。
これらの特徴は、従来の光学手法を用いて測定するのが
困難である。すなわち、パターンの特徴が小さく、その
境界線は完全に真っ直ぐでも垂直でもない（つまり、下
層の基板に対して垂直でない）ので、特徴寸法の測定お
よび規定は困難な工程となる。しばしば、このパターン
の特徴境界線（端部）が傾斜しているだけでなく、いく
ぶん不規則となることさえあり、これら境界線の位置を
測定装置で正確に描けないことも多い。したがって、パ
ターン特徴の「幅」という用語を厳密に定義し、その
「幅」を測定することは多分に困難である。
【０００３】基板上の小さなパターン特徴を測定するに
は、高電圧走査式電子顕微鏡（１５〜３０ｋＶのエネル
ギを利用する）を用いることができるが、この高電圧電
子顕微鏡（ＳＥＭ）を使用すると、ウェハを破壊せざる
をえなくなると共に、ＳＥＭの高エネルギ電子がウェハ
上の回路に損傷を与える可能性もある。
は、高電圧走査式電子顕微鏡（１５〜３０ｋＶのエネル
ギを利用する）を用いることができるが、この高電圧電
子顕微鏡（ＳＥＭ）を使用すると、ウェハを破壊せざる
をえなくなると共に、ＳＥＭの高エネルギ電子がウェハ
上の回路に損傷を与える可能性もある。
【０００４】そこで、近年、低電圧（通常２ｋＶ未満
の）走査式電子顕微鏡（ＳＥＭ）が上述したパターン特
徴の寸法測定に用いられている。低電圧のＳＥＭを利用
する測定方法は、考察中のパターン特徴部分の拡大像を
生じ、その後それをディジタル信号に変換するといった
ものがほとんどである。そして、ディジタル信号に対し
て演算を行い、首尾一貫して特徴境界線の範囲を定め
る。これらの測定手法は、ホトリソグラフ法によってそ
の範囲が定められるホトレジストと下層との両特徴部分
に対して適用可能である。
の）走査式電子顕微鏡（ＳＥＭ）が上述したパターン特
徴の寸法測定に用いられている。低電圧のＳＥＭを利用
する測定方法は、考察中のパターン特徴部分の拡大像を
生じ、その後それをディジタル信号に変換するといった
ものがほとんどである。そして、ディジタル信号に対し
て演算を行い、首尾一貫して特徴境界線の範囲を定め
る。これらの測定手法は、ホトリソグラフ法によってそ
の範囲が定められるホトレジストと下層との両特徴部分
に対して適用可能である。
【０００５】ここで、ディジタル化された信号の数値
を、特徴境界線上の対応する物理点に関連づけできるこ
とが重要となる。しかしながら、二つの同一パターン特
徴間のピッチや距離の測定時にはこの関係を正確に知る
必要はない。なぜならば、隣接するパターンの特徴部分
を得るディジタル信号の対応する二点間の距離はピッチ
に等しく、相対的な誤りがこの工程では帳消しになるか
らだ。したがって、ナショナル・インスティテュート・
オブ・スタンダード・アンド・テクノロジー（ＮＩＳ
Ｔ）で規定されたピッチ標準と比較することによって、
ピッチの測定用に測定装置をいともた易く基準化するこ
とができる（それゆえ、拡大用にも修正可能となる）。
を、特徴境界線上の対応する物理点に関連づけできるこ
とが重要となる。しかしながら、二つの同一パターン特
徴間のピッチや距離の測定時にはこの関係を正確に知る
必要はない。なぜならば、隣接するパターンの特徴部分
を得るディジタル信号の対応する二点間の距離はピッチ
に等しく、相対的な誤りがこの工程では帳消しになるか
らだ。したがって、ナショナル・インスティテュート・
オブ・スタンダード・アンド・テクノロジー（ＮＩＳ
Ｔ）で規定されたピッチ標準と比較することによって、
ピッチの測定用に測定装置をいともた易く基準化するこ
とができる（それゆえ、拡大用にも修正可能となる）。
【０００６】
【発明が解決しようとする課題】しかしながら、通常使
用に適した線幅標準を生成させることは（低電圧ＳＥＭ
を利用するのに適したピッチ標準とは対照的に）かなり
困難な問題であることが知られている。なぜならば、各
集積回路層がそれぞれ異なる構成を有している上、製造
業者や製造機関がいくぶん異なる集積回路製造工程を用
いているからである。それゆえ、各製造業者のパターン
特徴は、他の業者のものと寸法や形態が異なる。このよ
うに、本技術分野で開発に係わる当業者は、ＮＩＳＴに
基づく規格等の国内標準に帰することができる線幅等局
部的な標準を作成または策定する方法および装置を一貫
して探し続けてきた。
用に適した線幅標準を生成させることは（低電圧ＳＥＭ
を利用するのに適したピッチ標準とは対照的に）かなり
困難な問題であることが知られている。なぜならば、各
集積回路層がそれぞれ異なる構成を有している上、製造
業者や製造機関がいくぶん異なる集積回路製造工程を用
いているからである。それゆえ、各製造業者のパターン
特徴は、他の業者のものと寸法や形態が異なる。このよ
うに、本技術分野で開発に係わる当業者は、ＮＩＳＴに
基づく規格等の国内標準に帰することができる線幅等局
部的な標準を作成または策定する方法および装置を一貫
して探し続けてきた。
【０００７】
【課題を解決するための手段】実際的に、本発明は集積
回路製造方法を有してなり、第一の基板上に突出したト
ポロジカルなパターン特徴を形成するステップを含んで
いる。この突出したパターン特徴部分は取り除かれるの
で、その特徴部分の断面を露出して基板をほぼ損傷ない
状態にとどめることができる。この断面部分は臨界寸法
を有しており、第一の測定器具で測定され、その後第二
の測定器具で測定される。これら第一および第二の測定
計器の測定は相互に関連づけられる。その後、第二の測
定計器を用い、複数の第二の基板を通る突出したパター
ンの特徴が測定される。
回路製造方法を有してなり、第一の基板上に突出したト
ポロジカルなパターン特徴を形成するステップを含んで
いる。この突出したパターン特徴部分は取り除かれるの
で、その特徴部分の断面を露出して基板をほぼ損傷ない
状態にとどめることができる。この断面部分は臨界寸法
を有しており、第一の測定器具で測定され、その後第二
の測定器具で測定される。これら第一および第二の測定
計器の測定は相互に関連づけられる。その後、第二の測
定計器を用い、複数の第二の基板を通る突出したパター
ンの特徴が測定される。
【０００８】
【発明の実施の形態】図１において、符号１１は基板を
示しており、シリコン、ドープで処理されたシリコン、
エピタキシアルシリコン等である。一般的に、基板とい
う用語は、他の材料がその上に接着または堆積される表
面を有した下地を言うのに用いられる。すなわち、超小
型電子装置等がその基板上に形成されるのが普通であ
る。そのような装置としては、例えば、正確に測定され
なければならない１μｍ未満の幅を有するようなパター
ン特徴を備えたもの等があげられる。また基板は、一層
をなすものや、あるいは、その上に堆積された酸化ケイ
素、窒化ケイ素、アルミニウム、ポリシリコン等の添加
材の積層を有するものもある。この層１２、または積層
の表面は、プレーナ構造かパターン化されているかのい
ずれかである。
示しており、シリコン、ドープで処理されたシリコン、
エピタキシアルシリコン等である。一般的に、基板とい
う用語は、他の材料がその上に接着または堆積される表
面を有した下地を言うのに用いられる。すなわち、超小
型電子装置等がその基板上に形成されるのが普通であ
る。そのような装置としては、例えば、正確に測定され
なければならない１μｍ未満の幅を有するようなパター
ン特徴を備えたもの等があげられる。また基板は、一層
をなすものや、あるいは、その上に堆積された酸化ケイ
素、窒化ケイ素、アルミニウム、ポリシリコン等の添加
材の積層を有するものもある。この層１２、または積層
の表面は、プレーナ構造かパターン化されているかのい
ずれかである。
【０００９】ここで、首尾よく電子装置を基板１１上に
形成するには、二種類の寸法測定が通常求められる。す
なわち、ａ）「ピッチ」と称する等価な特徴間の距離
と、ｂ）「幅」または「線幅」と称する単一の特徴の実
寸法とである。ここでは、本発明を説明する目的で、幅
ＷとピッチＰを有するホトレジストの平行ランナ（ライ
ン）からなる特徴について言及する。しかしながら、本
発明はホトレジストのパターン特徴に限定されるもので
はなく、ここでいう特徴は他の構成要素上の範囲を定め
るものであってもよく、また、例えば、アルミニウムラ
ンナや酸化バイア等、正確な測定を要するものを含んで
いてもよい。
形成するには、二種類の寸法測定が通常求められる。す
なわち、ａ）「ピッチ」と称する等価な特徴間の距離
と、ｂ）「幅」または「線幅」と称する単一の特徴の実
寸法とである。ここでは、本発明を説明する目的で、幅
ＷとピッチＰを有するホトレジストの平行ランナ（ライ
ン）からなる特徴について言及する。しかしながら、本
発明はホトレジストのパターン特徴に限定されるもので
はなく、ここでいう特徴は他の構成要素上の範囲を定め
るものであってもよく、また、例えば、アルミニウムラ
ンナや酸化バイア等、正確な測定を要するものを含んで
いてもよい。
【００１０】次に、符号１３は、ホトレジスト材に形成
された一連のパターン特徴を示すものである。ここで、
これら特徴の各々が同一の寸法からなるものと仮定する
と、ピッチＰは符号１４で示す範囲となり、幅Ｗは符号
１５で示すようになる。ごく小さな特徴寸法が測定され
る場合、かならずしも限定されるものではないが、光学
式顕微鏡、走査式プローブ顕微鏡（原子力顕微鏡等）の
内いずれか一つ、および走査式電子顕微鏡とその使用を
含む、様々な測定法や測定装置を使用するのが普通であ
る。これらの手法においては、測定すべき特徴との相互
作用のために、それぞれある種のプローブが初期的に用
いられる。そして、ある一つの寸法を引き出すために変
更され減ぜられるような情報を含んだディジタル信号、
またはアナログ信号が作成される。例えば、光学式顕微
鏡およびその検鏡法の場合、信号は回折パターンである
かもしれない。また、走査式電子顕微鏡の場合には、電
子放出の記録、すなわち、電子ビームによって当てられ
た表面上の電子ビームの位置関数となる。このようにし
てディジタル（またはアナログ）信号が形成され、たい
ていは測定学上の情報が得られる。
された一連のパターン特徴を示すものである。ここで、
これら特徴の各々が同一の寸法からなるものと仮定する
と、ピッチＰは符号１４で示す範囲となり、幅Ｗは符号
１５で示すようになる。ごく小さな特徴寸法が測定され
る場合、かならずしも限定されるものではないが、光学
式顕微鏡、走査式プローブ顕微鏡（原子力顕微鏡等）の
内いずれか一つ、および走査式電子顕微鏡とその使用を
含む、様々な測定法や測定装置を使用するのが普通であ
る。これらの手法においては、測定すべき特徴との相互
作用のために、それぞれある種のプローブが初期的に用
いられる。そして、ある一つの寸法を引き出すために変
更され減ぜられるような情報を含んだディジタル信号、
またはアナログ信号が作成される。例えば、光学式顕微
鏡およびその検鏡法の場合、信号は回折パターンである
かもしれない。また、走査式電子顕微鏡の場合には、電
子放出の記録、すなわち、電子ビームによって当てられ
た表面上の電子ビームの位置関数となる。このようにし
てディジタル（またはアナログ）信号が形成され、たい
ていは測定学上の情報が得られる。
【００１１】高電圧走査式電子顕微鏡か、低電圧走査式
電子顕微鏡のいずれが用いられたとしても、主要電子ビ
ーム１６は、点１７において測定されるべき構造に当接
して、電子検出器１９で検出される二次的な電子１８を
生じ、主要ビーム１６がその構造に当接する位置と共に
変化する出力を生じる。次に、図２は、構造を直線的に
横切る電子ビームの走査結果の一例を示すものである。
ここで、水平軸２１は構造を横切る位置を表し、垂直軸
２２は前段で論じた信号の一つを表している。そして、
水平軸２１に沿った距離が、この目的のために策定され
その品質が保証される既存のＮＩＳＴ標準の内の一つに
従って修正されたと仮定する。また、曲線すなわち信号
２３は、（ホトレジスト１３において突出した特徴部等
の）構造を横切る電子ビームの走査の典型的な一例を表
している。すなわち、曲線２３は電子検出器１９の典型
的な出力を表していると言える。
電子顕微鏡のいずれが用いられたとしても、主要電子ビ
ーム１６は、点１７において測定されるべき構造に当接
して、電子検出器１９で検出される二次的な電子１８を
生じ、主要ビーム１６がその構造に当接する位置と共に
変化する出力を生じる。次に、図２は、構造を直線的に
横切る電子ビームの走査結果の一例を示すものである。
ここで、水平軸２１は構造を横切る位置を表し、垂直軸
２２は前段で論じた信号の一つを表している。そして、
水平軸２１に沿った距離が、この目的のために策定され
その品質が保証される既存のＮＩＳＴ標準の内の一つに
従って修正されたと仮定する。また、曲線すなわち信号
２３は、（ホトレジスト１３において突出した特徴部等
の）構造を横切る電子ビームの走査の典型的な一例を表
している。すなわち、曲線２３は電子検出器１９の典型
的な出力を表していると言える。
【００１２】曲線つまり信号２３は、測定される実際の
物体１３に符号する特徴を有している。特に、ピッチ２
４（または１４）は、曲線２３上で符号する二点間の距
離として確定され得る。しかしながら、幅Ｗ（１５）
は、同じようにして確定するのは困難である。なぜなら
ば、特定構造（例えば１３等）の境界線は、ごくわずか
な距離２５内にある曲線２３の検査によって判断される
にすぎないからだ。それゆえ、境界線の正確な位置を判
断したり、その範囲を正確に規定するのは不可能であ
る。信号パターン特徴の各（境界線の）端面で等しい大
きさの誤差が起こり得るので、幅測定の誤差は、距離２
５の二倍ほどの大きさになると考えられる。
物体１３に符号する特徴を有している。特に、ピッチ２
４（または１４）は、曲線２３上で符号する二点間の距
離として確定され得る。しかしながら、幅Ｗ（１５）
は、同じようにして確定するのは困難である。なぜなら
ば、特定構造（例えば１３等）の境界線は、ごくわずか
な距離２５内にある曲線２３の検査によって判断される
にすぎないからだ。それゆえ、境界線の正確な位置を判
断したり、その範囲を正確に規定するのは不可能であ
る。信号パターン特徴の各（境界線の）端面で等しい大
きさの誤差が起こり得るので、幅測定の誤差は、距離２
５の二倍ほどの大きさになると考えられる。
【００１３】電子装置のパターン特徴部分が直接くまな
く取り除かれ（破壊され）ると共に、その露出端が高電
圧走査式電子顕微鏡で検査されるならば、高解像度の測
定器具を用いて、上記信号が可能にするよりも厳密に端
部を見分けることができる。これは、より適切に作用し
得る基準化を可能にするが、サンプルはよもや完全なも
のではないので、局部的な標準として用いることはでき
ない。
く取り除かれ（破壊され）ると共に、その露出端が高電
圧走査式電子顕微鏡で検査されるならば、高解像度の測
定器具を用いて、上記信号が可能にするよりも厳密に端
部を見分けることができる。これは、より適切に作用し
得る基準化を可能にするが、サンプルはよもや完全なも
のではないので、局部的な標準として用いることはでき
ない。
【００１４】それゆえ本発明は、高解像度の走査式電子
顕微鏡（ＳＥＭ）を用いて、（通常なされているよう
に）ウェハを破壊することなく、ウェハ上のピッチと幅
の特徴を測定するものである。すなわち、特徴の測定に
使用されるＳＥＭが、その距離測定をＮＩＳＴに準じさ
せるようにして拡大像を生じるべく基準化されたという
条件のもとで、測定された特徴を含むウェハを局部的な
標準として用いることができる。
顕微鏡（ＳＥＭ）を用いて、（通常なされているよう
に）ウェハを破壊することなく、ウェハ上のピッチと幅
の特徴を測定するものである。すなわち、特徴の測定に
使用されるＳＥＭが、その距離測定をＮＩＳＴに準じさ
せるようにして拡大像を生じるべく基準化されたという
条件のもとで、測定された特徴を含むウェハを局部的な
標準として用いることができる。
【００１５】実際のサンプルは断面で非破壊的検分を行
うことができないので、実際の測定は標準の電子ビーム
投射を利用して行われるのが普通である。図２はこのよ
うにして集められたデータを示している。
うことができないので、実際の測定は標準の電子ビーム
投射を利用して行われるのが普通である。図２はこのよ
うにして集められたデータを示している。
【００１６】次に、図３は、本発明に係わる局部標準と
して使用するために用意されているウェハの一部を示す
図である。ここで、各集積回路製造工程の各処理レベル
にそれぞれ別個の局部標準を作成するのが望ましい。さ
らにまた、各製造設備が、それ自身の標準値を有してい
てもよい。本発明の一実施形態においては、収束イオン
ビーム（ＦＩＢ）手段が利用されている。このＦＩＢは
鋭利に収束されたイオンビームを生じ、ウェハ上のどの
特定スポットにもきわめて正確に差し向けることができ
る。またこのビームは、任意の寸法および形態の領域上
でラスタを形成することができる。そして、このイオン
ビームがウェハの表面に当接する際に、以下の二つの結
果が起こり得る。まず第一がスパッタリングであり、そ
れによって表面を覆っている材料が取り除かれる。この
ように、ＦＩＢを用いて任意の寸法、形態および深さの
穴を表面に切り込むことができる。また、二番目の結果
は、蒸気含有金属要素がＦＩＢチャンバに入れられる際
に達成される。その際、イオンビームは分子を分解し、
適切な条件下で局部的に金属を析出させる。以上のよう
に、ＦＩＢを用いることにより、表面材を取り除くと共
に、適当にその範囲が定められた構造に金属を析出する
ことができる。これらの性能は共に本発明の実施形態に
用いられるが、金属の析出に関しては、すべての実施形
態に不可欠なものではない。
して使用するために用意されているウェハの一部を示す
図である。ここで、各集積回路製造工程の各処理レベル
にそれぞれ別個の局部標準を作成するのが望ましい。さ
らにまた、各製造設備が、それ自身の標準値を有してい
てもよい。本発明の一実施形態においては、収束イオン
ビーム（ＦＩＢ）手段が利用されている。このＦＩＢは
鋭利に収束されたイオンビームを生じ、ウェハ上のどの
特定スポットにもきわめて正確に差し向けることができ
る。またこのビームは、任意の寸法および形態の領域上
でラスタを形成することができる。そして、このイオン
ビームがウェハの表面に当接する際に、以下の二つの結
果が起こり得る。まず第一がスパッタリングであり、そ
れによって表面を覆っている材料が取り除かれる。この
ように、ＦＩＢを用いて任意の寸法、形態および深さの
穴を表面に切り込むことができる。また、二番目の結果
は、蒸気含有金属要素がＦＩＢチャンバに入れられる際
に達成される。その際、イオンビームは分子を分解し、
適切な条件下で局部的に金属を析出させる。以上のよう
に、ＦＩＢを用いることにより、表面材を取り除くと共
に、適当にその範囲が定められた構造に金属を析出する
ことができる。これらの性能は共に本発明の実施形態に
用いられるが、金属の析出に関しては、すべての実施形
態に不可欠なものではない。
【００１７】図３は、平行に設けられた三つの細長いパ
ターン特徴３１を基板４０上に形成した（例えば、シリ
コン基板１１上に二酸化ケイ素で形成した）ところを上
から見下ろした図である。これら特徴部３１はホトレジ
ストに形成されていても、あるいはその代わりに、二酸
化ケイ素、窒化ケイ素、ポリシリコン、アルミニウム、
タングステン等において形成されていてもよい。また、
特徴部３１は、アルミニウム上にスズを積層する等、多
層で構成されていてもよい。そして、特徴部３１および
基板４０上には、金属の横断ストライプ３２が形成され
る。金属３２はＦＩＢによって形成されるタングステン
等である。この金属３２は、数個の特徴部３１にまたが
る細長い横断形状を有している。ここで、収束ビーム
（ＦＩＢ）を用いることにより、符号３３で示した領域
において表面材料（すなわち、特徴部３１および金属部
３２の両部分）が基板から取り除かれる。この領域３３
は若干金属部３２に重なっている。このようにして、既
に析出されている金属部３２の一部が取り除かれるの
で、図４の断面図で示す表面３４を露出することができ
る。ここで、ＦＩＢによって形成された金属部３２の上
部表面４１はプラナ構造にはめ込まれ（平面化され）て
いるのがわかる。そこで、ウェハ全体をＦＩＢから取り
除き、直接表面３４が見られるように傾けられた高解像
度の（通常、１５〜３０ｋＶの高電圧で起動する）ＳＥ
Ｍに据えつけることができる。この表面は図４の略図と
図５の拡大図で示されている。このように、パターンの
特徴部３１は断面でた易く検分され、金属部３２によっ
て取り囲まれている。金属部３２は、ＳＥＭ中の標本の
帯電を減じ、特徴部とその背景との対比を増し、不均質
な特徴部の均一なスパッタリングを生じるべく機能する
ので、得られるべき測定をいっそう適したものにするこ
とができる。
ターン特徴３１を基板４０上に形成した（例えば、シリ
コン基板１１上に二酸化ケイ素で形成した）ところを上
から見下ろした図である。これら特徴部３１はホトレジ
ストに形成されていても、あるいはその代わりに、二酸
化ケイ素、窒化ケイ素、ポリシリコン、アルミニウム、
タングステン等において形成されていてもよい。また、
特徴部３１は、アルミニウム上にスズを積層する等、多
層で構成されていてもよい。そして、特徴部３１および
基板４０上には、金属の横断ストライプ３２が形成され
る。金属３２はＦＩＢによって形成されるタングステン
等である。この金属３２は、数個の特徴部３１にまたが
る細長い横断形状を有している。ここで、収束ビーム
（ＦＩＢ）を用いることにより、符号３３で示した領域
において表面材料（すなわち、特徴部３１および金属部
３２の両部分）が基板から取り除かれる。この領域３３
は若干金属部３２に重なっている。このようにして、既
に析出されている金属部３２の一部が取り除かれるの
で、図４の断面図で示す表面３４を露出することができ
る。ここで、ＦＩＢによって形成された金属部３２の上
部表面４１はプラナ構造にはめ込まれ（平面化され）て
いるのがわかる。そこで、ウェハ全体をＦＩＢから取り
除き、直接表面３４が見られるように傾けられた高解像
度の（通常、１５〜３０ｋＶの高電圧で起動する）ＳＥ
Ｍに据えつけることができる。この表面は図４の略図と
図５の拡大図で示されている。このように、パターンの
特徴部３１は断面でた易く検分され、金属部３２によっ
て取り囲まれている。金属部３２は、ＳＥＭ中の標本の
帯電を減じ、特徴部とその背景との対比を増し、不均質
な特徴部の均一なスパッタリングを生じるべく機能する
ので、得られるべき測定をいっそう適したものにするこ
とができる。
【００１８】図５の拡大図に示されるように、断面はた
易く観察可能であり、特徴幅Ｗ５２は、高解像度で高電
圧のＳＥＭによって可能な範囲で正確に測定され得るも
のである。そして、同様な断面が低電圧ＳＥＭでも検分
され、それら同一サンプルについての二つの測定結果が
相互に関連づけられる。このようにして、低電圧ＳＥＭ
で続いてなされる測定は、次のウェハ上で高電圧ＳＥＭ
を用いる必要はなく、順次等価な高電圧ＳＥＭの測定に
変更される。製造環境における通常の測定実施は低解像
度で低電圧なＳＥＭを利用せざるをえないので、この方
法は、低電圧信号（あるいは光学器具からの信号）と、
ウェハ上でなされるより精密で正確な高電圧ＳＥＭ測定
との間の直接的な相互関連を可能にする。そして、この
ウェハを用いて通常の測定用に低電圧式の器具を基準化
する。
易く観察可能であり、特徴幅Ｗ５２は、高解像度で高電
圧のＳＥＭによって可能な範囲で正確に測定され得るも
のである。そして、同様な断面が低電圧ＳＥＭでも検分
され、それら同一サンプルについての二つの測定結果が
相互に関連づけられる。このようにして、低電圧ＳＥＭ
で続いてなされる測定は、次のウェハ上で高電圧ＳＥＭ
を用いる必要はなく、順次等価な高電圧ＳＥＭの測定に
変更される。製造環境における通常の測定実施は低解像
度で低電圧なＳＥＭを利用せざるをえないので、この方
法は、低電圧信号（あるいは光学器具からの信号）と、
ウェハ上でなされるより精密で正確な高電圧ＳＥＭ測定
との間の直接的な相互関連を可能にする。そして、この
ウェハを用いて通常の測定用に低電圧式の器具を基準化
する。
【００１９】実際には、ここで説明したような標準ウェ
ハが、測定されるべき超小型構造のレベル毎に用意され
るかもしれない。すなわち、この標準ウェハは、前述し
たように、先ず収束イオンビームシステム（あるいは、
それと等価なシステム）に設けられ、所定のパターン特
徴の断面を露出させる。次いでこのウェハは、ＮＩＳＴ
に帰することのできる標準によって前もって正確に基準
化された高解像度走査式電子顕微鏡に移し変えられる。
そして、高解像度ＳＥＭを用いて特徴寸法を正確に判断
し、ＳＥＭに使用される基準化に基づいて、該ウェハを
測定学上の目的のための二次的な標準とみなすことがで
きる。
ハが、測定されるべき超小型構造のレベル毎に用意され
るかもしれない。すなわち、この標準ウェハは、前述し
たように、先ず収束イオンビームシステム（あるいは、
それと等価なシステム）に設けられ、所定のパターン特
徴の断面を露出させる。次いでこのウェハは、ＮＩＳＴ
に帰することのできる標準によって前もって正確に基準
化された高解像度走査式電子顕微鏡に移し変えられる。
そして、高解像度ＳＥＭを用いて特徴寸法を正確に判断
し、ＳＥＭに使用される基準化に基づいて、該ウェハを
測定学上の目的のための二次的な標準とみなすことがで
きる。
【００２０】次いで、この標準が低電圧測定ＳＥＭ（あ
るいは、それに類する他の器具）に据えられ、図２の符
号２３で示されるような信号の形跡が注意深く判断され
る。パターン特徴の実寸法を知ることで、低電圧ＳＥＭ
信号の臨界面をその実寸法に変更させるのに適した相互
関係を判断することが可能となる。このように、製造ウ
ェハ等、その他のウェハも、測定システムに組み込むこ
とができ、同様の相互関係を用いて、低電圧ＳＥＭ測定
値を高電圧ＳＥＭ測定値に関連づける、または変更させ
ることができる。
るいは、それに類する他の器具）に据えられ、図２の符
号２３で示されるような信号の形跡が注意深く判断され
る。パターン特徴の実寸法を知ることで、低電圧ＳＥＭ
信号の臨界面をその実寸法に変更させるのに適した相互
関係を判断することが可能となる。このように、製造ウ
ェハ等、その他のウェハも、測定システムに組み込むこ
とができ、同様の相互関係を用いて、低電圧ＳＥＭ測定
値を高電圧ＳＥＭ測定値に関連づける、または変更させ
ることができる。
【００２１】複数の製造ウェハの線幅は低電圧ＳＥＭを
用いて測定される。これらの測定は、電子ビームをウェ
ハに対して垂直に当ててなされるが、ウェハをを壊すこ
となく、または金属を析出することなく行うことができ
る。これらの測定や製造ウェハは、上述した方法を用
い、製造ウェハ毎に高電圧ＳＥＭを実際に使うことな
く、直ちに高電圧ＳＥＭ測定値に関連づけられることは
言うまでもない。
用いて測定される。これらの測定は、電子ビームをウェ
ハに対して垂直に当ててなされるが、ウェハをを壊すこ
となく、または金属を析出することなく行うことができ
る。これらの測定や製造ウェハは、上述した方法を用
い、製造ウェハ毎に高電圧ＳＥＭを実際に使うことな
く、直ちに高電圧ＳＥＭ測定値に関連づけられることは
言うまでもない。
【００２２】以上説明したように、低電圧ＳＥＭによっ
て非破壊的に、かつ非常に正確に多数の製造ウェハの臨
界特徴が測定される。そして、臨界特徴が大きすぎるか
小さすぎると見なされたウェハは、掻きとられるか、ま
たは再形成される。
て非破壊的に、かつ非常に正確に多数の製造ウェハの臨
界特徴が測定される。そして、臨界特徴が大きすぎるか
小さすぎると見なされたウェハは、掻きとられるか、ま
たは再形成される。
【００２３】さらに、ＦＩＢメタライゼーションで設け
られたウェハは一標準として維持されると共に、低電圧
ＳＥＭのものを定期的に基準化し直すのに用いられる。
られたウェハは一標準として維持されると共に、低電圧
ＳＥＭのものを定期的に基準化し直すのに用いられる。
【図１】製造途中の集積回路の断面図である。
【図２】走査式電子顕微鏡（ＳＥＭ）の典型的な信号強
度と信号位置の関係を示すグラフである。
度と信号位置の関係を示すグラフである。
【図３】製造途中の集積回路の上部平面図である。
【図４】製造途中の集積回路の断面図である。
【図５】製造途中の集積回路の断面図である。
３１ パターンの特徴部分 ３２ 金属部分 ３３ 除去領域 ３４ 露出面 ４０ 基板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 デニス イール シュロープ アメリカ合衆国 18037 ペンシルベニ ア、コプレイ、レークサイド ドライブ 4240 (72)発明者 フレッド アンソニー スティーブ アメリカ合衆国 32836 フロリダ，オ ーランド，ロウス コート 10219 (72)発明者 リチャード ジェイ、ダール アメリカ合衆国 18052 ペンシルベニ ア、ホワイトホール、アルバータ ドラ イヴ 1910 (72)発明者 ラリー イー、プルー アメリカ合衆国 34771 フロリダ、セ イント クラウド、ウィスパー ウィン ド ドライヴ 3162 (56)参考文献 特開 平７−120404（ＪＰ，Ａ) 特開 平４−116843（ＪＰ，Ａ) 特開 平２−15648（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/66 G01B 15/00 G01N 23/00
Claims (10)
- 【請求項１】 集積回路製造方法において、 突出したトポロジカルなパターン特徴（３１）を第一の
基板（４０）上に形成するステップと、 該突出特徴部分の一部を取り除くことによって、前記基
板にほぼ損傷なく、臨界寸法（１５）を有するその断面
を露出させるステップと、 前記断面の臨界寸法（１５）を第一の測定器具を用いて
測定するステップと、 前記断面の臨界寸法（１５）を第二の測定器具を用いて
測定するステップと、 前記第一および第二の測定器具の測定値を相互に関連づ
けるステップと、 前記第二の測定器具を用いて複数の第二の基板上に形成
された突出特徴部分を測定するステップとを設けること
を特徴とする集積回路製造方法。 - 【請求項２】 前記第一の基板上に形成され、突出した
トポロジカルな前記パターン特徴を覆うべく金属（３
２）を析出し、該金属部分の一部が前記突出特徴部分と
共に取り除かれることを特徴とする請求項１記載の集積
回路製造方法。 - 【請求項３】 前記除去ステップが収束イオンビームで
達成されることを特徴とする請求項１記載の集積回路製
造方法。 - 【請求項４】 前記析出ステップが収束イオンビームで
達成されることを特徴とする請求項２記載の集積回路製
造方法。 - 【請求項５】 前記第一の測定器具が高電圧走査式電子
顕微鏡であることを特徴とする請求項１記載の集積回路
製造方法。 - 【請求項６】 前記突出したトポロジカルな特徴部分
（３１）が、ホトレジスト、シリコン酸化物、窒化ケイ
素、金属およびシリコンからなるグループの内から選択
された材料に形成されることを特徴とする請求項１記載
の集積回路製造方法。 - 【請求項７】 前記突出したトポロジカルな特徴部分
（３１）がゲートとなることを特徴とする請求項１記載
の集積回路製造方法。 - 【請求項８】 前記突出したトポロジカルな特徴部分が
ホトレジストにその範囲が定められたゲート（３１）で
あることを特徴とする請求項１記載の集積回路製造方
法。 - 【請求項９】 前記第一の基板（４０）が、シリコン、
窒化ケイ素、シリコン酸化物および金属からなるグルー
プの内から選択された材料に形成されることを特徴とす
る請求項１記載の集積回路製造方法。 - 【請求項１０】 前記臨界寸法が前記トポロジカルな特
徴部分の幅であり、前記方法が前記トポロジカルな特徴
部分（３１）の上表面を検分することによって、前記ト
ポロジカルな特徴部分の前記幅を前記第二の測定器具で
測定するステップと、 前記特徴部分の上表面を前記第二の測定器具で検分する
ことによって得られた前記幅の測定値を、前記断面の幅
を前記第一の測定器具で測定することによって得られた
測定値と相互に関連づけるステップとをさらに有するこ
とを特徴とする請求項１記載の集積回路製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/366,192 US5559052A (en) | 1994-12-29 | 1994-12-29 | Integrated circuit fabrication with interlevel dielectric |
| US08/366192 | 1994-12-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08255817A JPH08255817A (ja) | 1996-10-01 |
| JP3353051B2 true JP3353051B2 (ja) | 2002-12-03 |
Family
ID=23442018
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34209295A Expired - Fee Related JP3353051B2 (ja) | 1994-12-29 | 1995-12-28 | 集積回路構造の線幅測定 |
| JP8000063A Expired - Lifetime JP3009618B2 (ja) | 1994-12-29 | 1996-01-04 | 集積回路の製造方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8000063A Expired - Lifetime JP3009618B2 (ja) | 1994-12-29 | 1996-01-04 | 集積回路の製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5559052A (ja) |
| EP (1) | EP0720222B1 (ja) |
| JP (2) | JP3353051B2 (ja) |
| KR (1) | KR100517389B1 (ja) |
| DE (1) | DE69535056T2 (ja) |
| TW (1) | TW344117B (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06104268A (ja) * | 1992-09-21 | 1994-04-15 | Mitsubishi Electric Corp | ゲッタリング効果を持たせた半導体基板およびその製造方法 |
| US5605853A (en) * | 1996-05-28 | 1997-02-25 | Taiwan Semiconductor Manufacturing Company Ltd. | Method of making a semiconductor device having 4 transistor SRAM and floating gate memory cells |
| US5990513A (en) | 1996-10-08 | 1999-11-23 | Ramtron International Corporation | Yield enhancement technique for integrated circuit processing to reduce effects of undesired dielectric moisture retention and subsequent hydrogen out-diffusion |
| US6242299B1 (en) | 1999-04-01 | 2001-06-05 | Ramtron International Corporation | Barrier layer to protect a ferroelectric capacitor after contact has been made to the capacitor electrode |
| US9846664B2 (en) | 2010-07-09 | 2017-12-19 | Cypress Semiconductor Corporation | RFID interface and interrupt |
| US9092582B2 (en) | 2010-07-09 | 2015-07-28 | Cypress Semiconductor Corporation | Low power, low pin count interface for an RFID transponder |
| US8723654B2 (en) | 2010-07-09 | 2014-05-13 | Cypress Semiconductor Corporation | Interrupt generation and acknowledgment for RFID |
| JP6267624B2 (ja) | 2014-10-24 | 2018-01-24 | 住友電気工業株式会社 | 炭化珪素半導体装置 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4007297A (en) * | 1971-09-20 | 1977-02-08 | Rca Corporation | Method of treating semiconductor device to improve its electrical characteristics |
| JPS5555538A (en) * | 1978-10-20 | 1980-04-23 | Hitachi Ltd | Semiconductor device |
| JPS5632732A (en) * | 1979-08-27 | 1981-04-02 | Mitsubishi Electric Corp | Semiconductor device |
| JPS5728335A (en) * | 1980-07-28 | 1982-02-16 | Hitachi Ltd | Semiconductor device |
| JPS5756221A (en) * | 1981-08-05 | 1982-04-03 | Shin Kobe Electric Mach Co Ltd | Manufacture of thermoplastic resin laminated plate |
| JPS6074550A (ja) * | 1983-09-30 | 1985-04-26 | Fujitsu Ltd | 半導体装置の製造方法 |
| GB8401250D0 (en) * | 1984-01-18 | 1984-02-22 | British Telecomm | Semiconductor fabrication |
| US4589928A (en) * | 1984-08-21 | 1986-05-20 | At&T Bell Laboratories | Method of making semiconductor integrated circuits having backside gettered with phosphorus |
| JPS6195533A (ja) * | 1984-10-17 | 1986-05-14 | Hitachi Ltd | 半導体装置 |
| JP2523488B2 (ja) * | 1986-04-18 | 1996-08-07 | 株式会社日立製作所 | 半導体記憶装置 |
| US5290727A (en) * | 1990-03-05 | 1994-03-01 | Vlsi Technology, Inc. | Method for suppressing charge loss in EEPROMs/EPROMS and instabilities in SRAM load resistors |
| US5246887A (en) * | 1991-07-10 | 1993-09-21 | At&T Bell Laboratories | Dielectric deposition |
| JP2809018B2 (ja) * | 1992-11-26 | 1998-10-08 | 日本電気株式会社 | 半導体装置およびその製造方法 |
-
1994
- 1994-12-29 US US08/366,192 patent/US5559052A/en not_active Expired - Lifetime
-
1995
- 1995-12-14 DE DE69535056T patent/DE69535056T2/de not_active Expired - Lifetime
- 1995-12-14 EP EP95309111A patent/EP0720222B1/en not_active Expired - Lifetime
- 1995-12-22 TW TW084113785A patent/TW344117B/zh not_active IP Right Cessation
- 1995-12-28 JP JP34209295A patent/JP3353051B2/ja not_active Expired - Fee Related
- 1995-12-28 KR KR1019950061418A patent/KR100517389B1/ko not_active IP Right Cessation
-
1996
- 1996-01-04 JP JP8000063A patent/JP3009618B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE69535056D1 (de) | 2006-07-27 |
| TW344117B (en) | 1998-11-01 |
| JPH08236710A (ja) | 1996-09-13 |
| EP0720222A3 (en) | 1997-11-12 |
| DE69535056T2 (de) | 2007-01-11 |
| EP0720222B1 (en) | 2006-06-14 |
| JPH08255817A (ja) | 1996-10-01 |
| KR100517389B1 (ko) | 2006-05-10 |
| US5559052A (en) | 1996-09-24 |
| EP0720222A2 (en) | 1996-07-03 |
| KR960026882A (ko) | 1996-07-22 |
| JP3009618B2 (ja) | 2000-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7385195B2 (en) | Semiconductor device tester | |
| KR100367535B1 (ko) | 집적회로제조방법 | |
| US6949765B2 (en) | Padless structure design for easy identification of bridging defects in lines by passive voltage contrast | |
| JP2002083850A (ja) | デバイス検査装置および検査方法 | |
| JP2001338956A (ja) | デバイス検査方法および装置 | |
| US6261843B1 (en) | Test pattern for monitoring metal corrosion on integrated circuit wafers | |
| JPH10289851A (ja) | 荷電粒子線露光装置 | |
| JP3353051B2 (ja) | 集積回路構造の線幅測定 | |
| US5684301A (en) | Monocrystalline test structures, and use for calibrating instruments | |
| US5741614A (en) | Atomic force microscope measurement process for dense photoresist patterns | |
| JP2005150340A (ja) | エッチング条件だし方法およびその装置 | |
| US6787770B2 (en) | Method of inspecting holes using charged-particle beam | |
| JP2001189263A (ja) | 合わせずれ検査方法及び荷電ビーム露光方法 | |
| JP4754623B2 (ja) | 半導体デバイス製造方法 | |
| JP2001085300A (ja) | マーク検出方法、電子線装置及び半導体デバイス製造方法 | |
| KR100963450B1 (ko) | 하전입자 반응성 레지스트를 검사하는 시스템 및 방법 | |
| US7049157B2 (en) | Calibration standard for critical dimension verification of sub-tenth micron integrated circuit technology | |
| JPH0529424A (ja) | 半導体装置の検査方法 | |
| KR100595137B1 (ko) | Ｆｉｂ 장치를 이용한 반도체 소자의 전기적 특성 검사 방법 | |
| JPH09213253A (ja) | 電子線回折による非晶質材料の構造解析方法 | |
| JPH11340131A (ja) | 半導体集積回路の製造方法 | |
| WO2006120722A1 (ja) | 半導体デバイスの製造方法 | |
| JPH08236593A (ja) | 半導体基板上における配線状態の評価方法 | |
| JPH02208951A (ja) | 半導体装置の測定方法 | |
| JP2004071954A (ja) | ホールの検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020515 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080927 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080927 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090927 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100927 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100927 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110927 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110927 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120927 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130927 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |