WO2006120722A1

WO2006120722A1 - 半導体デバイスの製造方法

Info

Publication number: WO2006120722A1
Application number: PCT/JP2005/008291
Authority: WO
Inventors: Keizo Yamada
Original assignee: Topcon Corporation
Priority date: 2005-05-02
Filing date: 2005-05-02
Publication date: 2006-11-16
Also published as: JPWO2006120722A1

Abstract

　本発明の課題は、半導体ウエハにホールを形成する工程を有するプロセスの管理において、非破壊検査を用いながら、従来よりも厳密にかつ簡便にプロセス管理することができる半導体デバイスの製造方法を提供することにある。　本発明の半導体デバイスの製造方法は、半導体ウエハに複数形成されたホールにおける一つのホールを測定対象ホールとして特定し、前記測定対象ホールにおけるホールトップの形状又は直径と、該測定対象ホールにおけるホールボトムの形状又は直径と、該測定対象ホールにおける底の状態又は底の残渣物とについて、非破壊的に測定し、前記ホールトップの形状又は直径と、前記ホールボトムの形状又は直径と、前記底の状態又は底の残渣物とに基づいて、半導体デバイスのプロセス管理をすることを特徴とする。

Description

明細書

半導体デバイスの製造方法

技術分野

[0001] 本発明は、半導体デバイスの製造方法に関するものである。また、本発明は、電子ビーム、イオンビーム、光又は電磁波などを利用して、半導体デバイスの製造工程途中のプロセス評価を行う技術に関する。

背景技術

[0002] 半導体デバイスには、一般に、何千万個以上のコンタクトホール又はビアホールと呼ばれる穴（ホール）が形成される。これらのホールは通常エッチングというプロセスを行うことによって形成される。これらのホールは電気を通すための穴であるので、所望の出来上がり形状を持つかどうか確認する必要がある。

[0003] 図 16は、半導体ウェハに形成されたホールの一例を示す部分断面図である。半導体ウェハであるシリコン基板 201の表面には、酸ィ匕膜 202が形成されている。酸ィ匕膜 202を貫くように、すなわちシリコン基板 201の表面が露出するようにホールが形成されている。ホールの開口部の直径がホールトップ径 dlである。ホールの底の直径がホール底径 d2である。また、ホールの底には、酸化膜 202のエッツチングの残り、ホールの底についてのシリコンの酸ィ匕による膜、又はレジスト残渣など力もなる残渣 20 3が存在する場合がある。

[0004] コンタクトホール、ビアホールなどの出来栄えを非破壊で観察する方法としては、 C DSEMによる観察が知られている。 CDSEMは、高性能な電子顕微鏡の一種であり、電子ビームを試料 (シリコン基板 201)上に走査して生じる二次電子を集めて画像化し、ホールトップ径 dlの測長及びそのホール開口部の形状を観察できる能力をもつ。

[0005] CDSEMによる観察又は測長は、現在の半導体プロセスにおけるホール形成プロセスの唯一の管理手段である。そして、工場など量産工場では、特に CDSEMによりホールトップ径 dlにつ!/、てホール形成工程後に測定されて、る。

[0006] 一方、半導体ウェハに対して電子ビームを照射し、その照射時に半導体ウェハに流れる電流である基板電流を用いて、半導体デバイスのプロセスの良否を評価する方法 (EBSCOPE基板電流法)が本願の発明者によって発明されている（例えば、特許文献 1から 3参照)。

[0007] EBSCOPE基板電流法は、例えばエッチングを終えた状態の半導体ウェハに対して、一定のエネルギーを持つ電子ビームを数秒間、照射し、その時に生じる基板電流の大小ある!/、は極性力もプロセスの状態を知る方法である。電子ビームエネルギ一としては例えば 0から数 Kevが利用され、電流量としてはピコアンペア（pA)あるいはナノアンペア（nA)の大きさが用いられる。

[0008] この EBSCOPE基板電流法では、 2つの半導体ウェハに対するプロセス結果が同じである場合、同じ基板電流が生じ、プロセス結果が異なる場合、異なった電流が生じることで行われたプロセスが標準状態と同じ力どうかを判断できる。さらに、この方法では試料に電子ビームを走査した際に生じる基板電流の波形を用いて、ホール底径 d2を直接測ることもできる。

[0009] 特許文献 1：特許 3334750号公報

特許文献 2 :特許 3292159号公報

特許文献 3 :特許 3175765号公報

発明の開示

発明が解決しょうとする課題

[0010] しかしながら従来においては、技術の制約があって CDSEMによるホールトップ径 d 1の管理だけが行われており、ホール形成の評価に必要なほかの諸量については、何も測定されていな力つた。近年になって背景技術に掲げたように、ホール構造の個々の部位を計測する技術が、それぞれ考え出されつつある。しかし、ホール構造を全体的又は総合的に計測してプロセスの最適化がなされた力否かを、比較的に簡便に知る手段が実用化されて、な、と、う課題があった。

[0011] そのため、現在においても、ホール形成工程はホールトップ径 dlという 1つの測定量だけを用いてプロセス管理が実行されており、結果的に十分なプロセス管理は実行されず不良品を作り出す元になつてヽた。

[0012] また、従来にお!ヽては、破壊検査として SEM (走査型電子顕微鏡）による断面観察が存在していた。図 17は、 SEMを用いた半導体デバイスのプロセス評価方法を示すフローチャートである。まず、エッチング特性の評価のためにフォトリソグラフィーを用いて、複数枚の半導体ウェハ上に同一パターンを形成する (ステップ S 101)。

[0013] そして、それぞれの半導体ウェハに対して、エッチング水準を変えてプロセスを行う

(ステップ S102)。次いで、レジストを剥離して測定対象サンプルとする（ステップ S10 3)。次いで、 FIB (収束イオンビーム）又は人手により半導体ウェハを破断してホールの断面を露出させる (ステップ S 104)。次いで、 SEM又は TEM (透過型顕微鏡)を用いてホールの断面を観察する (ステップ S 105)。この観察結果に基づいて、最適なエッチング条件を選択する（ステップ S 106)。

[0014] しかしながら、 SEM又は TEMによって検査した半導体ウェハは、 FIB又は手で破断されているので、製品として利用することができない。そのため、 SEM又は TEMを用いた半導体デバイスのプロセス評価では、ロット毎の少数抜き取り検査となる。また、 SEM又は TEMによるプロセス評価では、サンプル作製にも多大な時間が力かるため、半導体ウェハあたり、数点という非常に少ない点数の測定が行われていた。さらにまた、試料作製によって貴重なホール構造の一部分を損失することも起こるため、観察した!/、場所が観察できな、と、う課題もあった。

[0015] したがって、 SEM又は TEMによるプロセス評価では、プロセスを真に最適化するために必要な分析サンプル数には到底達することは無ぐ測定されたサンプル点が代表である保障もなぐサンプルの切り出し方によってはサンプルそのものを傷めてしまうため、真の分析結果が得られな、と、う課題があった。

[0016] 90nm以降の微細化プロセスでは、 SEMの分解能では足りないため TEMを利用する必要が生じている力この手法はさらに時間と手間がかかり、実用的ではなかつた。

[0017] 本発明は、このような従来技術の課題を解決するためになされたものであり、半導体ウェハにホールを形成する工程を有するプロセスの管理にぉ、て、非破壊検査を用いながら、従来よりも厳密にかつ簡便にプロセス管理することができる半導体デバイスの製造方法を提供することを目的とする。

課題を解決するための手段 [0018] 上記課題を解決するため、本発明の半導体デバイスの製造方法は、半導体ウェハに複数形成されたホールにおける一つのホールを測定対象ホールとして特定し、前記測定対象ホールにおけるホールトップの形状又は直径と、該測定対象ホールにおけるホールボトムの形状又は直径と、該測定対象ホールにおける底の状態又は底の残渣物とについて、非破壊的に測定し、前記ホールトップの形状又は直径と、前記ホールボトムの形状又は直径と、前記底の状態又は底の残渣物とに基づいて、半導体デバイスのプロセス管理をすることを特徴とする。

本発明の半導体デバイスの製造方法によれば、半導体ウェハに形成されたある一つのホールを測定対象ホールとする。そして、その測定対象ホールのホールトップの形状、ホールボトムの形状、ホール底の状態などを測定して、プロセス管理する。したがって、特定の測定対象ホールが正常に形成されている力否か等について、全体的かつ総合的に評価でき、従来よりも厳密に且つ正確なプロセス管理をすることができる。すなわち、従来の CDSEMでは、特定の測定対象ホールについてのホールトツプの形状を測定して、るだけであるので、厳密なプロセス管理をすることができなかつた。また、従来の EBSCOPE基板電流法ではホールボトム径 (ホール底径）を図ることができるが、特定の測定対象ホールの形状などを全体的に測定することは行っていなかった。また、 SEM又は TEMを用いたプロセス管理では、膨大な時間及びコストが必要になるとともに、測定対象の半導体ウェハが破損してしまうという不都合があつた。本発明によれば、これらの不都合を回避しながら、厳密且つ正確なプロセス管理をすることができる。したがって、本発明によれば、高性能な半導体デバイスを低コストで製造することができる。

[0019] また、本発明の半導体デバイスの製造方法は、前記ホールトップの形状又は直径の測定が、前記半導体ウェハに対して電子ビームを照射することにより生じる二次電子及び反射電子を測定する処理を有することを特徴とする。

本発明の半導体デバイスの製造方法によれば、 1つのホールにつ、ての全体な測定において、ホールトップの形状などの測定を、 CDSEMを用いて非破壊的に実行することができる。

[0020] また、本発明の半導体デバイスの製造方法は、前記ホールボトムの形状又は直径の測定が、前記半導体ウェハに対して電子ビームを照射することにより該半導体ゥェハに生じる電流である基板電流を測定する処理を有することを特徴とする。

本発明の半導体デバイスの製造方法によれば、 1つのホールにつ、ての全体な測定において、ホールボトムの形状などの測定を、 EBSCOPE基板電流法を用いて非破壊的に実行することができる。

[0021] また、本発明の半導体デバイスの製造方法は、前記底の状態又は底の残渣物の測定が、前記半導体ウェハに対して電子ビームを照射することにより該半導体ウェハに生じる電流である基板電流を測定する処理を有することを特徴とする。

本発明の半導体デバイスの製造方法によれば、 1つのホールにつ、ての全体な測定において、ホールボトムの状態又は残渣物などの測定を、 EBSCOPE基板電流法を用いて非破壊的に実行することができる。

[0022] また、本発明の半導体デバイスの製造方法は、前記ホールトップの形状又は直径が所定値であり、前記ホールボトムの形状又は直径が所定値であり、さらに、前記底の状態又は底の残渣物が所定状態である場合に、前記測定対象ホールが正常に形成されていると判断することを特徴とする。

本発明の半導体デバイスの製造方法によれば、ホールトップの形状等、ホールボトムの形状等及び底の状態等の 3つ要素それぞれが全て適正である場合に、測定対象ホールが正常に形成されていると判断することができる。したがって、従来のように、 1つの要素でプロセス管理していた場合に比較して、格段に高精度なプロセス管理をすることができる。

[0023] また、本発明の半導体デバイスの製造方法は、前記非破壊的な測定が、電子ビームの軌跡が前記測定対象ホールを横切るように、前記半導体ウェハに対して電子ビームを照射し、前記照射の際に生じる二次電子の波形と、前記照射の際に前記半導体ウェハに生じる電流の波形である基板電流波形とを検出し、前記二次電子の波形を用いて、前記ホールトップの形状又は直径を測定し、前記基板電流波形を用いて、前記ホールボトムの形状又は直径を測定し、前記測定対象ホールを横切る電子ビームよりも太、電子ビームを前記測定対象ホールに対して一定時間照射し、この照射をしたとき生じた前記基板電流を前記太い電子ビームによって前記半導体ウェハに入射した電流で割った値である EBS値とを測定し、半導体デバイスのプロセス管理は、前記ホールトップの直径と、前記ホールボトムの直径と、 EBS値とに基づいて行うことを特徴とする。

本発明の半導体デバイスの製造方法によれば、 CDSEMによりホールトップの形状等を測定でき、 EBSCOPE基板電流法のラインスキャンモードでホールボトムの形状等を測定でき、 EBSCOPE基板電流法のブランケットモードでホールボトムの残渣などについて測定することができる。ここで、 EBSCOPE基板電流法のラインスキャンモードとは、 CDSEMと同じように電子ビームを細く絞ってサンプルに照射するモードである。また、 EBSCOPE基板電流法のブランケットモードとは、一定エネルギーの太い電子ビームをサンプルに一定時間照射するモードである。

[0024] また、本発明の半導体デバイスの製造方法は、前記二次電子の波形及び基板電流波形力前記半導体ウェハに対しての前記電子ビームの照射により同時に得られる波形であることを特徴とする。

本発明の半導体デバイスの製造方法によれば、一本の電子ビームの走査によって、ホールトップの形状等とホールボトムの形状等とを同時に測定することができる。したがって、本発明によれば、より迅速かつ低コストに、厳密なプロセス管理をすることができる。

[0025] また、本発明の半導体デバイスの製造方法は、前記半導体デバイスのプロセス管理カ前記半導体ウェハにおけるホールの配置密度と前記測定の結果とに基づいて行われることを特徴とする。

本発明の半導体デバイスの製造方法によれば、測定対象ホールのホールトップの形状、ホールボトムの形状及びホール底の状態等と、ホールの配置密度とに基づいて、プロセス管理をすることができる。したがって、より厳密に且つ正確なプロセス管理をすることができる。

[0026] また、本発明の半導体デバイスの製造方法は、前記半導体デバイスのプロセス管理カ前記半導体ウェハにおけるホールに関してのレイアウト (配列態様パターン又は配置態様パターン)と前記測定の結果とに基づ、て行われることを特徴とする。本発明の半導体デバイスの製造方法によれば、測定対象ホールのホールトップの形状、ホールボトムの形状及びホール底の状態等と、ホールに関してのレイアウトとに基づいて、プロセス管理をすることができる。したがって、より厳密に且つ正確なプロセス管理をすることができる。

[0027] また、本発明の半導体デバイスの製造方法は、前記ホールトップの形状又は直径の測定が、前記半導体ウェハに対して電子ビームを照射することにより生じる二次電子及び反射電子を測定する処理を有し、前記ホールボトムの形状又は直径の測定力前記半導体ウェハに対して電子ビームを照射することにより該半導体ウェハに生じる電流を測定する処理を有し、前記ホールトップ及びホールボトムにっ、ての測定で取得したデータに基づいて、前記ホールトップの形状を示す画像及び数値と、前記ホールボトムの形状を示す画像及び数値とを、表示装置に表示させることを特徴とする。

本発明の半導体デバイスの製造方法によれば、特定の測定対象ホールにっ、ての前記ホールトップの形状及びホールボトムの形状を画面に表示させることができる。この表示は、測定対象の半導体ウェハを破損させることなく実行でき、 SEM及び T EMに比較して、格段に低コスト且つ迅速に実行することができる。したがって、本発明によれば、高性能な半導体デバイスを低コストで製造することができる。

[0028] また、本発明の半導体デバイスの製造方法は、前記ホールトップの形状又は直径と、前記ホールボトムの形状又は直径と、前記底の状態又は底の残渣物とを、表示装置に表示させることを特徴とする。

本発明の半導体デバイスの製造方法によれば、特定の測定対象ホールにっ、ての全体的且つ総合的な構造を画面に表示させることができる。この表示は、測定対象の半導体ウェハを破損させることなく実行でき、 SEM及び TEMに比較して、格段に低コスト且つ迅速に実行することができる。したがって、本発明によれば、高性能な半導体デバイスを低コストで製造することができる。発明の効果

[0029] 本発明によれば、非常に厳密な非破壊ホールプロセス管理が可能となる。厳密なホールプロセス管理は半導体製造における歩留まりの向上に直接寄与する。管理対象としたい任意のホールを測定対象に選択できるので、あらゆるレイアウトを有する実際の半導体デバイスに適用できる。本発明は、製品デバイスを直接測定することも可能であり、テストウェハを用意する必要も無い。

[0030] 本発明は、電子ビームの代わりにレーザー光線などを適用することもできる。

レーザー光線を電子ビームと同様にして用いて、電子ビームの場合と同様の測定結果を得ることも可能である。すなわち、ホールトップ径、ホールボトム径及びホールボトム残渣などの知るために、レーザー光線の回折現象を使ったスキャットロメトリーの測定値を利用してもよい。

[0031] また、本発明は、電磁波又はイオンをプローブ (電子ビームの代わり）とすることもできるのは言うまでもない。また、本発明は、ホールトップ、ホールボトム、ホール底残渣の 3つの要素に限らず、それ以外の他の要素を計測して評価の対象に加えてもよいことは言うまでもない。

また、本発明は、まったく同じホールでなくとも、実質的に同じプロセスを受けたと思われる近傍のホールやそれらの平均的な測定値をプロセス管理に使っても上記と同様の効果が得られることは言うまでも無!、。

図面の簡単な説明

[0032] [図 1]本発明の第 1実施形態に係る半導体デバイスの製造方法を示すフローチャートである。

[図 2]同上の半導体デバイスの製造方法で用いられる CDSEMの概要を示す説明図である。

[図 3]同上の半導体デバイスの製造方法で用いられる EBSCOPEの概要を示す説明図である。

[図 4]半導体ウェハに対するショットの配置の一例を示す平面図である。

[図 5]図 4における 1つのショットについて詳細に示した平面図である。

[図 6]第 1実施形態の半導体デバイスの製造方法において管理すべき値の表を示す図である。

[図 7]第 1実施形態の半導体デバイスの製造方法において最適プロセスを行うためのプロセス管理の集合を示す図である。

[図 8]本発明の第 2実施形態に係る半導体デバイスの製造方法を示すフローチャートである。

圆 9A]第 2実施形態で取得された測定値の一例を示す図である。

圆 9B]第 2実施形態で取得された測定値の一例を示す図である。

圆 9C]第 2実施形態で取得された測定値の一例を示す図である。

圆 10]第 2実施形態の変形例を示す説明図である。

圆 11]本発明の第 3実施形態に係る半導体デバイスの製造方法で用いられる EBSC OPEを示す図である。

圆 12]本発明の第 4実施形態に係る半導体デバイスの製造方法を示す図である。圆 13A]本発明の第 5実施形態に係る半導体デバイスの製造方法を示す図である。圆 13B]本発明の第 5実施形態に係る半導体デバイスの製造方法を示す図である。圆 13C]本発明の第 5実施形態に係る半導体デバイスの製造方法を示す図である。圆 14]本発明の第 6実施形態に係る半導体デバイスの製造方法を示す図である。圆 15A]本発明の第 7実施形態に係る半導体デバイスの製造方法を示す平面図である。

圆 15B]本発明の第 7実施形態に係る半導体デバイスの製造方法を示す断面図である。

[図 16]半導体ウェハに形成されたホールの一例を示す部分断面図である。

[図 17]SEMを用いた半導体デバイスのプロセス評価方法を示すフローチャートである。

符号の説明

11, 21, 71, 81…電子ビーム源

12, 22, 72· ··偏向電極

13, 23, 73· ··電子ビーム

14, 24, 74· ··測定サンプル

15, 25, 75· ••XYステージ

16, 26, 76· ··二次電子検出器

17, 27, 77· "チャンノ

18, 28, 78· ··直流電源 29, 79· ··電流計

40· ··半導体ウェハ

41…ショット

41a, 41b, 41c, 41d…チップ

41ak…チップ原点

41k…ショット原点

42· ··ショット間隔

82· ··二次電子波形

85· ··基板電流波形

発明を実施するための最良の形態

[0034] 次に、本発明を実施するための最良の形態について図面を参照して説明する。

[0035] (第 1実施形態）

図 1は、本発明の第 1実施形態に係る半導体デバイスの製造方法を示すフローチヤートである。本実施形態では、既存の装置を組み合わせて利用することにより、本発明の目的を達成する方法を示している。図 2は、本半導体デバイスの製造方法で用いられる CDSEMの概要を示す説明図である。図 3は、本半導体デバイスの製造方法で用いられる EBSCOPE (EBSCOPE基板電流法）の概要を示す説明図である。

[0036] 先ず、半導体ウェハに複数形成されたホールにおける一つのホールを測定対象ホール Aとして選択し特定する (ステップ S 1)。

[0037] すなわち、 1枚の半導体ウェハ上に存在する非常に多数のホール力測定対象ホール Aを選択することが必要である。測定対象ホール Aを選択するためには、測定対象ホール Aを識別するための情報が必要である。半導体ウェハ上に存在する特定のホールを選択するためには、半導体ウェハ上のある特定の点を座標原点に取ったときに構築される χγ直交座標系を利用する。半導体デバイスは、通常 XY直交座標を用いた座標系で設計されてヽる。

[0038] 図 4は、半導体ウェハに対するショットの配置の一例を示す平面図である。半導体デバイスは、写真露光技術を用いて製造される。すなわち、カメラのフィルムに相当するマスクと呼ばれるもの〖こ、半導体デバイスのレイアウト情報が全て記録されている。このマスクに光を当てる（露光する）ことで、マスク上にあるレイアウト情報を半導体ゥエノ、 40に転写する。一回に露光可能な範囲は、ショット 41と呼ばれ、 2cm X 3cm程度の大きさがある。したがって、 1枚の 8インチの半導体ウエノ、 40には、 20個程度のショット 41が存在する。それぞれのショット 41は縦横に整然と並べられており、ショット位置は半導体ウエノ、 40内のコラム及びローの指定によって一義的に行われる。また、各ショット 41の間にはショット間隔 42が空けられて!/、る。

[0039] 図 5は、図 4における 1つのショット 41についてさらに詳細に示した平面図である。

図 5に示すように、 1つのショット 41の中には、 1つ又は複数のチップ 41a, 41b, 41c , 41dと呼ばれる最終的に 1つの半導体デバイスとして機能する領域が作られている。ショット 41とショット 41の間隔であるショット間隔 42は必ずしも一定でなく任意である。したがって、半導体ウェハ 40全体に張られた XY座標軸で指定された座標は、 1つのホールに対応するとは限らない。そこで、 1つの測定対象ホール Aを指定するには、半導体ウェハ 40上にあるショット 41又はチップ 41a, 41b, 41c, 41dの内部に独立に張られた XY座標系の原点を基準として指定する。

[0040] より具体的に述べると、 1つのホールを正確に指定するためには、先ず、ショット 41 又はチップ 41a, 41b, 41c, 41dのコラム及びローを指定する。次いで、ショット原点 4 lkあるヽはチップ原点 4 lakに対して得られる測定対象位置を表す XY座標位置に、精密ステージを用いて電子ビーム照射位置を移動させる。

[0041] レイアウト上のホール位置 (設計上の位置）と実際に作製されたホールの位置は、製造上の誤差のため必ずしも一致しない。そこで、パターンマッチング技術を用いて、 XY座標位置に現れるホールの中から正確に測定対象ホール Aを抽出する。 1回のパターンマッチングだけで測定対象ホール Aを抽出するのが困難な場合は、必要な回数のパターンマッチングを行、測定対象ホール Aにつ、ての測定点を抽出する。

[0042] 次!、で、ステップ S1により選択された測定対象ホール Aのホールトップ径を CDSE Mにより測定する（ステップ S2)。

[0043] このステップ S2で行われる CDSEMについて、図 2を参照して説明する。 CDSEM は、クリティカル 'ディメンジョン SEMと呼ばれ走査型電子顕微鏡の一種である。 CD SEMは、電子ビーム源 11、偏向電極 12、 XYステージ 15、二次電子検出器 16、チヤンバ 17及び直流電源 18を有して構成されている。また、真空容器をなすチャンバ 17の中に、電子ビーム源 11、偏向電極 12、測定サンプル 14、 XYステージ 15及び二次電子検出器 16が配置されてヽる。

[0044] CDSEMは、もともと光学顕微鏡の分解能を補うために、従来用いられていた光の代わりに波長の短、電子ビーム 13を用いた装置であり、数 nm程度の画像分解能を得ることができる。動作原理は、ブラウン管テレビと類似している。ブラウン管テレビがガラスでできた画面に設けられた発光層を 0. 1mmほどの直径の電子ビームで順次走査して画像を形成するのに対して、 CDSEMでは観察した、物体 (測定サンプル 1 4)そのものを電子ビームで走査する。ここで、測定サンプル 14は、例えば半導体ゥェハ 40であり、上記の XYステージ 15上に載置されて!、る。

[0045] 電子ビーム 13は、電子ビーム源 11から出射される。電子ビーム源 11のエネルギー源は直流電源 18である。また、電子ビーム源 11から出射された電子ビーム 13は、偏光電極 12などにより、数 nm程度に細く絞られる。電子ビーム 13を細く絞るほど、画像分解能を高められる。

[0046] この電子ビーム 13を観察対象物体（半導体ウェハ 40の測定対象ホール A)を順次塗りつぶすように照射する。この塗りつぶすような照射は、 XYステージ 15を XY方向に移動させることで実行される。そして、その照射によりサンプル表面で発生する二次電子を、二次電子検出器 16にて検出する、その検出された信号を電気信号波形に変換した後、画像化する。

[0047] このような CDSEMにより得られる画像は、例えば、 512 X 512ピクセル力らなる画素の集合体であり、各ピクセルの輝度は検出した二次電子の量に対応する。この画像から、微分法、半値幅法、ラプラシアン法又はソーベル法を用いて測定対象ホール Aのエッジを抽出することにより、測定対象ホール Aのホールトップ径（表面の直径 )を求めることができる。

[0048] 次!、で、ステップ S1により選択された測定対象ホール Aのホールボトム径（ホールの底の直径）を EBSCOPEのラインスキャンモードにより測定する（ステップ S3)。

[0049] このステップ S3で行われる EBSCOPEのラインスキャンモードにつ!、て図 3を参照して説明する。 EBSCOPEは、「背景技術」の欄で挙げた特許 3334750号公報、特許 3292159号公報及び特許 3175765号公報などに記載されているように、電子ビーム 23を測定サンプル (半導体ウェハ 40)に照射した際に生じる基板電流を電流計 29などで測定する装置である。

[0050] すなわち、 EBSCOPEは、電子ビーム源 21、偏向電極 22、 XYステージ 25、二次電子検出器 26、チャンバ 27、直流電源 28及び電流計 29を有して構成されている。また、真空容器をなすチャンバ 27の中に、電子ビーム源 21、偏向電極 22、測定サンプル 24、 XYステージ 25、二次電子検出器 26及び電流計 29が配置されている。

[0051] 電子ビーム源 21は、直流電源 28をエネルギー源として電子ビーム 23を出射する。

電子ビーム源 21から出射された電子ビーム 23は、偏光電極 22などにより細く絞られる。この電子ビーム 23が測定サンプル（半導体ウェハ 40) 24に照射される。その照射によりサンプル表面で発生する二次電子を二次電子検出器 16にて検出するとともに、その照射により測定サンプル 24で生じた電流 (基板電流)を電流計 29で測定する。

[0052] そして、 EBSCOPEには、 CDSEMと同じように電子ビーム 23を細く絞って測定サンプル 24に照射するラインスキャンモードと呼ばれる測定方法がある。 EBSCOPEを用いて、 CDSEMにて観察したホール（測定対象ホール A)と同一のホールをラインスキャンモード測定すると、測定された基板電流の波形力ホールボトム径の相対的な値が求まる。また、測定サンプル 24として標準試料を用いて長さを校正することにより、前記ホールボトム径の相対的な値を絶対値に変換することが可能である。

[0053] 次、で、ステップ S1により選択された測定対象ホール Aの底の状態又は底の残渣物について、 EBSCOPEのブランケットモードにより測定する（ステップ S4)。

[0054] このステップ S3で行われる EBSCOPEのブランケットモードについて図 3を参照して説明する。 EBSCOPEには、ラインスキャンモードの他に、一定エネノレギ一の太い電子ビーム 23を測定サンプル 24に一定時間照射するブランケットモードと呼ばれる測定モードがある。

[0055] このブランケットモードは、ホール底にある薄膜の状態を敏感に検出することができる。ブランケットモードの出力結果は、測定時に流れる基板電流値を平均的に評価した EBS値という値で表現される。すなわち、 EBS値とは、測定サンプル 24に比較的に太、電子ビーム 23を一定時間照射したとき生じた基板電流を、その太、電子ビーム 23によって測定サンプル 24に入射した電流で割った値である。この EBS値により、測定対象ホール Aの底の状態又は底の残渣物について測定することができる。すなわち、測定対象ホール Aの底の状態が酸ィ匕している、又はエッチング残りなどの残渣物があるなどの異常がある場合の EBS値は、それらがな、正常な場合の EBS値と異なる値となる。

[0056] 次いで、ステップ S2, S3, S4で測定された測定対象ホール Aのホールトップ径、ホールボトム径及びホール底の残渣について、標準値と比較し、測定対象ホール Aが良品であるか判断する (ステップ S5, S6)。

[0057] すなわち、測定されたホールトップ径、ホールボトム径及びホール底の残渣が設計許容値の範囲内である力判定する。具体的には以下のように行う。まず、上記のステップ S2に示すように、プロセス管理のために選定された測定対象ホール Aに対して、 CDSEMを用いてホールトップ径を測定し、その測定値を記憶装置に記憶する。 CD SEMによる測定は正確を期すため自動測定で行われる。

[0058] 記憶装置に記憶されたホールトップ径は、 CPUにより、設計基準値と比較される。

例えば、直径 0. 1 μ mの設計値のホールであれば 0. 1 μ m±0. 01 μ mの範囲を許容値とする。この許容値を超えた場合には警告信号を出す。

[0059] 次に、上記ステップ S3に示すように、 EBSCOPEを用いて測定対象ホール Aのホールボトム径を測定し、記憶装置に記録する。測定点への移動（ナビゲーシヨン）はじ DSEMの場合と同じである。測定対象ホール Aに電子ビームを照射し、基板電流波形を測定する。基板電流波形からエッジ抽出処理を行って、ホールボトム径を測定する。

[0060] 次に、測定されたホールボトム径を設計基準値と比較する。例えば、直径 0. 05 μ m設計のホールであれば 0. 05 μ m±0. 005 μ mの範囲を許容値とする。もし、設計許容値から外れた場合には、警告を出す。

[0061] 以上、ステップ S2, S3の測定値についての 2つの基準をパスしたホールを選べば、形状的には設計値どおりに製造されているホールを選択することができる。 [0062] また、ホールには、幾何学的な定義を与えるホール形状の設計値には現れないが、最終的な電気特性に影響を与える重要な特性 (要素)がある。それが、ホール底界面の状態である。ホール底（ボトム）にはナノメートルオーダーの酸化膜の残り、ホール底の材料自身の酸ィ匕による膜、あるいはレジスト残渣ゃ洗浄残渣が存在し、これらは電子デバイスの動作に決定的な影響を与える。

[0063] これらの諸特性は、上記ステップ S4で行われる EBSCOPEのブランケットモードで測定可能であり、測定値は上記 EBS値という単位で表される。この測定値は、酸ィ匕膜的なものがホール底にあるとマイナスの値になったり、レジスト的なものであれば、プラスになったりする性質を持つ。

[0064] EBSCOPEのラインスキャンモードで測定されたホールと同一の測定対象ホール A をこの EBSCOPEのブランケットモードで測定し、記憶手段に記憶する。 EBS値は図 3に示す装置に特有な評価量であり、現在の半導体デバイス設計で用いられている CADデータには EBS値に対応したものが無い。そこで EBS値についての基準値は、事前に実験などを行って求めておく。

[0065] 例えば、良好なホール底状態を示す指標として 100EBSという測定値が基準値に選ばれた場合、 ± 10EBSを許容範囲として設定することができる。上記ステップ S4 で測定された EBS値をこの基準値と比較し、さらに良品ホールを選択する。

[0066] 本実施形態の半導体デバイスの製造方法は、ステップ S2, S3, S4でのホールトツプ径、ホールボトム径及びホール底の残渣等の各測定にぉ、て一つずつ標準値と比較してもよぐステップ S2, S3, S4の測定を全て行った後に、まとめて 3つの測定値を標準値と比較してもよい。また、ステップ S2, S3, S4それぞれの順番は、上記順番に限定されず、相互に変更可能である。

[0067] また、上記ステップ S2, S3では、ホールトップ径及びホールボトム径を測定している 1S これの代わりに、ホールトップの形状及びホールボトムの形状を測定してもよい。この場合、ステップ S5の基準値は、ホールトップの形状、ホールボトムの形状及び底の状態等についての基準値となる。

[0068] 図 6は、本実施形態の半導体デバイスの製造方法において管理すべき値をまとめた表の一例を示す図である。図 6に示すように、良品ホールは、ホールトップ径、ホールボトム径及び EBS値の 3つのプロセス指標で管理することができる。

[0069] 図 7は、本実施形態の半導体デバイスの製造方法における最適プロセスを行うためのプロセス管理の集合を示す図である。図 7に示すように、本実施形態ではホールトップ径の管理と、ホールボトム径の管理と、 EBS値 (残渣)管理とを 1つの測定対象ホール Aについて行っている。そこで、本実施形態によれば、従来の半導体デバイスェ程管理で行われている CDSEMを用いたホールトップ径だけによる管理に比べて、著しく厳しい管理が可能になり、格段に信頼性の高い半導体デバイスを製造することができる。

[0070] (第 2実施形態）

図 8は、本発明の第 2実施形態に係る半導体デバイスの製造方法を示すフローチヤートである。図 8では、上記第 1実施形態のプロセス評価手法を用いてプロセスを最適化する例に付、て示して、る。

[0071] 先ず、フォトリソグラフ法を用いて、エッチング特性評価のための同一パターンを複数枚の同等の半導体ウェハ上に形成する (ステップ S11)。

ステップ S11で形成されるパターンには、配列密度、サイズなどをパラメータとする幾つかの異なったホールパターンが形成されている。

[0072] 次!、で、それぞれの半導体ウェハに対してエッチング水準を変えてプロセスを行う（ステップ S 12)。

[0073] 次いで、厳密な測定のために、各半導体ウェハについてレジストを同じように剥離して測定対象サンプルとする (ステップ S 13)。

[0074] 次いで、測定対象サンプルに形成された多くのホールの中から、第 1実施形態に示したように、測定対象ホール Aを選択し、測定する (ステップ S 14)。

この測定は、例えばホールトップ径、ホールボトム径、 EBS値である。したがって、例えばホールトップ径を CDSEMで測定し、ホールボトム径及び EBS値を EBSCOP

Eで測定する。なお、 SCI、 SEMを用いて測定してもよい。

[0075] プロセスの最適化とは、 1つの半導体ウェハ全体において、設計値通りのホールが均一にできていることを目標として行われる。したがって、ステップ S 14での測定対象箇所は、半導体ウェハの面内分布が測定可能な程度に複数箇所とられる。 [0076] 図 9A,図 9B,図 9Cは、ステップ S14で取得された測定値の一例を示す図である。そして、図 9Aは、半導体ウエノ、 40の平面上に測定値を色の濃淡で示したものである。図 9Bは、ホールトップ径についての各測定値をグラフで示したものである。図 9Cは、ホールボトム径につ、ての各測定値をグラフで示したものである。

[0077] 実験に供されたエッチング水準の中で、一番設計値に近いホールトップ径及びホールボトム径を有し、かつ、ホールトップ径、ホールボトム径及び EBS値の面内分布が最も小さ、ものを最良プロセスとして選択する。

[0078] 最良プロセスには、ロバスト性というもう 1つの尺度が存在する。半導体プロセスは多くの半導体ウェハに対して同じプロセスを行い、半導体デバイスの大量生産を行う。しかし、半導体製造装置は毎日の運転により装置性能が変動する。このような場合にも、所望の特性を有したホールが形成されることが望ましい。このようなプロセス条件を選択するには、プロセス条件を変動したときに現れるプロセス結果の変動量特性を調査すればよい。このための方法として一般に知られている方法が田口メソッドであり、その評価指標としてホールトップ径、ホールボトム径及び EBS値を利用すればよい。上記方法を用いることで、一番ロバストなプロセスを選択することができる (ステップ S15)。

[0079] 図 3に示す EBSCOPEは二次電子検出器 26を有しているので、 EBSCOPEのみを用いてホールトップ径を測定できる。したがって、図 1で示す製造方法のように CD SEMを利用しなくても、 EBSCOPEのみでホールトップ径、ホールボトム径及びホールの残渣物等の測定が可能である。このような場合、ホール管理は以下のように行われる。

[0080] 順番は変更可能であるが、先ず、ホール形成プロセス管理用に選択された測定対象ホール Bに対して電子ビームをラインスキャンして、そのとき生じた二次電子を用いてホールトップ径について測定し、記憶装置に記憶する。次いで、上記と同じ測定対象ホール Bに対して EBSCOPEのラインスキャンモードを適用し、ホールボトム径を測定し、記憶装置に記憶する。次いで、上記と同じ測定対象ホール Bに対して EBS COPEのブランケットモードを適用し、ホール底の情報を表す EBS値を得て記憶装置に記憶する。記憶された 3つの値とそれぞれの値に対する基準値とを順次比較し、その比較結果力ホールの出来栄えを評価する。

[0081] 図 10は本実施形態の変形例を示す説明図である。すなわち、図 10は、上記ステツプ S14の測定結果を、画像又は数値として表示装置に表示させた状態を示して!/、る。画面 50は、 SEMにより測定されたホールトップの形状等について示している。そして、画面 50では、ホールトップの形状を示す画像 51と、そのホールトップの形状についての数値データ 52が表示されている。また、画像 51の絶対値を視認するためのホールトップ計測用メモリ Mx2, My2も表示されている。なお、画面 50は、図 3に示す EBSCOPEにより測定されたデータにより表示されたものとしてもよい。

[0082] 画面 60は、 EBSCOPEのラインスキャンモードにより測定されたホールボトムの形状等について示している。そして、画面 60では、ホールボトムの形状を示す画像 61と、そのホールボトムの形状についての数値データ 62が表示されている。また、画像 6 1の絶対値を視認するためのホールボトム計測用メモリ Mxl, Mylも表示されている

[0083] 画面 50と画面 60とは、 1つの表示画面に同時に表示させてもよぐ別々に表示させてもよい。また、画面 50, 60の他〖こ、ホールの底の状態を示す画像及び数値などを表示装置に表示させることとしてもょ、。

[0084] 本変形例によれば、特定の測定対象ホールについての全体的且つ総合的な構造を画面に表示させることができる。この表示は、測定対象の半導体ウェハを破損させることなく実行でき、格段に低コスト且つ迅速に実行することができる。

[0085] (第 3実施形態）

図 11は、本発明の第 3実施形態に係る半導体デバイスの製造方法で用いられる E BSCOPEを示す図である。本実施形態の EBSCOPEは、図 3の EBSCOPEと基本構成は同一である。そして、本実施形態の EBSCOPEは、

電子ビーム源 71、偏向電極 72、 XYステージ 75、二次電子検出器 76、チャンバ 77 、直流電源 78及び電流計 79を有して構成されている。また、真空容器をなすチャンバ 77の中に、電子ビーム源 71、偏向電極 72、測定サンプル 74、 XYステージ 75、二次電子検出器 76及び電流計 79が配置されて、る。

[0086] EBSCOPEは、照射電流量、照射速度及び照射エネルギーなど装置の内部パラメータを調整することによって、電子ビーム 73の走査時に二次電子と基板電流とを同時に測定することが可能である。したがって、例えば、ホールエッチング工程管理用に選択された測定対象ホール Cのホールトップ径とホールボトム径とを同時に測定することがでさる。

[0087] このようにすると、全く同じ測定対象ホール Cについて、さらにその測定対象ホール C内部の同じ位置について、ホールトップ径とホールボトム径の測定値が得られる。したがって、ホールトップ径とホールボトム径の測定値について評価用データとしての有効性が高まり、より正確なホール出来栄え評価が可能となる。

[0088] (第 4実施形態）

図 12は、本発明の第 4実施形態に係る半導体デバイスの製造方法を示す図である。本実施形態では、半導体ウェハである Si基板 84を測定サンプルとしている。そして、 Si基板 84の表面には酸ィ匕膜 83が形成されていると共に、その酸ィ匕膜 83を貫くホールが形成されて、る。このホールを横切るように電子ビーム 81が走査（ラインスキヤン測定）される。そして、 EBSCOPEによりホールトップ径 dl、ホールボトム径 d2及びホール底の状態を測定する。

[0089] EBSCOPEでは、ラインスキャン測定時に測定された基板電流波形 85の波の高さ hiを測定することができる。この波の高さ hiには、ブランケットモードで得られる情報と似たホール底状態を表す情報が含まれている場合がある。そこで、測定速度を向上させるなどの目的で、ラインスキャン測定を一度行う間に、二次電子波形 82からホールトップ径 dlを測定し、基板電流波形 85からホールボトム径 d2を測定し、基板電流波形の波の高さ hiからホール底状態を測定する。これら 3つの測定は同時に行い、その測定値は記憶装置に記憶する。その記憶した値と予め決められた基準値と比較することでホールを管理する。

[0090] (第 5実施形態）

図 13A,図 13B,図 13Cは、本発明の第 5実施形態に係る半導体デバイスの製造方法を示す図である。すなわち、図 13A,図 13B,図 13Cは、半導体デバイスにおけるホールの断面形状の例を示して、る。

[0091] 最近の半導体デバイスにおけるホールの断面形状は、円のみならず、図 13Aに示すような楕円あるいは他の形状も存在する。それらのホール径を正確に評価するためには、それぞれのホールに合った形状近似を行い、特徴量を抽出する必要がある

[0092] EBSCOPEのラインスキャンモードでは、通常の CDSEMがある特定の箇所に対して直線状の電子ビーム走査行って長さを計るのに対して、ホール全体をカバーするように複数の電子ビーム走査を行い、ホールのエッジ抽出を行う。抽出されたホールエッジから、ホール形状にあった数学的な近似曲線を発生させて、その近似曲線特徴量から直径、短径、長径、中心位置、歪量、ラフネス（図 13B参照）、ホールトップの中心座標とホールボトム中心座標あるいはそのずれ量（図 13C参照）、ホール形成角度、ホール深さなどを求める。これらの指標もある基準値が存在し、許容量が厳密に存在する。したがって、これらプロセス管理に必要な測定量を表にして目標値を定め管理する。

[0093] (第 6実施形態）

図 14は、本発明の第 6実施形態に係る半導体デバイスの製造方法を示す図である。すなわち、図 14は、半導体ウェハにおける 1つのチップ 90の平面図を示している。チップ 90には、複数のホール HI, H2が形成されている。

[0094] プロセス評価の指標は 1つのホールの特性で決まることは少なぐ幾つかのホールの集合体の特性が重要な意味を持つ。例えば、ホールの出来栄えはマイクロローデイング効果と呼ばれる負荷効果によって変動することが知られている。そのため、ホールの形成されている密度によって同じプロセスを受けても異なったプロセス結果が一般的に得られる。

[0095] 例えば、孤立ホール (HI)ほど仕上がりが小さくなる傾向があるというようなことが知れているとき、ホール出来栄えの基準をホールの粗密と連動させ、ホール粗密の関数として表すことができる。このようにすると、もともと平均的に小さくホールが出来やすい集団と、大きく出来やすい集団を区別して管理ができる、あるいはホール形成密度が異なるホールに置いては異なる評価基準を用いることができる。したがって、より決めの細かいプロセス管理が可能となる。例えば、ホール密度が小さいホール HIに関しては指標 1を用い、ホール密度が大きいホール H2に関しては指標 2を用いる。 [0096] (第 7実施形態）

図 15A,図 15Bは、本発明の第 7実施形態に係る半導体デバイスの製造方法を示す図である。すなわち、図 15A,図 15Bは半導体ウェハにおける 1つのチップ 100を示している。そして、図 15Aは平面図を示し、図 15Bは位置 XI— X2の断面図を示している。

[0097] チップ 100の表面には、溝 101が形成されている。そして、溝 101の形成領域には、複数のホール Hがその溝 101に沿って等間隔で形成されている。また、溝 101の形成領域以外にも、複数のホール Hが形成されている。溝 101の形成領域以外でのホール Hの配置（レイアウト R2)は、溝 101の形成領域でのホール Hの配置（レイアウト R1)とは異なっている。

[0098] ホール Hはエッチング工程によって半導体ウェハの全面に形成される。したがって、ホール Hが設計どおりに形成されたかどうかを判断するには、半導体ウェハ全体に形成されたホール Hの性質を知る必要がある。エッチングはプラズマを形成することで行われるが、一般的にウェハ面内で分布が生じることが知られている。その形状は同心円状であったり、一方向に傾いていたり、いろいろある。

[0099] そこで、半導体ウェハの面内に例えば 100点くらいの点をくまなく取り、ホール Hのホールトップ径、ホールボトム径、ホール底残渣などを測定する。一般的にホール H の出来具合は、マイクロローデイング効果と呼ばれる負荷効果が存在し、同じホール径のホールであっても、周辺レイアウトによって変化する。そこで、レイアウト上同一場所にあるホール Hを測定点として選択し、ばらつきを評価する。ばらつきは 3シグマ等の標準偏差をもち、た量で評価可能である。

[0100] 例えば、 1つのエッチングプロセスの出来具合の評価は、ホールトップ径の平均値、ホールボトム径の平均値、ホール残渣（EBS値）の平均値、ホールトップ径の面内ばらつきの 3シグマ値、ホールボトム径の面内ばらつきの 3シグマ値、ホール残渣（EBS 値）の面内ばらつき 3シグマ値によって評価する。

[0101] 1つの半導体デバイスには種々のレイアウトが含まれ、レイアウトごとに標準値が異なることも考えられる。そのときには、管理水準をレイアウト別に分離して管理を行う。例えば、レイアウト R1のホール Hに対して、ホールトップ径の平均値、ホールボトム径の平均値、ホール残渣（EBS値）の平均値、ホールトップ径の面内ばらつきの 3シグマ値、ホールボトム径の面内ばらつきの 3シグマ値、ホール残渣（EBS値）の面内ばらつきの 3シグマ値の許容値を設定する。

[0102] レイアウト R2のホール Hに関しては、ホールトップ径の平均値、ホールボトム径の平均値、ホール残渣（EBS値）の平均値、ホールトップ径の面内ばらつきの 3シグマ値、ホールボトムの径面内ばらつきの 3シグマ値、ホール残渣（EBS値）の面内ばらつき 3 シグマ値の許容値を設定する。これらのように本実施形態によれば、個別に且つ細力べプロセス仕上がりの標準値又は指標を設けることが可能である。

[0103] 以上、本発明の実施の形態について説明した力本発明の半導体デバイスの製造方法は、上述の実施形態に限定されるものではなぐ本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。

産業上の利用可能性

[0104] 本発明は、電子ビームの照射により半導体ウェハなどの測定サンプルに流れる電流及び二次電子などを測定することにより、半導体ウェハに形成されたホールについて精密に測定でき、半導体デバイスの製造工程について厳密に管理することができる。したがって、本発明は、各種の半導体デバイスの製造方法のみならず、各種半導体デバイスの製造装置にも有用である。

Claims

請求の範囲

[1] 半導体ウェハに複数形成されたホールにおける一つのホールを測定対象ホールとして特定し、

前記測定対象ホールにおけるホールトップの形状又は直径と、該測定対象ホールにおけるホールボトムの形状又は直径と、該測定対象ホールにおける底の状態又は底の残渣物とについて、非破壊的に測定し、

前記ホールトップの形状又は直径と、前記ホールボトムの形状又は直径と、前記底の状態又は底の残渣物とに基づ、て、半導体デバイスのプロセス管理をすることを特徴とする半導体デバイスの製造方法。

[2] 前記ホールトップの形状又は直径の測定は、前記半導体ウェハに対して電子ビームを照射することにより生じる二次電子及び反射電子を測定する処理を有することを特徴とする請求項 1に記載の半導体デバイスの製造方法。

[3] 前記ホールボトムの形状又は直径の測定は、前記半導体ウェハに対して電子ビームを照射することにより該半導体ウェハに生じる電流である基板電流を測定する処理を有することを特徴とする請求項 1に記載の半導体デバイスの製造方法。

[4] 前記底の状態又は底の残渣物の測定は、前記半導体ウェハに対して電子ビームを照射することにより該半導体ウェハに生じる電流である基板電流を測定する処理を有することを特徴とする請求項 1に記載の半導体デバイスの製造方法。

[5] 前記ホールトップの形状又は直径が所定値であり、前記ホールボトムの形状又は直径が所定値であり、さらに、前記底の状態又は底の残渣物が所定状態である場合に、前記測定対象ホールが正常に形成されていると判断することを特徴とする請求項 1 に記載の半導体デバイスの製造方法。

[6] 前記非破壊的な測定は、

電子ビームの軌跡が前記測定対象ホールを横切るように、前記半導体ウェハに対して電子ビームを照射し、

前記照射の際に生じる二次電子の波形と、前記照射の際に前記半導体ウェハに生じる電流の波形である基板電流波形とを検出し、

前記二次電子の波形を用いて、前記ホールトップの形状又は直径を測定し、前記基板電流波形を用いて、前記ホールボトムの形状又は直径を測定し、前記測定対象ホールを横切る電子ビームよりも太、電子ビームを、前記測定対象ホールに対して一定時間照射し、この照射をしたとき生じた前記基板電流を前記太い電子ビームによって前記半導体ウェハに入射した電流で割った値である EBS値とを測定し、

半導体デバイスのプロセス管理は、

前記ホールトップの直径と、前記ホールボトムの直径と、 EBS値とに基づいて行うことを特徴とする請求項 1に記載の半導体デバイスの製造方法。

[7] 前記二次電子の波形及び基板電流波形は、前記半導体ウェハに対しての前記電子ビームの照射により同時に得られる波形であることを特徴とする請求項 6に記載の半導体デバイスの製造方法。

[8] 前記半導体デバイスのプロセス管理は、前記半導体ウェハにおけるホールの配置密度と前記測定の結果とに基づいて行うことを特徴とする請求項 1に記載の半導体デバイスの製造方法。

[9] 前記半導体デバイスのプロセス管理は、前記半導体ウェハにおけるホールに関してのレイアウト (配列態様パターン又は配置態様パターン)と前記測定の結果とに基づ!、て行うことを特徴とする請求項 1に記載の半導体デバイスの製造方法。

[10] 前記ホールトップの形状又は直径の測定は、前記半導体ウェハに対して電子ビームを照射することにより生じる二次電子及び反射電子を測定する処理を有し、前記ホールボトムの形状又は直径の測定は、前記半導体ウェハに対して電子ビームを照射することにより該半導体ウェハに生じる電流を測定する処理を有し、前記ホールトップ及びホールボトムにっ、ての測定で取得したデータに基づ、て、前記ホールトップの形状を示す画像及び数値と、前記ホールボトムの形状を示す画像及び数値とを、表示装置に表示させることを特徴とする請求項 1に記載の半導体デバイスの製造方法。

[11] 前記ホールトップの形状又は直径と、前記ホールボトムの形状又は直径と、前記底の状態又は底の残渣物とを、表示装置に表示させることを特徴とする請求項 1に記載の半導体デバイスの製造方法。