JPH11340131A - 半導体集積回路の製造方法 - Google Patents

半導体集積回路の製造方法

Info

Publication number
JPH11340131A
JPH11340131A JP10149392A JP14939298A JPH11340131A JP H11340131 A JPH11340131 A JP H11340131A JP 10149392 A JP10149392 A JP 10149392A JP 14939298 A JP14939298 A JP 14939298A JP H11340131 A JPH11340131 A JP H11340131A
Authority
JP
Japan
Prior art keywords
electron beam
mark
semiconductor integrated
integrated circuit
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10149392A
Other languages
English (en)
Inventor
Kenichi Kawakami
研一 川上
Yoshiko Okui
芳子 奥井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Fujitsu Ltd
Original Assignee
Advantest Corp
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp, Fujitsu Ltd filed Critical Advantest Corp
Priority to JP10149392A priority Critical patent/JPH11340131A/ja
Publication of JPH11340131A publication Critical patent/JPH11340131A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Electron Beam Exposure (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 【課題】 高精度で位置合わせ可能でCMPなどの研磨
工程が行われた場合にも適用可能な電子ビーム露光方法
の実現。 【解決手段】 半導体集積回路の少なくとも一部の回路
パターンを電子ビーム露光法を使用して形成する半導体
集積回路の製造方法であって、少なくとも一部の回路パ
ターンが形成される薄膜26,29 よりも質量密度の大きい
材料で電子ビーム用位置検出マーク24を形成する工程10
2 と、少なくとも一部の回路パターンが形成される薄膜
26,29 を電子ビーム用位置検出マーク24の上に形成し、
電子ビーム用位置検出マークを電子ビームで走査して反
射電子信号を観測することにより電子ビーム用位置検出
マークの位置を検出する工程104 と、検出した電子ビー
ム用位置検出マークの位置に対して位置決めして薄膜に
回路パターンを電子ビーム露光する工程105 とを備え
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、位置決めのために
位置検出マークを使用する電子ビーム露光方法に関し、
特に一部の回路パターンを電子ビーム露光法で、他の回
路パターンを光露光法で形成する複合露光法(ハイブリ
ッド法)又はミックス&マッチ(Mix & Match) 法と呼ば
れる露光方法で高精度の露光を行うのに適した位置検出
マークを使用する電子ビーム露光方法に関する。
【0002】
【従来の技術】一般的に、電子ビーム露光装置は、電子
ビームをマスクを通過させて成形し、更に偏向して収束
することによりウエハ上の所定位置にマスクに対応した
パターンを照射する。所望のパターンを露光するには、
パターンデータに従って露光するマスクを選択し、選択
したマスクの形状の電子ビームが所望の位置に照射され
るように偏向器を制御し、所望の位置に来た時点で照射
されるように制御する。ウエハには、露光位置を規定す
るため、チップ毎にあらかじめ位置合わせマーク(アラ
イメントマーク)が設けられており、電子ビームで露光
する場合には、電子ビームでアライメントマークを走査
してアライメントマークの位置を検出し、それを基点と
して露光位置を決定する。
【0003】図1は、電子ビーム用アライメントマーク
の従来例を示す図である。図1の(1)に示すように、
ウエハ基板11上に下地薄膜層12が形成され、その上
に段差を有するマーク13が形成され、更に次に形成す
る薄膜層14が堆積される。薄膜層14は堆積されるの
で、図示のように、マーク13に対応する段差を有す
る。この上にレジスト15を塗布し、電子ビーム16で
この部分を走査し、反射される電子を検出すると、薄膜
層14とレジスト15の質量密度が異なるので、段差の
部分で電子ビームの反射状態が変化して反射電子信号が
変化する。例えば、レジストの質量密度は1.2g/c
3 程度で、シリコン(Si)の質量密度は2.3g/
cm3 である。なお、塗布したレジスト15の表面は完
全に平面でなく、多少マーク13に応じた段差が生じる
ので、実際にはレジスト表面の段差情報とレジストと薄
膜層14の界面の情報が混ってマークが検出される。従
って、反射電子信号の変化を観測することにより、電子
ビーム16の偏向座標系における段差の位置、すなわち
マーク13の位置が判明する。検出したマーク13の位
置を基準として露光位置を決定することにより、各回路
パターンの位置を合わせることが可能になる。一度形成
したマーク13はそれ以後の複数の層を形成する時に共
通に使用される場合も、ある層を形成する時にはかなら
ず次の層を形成する時に使用するマークを形成する場
合、すなわち、層毎に異なるマークを使用する場合もあ
る。また、マーク13は、下地薄膜層12の上でなく基
板11上に形成されることも、複数の下地薄膜層12の
上に形成されることもある。
【0004】アライメントマークを電子ビームでなく光
学センサで検出することも可能である。一般に、露光時
の下地薄膜12は、透明又は半透明な薄膜であるため、
電子ビーム露光装置に光学センサを設けて透明膜ごしに
マークを検出することができる。しかし、この方法は次
に説明する2つの点で電子ビーム露光装置の性能を劣化
させる。
【0005】一つは、位置検出のビームと露光のビーム
が異なることになるので、2つのビームの相対位置を管
理しなければならない。光露光装置(ステッパ)による
経験からすると、このような管理を実現するには、光学
センサで検出したマークに対して実際に電子ビーム露光
を行い、その位置関係を随時測定するパイロット露光が
必要である。パイロット露光を行うとその分装置の使用
効率が低下する。次に説明するように、電子ビーム装置
はスループットが遅い点が最大の問題点であり、装置も
高価であるため、装置の使用効率を高くすることが非常
に重要であり、装置の使用効率を低下させるパイロット
露光は絶対に避けなければならない。
【0006】もう1つは、高スループット仕様の電子ビ
ーム露光装置は一般に短焦点設計であり、電子ビーム光
学系が試料の真上の数mm〜十数mmに迫っており、電
子ビーム光学系の付近に光学センサを設けることは非常
に困難である。このため、光学センサと電子ビーム光学
系は数十cm離れた位置に取り付けられることになる。
従って、電子ビーム光学系と光学センサの両方の直下に
試料(ウエハ)の全面が移動できることが要求されるた
め、ウエハを保持して移動させるステージのストローク
を大きくしなければならず、必然的にステージの重量は
大きくなる。これはステージの移動性能や精度の劣化を
招くと共に、装置の占有床面積を増大させ、コストを増
加させる。以上のような理由で電子ビーム露光装置にお
いて光学センサでアライメントマークを検出することは
望ましくない。
【0007】一方、半導体集積回路は微細加工技術の進
歩に伴って一層高集積化される傾向にあり、微細加工技
術に要求される性能は益々厳しいものになってきてい
る。とりわけ露光技術においては、従来使用されている
ステッパなどに用いられる光露光技術の限界が予想され
ている。電子ビーム露光技術は、光露光技術に代わって
微細加工の次世代を担う可能性の高い技術であるが、光
露光技術に比べた処理速度の不足が技術的な問題になっ
ている。このような背景のもとに、電子ビーム露光法と
光露光法のそれぞれの長所を活かした複合露光法(ハイ
ブリッド法)又はミックス&マッチ(Mix & Match) 法と
呼ばれる露光方法が考えられた。この露光方法は、より
微細な加工が要求されるコンタクトホールや寸法均一性
が求められるゲート層を電子ビーム露光法により加工
し、配線層などの比較的微細加工が要求されない層を光
露光法により加工しようというものである。
【0008】
【発明が解決しようとする課題】一般に半導体集積回路
における薄膜材料は、質量密度が2g/cm3 程度の比
較的軽い材料が多い。電子ビームは、材料の質量密度が
大きいほど反射率も大きくなるが、軽い材料で形成され
た段差マークは、その上に塗布されるレジスト15との
質量の差が小さく、反射電子信号の段差部分におけるコ
ントラストも小さいため、マーク位置検出精度が十分と
はいえなかった。
【0009】更に、段差マークは立体形状を持つため、
反射電子検出器のマークを見込む角度が違うと反射電子
信号の波形が大きく異なる。そこで、通常は複数の検出
器がマークを様々な角度から見込むように配置して、こ
れらの複数の検出器の信号の和を解析することによりマ
ークの中心位置を検出するようにしているが、電子ビー
ムの偏向範囲内でマークを移動させて位置検出する時に
は、マークとそれぞれの検出器の相対位置が変化するた
め検出器によって信号強度に不均衡が生じ、信号の和を
示す波形が非対称となり、検出位置にずれが生じるとい
う問題が発生していた。
【0010】更に、上記のような複合露光法における光
露光法を0.2μm以下の設計ルールにするために、C
MP(Chemical Mechanical Polishing) という研磨工程
が採用される。この工程は、光露光時の焦点深度確保の
ために、デバイス表面を常に平坦(フラット)な状態に
した上で加工するためである。このようなCMP工程を
図1の(1)に示した薄膜層14に適用した場合、マー
ク13の部分の薄膜層14の段差は、図1の(2)に示
すように段差が小さくなるか又は完全になくなってしま
い、電子ビームによるマーク位置検出ができなくなると
いう問題がある。
【0011】本発明は、このような問題を解決すための
もので、高精度で位置合わせ可能で、CMPなどの研磨
工程が行われた場合にも適用可能な電子ビーム露光装置
における露光方法の実現を目的とする。
【0012】
【課題を解決するための手段】本発明の電子ビーム露光
方法は、上記目的を実現するため、位置合わせマークを
その上に形成される薄膜より十分に質量密度の大きい材
料とすることにより、電子ビームでマークを走査した時
の反射電子信号のコントラストを高める。すなわち、本
発明の電子ビーム露光方法は、半導体集積回路の少なく
とも一部の回路パターンを電子ビーム露光法を使用して
形成する半導体集積回路の製造方法であって、少なくと
も一部の回路パターンが形成される薄膜よりも質量密度
の大きい材料で電子ビーム用位置検出マークを形成する
工程と、少なくとも一部の回路パターンが形成される薄
膜を電子ビーム用位置検出マークの上に形成し、電子ビ
ーム用位置検出マークを電子ビームで走査して反射電子
信号を観測することにより電子ビーム用位置検出マーク
の位置を検出する工程と、検出した電子ビーム用位置検
出マークの位置に対して位置決めして回路パターンを薄
膜に電子ビーム露光する工程とを備えることを特徴とす
る。
【0013】近年の電子ビーム露光装置は、加工性能の
点から40kV以上の高加速度電子を用いることが一般
的であり、一般的に比較的原子量の小さい元素から構成
される半導体加工材料中を数μm程度は透過する。従っ
て、十分に質量密度の高い材料でマークを形成すれば、
薄膜ごしに電子ビームを走査して反射電子を検出した場
合も、マークと薄膜の質量密度の差が大きいため十分な
コントラストでマーク位置を検出することができる。ま
た、マークの上に薄膜が複数層形成されても同様にマー
ク位置を検出できるので、複数の薄膜の形成に同一のマ
ークを使用できる。
【0014】また、本発明の方法は、加工する薄膜とレ
ジストとの質量密度の差により、薄膜の段差を検出する
のではなく、マークと薄膜との質量密度の差によりマー
クの位置を検出するため、CMPなどの研磨工程後であ
っても、マーク位置を検出することができる。マークの
上に形成される薄膜は、層間絶縁膜やゲート材料層であ
る。
【0015】電子ビーム用位置検出マークを重金属を主
として含む材料で形成すれば、重金属は半導体加工材料
より質量密度が非常に大きいので、反射電子検出信号の
コントラストが大きくなり、位置検出を高精度で行うこ
とができる。重金属を主として含む材料としては、例え
ば、タングステン、タンタル、又はチタニウムのいずれ
かを主として含む材料を使用し、それらの窒化膜の形で
マークを形成する。例えば、シリコン(Si)は原子量
が28で、質量密度は2.34g/cm3 であり、タン
グステン(W)は原子量が184で、質量密度は19.
1g/cm3 であり、タンタル(Ta)は原子量が18
1で、質量密度が16.6g/cm3 である。従って、
タングステン、タンタルはシリコンの7〜8倍の質量密
度を持ち、ゆえに反射電子強度もほぼこれに比例して高
い。
【0016】本発明によれば、電子ビーム用位置検出マ
ークは段差は関係しないので、膜厚は関係せず1μm以
下にすることができ、例えば、0.2μm程度にでき
る。しかし、電子ビーム用位置検出マークに段差を設け
てもよい。電子ビーム用位置検出マークを重金属を主と
して含む材料で形成すれば、上記のように反射電子検出
信号のコントラストが大きくなり、高精度のマーク位置
検出が可能になるが、実際の半導体集積回路を製造する
工程では、質量密度の大きな材料は汚染源となるという
問題がある。このような問題を起こさずに、薄膜と十分
に大きな質量密度の差を有するマークを形成するため、
本発明の第2の態様では、希ガスを注入して質量密度を
高くすることによりマークを形成する。希ガスとして
は、例えば、キセノン(Xe)を使用する。キセノンは
常温で気体であるが、原子量は131でシリコンに比べ
てかなり原子量が大きいので、シリコン原子2個に対し
てキセノン原子1個の比率になるようにキセノンを注入
すれば、シリコンに比べて3.34倍の質量密度のマー
クが得られる。このためには、キセノンを0.2μmの
深さまでに約5.0×1017個/cm2 を注入すればよ
い。
【0017】従来、電子ビームの焦点を検出するため、
電子ビームの収束状態を変化させて電子ビームでマーク
を走査した時の反射電子信号の変化を検出して、変化が
もっとも尖鋭になった時を焦点と判定していたが、本発
明でも同様に、電子ビーム用位置検出マークを使用して
電子ビームの焦点を調整することが望ましい。上記のよ
うに、本発明の電子ビーム用位置検出マークは、その上
に複数の薄膜を形成するのに使用できるが、電子ビーム
用位置検出マークを使用して電子ビームの焦点を調整す
る場合には、電子ビーム用位置検出マークの上層にある
薄膜の膜厚分に相当する量だけ焦点を上方にずらした位
置を電子ビームの焦点とすることが望ましい。
【0018】本発明は、光露光法で高分解能の露光を行
うためにCMPを行ってデバイスの表面を平坦化した場
合でも電子ビーム用位置検出マークが検出できるので、
電子ビーム露光法を使用して形成する回路パターン以外
の他の回路パターンを光露光法を使用して形成する複合
露光法を使用する場合に特に効果的である。複合露光法
では、例えば、電子ビーム露光法を使用してコンタクト
ホールやゲート層を形成し、光露光法を使用して配線を
形成する。
【0019】なお、希ガスを注入して質量密度を高くす
る構成は、電子ビーム用位置合わせマークの上に薄膜を
形成しない場合にも有効であり、これにより反射電子信
号のコントラストが向上し、マーク位置の検出精度が向
上する。
【0020】
【発明の実施の形態】以下、本発明を複合露光法に適用
した実施例を説明するが、本発明はこれに限定されるも
のではなく、電子ビーム露光法を使用するのであればい
ずれの場合にも適用可能である。また、本発明の実施例
で使用する電子ビーム露光装置と光露光装置は、公知の
ものであり、ここでは説明は省略する。
【0021】図2は、本発明の第1実施例における半導
体集積回路の製造工程のうち、露光に関係する工程を示
すフローチャートであり、図3は製造工程の途中におけ
るデバイスの電子ビーム用位置合わせマークの部分の断
面を示す図であり、図4は本実施例で使用するマークの
形状を示す図である。ステップ101では、半導体ウエ
ハ11上に光露光(フォトリソグラフィ)法によりフィ
ールド酸化膜22を形成する。この時、あらかじめウエ
ハ11上に形成されたフォトリソグラフィ用のアライメ
ントマークを使用して位置合わせを行い、1チップを同
時に露光する。また、このフォトリソグラフィによる露
光時に、図示していない電子ビーム用位置合わせマーク
を形成する。このマークは、図1の(1)に示した従来
と同様のものでも、本発明を適用したものでもよい。
【0022】ステップ102では、フィールド酸化膜2
2を形成したウエハ11にタングステン(W)層23を
膜厚0.2μmで形成し、更に電子ビームに反応するレ
ジストを塗布する。なお、タングステン層23を、タン
グステンの窒化膜としてもよい。ステップ103では、
電子ビーム用位置合わせマークに対応した露光を行い、
図3の(1)に示すように、マークの部分にのみレジス
ト25を残す。この状態でエッチングしてレジスト25
以外の部分のタングステン層23を除去し、電子ビーム
用位置合わせマーク24を形成する。ここで形成するマ
ーク24は、図4に示すような正方形に十字の溝を設け
た形状であり、図の31及び32で示す2方向に走査し
た時の反射電子信号の変化により溝の部分の中心を検出
する。
【0023】ステップ104では、ゲート材料層26を
堆積し、更にその上にレジストを塗布する。従って、マ
ーク24の上には、ゲート材料層26とレジストが存在
する。ステップ105では、電子ビームでマーク24を
図4の31と32で示す2方向に走査して反射電子信号
を検出し、マーク24の溝の中心を検出する。マーク2
4はタングステンで形成されているので、ゲート材料層
26との質量密度の差が大きく、反射電子信号は、電子
ビームがマーク24の部分に照射された時とそれ以外の
部分に照射された時で大きく異なるので、マーク24の
溝の中心を位置を正確に検出することができる。位置合
わせの後、ゲートのパターンを露光してゲートの部分に
のみレジスト27を残す。この状態を図3の(2)に示
す。この状態でエッチングしてゲート部分のみゲート材
料層を残してゲートを形成する。
【0024】ステップ106では、絶縁膜29を堆積
し、CMPを行って表面を平坦化した後、レジスト層3
0を塗布する。この状態を図3の(3)に示す。ステッ
プ107では、図3の(3)の状態のマーク24を電子
ビームで走査して、マーク24の溝の中心を検出し、位
置合わせを行う。次いで電子ビームでコンタクトホール
のパターンを露光し、コンタクトホールの部分のみレジ
ストを除去した後エッチングを行って、コンタクトホー
ルを形成する。
【0025】ステップ107では、ステップ101で使
用したフォトリソグラフィ用のアライメントマークを使
用して位置合わせをおこなった後フォトリソグラフィに
より配線パターンを露光して配線層を形成する。以下の
工程は、従来と同じである。電子ビーム用位置合わせマ
ークを形成する材料としては、上記のタングステンの
他、タンタル(Ta)やチタニウム(Ti)などの重金
属が使用でき、重金属以外でも、半導体集積回路の加工
用材料に比べて十分に質量密度の大きな材料であればよ
い。また、タンタルやチタニウムなどの窒化膜でマーク
を形成してもよい。
【0026】以上のように、本発明の第1実施例では、
CMPなどの研磨工程を経たウエハを電子ビームで露光
する場合であっても、露光に用いる電子ビームによって
アライメントが可能になり、電子ビーム露光工程の位置
合わせ精度を向上でき、超微細な半導体集積回路の製造
が可能になる。更に、複合露光法で電子ビーム露光工程
のスループットを向上させる場合も、CMPなどの研磨
工程により更に微細な光露光が可能になるため、一層微
細な加工が可能になる。
【0027】また、第1実施例の電子ビーム用位置合わ
せマークであれば、その上に形成される複数の層につい
てマークを共通に使用できるので、この点からもスルー
プットが向上する。図5は、第2実施例の電子ビーム用
位置合わせマークを示す断面図である。第1実施例で
は、電子ビーム用位置合わせマークは平面状であった
が、図5に示すように段差を付けたマークとすることも
可能である。このマークを電子ビームで走査すると、従
来と同様に段差部分で電子ビームの反射具合が変化する
ので、その変化を反射電子検出器で検出するが、マーク
が重金属で作られているため、反射電子検出器の出力の
変化はよりコントラストが高く、正確にマークの位置を
検出できる。
【0028】以上のように、電子ビーム用位置検出マー
クを重金属を主として含む材料で形成すれば、反射電子
検出信号のコントラストが大きくなり、位置検出を高精
度で行うことができるが、実際の半導体集積回路を製造
する工程では、質量密度の大きな材料は汚染源となると
いう問題がある。第3実施例は、上層に薄膜が形成され
ても位置が高精度で検出できる電子ビーム用位置合わせ
マークを、重金属を使用せずに形成する例である。
【0029】図6は、第3実施例における電子ビーム露
光の処理手順を説明する図であり、図6を参照しながら
第3実施例における電子ビーム露光の処理手順を説明す
る。第1実施例と同様に、ウエハ11にフィールド酸化
膜22を形成した後レジスト51を塗布し、フィールド
酸化膜22のパターン位置に合わせて、図6の(1)に
示すような電子ビーム用位置検出マークを形成する部分
のレジストのみを除去したレジストパターンを形成す
る。ここでも図4に示すようなマークを形成すので、マ
ーク52の間の溝に相当する部分のレジスト51が残さ
れる。図6の(1)の状態でキセノン(Xe)イオンを
照射すると、レジストがない参照番号52で示すマーク
の部分にのみキセノンイオンが注入される。その後レジ
ストを剥離する。ウエハ11のキセノンイオンが注入さ
れた部分52は、他の部分に比べて質量密度が高くな
り、マークとして作用する。
【0030】次に、図6の(2)に示すように、ゲート
材料層26を堆積し、更にレジスト27を塗布する。こ
の状態で、電子ビームでマークを走査すると、上記のよ
うに、キセノンイオンが注入された部分52は周囲の部
分より質量密度が高く、反射の状況が変化するので、部
分52の間の溝の中心位置を検出できる。これを基準位
置として位置合わせを行い、電子ビームでゲートのパタ
ーンを露光する。その後、第1実施例と同様の手順でゲ
ート28を形成し、絶縁膜29を堆積し、CMPを行
う。更にレジスト30を塗布し、図6の(3)の状態に
なる。
【0031】図6の(3)の状態で、同様に電子ビーム
でマークを走査して位置合わせを行い、コンタクトホー
ルのパターンを露光する。以下の工程は、第1実施例と
同じである。以上のように、第3実施例では、重金属を
使用せずに第1実施例と同様の電子ビーム用位置合わせ
マークを形成できる。従って、汚染を発生させずに、高
精度の位置合わせが可能でCMPなどで研磨した場合に
も適用できる電子ビーム用位置合わせマークが形成でき
る。
【0032】
【発明の効果】以上説明したように、本発明によれば、
電子ビーム露光工程の位置合わせ精度を向上でき、超微
細な半導体集積回路の製造が可能になる。更に、CMP
などの研磨工程を経たウエハにも適用できるため、複合
露光法でスループットを向上させると共により微細な光
露光が可能になる。
【0033】更に、電子ビーム用位置合わせマークは複
数の層で共通に使用できるので、電子ビーム露光におけ
るスループットが向上する。
【図面の簡単な説明】
【図1】アライメントマークの従来例を示す図である。
【図2】本発明の第1実施例における露光の処理手順を
示すフローチャートである。
【図3】第1実施例における露光の処理手順を説明する
図である。
【図4】第1実施例の電子ビーム用位置合わせマークの
平面図である。
【図5】第2実施例の電子ビーム用位置合わせマークの
断面図である。
【図6】第3実施例における露光の処理手順を説明する
図である。
【符号の説明】
11…試料(ウエハ) 22…フィールド酸化膜 24…電子ビーム用位置合わせマーク 25、27、30…レジスト 28…ゲート 29…絶縁膜

Claims (17)

    【特許請求の範囲】
  1. 【請求項1】 半導体集積回路の少なくとも一部の回路
    パターンを電子ビーム露光法を使用して形成する半導体
    集積回路の製造方法であって、 前記少なくとも一部の回路パターンが形成される薄膜よ
    りも質量密度の大きい材料で電子ビーム用位置検出マー
    クを形成する工程と、 前記少なくとも一部の回路パターンが形成される薄膜を
    前記電子ビーム用位置検出マークの上に形成し、前記電
    子ビーム用位置検出マークを電子ビームで走査して反射
    電子信号を観測することにより前記電子ビーム用位置検
    出マークの位置を検出する工程と、 検出した前記電子ビーム用位置検出マークの位置に対し
    て位置決めして前記薄膜に前記回路パターンを電子ビー
    ム露光する工程とを備えることを特徴とする半導体集積
    回路の製造方法。
  2. 【請求項2】 請求項1に記載の半導体集積回路の製造
    方法であって、 前記電子ビーム用位置検出マークの位置を検出する工程
    では、前記電子ビーム用位置検出マークを前記層間絶縁
    膜ごしに前記電子ビームで走査する半導体集積回路の製
    造方法。
  3. 【請求項3】 請求項1に記載の半導体集積回路の製造
    方法であって、 前記電子ビーム用位置検出マークの位置を検出する工程
    では、前記電子ビーム用位置検出マークを前記ゲート材
    料層ごしに前記電子ビームで走査する半導体集積回路の
    製造方法。
  4. 【請求項4】 請求項1に記載の半導体集積回路の製造
    方法であって、 前記電子ビーム用位置検出マークは、重金属を主として
    含む材料で形成されている半導体集積回路の製造方法。
  5. 【請求項5】 請求項4に記載の半導体集積回路の製造
    方法であって、 前記電子ビーム用位置検出マークを形成する材料は、タ
    ングステン、タンタル、又はチタニウムのいずれかを主
    として含む半導体集積回路の製造方法。
  6. 【請求項6】 請求項5に記載の半導体集積回路の製造
    方法であって、 前記電子ビーム用位置検出マークを形成する材料は、タ
    ングステン、タンタル、又はチタニウムの窒化膜である
    半導体集積回路の製造方法。
  7. 【請求項7】 請求項4に記載の半導体集積回路の製造
    方法であって、 前記電子ビーム用位置検出マークの膜厚は、1μm以下
    である半導体集積回路の製造方法。
  8. 【請求項8】 請求項4又は7に記載の半導体集積回路
    の製造方法であって、 前記電子ビーム用位置検出マークは、段差を有する半導
    体集積回路の製造方法。
  9. 【請求項9】 請求項1に記載の半導体集積回路の製造
    方法であって、 前記電子ビーム用位置検出マークは、希ガスの注入によ
    り周囲より質量密度を高くすることにより形成されたマ
    ークである半導体集積回路の製造方法。
  10. 【請求項10】 請求項9に記載の半導体集積回路の製
    造方法であって、 前記希ガスは、キセノンである半導体集積回路の製造方
    法。
  11. 【請求項11】 請求項1に記載の半導体集積回路の製
    造方法であって、 前記電子ビームの加速電圧は、40kV以上である半導
    体集積回路の製造方法。
  12. 【請求項12】 請求項1に記載の半導体集積回路の製
    造方法であって、 前記電子ビーム用位置検出マークを使用して前記電子ビ
    ームの焦点を調整する工程を更に備える半導体集積回路
    の製造方法。
  13. 【請求項13】 請求項12に記載の半導体集積回路の
    製造方法であって、 前記電子ビーム用位置検出マークを使用して前記電子ビ
    ームの焦点を調整する工程で、前記電子ビーム用位置検
    出マークを走査した時の反射電子の検出波形がもっとも
    尖鋭である時の焦点位置から、更に前記電子ビーム用位
    置検出マークの上層にある前記少なくとも一層の薄膜の
    膜厚分に相当する量だけ焦点を上方にずらした位置を前
    記電子ビームの焦点とする半導体集積回路の製造方法。
  14. 【請求項14】 請求項1から13のいずれか1項に記
    載の半導体集積回路の製造方法であって、 当該半導体集積回路の製造方法は、電子ビーム露光法を
    使用して形成する回路パターン以外の他の回路パターン
    を光露光法を使用して形成する複合露光法を使用する半
    導体集積回路の製造方法。
  15. 【請求項15】 請求項14に記載の半導体集積回路の
    製造方法であって、 電子ビーム露光法を使用してコンタクトホールを形成
    し、光露光法を使用して配線を形成する半導体集積回路
    の製造方法。
  16. 【請求項16】 請求項15に記載の半導体集積回路の
    製造方法であって、 電子ビーム露光法を使用してゲート層を形成する半導体
    集積回路の製造方法。
  17. 【請求項17】 半導体集積回路の少なくとも一部の回
    路パターンを電子ビーム露光法を使用して形成する半導
    体集積回路の製造方法であって、 レジストでマークパターンを形成し、希ガスを注入して
    前記マークパターンに対応した電子ビーム用位置検出マ
    ークを形成する工程と、 前記電子ビーム用位置検出マークを電子ビームで走査し
    て反射電子信号を観測することにより前記電子ビーム用
    位置検出マークの位置を検出する工程と、 検出した前記電子ビーム用位置検出マークの位置に対し
    て位置決めして前記回路パターンを前記薄膜に電子ビー
    ム露光する工程とを備えることを特徴とする半導体集積
    回路の製造方法。
JP10149392A 1998-05-29 1998-05-29 半導体集積回路の製造方法 Pending JPH11340131A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10149392A JPH11340131A (ja) 1998-05-29 1998-05-29 半導体集積回路の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10149392A JPH11340131A (ja) 1998-05-29 1998-05-29 半導体集積回路の製造方法

Publications (1)

Publication Number Publication Date
JPH11340131A true JPH11340131A (ja) 1999-12-10

Family

ID=15474132

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10149392A Pending JPH11340131A (ja) 1998-05-29 1998-05-29 半導体集積回路の製造方法

Country Status (1)

Country Link
JP (1) JPH11340131A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2102907A2 (en) * 2007-01-02 2009-09-23 International Business Machines Corporation High-z structure and method for co-alignment of mixed optical and electron beam lithographic fabrication levels
JP2010054336A (ja) * 2008-08-28 2010-03-11 Kanagawa Acad Of Sci & Technol 表面に元素薄膜が存在する微小体の識別法
JP2010515265A (ja) * 2007-01-02 2010-05-06 インターナショナル・ビジネス・マシーンズ・コーポレーション 光及び電子ビーム・リソグラフィ混合製造レベルの共通位置合わせ用のトレンチ構造体及び方法
JP2011158331A (ja) * 2010-01-29 2011-08-18 Kanagawa Acad Of Sci & Technol 薄膜状元素の識別方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2102907A2 (en) * 2007-01-02 2009-09-23 International Business Machines Corporation High-z structure and method for co-alignment of mixed optical and electron beam lithographic fabrication levels
JP2010515265A (ja) * 2007-01-02 2010-05-06 インターナショナル・ビジネス・マシーンズ・コーポレーション 光及び電子ビーム・リソグラフィ混合製造レベルの共通位置合わせ用のトレンチ構造体及び方法
EP2102907A4 (en) * 2007-01-02 2013-12-04 Ibm HIGH-Z STRUCTURE AND METHOD OF COATING MIXED OPTICAL AND ELECTRON BEAM LITHOGRAPHIC MANUFACTURING LEVELS
JP2010054336A (ja) * 2008-08-28 2010-03-11 Kanagawa Acad Of Sci & Technol 表面に元素薄膜が存在する微小体の識別法
JP2011158331A (ja) * 2010-01-29 2011-08-18 Kanagawa Acad Of Sci & Technol 薄膜状元素の識別方法

Similar Documents

Publication Publication Date Title
JP5719494B2 (ja) 電子ビームを用いた表面下の画像化
US7595482B2 (en) Standard component for length measurement, method for producing the same, and electron beam metrology system using the same
US6627903B1 (en) Methods and devices for calibrating a charged-particle-beam microlithography apparatus, and microelectronic-device fabrication methods comprising same
US7407730B2 (en) Exposure pattern or mask and inspection method and manufacture method for the same
JP4454706B2 (ja) 電子ビーム露光方法及び装置、ならびにデバイス製造方法
EP0720216B1 (en) Linewidth metrology of integrated circuit structures
KR100354919B1 (ko) 복수의 검출부를 갖는 위치검출장치, 및 노광장치
JP2001189263A (ja) 合わせずれ検査方法及び荷電ビーム露光方法
JPH11340131A (ja) 半導体集積回路の製造方法
JPH09162102A (ja) アライメントマーク検出方法
JP2000114137A (ja) 電子ビーム露光装置及びアライメント方法
JP2001085300A (ja) マーク検出方法、電子線装置及び半導体デバイス製造方法
JPH08255817A (ja) 集積回路構造の線幅測定
EP1548806A1 (en) Alignment method, alignment substrate, production method for alignment substrate, exposure method, exposure system and mask producing method
US7989228B2 (en) Method and structure for sample preparation for scanning electron microscopes in integrated circuit manufacturing
EP0078578B1 (en) Method of using an electron beam
JP3051099B2 (ja) マーク基板,マーク基板の製造方法,電子ビーム描画装置及び電子ビーム描画装置の光学系の調整方法
US20020127865A1 (en) Lithography method for forming semiconductor devices with sub-micron structures on a wafer and apparatus
KR20080086693A (ko) 반도체 소자의 오버레이 측정 방법
JP3712140B2 (ja) 電子線描画装置
JPH01214117A (ja) パターン露光方法
JPH09246155A (ja) 半導体集積回路装置およびその製造方法
KR100342386B1 (ko) 홀 선폭과 샷 스케일 동시 측정 패턴
JP3024757B1 (ja) 電子ビーム描画方法
JP2001085299A (ja) 電子線装置の較正方法、電子線装置及び半導体デバイス製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050523

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070828

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071120

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080408