JPH09162102A - アライメントマーク検出方法 - Google Patents
アライメントマーク検出方法Info
- Publication number
- JPH09162102A JPH09162102A JP7319140A JP31914095A JPH09162102A JP H09162102 A JPH09162102 A JP H09162102A JP 7319140 A JP7319140 A JP 7319140A JP 31914095 A JP31914095 A JP 31914095A JP H09162102 A JPH09162102 A JP H09162102A
- Authority
- JP
- Japan
- Prior art keywords
- alignment mark
- electron beam
- cross
- detecting method
- electrode material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
- H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
- H01J37/3174—Particle-beam lithography, e.g. electron beam lithography
Landscapes
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Electron Beam Exposure (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【課題】 アライメントマークの溝の膜厚が左右で非対
称となるので、膜厚が薄いエッジの方向に中心位置がシ
フトする。 【解決手段】 電子ビームで所定の配線を描画する半導
体集積回路の製造工程で、十字形状のアライメントマー
ク３０の中心位置を検出するアライメントマーク検出方
法において、電極材料で成膜した膜厚の２倍以下の距離
で対向した壁面が形成された穴３０ａからなる凹部を、
十字形状を形成する各交差線上に配置してアライメント
マーク３０を形成する。上記のように形成することによ
り、穴３０ａが電極材料で埋め込まれるので、左右対称
の反射電子信号波形が得られる。
称となるので、膜厚が薄いエッジの方向に中心位置がシ
フトする。 【解決手段】 電子ビームで所定の配線を描画する半導
体集積回路の製造工程で、十字形状のアライメントマー
ク３０の中心位置を検出するアライメントマーク検出方
法において、電極材料で成膜した膜厚の２倍以下の距離
で対向した壁面が形成された穴３０ａからなる凹部を、
十字形状を形成する各交差線上に配置してアライメント
マーク３０を形成する。上記のように形成することによ
り、穴３０ａが電極材料で埋め込まれるので、左右対称
の反射電子信号波形が得られる。
Description
【０００１】
【発明の属する技術分野】この発明は、主として半導体
デバイス作成に使用する写真製版によるパターン形成装
置、特に電子ビームを用いてパターンを形成する場合
に、重ね合わせ描画を行う際に必要なアライメントマー
ク検出方法に関するものである。
デバイス作成に使用する写真製版によるパターン形成装
置、特に電子ビームを用いてパターンを形成する場合
に、重ね合わせ描画を行う際に必要なアライメントマー
ク検出方法に関するものである。
【０００２】
【従来の技術】半導体のデバイス作成における写真製版
工程においては、例えば酸化膜を形成する工程、トラン
ジスタのゲート電極を形成する工程等のように、１０〜
３０枚のマスクパターンを重ね合わせてデバイスを形成
している。最新のＬＳＩ（半導体集積回路）では、０．
１μｍ程度以下の高い精度で形成しようとしているパタ
ーンを重ね合わせて焼き付けていく必要がある。このた
めには、前の工程で所定の位置に作成されたパターン
（アライメントマーク）を非常に高い精度で検出する必
要がある。
工程においては、例えば酸化膜を形成する工程、トラン
ジスタのゲート電極を形成する工程等のように、１０〜
３０枚のマスクパターンを重ね合わせてデバイスを形成
している。最新のＬＳＩ（半導体集積回路）では、０．
１μｍ程度以下の高い精度で形成しようとしているパタ
ーンを重ね合わせて焼き付けていく必要がある。このた
めには、前の工程で所定の位置に作成されたパターン
（アライメントマーク）を非常に高い精度で検出する必
要がある。
【０００３】電子ビーム（Ｅｌｅｃｔｒｏｎ Ｂｅａ
ｍ）を用いたパターン形成装置（以下、ＥＢ描画装置と
呼ぶ）においては、図１１に示すように半導体ウエハ上
に多数形成したＬＳＩのチップ１の四隅に、十字形状の
アライメントマーク２を使用することが多い。典型的な
十字形状のアライメントマーク２の平面図を図１２に示
す。図１３はＸＩＩＩ−ＸＩＩＩ線の断面図である。図
１２及び図１３において、直交した各交差線２ａ、２ｂ
の長さＬが３０〜１００μｍ、幅Ｗが２〜１０μｍ、シ
リコン基板３上のエッチング深さＤが０．２〜１μｍ程
度である。そして、アライメントマーク２の上面に膜厚
０．３〜２μｍのレジスト４が塗布されている。
ｍ）を用いたパターン形成装置（以下、ＥＢ描画装置と
呼ぶ）においては、図１１に示すように半導体ウエハ上
に多数形成したＬＳＩのチップ１の四隅に、十字形状の
アライメントマーク２を使用することが多い。典型的な
十字形状のアライメントマーク２の平面図を図１２に示
す。図１３はＸＩＩＩ−ＸＩＩＩ線の断面図である。図
１２及び図１３において、直交した各交差線２ａ、２ｂ
の長さＬが３０〜１００μｍ、幅Ｗが２〜１０μｍ、シ
リコン基板３上のエッチング深さＤが０．２〜１μｍ程
度である。そして、アライメントマーク２の上面に膜厚
０．３〜２μｍのレジスト４が塗布されている。
【０００４】上記のように形成されたアライメントマー
ク２は以下のようにして検出する。図１４に示すよう
に、アライメントマーク２が形成された半導体ウエハを
ＥＢ描画装置内に設置し、電子ビーム５でアライメント
マーク２の近傍を走査しながら、アライメントマーク２
に電子ビーム５を照射する。この場合、電子ビーム５の
走査は電子ビーム偏向器６に電子ビーム照射位置を入力
することにより電圧を制御して行う。そして、電子ビー
ム５がアライメントマーク２に照射された際に、アライ
メントマーク２の部分から放射される反射電子７の量を
反射信号検出器８で検出して、反射電子信号９を出力す
る。
ク２は以下のようにして検出する。図１４に示すよう
に、アライメントマーク２が形成された半導体ウエハを
ＥＢ描画装置内に設置し、電子ビーム５でアライメント
マーク２の近傍を走査しながら、アライメントマーク２
に電子ビーム５を照射する。この場合、電子ビーム５の
走査は電子ビーム偏向器６に電子ビーム照射位置を入力
することにより電圧を制御して行う。そして、電子ビー
ム５がアライメントマーク２に照射された際に、アライ
メントマーク２の部分から放射される反射電子７の量を
反射信号検出器８で検出して、反射電子信号９を出力す
る。
【０００５】横軸に電子ビームの照射位置及び縦軸に反
射電子信号９の強度をとると、図１５に示すようなアラ
イメントマーク２の反射電子信号波形１０が得られる。
電子ビーム５の照射位置は、ステージ上に取り付けたレ
ーザー干渉計の出力と、偏向器６への入力値によって正
確に求めることができるため、反射電子信号波形１０の
中心位置１１を求めることにより、アライメントマーク
２の中心位置が求まる。上記のような手続きを図１６に
示すように、電子ビームの走査方向をＸ軸及びＹ軸の２
方向に対して行うことにより、十字形状のアライメント
マーク２の中心位置１２が求まる。実際には、チップの
四隅にある４個のアライメントマークに対して同じ手続
きを行って、高精度の位置検出を行う。
射電子信号９の強度をとると、図１５に示すようなアラ
イメントマーク２の反射電子信号波形１０が得られる。
電子ビーム５の照射位置は、ステージ上に取り付けたレ
ーザー干渉計の出力と、偏向器６への入力値によって正
確に求めることができるため、反射電子信号波形１０の
中心位置１１を求めることにより、アライメントマーク
２の中心位置が求まる。上記のような手続きを図１６に
示すように、電子ビームの走査方向をＸ軸及びＹ軸の２
方向に対して行うことにより、十字形状のアライメント
マーク２の中心位置１２が求まる。実際には、チップの
四隅にある４個のアライメントマークに対して同じ手続
きを行って、高精度の位置検出を行う。
【０００６】反射電子信号波形の中心位置の求め方につ
いて説明する。図１６のように作製した試料に電子ビー
ムを照射して得られる反射電子信号波形は、図１７
（ａ）に示すように左右対称の理想的な反射電子信号波
形１３となる。この波形に電気信号の処理を行うことに
より、アライメントマークの中心位置１２を求めること
ができる。電気信号処理の手法として、大きく分類して
閾値法及び自己相関法の２種類がある。閾値法は以下の
ように信号処理する。図１７（ａ）の反射信号波形１３
において、溝部信号１３ａは溝以外の領域における信号
強度（ベースライン）１３ｂよりも小さい。そこで、図
１７（ｂ）に示すように最小値の溝部反射信号１３ａと
ベースライン１３ｂの５０％の大きさで閾値レベル１４
を設定し、閾値と反射信号との交点となる２点の座標１
４ａ、１４ｂを求め、この２点間の中心位置１４ｃがア
ライメントマークの中心位置となる。
いて説明する。図１６のように作製した試料に電子ビー
ムを照射して得られる反射電子信号波形は、図１７
（ａ）に示すように左右対称の理想的な反射電子信号波
形１３となる。この波形に電気信号の処理を行うことに
より、アライメントマークの中心位置１２を求めること
ができる。電気信号処理の手法として、大きく分類して
閾値法及び自己相関法の２種類がある。閾値法は以下の
ように信号処理する。図１７（ａ）の反射信号波形１３
において、溝部信号１３ａは溝以外の領域における信号
強度（ベースライン）１３ｂよりも小さい。そこで、図
１７（ｂ）に示すように最小値の溝部反射信号１３ａと
ベースライン１３ｂの５０％の大きさで閾値レベル１４
を設定し、閾値と反射信号との交点となる２点の座標１
４ａ、１４ｂを求め、この２点間の中心位置１４ｃがア
ライメントマークの中心位置となる。
【０００７】自己相関法では以下のように処理する。反
射電子信号波形１３をデジタルサンプリングした波形を
Ｄ（Ｘ）とする。Ｄ（Ｘ）に対して自己相関関数Ｚ
（Ｘ）を式（１）で求める。
射電子信号波形１３をデジタルサンプリングした波形を
Ｄ（Ｘ）とする。Ｄ（Ｘ）に対して自己相関関数Ｚ
（Ｘ）を式（１）で求める。
【０００８】
【数１】
【０００９】ここで、Ｗはアライメントマークの溝の幅
よりも少し大きい幅に設定しておくと、図１７（ｃ）に
示すように自己相関信号１５が得られ、ピーク位置１５
ａがアライメントマークの中心位置として求まる。以上
のように、アライメントマークの形状が理想的な場合に
は、精度よくアライメントマークの座標を求めることが
できる。
よりも少し大きい幅に設定しておくと、図１７（ｃ）に
示すように自己相関信号１５が得られ、ピーク位置１５
ａがアライメントマークの中心位置として求まる。以上
のように、アライメントマークの形状が理想的な場合に
は、精度よくアライメントマークの座標を求めることが
できる。
【００１０】図１８にＬＳＩの製造工程中で穴径０．３
μｍ〜１．０μｍ程度のコンタクトホールを形成するフ
ローを示す。シリコン基板３の上に膜厚０．３μｍ〜
２．０μｍ程度のシリコン酸化膜１６を形成した後、図
１８（ａ）に示すように写真製版工程で基板に電気導通
を必要とする部分にコンタクトホール１７を開口する。
この際、アライメントマークの溝１８は幅が２．０μｍ
〜１０．０μｍで形成される。この後、コンタクトホー
ル１７を埋め込むために図１８（ｂ）に示すようにウエ
ハ全面にポリシリコンやタングステン等の電極材料１９
を化学的気相成長（ＣＶＤ）法により、膜厚０．２μｍ
〜０．５μｍで形成する。この際、穴径の約１／２以上
の膜厚を成長した場合、図１８（ｂ）に示すようにコン
タクトホール１７は埋め込まれる。この後、全面を反応
性イオンエッチング法のような異方性の高いエッチング
を行うと、図１８（ｃ）に示すようにコンタクトホール
１７以外の電極材料１９が除去されて、コンタクトホー
ル１７にのみ電極材料１９が埋め込まれる。このとき、
アライメントマークの溝１８の幅は成長する膜厚の２倍
以上あるため、電極材料１９が埋め込まれずに、アライ
メントマークの溝１８の縁に電極材料１９が残って段差
が発生する。この後に、スパッタリング法のような非等
方的な成膜手法で配線材料２０を形成すると、アライメ
ントマークの溝１８が図１８（ｄ）に示すような左右の
壁面に非対称の膜厚が形成された断面形状となる。この
原因について、図１９及び図２０で説明する。
μｍ〜１．０μｍ程度のコンタクトホールを形成するフ
ローを示す。シリコン基板３の上に膜厚０．３μｍ〜
２．０μｍ程度のシリコン酸化膜１６を形成した後、図
１８（ａ）に示すように写真製版工程で基板に電気導通
を必要とする部分にコンタクトホール１７を開口する。
この際、アライメントマークの溝１８は幅が２．０μｍ
〜１０．０μｍで形成される。この後、コンタクトホー
ル１７を埋め込むために図１８（ｂ）に示すようにウエ
ハ全面にポリシリコンやタングステン等の電極材料１９
を化学的気相成長（ＣＶＤ）法により、膜厚０．２μｍ
〜０．５μｍで形成する。この際、穴径の約１／２以上
の膜厚を成長した場合、図１８（ｂ）に示すようにコン
タクトホール１７は埋め込まれる。この後、全面を反応
性イオンエッチング法のような異方性の高いエッチング
を行うと、図１８（ｃ）に示すようにコンタクトホール
１７以外の電極材料１９が除去されて、コンタクトホー
ル１７にのみ電極材料１９が埋め込まれる。このとき、
アライメントマークの溝１８の幅は成長する膜厚の２倍
以上あるため、電極材料１９が埋め込まれずに、アライ
メントマークの溝１８の縁に電極材料１９が残って段差
が発生する。この後に、スパッタリング法のような非等
方的な成膜手法で配線材料２０を形成すると、アライメ
ントマークの溝１８が図１８（ｄ）に示すような左右の
壁面に非対称の膜厚が形成された断面形状となる。この
原因について、図１９及び図２０で説明する。
【００１１】一般に、スパッタリング法による配線材料
の成膜は、図１９に示すような装置を使用して行われ
る。真空槽２１内に対向した２枚の電極２２ａ、２２ｂ
を設け、電極２２ａ側に膜形成材料（ターゲット材料）
２３を、電極２２ｂ上に被膜形成のウエハ基板２４を設
置する。そして、両電極２２ａ、２２ｂ間に高周波電界
を印加してターゲット材料２３の近傍にプラズマ２５を
発生させる。発生したプラズマ２５中のイオンにより、
ターゲット材料２３の原子が叩き出されて対向した電極
２２ｂ上のウエハ基板２４に膜が形成される。このと
き、ウエハ基板２４上から見たターゲットの見こみ角
は、ウエハ基板２４の中心部では図２０に示すように左
右対称のためアライメントマークの溝１８にも左右対称
にターゲット材料２３が成膜される。しかし、ウエハ基
板２４の外周部では図２０に示すように溝１８の外周側
の膜が厚くなるため非対称性が発生する。
の成膜は、図１９に示すような装置を使用して行われ
る。真空槽２１内に対向した２枚の電極２２ａ、２２ｂ
を設け、電極２２ａ側に膜形成材料（ターゲット材料）
２３を、電極２２ｂ上に被膜形成のウエハ基板２４を設
置する。そして、両電極２２ａ、２２ｂ間に高周波電界
を印加してターゲット材料２３の近傍にプラズマ２５を
発生させる。発生したプラズマ２５中のイオンにより、
ターゲット材料２３の原子が叩き出されて対向した電極
２２ｂ上のウエハ基板２４に膜が形成される。このと
き、ウエハ基板２４上から見たターゲットの見こみ角
は、ウエハ基板２４の中心部では図２０に示すように左
右対称のためアライメントマークの溝１８にも左右対称
にターゲット材料２３が成膜される。しかし、ウエハ基
板２４の外周部では図２０に示すように溝１８の外周側
の膜が厚くなるため非対称性が発生する。
【００１２】
【発明が解決しようとする課題】従来のアライメントマ
ークの溝は膜厚が左右非対称となるので、形成した膜の
材料が白金、タングステン等の原子番号が大きく、かつ
密度が大きい物質で構成されている場合には、パターン
溝のエッジ部分での電子の反射係数が非常に大きく、図
２１（ａ）に示すようにエッジ部分での薄膜に差が生じ
ているため、図２１（ｂ）に示すように反射電子信号波
形２６が非対称となる。このような左右が非対称の反射
電子信号波形２６をもとに閾値法によって求めたアライ
メントマークの中心位置２７と実際のアライメントマー
クの中心位置１４ｃとは一致しない。即ち、中心位置２
７は薄膜１５の膜厚が薄いエッジの方向にシフトしてし
まい正確なアライメントマークの中心位置を求めること
ができないという問題点があった。なお、自己相関法に
より中心位置を求めても同様の現象が発生する。
ークの溝は膜厚が左右非対称となるので、形成した膜の
材料が白金、タングステン等の原子番号が大きく、かつ
密度が大きい物質で構成されている場合には、パターン
溝のエッジ部分での電子の反射係数が非常に大きく、図
２１（ａ）に示すようにエッジ部分での薄膜に差が生じ
ているため、図２１（ｂ）に示すように反射電子信号波
形２６が非対称となる。このような左右が非対称の反射
電子信号波形２６をもとに閾値法によって求めたアライ
メントマークの中心位置２７と実際のアライメントマー
クの中心位置１４ｃとは一致しない。即ち、中心位置２
７は薄膜１５の膜厚が薄いエッジの方向にシフトしてし
まい正確なアライメントマークの中心位置を求めること
ができないという問題点があった。なお、自己相関法に
より中心位置を求めても同様の現象が発生する。
【００１３】
【課題を解決するための手段】請求項１の発明に係るア
ライメントマーク検出方法は、シリコン基板上のシリコ
ン酸化膜にコンタクトホールを形成して化学的気相成長
法により成膜した電極材料でコンタクトホールを埋め込
んだ後、スパッタリング法により成膜した配線材料をコ
ンタクトホールに重ね合わせ、電子ビームで所定の配線
を描画する半導体集積回路の製造工程で、十字形状のア
ライメントマークの中心位置を検出するアライメントマ
ーク検出方法において、電極材料で成膜した膜厚の２倍
以下の距離で対向した壁面を有する凹部により十字形状
のアライメントマークを形成し、コンタクトホール及び
凹部を電極材料で埋め込んでアライメントマークに電子
ビームを照射して反射電子信号を検出し、反射電子信号
からアライメントマークの中心位置を算出するようにし
たものである。
ライメントマーク検出方法は、シリコン基板上のシリコ
ン酸化膜にコンタクトホールを形成して化学的気相成長
法により成膜した電極材料でコンタクトホールを埋め込
んだ後、スパッタリング法により成膜した配線材料をコ
ンタクトホールに重ね合わせ、電子ビームで所定の配線
を描画する半導体集積回路の製造工程で、十字形状のア
ライメントマークの中心位置を検出するアライメントマ
ーク検出方法において、電極材料で成膜した膜厚の２倍
以下の距離で対向した壁面を有する凹部により十字形状
のアライメントマークを形成し、コンタクトホール及び
凹部を電極材料で埋め込んでアライメントマークに電子
ビームを照射して反射電子信号を検出し、反射電子信号
からアライメントマークの中心位置を算出するようにし
たものである。
【００１４】請求項２の発明に係るアライメントマーク
検出方法は、請求項１に記載のアライメントマーク検出
方法において、凹部を穴としたものである。
検出方法は、請求項１に記載のアライメントマーク検出
方法において、凹部を穴としたものである。
【００１５】請求項３の発明に係るアライメントマーク
検出方法は、請求項２に記載のアライメントマーク検出
方法において、各交差線をそれぞれ所定のピッチで平行
に配置した複数本の直線で形成し、各直線上にそれぞれ
複数個の穴を配置したものである。
検出方法は、請求項２に記載のアライメントマーク検出
方法において、各交差線をそれぞれ所定のピッチで平行
に配置した複数本の直線で形成し、各直線上にそれぞれ
複数個の穴を配置したものである。
【００１６】請求項４の発明に係るアライメントマーク
検出方法は、請求項３に記載のアライメントマーク検出
方法において、アライメントマークの検出時に使用する
電子ビームの径を穴のピッチより大きくしたものであ
る。
検出方法は、請求項３に記載のアライメントマーク検出
方法において、アライメントマークの検出時に使用する
電子ビームの径を穴のピッチより大きくしたものであ
る。
【００１７】請求項５の発明に係るアライメントマーク
検出方法は、請求項１に記載のアライメントマーク検出
方法において、凹部を溝としたものである。
検出方法は、請求項１に記載のアライメントマーク検出
方法において、凹部を溝としたものである。
【００１８】請求項６の発明に係るアライメントマーク
検出方法は、請求項５に記載のアライメントマーク検出
方法において、溝を所定のピッチで平行に複数本配置し
たものである。
検出方法は、請求項５に記載のアライメントマーク検出
方法において、溝を所定のピッチで平行に複数本配置し
たものである。
【００１９】請求項７の発明に係るアライメントマーク
検出方法は、請求項６に記載のアライメントマーク検出
方法において、アライメントマークの検出時に使用する
電子ビームの径を溝のピッチより大きくしたものであ
る。
検出方法は、請求項６に記載のアライメントマーク検出
方法において、アライメントマークの検出時に使用する
電子ビームの径を溝のピッチより大きくしたものであ
る。
【００２０】請求項８の発明に係るアライメントマーク
検出方法は、請求項５に記載のアライメントマーク検出
方法において、十字形状を形成する各交差線と直交する
方向に延在する溝を各交差線上に複数個配置したもので
ある。
検出方法は、請求項５に記載のアライメントマーク検出
方法において、十字形状を形成する各交差線と直交する
方向に延在する溝を各交差線上に複数個配置したもので
ある。
【００２１】
実施の形態１．図１は実施の形態１のアライメントマー
クを示す平面図である。図２は図１のＩＩ−ＩＩ線の断
面図である。図１及び図２において、２８はシリコン基
板、２９はシリコン基板２８上に形成したシリコン酸化
膜、３０はウエハ上に複数の穴３０ａからなる凹部を所
定のピッチで配置して形成した十字形状のアライメント
マークで、交差線の長さＬが３０μｍ〜１００μｍ、幅
Ｗが２μｍ〜１０μｍ及び深さＤが０．２μｍ〜１．０
μｍである。なお、各穴３０ａはウエハ上に形成したコ
ンタクトホール（図示せず）を、ＣＶＤ法により後述の
電極材料３１で埋め込む際に成膜する膜厚の２倍以下の
距離で壁面が対向する大きさとする。したがって、穴３
０ａは四角形状のみでなく丸形状でもよい。このよう
に、壁面間の距離の約１／２以上の膜厚を成長させる場
合、穴３０ａは図３に示すように電極材料３１が埋め込
まれる。図３において、３１は従来と同様にポリシリコ
ンやタングステン等の電極材料で、ＣＶＤ法によりコン
タクトホール（図示せず）とともに穴３０ａに埋め込
む。３２はスパッタリング法により形成した配線材料、
３３は配線材料３２の上に形成したレジストである。
クを示す平面図である。図２は図１のＩＩ−ＩＩ線の断
面図である。図１及び図２において、２８はシリコン基
板、２９はシリコン基板２８上に形成したシリコン酸化
膜、３０はウエハ上に複数の穴３０ａからなる凹部を所
定のピッチで配置して形成した十字形状のアライメント
マークで、交差線の長さＬが３０μｍ〜１００μｍ、幅
Ｗが２μｍ〜１０μｍ及び深さＤが０．２μｍ〜１．０
μｍである。なお、各穴３０ａはウエハ上に形成したコ
ンタクトホール（図示せず）を、ＣＶＤ法により後述の
電極材料３１で埋め込む際に成膜する膜厚の２倍以下の
距離で壁面が対向する大きさとする。したがって、穴３
０ａは四角形状のみでなく丸形状でもよい。このよう
に、壁面間の距離の約１／２以上の膜厚を成長させる場
合、穴３０ａは図３に示すように電極材料３１が埋め込
まれる。図３において、３１は従来と同様にポリシリコ
ンやタングステン等の電極材料で、ＣＶＤ法によりコン
タクトホール（図示せず）とともに穴３０ａに埋め込
む。３２はスパッタリング法により形成した配線材料、
３３は配線材料３２の上に形成したレジストである。
【００２２】以上のように形成したアライメントマーク
３０を電子ビームを用いて図３に示すようにアライメン
トマーク３０の幅Ｗ方向をＸ軸及びＹ軸方向に走査した
ときの反射電子信号は、シリコン酸化膜２９と穴３０ａ
に埋め込まれた電極材料３１との物質の電子の反射率の
違いによって得られる。実際の反射電子信号波形は、図
４に示すように照射する電子ビームの径に依存して変化
する。即ち、図４（ａ）に示すように、図１において穴
３０ａのパターンピッチより電子ビームの径が小さい場
合は、穴３０ａで反射電子信号の強度が大きくなるとい
うように強度の強弱が表れる信号となる。一方、穴３０
ａのパターンピッチに比べて電子ビームの径が十分に大
きい場合には、図４（ｂ）に示すように反射電子信号は
なまるが、一つの大きな対称形をした山形状の信号とな
る。
３０を電子ビームを用いて図３に示すようにアライメン
トマーク３０の幅Ｗ方向をＸ軸及びＹ軸方向に走査した
ときの反射電子信号は、シリコン酸化膜２９と穴３０ａ
に埋め込まれた電極材料３１との物質の電子の反射率の
違いによって得られる。実際の反射電子信号波形は、図
４に示すように照射する電子ビームの径に依存して変化
する。即ち、図４（ａ）に示すように、図１において穴
３０ａのパターンピッチより電子ビームの径が小さい場
合は、穴３０ａで反射電子信号の強度が大きくなるとい
うように強度の強弱が表れる信号となる。一方、穴３０
ａのパターンピッチに比べて電子ビームの径が十分に大
きい場合には、図４（ｂ）に示すように反射電子信号は
なまるが、一つの大きな対称形をした山形状の信号とな
る。
【００２３】次に、アライメントマーク３０の中心位置
の求め方について説明する。まず、穴３０ａのパターン
ピッチより電子ビームの径が小さい場合に、得られた反
射電子信号から閾値法により中心位置を求める。この場
合は、図５のように得られた反射電子信号３４の各ピー
クに対して閾値レベル３５を設定し、閾値レベル３５と
反射電子信号３４との交点の座標を求め、この２つの座
標間の中心位置Ｘ1、Ｘ2、Ｘ3を求める。そして、アラ
イメントマーク３０の中心位置は、（Ｘ1＋Ｘ2＋Ｘ3）
／３として求める。即ち、一般式として、走査方向の穴
３０ａの数がｎ個で、ピーク位置の座標がＸｉで示され
る場合の全体の中心位置Ｘｍは式（２）で表される。
の求め方について説明する。まず、穴３０ａのパターン
ピッチより電子ビームの径が小さい場合に、得られた反
射電子信号から閾値法により中心位置を求める。この場
合は、図５のように得られた反射電子信号３４の各ピー
クに対して閾値レベル３５を設定し、閾値レベル３５と
反射電子信号３４との交点の座標を求め、この２つの座
標間の中心位置Ｘ1、Ｘ2、Ｘ3を求める。そして、アラ
イメントマーク３０の中心位置は、（Ｘ1＋Ｘ2＋Ｘ3）
／３として求める。即ち、一般式として、走査方向の穴
３０ａの数がｎ個で、ピーク位置の座標がＸｉで示され
る場合の全体の中心位置Ｘｍは式（２）で表される。
【００２４】
【数２】
【００２５】穴３０ａのパターンピッチより電子ビーム
の径が大きい場合には、図６に示すように対称形の一つ
の山形状の信号ピークとなるため、反射電子信号３６に
対して閾値レベル３７を設定し、閾値レベル３７と反射
電子信号３６との交点を求め、この２つの座標間の中心
位置３８をアライメントマークの中心位置として求め
る。なお、穴３０ａのパターンピッチより電子ビームの
径が小さい場合、及び電子ビームの径が大きい場合に
も、従来と同様に自己相関法を用いてアライメントマー
クの中心位置を求めることができる。
の径が大きい場合には、図６に示すように対称形の一つ
の山形状の信号ピークとなるため、反射電子信号３６に
対して閾値レベル３７を設定し、閾値レベル３７と反射
電子信号３６との交点を求め、この２つの座標間の中心
位置３８をアライメントマークの中心位置として求め
る。なお、穴３０ａのパターンピッチより電子ビームの
径が小さい場合、及び電子ビームの径が大きい場合に
も、従来と同様に自己相関法を用いてアライメントマー
クの中心位置を求めることができる。
【００２６】実施の形態２．図７は実施の形態２のアラ
イメントマークを示す平面図である。図８は図７のＶＩ
ＩＩ−ＶＩＩＩ線の断面図である。図７及び図８におい
て、２８及び２９は実施の形態１のものと同様のもので
ある。３９はウエハ上に交差するように所定のピッチで
配置した複数の溝３９ａからなる凹部で形成した十字形
状のアライメントマークで、交差線の長さＬが３０μｍ
〜１００μｍ、幅Ｗが２μｍ〜１０μｍ及び溝３９ａの
深さが０．２μｍ〜１．０μｍである。そして、各溝３
９ａの幅はウエハ上に形成したコンタクトホール（図示
せず）を、実施の形態１と同様にＣＶＤ法により電極材
料で埋め込む際に成膜する膜厚の２倍以下の距離で壁面
が対向する大きさとする。このように、壁面間の距離の
約１／２以上の膜厚を成長させた場合、溝３９ａは実施
の形態１と同様に溝３９ａ内が電極材料で埋められる。
以後の行程は、実施の形態１の図３に示したように、順
次、配線材料及びレジストを形成する。
イメントマークを示す平面図である。図８は図７のＶＩ
ＩＩ−ＶＩＩＩ線の断面図である。図７及び図８におい
て、２８及び２９は実施の形態１のものと同様のもので
ある。３９はウエハ上に交差するように所定のピッチで
配置した複数の溝３９ａからなる凹部で形成した十字形
状のアライメントマークで、交差線の長さＬが３０μｍ
〜１００μｍ、幅Ｗが２μｍ〜１０μｍ及び溝３９ａの
深さが０．２μｍ〜１．０μｍである。そして、各溝３
９ａの幅はウエハ上に形成したコンタクトホール（図示
せず）を、実施の形態１と同様にＣＶＤ法により電極材
料で埋め込む際に成膜する膜厚の２倍以下の距離で壁面
が対向する大きさとする。このように、壁面間の距離の
約１／２以上の膜厚を成長させた場合、溝３９ａは実施
の形態１と同様に溝３９ａ内が電極材料で埋められる。
以後の行程は、実施の形態１の図３に示したように、順
次、配線材料及びレジストを形成する。
【００２７】以上のように形成したアライメントマーク
３９を電子ビームを用いて図７の幅Ｗ方向をＸ軸及びＹ
軸方向に走査する。このときの反射電子信号波形は、実
施の形態１の図４で示したものと同様のものとなる。し
たがって、以後のアライメントマーク３９の中心位置を
求める方法も実施の形態１と同様にして、閾値法及び自
己相関法を用いて行うことができる。
３９を電子ビームを用いて図７の幅Ｗ方向をＸ軸及びＹ
軸方向に走査する。このときの反射電子信号波形は、実
施の形態１の図４で示したものと同様のものとなる。し
たがって、以後のアライメントマーク３９の中心位置を
求める方法も実施の形態１と同様にして、閾値法及び自
己相関法を用いて行うことができる。
【００２８】実施の形態３．図９は実施の形態３のアラ
イメントマークを示す平面図である。図１０は図９のＸ
−Ｘ線の断面図である。図９及び図１０において、２８
及び２９は実施の形態１のものと同様のものである。４
０はアライメントマークで、ウエハ上に十字形状を形成
する各交差線と直交する方向に延在し幅Ｗと同じ長さの
複数の溝４０ａからなる凹部を配置したものである。な
お、交差線の長さＬが３０μｍ〜１００μｍ、幅Ｗが２
μｍ〜１０μｍ及び溝４０ａの深さが０．２μｍ〜１．
０μｍとしてある。そして、溝４０ａの幅はウエハ上に
形成したコンタクトホール（図示せず）を、実施の形態
１と同様にＣＶＤ法により電極材料で埋め込む際に成膜
する膜厚の２倍以下の距離で壁面が対向する大きさとす
る。このように、壁面間の距離の約１／２以上の膜厚を
成長させた場合、溝４０ａは実施の形態１と同様に溝４
０ａ内が電極材料で埋められる。以後の行程は、実施の
形態１の図３に示したように、順次、配線材料及びレジ
ストを形成する。
イメントマークを示す平面図である。図１０は図９のＸ
−Ｘ線の断面図である。図９及び図１０において、２８
及び２９は実施の形態１のものと同様のものである。４
０はアライメントマークで、ウエハ上に十字形状を形成
する各交差線と直交する方向に延在し幅Ｗと同じ長さの
複数の溝４０ａからなる凹部を配置したものである。な
お、交差線の長さＬが３０μｍ〜１００μｍ、幅Ｗが２
μｍ〜１０μｍ及び溝４０ａの深さが０．２μｍ〜１．
０μｍとしてある。そして、溝４０ａの幅はウエハ上に
形成したコンタクトホール（図示せず）を、実施の形態
１と同様にＣＶＤ法により電極材料で埋め込む際に成膜
する膜厚の２倍以下の距離で壁面が対向する大きさとす
る。このように、壁面間の距離の約１／２以上の膜厚を
成長させた場合、溝４０ａは実施の形態１と同様に溝４
０ａ内が電極材料で埋められる。以後の行程は、実施の
形態１の図３に示したように、順次、配線材料及びレジ
ストを形成する。
【００２９】以上のように形成したアライメントマーク
４０を電子ビームを用いて図９の幅Ｗ方向をＸ軸及びＹ
軸方向に走査する。このときの反射電子信号波形は、実
施の形態１の図４で示したものと同様のものとなる。し
たがって、以後のアライメントマーク４０の中心位置を
求める方法も実施の形態１と同様にして、閾値法及び自
己相関法を用いて行うことができる。
４０を電子ビームを用いて図９の幅Ｗ方向をＸ軸及びＹ
軸方向に走査する。このときの反射電子信号波形は、実
施の形態１の図４で示したものと同様のものとなる。し
たがって、以後のアライメントマーク４０の中心位置を
求める方法も実施の形態１と同様にして、閾値法及び自
己相関法を用いて行うことができる。
【００３０】実施の形態４．実施の形態１及び２におい
て十字形状を形成する各交差線を、それぞれ所定のピッ
チで平行に配置した複数本の直線で形成し、各直線上に
穴３０ａ又は溝３９ａを複数個配置するものについて説
明したが、各交差線を１本の直線で形成しても同様の効
果を発揮することができる。
て十字形状を形成する各交差線を、それぞれ所定のピッ
チで平行に配置した複数本の直線で形成し、各直線上に
穴３０ａ又は溝３９ａを複数個配置するものについて説
明したが、各交差線を１本の直線で形成しても同様の効
果を発揮することができる。
【００３１】
【発明の効果】請求項１の発明によれば、電極材料で成
膜した膜厚の２倍以下の距離で対向した壁面が形成され
た凹部でアライメントマークを形成したことにより、凹
部が電極材料で埋め込まれるので、左右対称の反射電子
信号波形が得られるため、高精度のアライメントマーク
の検出ができる。
膜した膜厚の２倍以下の距離で対向した壁面が形成され
た凹部でアライメントマークを形成したことにより、凹
部が電極材料で埋め込まれるので、左右対称の反射電子
信号波形が得られるため、高精度のアライメントマーク
の検出ができる。
【００３２】請求項２の発明によれば、請求項１のアラ
イメントマーク検出方法において、凹部を穴としたこと
により、穴を電極材料で埋め込むことができる。
イメントマーク検出方法において、凹部を穴としたこと
により、穴を電極材料で埋め込むことができる。
【００３３】請求項３の発明によれば、請求項２に記載
のアライメントマーク検出方法において、穴を所定のピ
ッチで平行に複数個配置したことにより、さらに精度向
上を図ることができる。
のアライメントマーク検出方法において、穴を所定のピ
ッチで平行に複数個配置したことにより、さらに精度向
上を図ることができる。
【００３４】請求項４の発明によれば、請求項３に記載
のアライメントマーク検出方法において、アライメント
マークの検出時に使用する電子ビームの径を穴のピッチ
より大きくしたことにより、反射電子信号波形の形状の
対称性がよくなるので、精度向上を図ることができる。
のアライメントマーク検出方法において、アライメント
マークの検出時に使用する電子ビームの径を穴のピッチ
より大きくしたことにより、反射電子信号波形の形状の
対称性がよくなるので、精度向上を図ることができる。
【００３５】請求項５の発明によれば、請求項１に記載
のアライメントマーク検出方法において、凹部を溝とし
たことにより、溝を電極材料で埋め込むことができる。
のアライメントマーク検出方法において、凹部を溝とし
たことにより、溝を電極材料で埋め込むことができる。
【００３６】請求項６の発明によれば、請求項５に記載
のアライメントマーク検出方法において、溝を所定のピ
ッチで平行に複数本配置したことにより、さらに精度向
上を図ることができる。
のアライメントマーク検出方法において、溝を所定のピ
ッチで平行に複数本配置したことにより、さらに精度向
上を図ることができる。
【００３７】請求項７の発明によれば、請求項６に記載
のアライメントマーク検出方法において、アライメント
マークの検出時に使用する電子ビームの径を溝のピッチ
より大きくしたことにより、反射電子信号波形の形状の
対称性がよくなるので、精度向上を図ることができる。
のアライメントマーク検出方法において、アライメント
マークの検出時に使用する電子ビームの径を溝のピッチ
より大きくしたことにより、反射電子信号波形の形状の
対称性がよくなるので、精度向上を図ることができる。
【００３８】請求項８の発明によれば、請求項５に記載
のアライメントマーク検出方法において、十字形状を形
成する各交差線と直交する方向に延在する溝を各交差線
上に複数個配置したことにより、溝が電極材料で埋め込
まれるので、左右対称の反射電子信号波形が得られるた
め、高精度のアライメントマークの検出ができる。
のアライメントマーク検出方法において、十字形状を形
成する各交差線と直交する方向に延在する溝を各交差線
上に複数個配置したことにより、溝が電極材料で埋め込
まれるので、左右対称の反射電子信号波形が得られるた
め、高精度のアライメントマークの検出ができる。
【図１】 実施の形態１のアライメントマークを示す平
面図である。
面図である。
【図２】 図１のＩＩ−ＩＩ線の断面図である。
【図３】 アライメントマークを電子ビームで走査する
状態を示す説明図である。
状態を示す説明図である。
【図４】 電子ビームのビーム強度及び反射電子信号強
度を示す説明図である。
度を示す説明図である。
【図５】 電子ビーム径がパターンピッチより小さいと
きのアライメントマーク中心位置の求め方を示す説明図
である。
きのアライメントマーク中心位置の求め方を示す説明図
である。
【図６】 電子ビーム径がパターンピッチより大きいと
きのアライメントマーク中心位置の求め方を示す説明図
である。
きのアライメントマーク中心位置の求め方を示す説明図
である。
【図７】 実施の形態２のアライメントマークを示す平
面図である。
面図である。
【図８】 図７のＶＩＩＩ−ＶＩＩＩ線の断面図であ
る。
る。
【図９】 実施の形態３のアライメントマークを示す平
面図である。
面図である。
【図１０】 図９のＸ−Ｘ線の断面図である。
【図１１】 半導体ウエハ上の従来のアライメントマー
クを示す説明図である。
クを示す説明図である。
【図１２】 従来のアライメントマークを示す平面図で
ある。
ある。
【図１３】 図１２のＸＩＩＩ−ＸＩＩＩ線の断面図で
ある。
ある。
【図１４】 従来のアライメントマークを電子ビームで
走査する状態を示す説明図である。
走査する状態を示す説明図である。
【図１５】 図１４で得られた反射電子信号強度を示す
説明図である。
説明図である。
【図１６】 従来のアライメントマークを電子ビームに
よる走査方向を示す説明図である。
よる走査方向を示す説明図である。
【図１７】 電子ビームを照射して得られる反射電子信
号波形を示す説明図である。
号波形を示す説明図である。
【図１８】 ＬＳＩ製造工程中でコンタクトホールを形
成するフローを示す説明図である。
成するフローを示す説明図である。
【図１９】 スパッタリング法により配線材料の成膜を
行う状態を示す説明図である。
行う状態を示す説明図である。
【図２０】 スパッタリング法によるアライメントマー
クの成膜状態を示す説明図である。
クの成膜状態を示す説明図である。
【図２１】 アライメントマークの溝の膜厚と反射電子
信号波形との関係を示す説明図である。
信号波形との関係を示す説明図である。
２８ シリコン基板、２９ シリコン酸化膜、３０，３
９，４０ アライメントマーク、３０ａ，３９ａ，４０
ａ 穴、３１ 電極材料、３２ 配線材料、３４，３６
反射電子信号。
９，４０ アライメントマーク、３０ａ，３９ａ，４０
ａ 穴、３１ 電極材料、３２ 配線材料、３４，３６
反射電子信号。
Claims (8)
- 【請求項１】 シリコン基板上のシリコン酸化膜にコン
タクトホールを形成して化学的気相成長法により成膜し
た電極材料で上記コンタクトホールを埋め込んだ後、ス
パッタリング法により成膜した配線材料を上記コンタク
トホールに重ね合わせ、電子ビームで所定の配線を描画
する半導体集積回路の製造工程で、十字形状のアライメ
ントマークの中心位置を検出するアライメントマーク検
出方法において、上記電極材料で成膜した膜厚の２倍以
下の距離で対向した壁面を有する凹部により上記十字形
状の上記アライメントマークを形成し、上記コンタクト
ホール及び上記凹部を上記電極材料で埋め込んで、上記
アライメントマークに上記電子ビームを照射して反射電
子信号を検出し、上記反射電子信号から上記アライメン
トマークの中心位置を算出するアライメントマーク検出
方法。 - 【請求項２】 請求項１に記載のアライメントマーク検
出方法において、凹部は穴であることを特徴とするアラ
イメントマーク検出方法。 - 【請求項３】 請求項２に記載のアライメントマーク検
出方法において、各交差線をそれぞれ所定のピッチで平
行に配置した複数本の直線で形成し、上記各直線上にそ
れぞれ複数個の穴を配置したことを特徴とするアライメ
ントマーク検出方法。 - 【請求項４】 請求項３に記載のアライメントマーク検
出方法において、アライメントマークの検出時に使用す
る電子ビームの径を穴のピッチより大きくしたことを特
徴とするアライメントマーク検出方法。 - 【請求項５】 請求項１に記載のアライメントマーク検
出方法において、凹部は溝であることを特徴とするアラ
イメントマーク検出方法。 - 【請求項６】 請求項５に記載のアライメントマーク検
出方法において、溝を所定のピッチで平行に複数本配置
したことを特徴とするアライメントマーク検出方法。 - 【請求項７】 請求項６に記載のアライメントマーク検
出方法において、アライメントマークの検出時に使用す
る電子ビームの径を溝のピッチより大きくしたことを特
徴とするアライメントマーク検出方法。 - 【請求項８】 請求項５に記載のアライメントマーク検
出方法において、十字形状を形成する各交差線と直交す
る方向に延在する溝を上記各交差線上に複数個配置した
ことを特徴とするアライメントマーク検出方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7319140A JPH09162102A (ja) | 1995-12-07 | 1995-12-07 | アライメントマーク検出方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7319140A JPH09162102A (ja) | 1995-12-07 | 1995-12-07 | アライメントマーク検出方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09162102A true JPH09162102A (ja) | 1997-06-20 |
Family
ID=18106900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7319140A Pending JPH09162102A (ja) | 1995-12-07 | 1995-12-07 | アライメントマーク検出方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09162102A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001209167A (ja) * | 2000-01-26 | 2001-08-03 | Mitsubishi Electric Corp | フォトマスク、フォトマスクペア、半導体装置および半導体装置の製造方法 |
| JP2002043201A (ja) * | 2000-07-28 | 2002-02-08 | Mitsubishi Electric Corp | 半導体装置の製造方法及び半導体装置 |
| JP2003022961A (ja) * | 2001-07-10 | 2003-01-24 | Nikon Corp | アライメントマーク、荷電粒子線露光装置用レチクル及び荷電粒子線露光方法 |
| DE10345471A1 (de) * | 2003-09-30 | 2005-05-04 | Infineon Technologies Ag | Justiermarke zur Grobjustage und Feinjustage eines Halbleiterwafers in einem Belichtungsgerät |
| KR100849358B1 (ko) * | 2006-12-27 | 2008-07-29 | 동부일렉트로닉스 주식회사 | 반도체 소자의 정렬키 제조방법 |
| US7462548B2 (en) | 2001-05-23 | 2008-12-09 | Asml Netherlands B.V. | Substrate provided with an alignment mark in a substantially transmissive process layer, mask for exposing said mark, device manufacturing method, and device manufactured thereby |
| JP2010165389A (ja) * | 2009-01-13 | 2010-07-29 | Sae Magnetics (Hk) Ltd | 薄膜磁気ヘッドの製造方法 |
| KR100979356B1 (ko) * | 2007-06-29 | 2010-08-31 | 주식회사 하이닉스반도체 | 반도체소자의 중첩마크 및 그 형성방법 |
| JP2014033026A (ja) * | 2012-08-01 | 2014-02-20 | Sharp Corp | 半導体装置の製造方法および半導体装置 |
| JP2019120769A (ja) * | 2017-12-28 | 2019-07-22 | 富士電機株式会社 | 半導体装置の製造方法 |
-
1995
- 1995-12-07 JP JP7319140A patent/JPH09162102A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001209167A (ja) * | 2000-01-26 | 2001-08-03 | Mitsubishi Electric Corp | フォトマスク、フォトマスクペア、半導体装置および半導体装置の製造方法 |
| JP2002043201A (ja) * | 2000-07-28 | 2002-02-08 | Mitsubishi Electric Corp | 半導体装置の製造方法及び半導体装置 |
| US7462548B2 (en) | 2001-05-23 | 2008-12-09 | Asml Netherlands B.V. | Substrate provided with an alignment mark in a substantially transmissive process layer, mask for exposing said mark, device manufacturing method, and device manufactured thereby |
| US7759029B2 (en) | 2001-05-23 | 2010-07-20 | Asml Netherlands B.V. | Substrate provided with an alignment mark in a substantially transmissive process layer, mask for exposing said mark, device manufacturing method, and device manufactured thereby |
| US7560196B2 (en) | 2001-05-23 | 2009-07-14 | Asml Netherlands B.V. | Mask for exposing an alignment mark, and method and computer program for designing the mask |
| JP2003022961A (ja) * | 2001-07-10 | 2003-01-24 | Nikon Corp | アライメントマーク、荷電粒子線露光装置用レチクル及び荷電粒子線露光方法 |
| DE10345471A1 (de) * | 2003-09-30 | 2005-05-04 | Infineon Technologies Ag | Justiermarke zur Grobjustage und Feinjustage eines Halbleiterwafers in einem Belichtungsgerät |
| US7245351B2 (en) | 2003-09-30 | 2007-07-17 | Infineon Technologies, Ag | Alignment mark for coarse alignment and fine alignment of a semiconductor wafer in an exposure tool |
| DE10345471B4 (de) * | 2003-09-30 | 2006-03-30 | Infineon Technologies Ag | Justiermarke zur Grobjustage und Feinjustage eines Halbleiterwafers in einem Belichtungsgerät |
| KR100849358B1 (ko) * | 2006-12-27 | 2008-07-29 | 동부일렉트로닉스 주식회사 | 반도체 소자의 정렬키 제조방법 |
| KR100979356B1 (ko) * | 2007-06-29 | 2010-08-31 | 주식회사 하이닉스반도체 | 반도체소자의 중첩마크 및 그 형성방법 |
| JP2010165389A (ja) * | 2009-01-13 | 2010-07-29 | Sae Magnetics (Hk) Ltd | 薄膜磁気ヘッドの製造方法 |
| JP2014033026A (ja) * | 2012-08-01 | 2014-02-20 | Sharp Corp | 半導体装置の製造方法および半導体装置 |
| JP2019120769A (ja) * | 2017-12-28 | 2019-07-22 | 富士電機株式会社 | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5086015A (en) | Method of etching a semiconductor device by an ion beam | |
| US7348556B2 (en) | Method of measuring three-dimensional surface roughness of a structure | |
| US11315756B2 (en) | Fiducial design for tilted or glancing mill operations with a charged particle beam | |
| JP5719494B2 (ja) | 電子ビームを用いた表面下の画像化 | |
| KR100528109B1 (ko) | 전자 빔 노광의 근접 효과 보정 방법, 노광 방법, 반도체장치의 제조 방법 및 근접 효과 보정 모듈 | |
| US6627903B1 (en) | Methods and devices for calibrating a charged-particle-beam microlithography apparatus, and microelectronic-device fabrication methods comprising same | |
| US6566655B1 (en) | Multi-beam SEM for sidewall imaging | |
| JPH09162102A (ja) | アライメントマーク検出方法 | |
| US5804460A (en) | Linewidth metrology of integrated circuit structures | |
| JPH10289851A (ja) | 荷電粒子線露光装置 | |
| JP2001189263A (ja) | 合わせずれ検査方法及び荷電ビーム露光方法 | |
| JP4169004B2 (ja) | 半導体装置の製造方法 | |
| JPH08255817A (ja) | 集積回路構造の線幅測定 | |
| Gorelikov et al. | Model‐based CD–SEM metrology at low and ultralow landing energies: implementation and results for advanced IC manufacturing | |
| JP2001085300A (ja) | マーク検出方法、電子線装置及び半導体デバイス製造方法 | |
| JPH11340131A (ja) | 半導体集積回路の製造方法 | |
| JPS6246976B2 (ja) | ||
| JP2001102278A (ja) | 荷電ビーム露光方法 | |
| US7989228B2 (en) | Method and structure for sample preparation for scanning electron microscopes in integrated circuit manufacturing | |
| JP2001015413A (ja) | アライメントマーク及びアライメントマークの形成方法 | |
| JP2570130B2 (ja) | 膜厚測定用パターンおよび膜厚測定方法 | |
| JPH10325786A (ja) | 濃度プロファイルの測定方法 | |
| Atwood et al. | Improved accuracy for SEM linewidth measurements | |
| JP2009252917A (ja) | 半導体装置及びその製造方法 | |
| JPH06132202A (ja) | 電子ビーム露光用位置合わせマーク及びその検出方法 |