DE10345471A1 - Justiermarke zur Grobjustage und Feinjustage eines Halbleiterwafers in einem Belichtungsgerät - Google Patents

Justiermarke zur Grobjustage und Feinjustage eines Halbleiterwafers in einem Belichtungsgerät Download PDF

Info

Publication number
DE10345471A1
DE10345471A1 DE10345471A DE10345471A DE10345471A1 DE 10345471 A1 DE10345471 A1 DE 10345471A1 DE 10345471 A DE10345471 A DE 10345471A DE 10345471 A DE10345471 A DE 10345471A DE 10345471 A1 DE10345471 A1 DE 10345471A1
Authority
DE
Germany
Prior art keywords
adjustment
semiconductor wafer
exposure device
coarse
mark
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10345471A
Other languages
English (en)
Other versions
DE10345471B4 (de
Inventor
Diana Mattiza
Heiko Hommen
Holger Hasse
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10345471A priority Critical patent/DE10345471B4/de
Priority to US10/951,596 priority patent/US7245351B2/en
Publication of DE10345471A1 publication Critical patent/DE10345471A1/de
Application granted granted Critical
Publication of DE10345471B4 publication Critical patent/DE10345471B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7076—Mark details, e.g. phase grating mark, temporary mark

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

Die Erfindung betrifft ein Justiermarke zur Grobjustage und Feinjustage eines Halbleiterwafers in einem Belichtungsgerät. Die Justiermarke umfasst eine erste Teilstruktur (10) zur Erzeugung eines ersten Reflexionsmusters in dem Belichtungsgerät zur Feinjustage des Halbleiterwafers, die mehrere erste Strukturelemente (12) aufweist, wobei die ersten Strukturelemente (12) im Wesentlichen parallel und mit einem vorherbestimmten Mittelpunktabstand nebeneinander liegend symmetrisch um das Zentrum eines Innenbereichs (14) angeordnet sind. Die Justiermarke umfasst eine zweite Teilstruktur (16) zur Erzeugung eines zweiten Reflexionsmusters in dem Belichtungsgerät zur Grobjustage des Halbleiterwafers, die mehrere zweite Strukturelemente (18) aufweist, wobei die zweiten Strukturelemente (18) der zweiten Teilstruktur (16) entsprechend eines im Belichtungsgerät hinterlegten Musters ausgebildet und im Innenbereich (14) angeordnet sind.
DE10345471A 2003-09-30 2003-09-30 Justiermarke zur Grobjustage und Feinjustage eines Halbleiterwafers in einem Belichtungsgerät Expired - Fee Related DE10345471B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10345471A DE10345471B4 (de) 2003-09-30 2003-09-30 Justiermarke zur Grobjustage und Feinjustage eines Halbleiterwafers in einem Belichtungsgerät
US10/951,596 US7245351B2 (en) 2003-09-30 2004-09-29 Alignment mark for coarse alignment and fine alignment of a semiconductor wafer in an exposure tool

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10345471A DE10345471B4 (de) 2003-09-30 2003-09-30 Justiermarke zur Grobjustage und Feinjustage eines Halbleiterwafers in einem Belichtungsgerät

Publications (2)

Publication Number Publication Date
DE10345471A1 true DE10345471A1 (de) 2005-05-04
DE10345471B4 DE10345471B4 (de) 2006-03-30

Family

ID=34353221

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10345471A Expired - Fee Related DE10345471B4 (de) 2003-09-30 2003-09-30 Justiermarke zur Grobjustage und Feinjustage eines Halbleiterwafers in einem Belichtungsgerät

Country Status (2)

Country Link
US (1) US7245351B2 (de)
DE (1) DE10345471B4 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009099873A (ja) * 2007-10-18 2009-05-07 Canon Inc 露光装置およびデバイス製造方法
JP2013145870A (ja) * 2011-12-13 2013-07-25 Canon Inc デバイス製造方法および基板
US9136223B2 (en) * 2013-07-26 2015-09-15 Globalfoundries Inc. Forming alignment mark and resulting mark
US10199330B2 (en) * 2013-12-23 2019-02-05 Infineon Technologies Ag Alignment mark arrangement, semiconductor workpiece, and method for aligning a wafer
US10572991B2 (en) * 2017-11-07 2020-02-25 Kla-Tencor Corporation System and method for aligning semiconductor device reference images and test images
US11239086B2 (en) 2018-05-14 2022-02-01 Applied Materials, Inc. Back end memory integration process
CN109411449B (zh) * 2018-11-21 2020-04-10 武汉新芯集成电路制造有限公司 晶圆组件及晶圆对准方法
US11307502B2 (en) * 2020-02-28 2022-04-19 Semiconductor Manufacturing International (Shanghai) Corporation Assistant pattern configuration method, mask and forming method thereof, and related device
CN112882358B (zh) * 2020-12-28 2023-01-31 南通大学 一种加工制作pdms微流控芯片中对准曝光系统的对准标记设计
CN112904682B (zh) * 2021-01-22 2023-08-01 西华大学 一种测量倾角和旋转角的光刻对准标记及对准方法
CN113219797B (zh) * 2021-03-25 2023-11-17 北海惠科半导体科技有限公司 晶圆半导体产品及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09162102A (ja) * 1995-12-07 1997-06-20 Mitsubishi Electric Corp アライメントマーク検出方法
US20020039828A1 (en) * 2000-08-14 2002-04-04 Leica Microsystems Lithography Gmbh Method for exposing a layout comprising multiple layers on a wafer
US20030053058A1 (en) * 2001-09-17 2003-03-20 Canon Kabushiki Kaisha Alignment mark, alignment apparatus and method, exposure apparatus, and device manufacturing method
US20030054574A1 (en) * 2001-09-17 2003-03-20 Canon Kabushiki Kaisha Position detection apparatus, alignment apparatus and methods therefor, and exposure apparatus and device manufacturing method

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2988393B2 (ja) * 1996-08-29 1999-12-13 日本電気株式会社 露光方法
EP0841594A3 (de) * 1996-11-07 1999-08-25 Nikon Corporation Marke für Positionsdetektion, Verfahren und Vorrichtung zur Detektion einer Marke, und Belichtungssystem
US6778275B2 (en) * 2002-02-20 2004-08-17 Micron Technology, Inc. Aberration mark and method for estimating overlay error and optical aberrations

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09162102A (ja) * 1995-12-07 1997-06-20 Mitsubishi Electric Corp アライメントマーク検出方法
US20020039828A1 (en) * 2000-08-14 2002-04-04 Leica Microsystems Lithography Gmbh Method for exposing a layout comprising multiple layers on a wafer
US20030053058A1 (en) * 2001-09-17 2003-03-20 Canon Kabushiki Kaisha Alignment mark, alignment apparatus and method, exposure apparatus, and device manufacturing method
US20030054574A1 (en) * 2001-09-17 2003-03-20 Canon Kabushiki Kaisha Position detection apparatus, alignment apparatus and methods therefor, and exposure apparatus and device manufacturing method

Also Published As

Publication number Publication date
DE10345471B4 (de) 2006-03-30
US20050068508A1 (en) 2005-03-31
US7245351B2 (en) 2007-07-17

Similar Documents

Publication Publication Date Title
DE10345471A1 (de) Justiermarke zur Grobjustage und Feinjustage eines Halbleiterwafers in einem Belichtungsgerät
DE60127036T2 (de) Linienbreitenausgleich unter Verwendung räumlicher Variationen der Teilkohärenz
DE112015001699B4 (de) Verfahren zum Bewerten des Verzugs eines Wafers und Verfahren zum Auswählen eines Wafers
DE3114682C2 (de)
DE69835050T2 (de) Vorrichtung zur Einstellung eines Beleuchtungsfeldes
DE69829607T2 (de) Lithographisches System mit Absaugesystem zur Debris-Entsorgung
TW550441B (en) Method for rescuing Levenson phase shift mask from abnormal difference in transmittance and phase difference between phase shifter and non-phase shifter
DE2256736B2 (de) Meßanordnung zur automatischen Prüfung der Oberflächenbeschaffenheit und Ebenheit einer Werkstückoberfläche
DE2802416A1 (de) Optische vorrichtung
DE102007046850A1 (de) Struktur und Verfahren zum Bestimmen einer Überlagerungsgenauigkeit
WO1999015882B1 (de) Verfahren zum erkennen von diffus streuenden materialien, verunreinigungen und sonstigen fehlern bei transparenten gegenständen
DE102005004845A1 (de) Wafer-Unterteilungsverfahren
DE69727016T2 (de) Belichtungsapparat
DE3342719A1 (de) Belichtungsgeraet und belichtungsverfahren
EP0040704B1 (de) Verfahren zur Moiré-metrischen Prüfung
DE10237325B4 (de) Gerät zur Belichtung eines Objektes mit Licht
DE60218002T2 (de) Photolithographie mit mehrstufigem Substrat
DE102005061460B4 (de) Vorrichtung zum Befestigen von Druck-oder Lackplatten
WO2008152151A2 (de) Strukturierte schichtabscheidung auf prozessierten wafern der mikrosystemtechnik
DE10318105B4 (de) Verfahren zur Herstellung von Mikrostrukturen
EP1221072B1 (de) Kontaktlochherstellung mit hilfe sich kreuzender phasensprungkanten einer einzigen phasenmaske
DE102014219649A1 (de) Anordnung einer Energiesensor-Einrichtung
DE102013100535A1 (de) Vorrichtung und Verfahren zum Ausrichten eines Substrates und einer Maske
EP1374257A1 (de) Verfahren zum herstellen von dünnschicht-chipwiderständen
DE10329644B4 (de) Anordnung zum Zu-oder Abführen von Wärme zu/von einem Halbleitersubstrat zur Vorbereitung oder Nachbearbeitung eines lithographischen Projektionsschrittes, dessen Verfahren sowie die Verwendung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee