CN101192596A - 具有对准标记的半导体器件以及显示设备 - Google Patents

具有对准标记的半导体器件以及显示设备 Download PDF

Info

Publication number
CN101192596A
CN101192596A CNA2007101961449A CN200710196144A CN101192596A CN 101192596 A CN101192596 A CN 101192596A CN A2007101961449 A CNA2007101961449 A CN A2007101961449A CN 200710196144 A CN200710196144 A CN 200710196144A CN 101192596 A CN101192596 A CN 101192596A
Authority
CN
China
Prior art keywords
metal line
semiconductor device
alignment mark
pattern
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101961449A
Other languages
English (en)
Other versions
CN101192596B (zh
Inventor
堀井秀明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN101192596A publication Critical patent/CN101192596A/zh
Application granted granted Critical
Publication of CN101192596B publication Critical patent/CN101192596B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/708—Mark formation
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7088—Alignment mark detection, e.g. TTR, TTL, off-axis detection, array detector, video detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Multimedia (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Liquid Crystal (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

一种半导体器件(10)，其包括半导体衬底(16)和对准标记(1)。对准标记(1)提供于半导体衬底(16)上并且可光学检测。对准标记(1)包括亮区(101)和暗区(102)。亮区(101)输出从半导体衬底(16)表面反射的光。暗区(102)包括金属布线(14)，输出从金属布线(14)表面反射的光，并且其亮度低于亮区的亮度。

Description

具有对准标记的半导体器件以及显示设备
技术领域
本发明涉及一种半导体器件以及一种显示装置，特别涉及一种采用玻璃上芯片(COG)方法以连接到显示设备中的透明衬底的半导体器件的对准标记。
背景技术
在采用COG方法的显示设备中，提供于透明衬底上的电极端子与用于该显示设备的驱动器IC(集成电路)连接。以下，驱动器IC称作IC芯片。注意，COG是指其中IC芯片和透明衬底直接相互连接而不插入FPC(柔性印刷电路)等的技术。以下，术语“COG”将用作专业术语；然而，其上将贴装IC芯片的透明衬底不限于玻璃，而是可以是塑料等。透明衬底提供有用于驱动显示设备的电极，并且电极端子用于从IC芯片向电极提供信号。IC芯片的焊盘通过凸起连接到电极端子，且将用于驱动显示设备的信号输出到电极。在COG方法中，重要的是，当IC芯片和电极端子连接时，精确地对准并连接焊盘和各自相应的电极端子。特别地，近些年，电路小型化明显发展，且在焊盘之间的间隔变得更窄了。由于这个原因，焊盘和相应电极端子之间仅仅稍微不对准都会导致焊盘之间的短路和至不希望电极端子的误连接。
在这种COG方法中，当透明衬底上的电极端子连接到IC芯片上的焊盘时，从透明衬底一侧通过光电检测器检测提供于IC芯片上的对准标记和提供于透明衬底上的对准标记。之后，IC芯片和透明衬底被对准以使两者的位置相一致。需要光电检测器以通过透明衬底精确检测IC芯片上的对准标记，从而需要容易识别对准标记。
在日本特开JP-P 2000-182914 A中公开了一种提供于半导体器件上的对准标记的技术。该技术中，布线层(铝层)用于形成对准标记的亮部和暗部。图1A和1B是示出JP-P 2000-182914 A中公开的对准标记200结构的示意图。图1A是对准标记200的平面图，和图1B是其沿着图1A中所示的线E-E’的截面图。参考图1B，对准标记200形成于层间绝缘层140的上方，该层间绝缘层例如是硅衬底150上的SiO2层等。在层间绝缘层140上，形成具有带状图案和实心图案(solid pattern)的层间绝缘膜130。在层间绝缘膜130上，形成铝层120，以在铝层120表面上形成精细带状图案和实心图案(见图1A)。注意，由于形成为带状图案的铝层120的一部分散射入射光，因此其变成暗部202，而形成为实心图案的铝层120的另一部分成为亮部201，其有效反射入射方向上的入射光。此外，在铝层120上，提供用于保护铝的保护层110。
由此，根据该现有技术中公开的技术，亮部201和暗部202通过给出不同几何形状(布局图案)的铝层120形成，以从此提供容易识别的对准标记200。而且，通过利用铝层120、即布线层形成对准标记，以使对准标记能与在电路区域中形成布线层同时形成，且因此能省略用于形成对准标记的多余步骤。
与上述相似，在日本特开JP-P-Heisei 7-221166 A中公开了一种利用布线层(铝)的对准标记的技术。该对准标记是用于在晶片切片或者光刻处理中对准的标记。该对准标记实质上由用铝制成的高反射率图案(亮部)和用露出的SiO2制成的其它低反射率图案(暗部)形成。
现在已经发现以下事实。在JP-P 2000-182914 A和JP-P-Heisei7-221166 A中公开的任一种对准标记中，具有高反射率的铝表面用于亮部。然而，随着近些年IC芯片的小型化，抗反射膜诸如氮化钛膜形成于布线层中的铝布线上。为此，不希望由铝表面导致的高反射率。在制造半导体器件的工艺中，当在制备金属布线之后进行PR(光致抗蚀剂)曝光时，在金属布线的表面上形成抗反射膜，以防止PR分辨率由于自金属布线表面的反射光而降低。明显的是，抗反射膜表面的反射率小于金属布线表面的。替换地，根据所使用的工艺，层压在金属布线表面上的阻挡金属可以用作抗反射膜。
即使移除抗反射膜以由此确保铝表面的反射率，通过PVD(物理气相沉积)等形成的铝也具有如图1A和1B中所示的晶粒200a。由于光通过由晶粒200a导致的不规则铝表面散射，因此，与理想化平坦铝表面相比，不规则铝表面的反射率显著降低。即，自周围暗部的反射率差别变小，且因此对比度降低。为此，在所公开的技术中，很难以裸眼或光电检测器检测对准标记，且因此很难实施高度精确的对准。特别地，在基于COG方法将IC芯片贴装到显示面板上的情况下，其中通过透明衬底检测对准标记，则重要的是增加对准标记亮度和暗度之间的对比度。
发明内容
本发明设法解决上述问题中的一个或多个，或者至少部分改善这些问题。在一个实施例中，半导体器件包括：半导体衬底；以及对准标记，其被构成为提供于半导体衬底上并可光学检测，其中对准标记包括：构成为输出从半导体衬底表面反射的光的亮区；以及构成为包括金属布线的暗区，该暗区输出从金属布线表面反射的光，并且该暗区的亮度低于亮区的亮度。
在本发明中，亮区输出从半导体衬底表面反射的光，同时暗区输出从金属布线表面反射的光。由于半导体衬底表面平坦度高于金属布线的表面平坦度，因此，由半导体衬底表面散射的光量小于由金属布线表面散射的光量。因此，半导体衬底的亮度高于金属布线的亮度。因此，能提高亮区对于暗区的对比度，并因此能精确检测对准标记的位置和形状。
附图说明
根据一定优选实施例结合附图，本发明的上述和其它目的、优点和特征将更加明显，附图中：
图1A是示出根据JP-P 2000-182914 A的对准标记结构的示意性平面图；
图1B是沿着图1A中示出的线E-E’的示意性平面图；
图2是根据本发明贴装有IC芯片的液晶面板结构的截面图；
图3是示出根据本发明、从光电检测器一侧观察的IC芯片结构的平面图；
图4A是示出在根据本发明第一实施例中、从光电检测器一侧观察的对准标记结构的平面图；
图4B是沿着图4A中示出的线A-A’的截面图；
图5A是在根据本发明第一实施例中、从光电检测器一侧观察的对准标记另一实例结构的平面图；
图5B是沿着图5A中示出的线B-B’的截面图；
图6A是示出在根据本发明第二实施例中、从光电检测器一侧观察的对准标记结构的平面图；
图6B是沿着图6A中示出的线C-C’的截面图；
图7A是在根据本发明第二实施例中、从光电检测器一侧观察的对准标记的另一实例结构的平面图；
图7B是沿着图7A中示出的线D-D’的截面图。
具体实施方式
在此将参考示意性实施例描述本发明。本领域技术人员将意识到可使用本发明的教导完成很多替换实施例，并且本发明不限于为说明性目的示出的实施例。
以下将参考附图描述根据本发明的半导体器件和显示装置的实施例。在此，IC芯片10和液晶面板100将分别被描述为半导体器件和显示装置。该实施例中，作为实例描述通过COG方法与IC芯片连接的液晶面板100。
1.液晶面板的结构
根据本发明的液晶面板100的结构参考图2进行描述。图2是示出贴装有IC芯片10的液晶面板100结构的截面图。液晶面板100包括：具有液晶驱动IC的IC芯片10；透明衬底40和60；极化板30和70；液晶50；以及密封材料80。液晶50夹在相互面对的透明衬底40和60之间，并且通过密封材料80密封。而且，电极40a和60a分别提供于透明衬底40和60上，以便将液晶50夹在中间，并沿着液晶50形成像素阵列。从液晶驱动IC将数据(显示)信号和扫描信号提供到电极40a和60a，并根据这些信号，确定任一个像素的亮度(辉度)/暗度。而且，在与液晶50相对一侧的透明衬底40和60的表面上，分别提供极化板30和70。
电极40a和60a延伸到具有液晶50的显示部分的外部，并通过电极端子连接到液晶驱动IC。在图2中，仅示出了连接到电极40a的电极端子40b和IC芯片10，而省略了连接到电极60a的电极端子和液晶驱动IC(未示出)。以下，将描述连接到电极端子40b的IC芯片10；然而，应当意识到，相似地描述出了所省略的液晶驱动IC。
通过凸起20将IC芯片10贴装到透明衬底40上。此时，必须精确地将C芯片10上的焊盘3对准并键合到透明衬底40各自相应的电极端子40b上。在使用COG方法对准IC芯片10和液晶面板100中的透明衬底40的方法中，从Y方向上通过光电检测器90检测提供于IC芯片10上的对准标记，且之后将透明衬底40或者IC芯片10的位置调整为使得IC芯片10上的对准标记与透明衬底40上的对准标记相对准或者使得其间的相对位置处于希望条件下。注意，形成于透明衬底40上的对准标记(未示出)通常都提供于IC芯片10一侧上的表面上，从而容易聚焦光电检测器90。
提供于IC芯片10键合面侧上的对准标记结构1(以下称作对准标记1)形成于IC芯片10的硅衬底16上，以便通过透明衬底40可见。在此，对准标记1形成于与形成焊盘3的面相同的面上。图3是示出IC芯片10的键合面(从光电检测器90观察的IC芯片表面)结构的平面图。参考图3，在IC芯片10的键合面上形成至少一个对准标记1、具有IC电路图案的电路区域2以及多个焊盘3。光电检测器90通过检测对准标记1的亮部(在此是十字形亮区101)和暗部(在此是具有十字形中空区的方形暗区102)识别对准标记1的位置和形状。即，对准标记1是可光学和目测检测的。
2.在第一实施例中的对准标记1的结构
参考图4A和4B描述第一实施例中对准标记1的结构。图4A是示出从光电检测器90观察(从Y方向上观察)的对准标记1的结构的平面图。而且，图4B是沿着图4A中示出的线A-A’的截面图。
参考图4B，第一实施例中的对准标记1包括层间绝缘层15、布线层4和钝化层11，所有都形成于硅衬底16上。在硅衬底16上，诸如SiO2层的层间绝缘层15、布线层4以及诸如SiO2层+SiN层的钝化层11以该次序顺序地层压。
在电路区2中，电路元件等形成于与层间绝缘层15相同的层上，连接到电路元件的金属布线形成于与布线层4相同的层上。替换地，在多层布线结构的情况下，存在包括布线层4的多个布线层。这种情况下，布线层4可以被提供于多个布线层中的任一个之上或之下。
布线层4包括层间绝缘膜12、金属布线14和抗反射膜13。层间绝缘膜12形成于层间绝缘层15和抗反射膜13上，并填充金属布线14之间的间隙。金属布线14形成在层间绝缘层15上。在每一金属布线14上，层压抗反射膜13。特别地，布线层4包括暗区102和亮区101。由于存在金属布线14，暗区102可被目测和光学识别为暗部。由于金属布线14不形成于该区域中，所以亮区101可被目测和光学识别为亮部。
在金属布线14上，层压抗反射膜13如氮化钛(TiN)膜。自光电检测器90的入射光(Y方向)通过金属布线14的表面经由抗反射膜13反射向透明衬底40。抗反射膜13通过其抗反射功能通常都显示出桔褐色。而且，入射光通过在金属布线14表面处暴露出的晶粒而散射。因此光电检测器90将包括金属布线14的区域检测作为暗区102。
参考图4A，暗区102优选形成于其中从Y方向上观察没有形成金属布线14的亮区101周围。而且，形成暗区102的金属布线14形成为实心图案。然而，为了使得暗区102更暗，金属布线14优选形成为精细图案，其中以预定间隔设置精细形状，以便散射入射光。作为实例，图4A和4B示出了以带状图案形成的金属布线14。通过金属布线14形成的精细图案不限于带状图案，而是可以为任一种图案如点状图案、栅格图案或者螺旋图案，只要其能形成暗区102即可。图5A是示出从光电检测器90观察(从Y方向观察)的对准标记1的另一实例结构的平面图。而且，图5B是沿着图5A中示出的线B-B’的截面图。该实例中，金属布线14形成为点状图案。由于除了金属布线14的形状不同，该结构与图4A和4B中示出的相同，因此省略了其进一步说明。
在使用上述图案的情况下，形成精细图案的金属布线14之间的间隔(在暗区102中金属布线14之间的间隔)被设置成适当距离，以通过光电检测器90被检测为暗区。如果间隔过于大，则暗区102的亮度(辉度)变高，且因此降低了与亮区101的对比度。因此，优选形成不具有大间隔的金属布线14。而且，金属布线14是铝或铜布线。而且，作为抗反射膜13，可以采用由另一种材料形成的抗反射膜。此外，优选在相同工艺中形成金属布线14和抗反射膜13，且其由与电路区2中的层中的金属布线相同的材料构成，其中该电路区2中的层是与布线层4相同的层。由于不必引入用于在半导体器件制造工艺中形成对准标记1的附加步骤和材料，因此这防止了制造成本的增加。
在其中金属布线14不形成于布线层4中的区域中，自光电检测器90(Y方向)的入射光通过硅衬底16的表面反射。光电检测器90检测从硅衬底16经由亮区101反射的光，该亮区101具有高于暗区102的亮度。在现有的技术中，亮区的反射率由于铝布线表面处的晶粒而降低。然而，硅衬底16的表面平坦度非常高，以使得所散射光量非常小，并由此Y方向(光电检测器90的方向)的反射率高。所以，与现有的技术相比，使用硅衬底16改善了亮区101的亮度。即，在根据本发明的对准标记1中，亮区101的亮度的改善提高了对于暗区102的对比度，并因此能精确检测对准标记的形状和位置。
该实施例中，亮区101的形状目测可见(可检测)为十字形图案。然而，其不限于十字形状，而是可以为任一种形状(可对准形状)，其与透明衬底40上的对准标记的形状对应，这是对准的目的。
3.在第二实施例中对准标记1的结构
参考图6A至6B描述第二实施例中对准标记1的结构。图6A是示出从光电检测器90观察(从Y方向上观察)的对准标记1的结构的平面图。而且，图6B是沿着图6A中示出的线C-C’的截面图。
在第一实施例的对准标记1中，提供于一个布线层中的金属布线形成暗区。然而，对准标记1的暗区通过多个布线层形成。在第二实施例中，对准标记1的暗区通过提供在多个布线层(在此为两(2)层)中每一层中的金属布线形成。在第二实施例中的对准标记1具有进一步包括在第一实施例布线层4之上或之下形成的布线层5的结构。该实例中，对准标记1进一步包括在布线层4上形成的一层布线层5。在电路区2中，连接到电路区2中的电路元件等的金属布线也形成于与布线层5相同的层中。
参考图6A和6B描述其中布线层5提供于布线层4上的对准标记1的结构。布线层5包括层间绝缘膜17、金属布线19和抗反射膜18。这种情况下，层间绝缘膜17形成在层间绝缘层12和抗反射膜18上，并填充金属布线19之间的间隙。金属布线19形成于层间绝缘层12上。在每一金属布线19上，都层压抗反射膜18。作为在层间绝缘膜17上的层，形成与第一实施例中相同的钝化层11。
如第一实施例中所述，布线层4和5包括暗区102和亮区101。由于存在金属布线14和19，因此暗区102可被目测和光学识别为暗部。由于在该区域中不形成于金属布线14和19，因此亮区101可被目测和光学识别为亮部。
参考图6A，形成金属布线19以便从Y方向观察时与金属布线14交叉。而且，在变为上述亮区101的硅衬底16上方的区域中不形成金属布线19和抗反射膜18。因此，光电检测器90检测形成有金属布线14和19的作为暗区102的区域，和未形成有金属布线14或19的作为亮区101的区域。此外，金属布线19和抗反射膜18的材料和层压次序与金属布线14和抗反射膜13的情况相同。即，自金属布线19表面的反射光经由抗反射膜18而被光电检测器90检测。然而，金属布线19表面处于由于存在晶粒而容易散射所述入射光的状态。
在图6A和6B中示出的结构中，在其中形成金属布线14的区域上的层中形成金属布线19和抗反射膜18。金属布线19形成为实心图案。然而，与金属布线14相似，其优选形成为其中以预定间隔设置精细形状的精细图案。作为实例，图6A示出了形成为带状图案的金属布线19。此时，形成精细图案的金属布线19之间的间隔设置为适当距离，以被检测为暗部。在此，金属布线14形成为与图4A中所示图案相同的带状图案，且金属布线19(例如多晶硅栅极)形成为带状图案，以具有与金属布线14的纵向方向相垂直的方向上的纵向方向。而且，形成为金属布线19(例如多晶硅栅极)和抗发射膜(例如栅极氧化物膜)的精细图案不限于带状图案；而是可以为任一种图案如点状图案、栅格图案或者螺旋图案，只要其能形成暗区102即可。
在本实施例中，其中没有形成金属布线14或19的区域成为亮区101。即，在第二实施例中的亮区101通过硅衬底16的表面形成，与第一实施例相似。
在第二实施例中的暗区102采用在多个布线层中形成的金属布线表面，以增强所述入射光的散射，并且与第一实施例相比降低了暗区102的亮度。因此，进一步增加了与亮区101的对比度，并因此能精确检测对比标记1。而且，与布线层4相似，布线层5优选在相同工艺中形成，并由与连接到在电路区2中形成的电路元件的布线层相同的材料构成。由于其不必引入用于在半导体器件制造工艺中形成对准标记1的其它步骤和材料，因此避免了制造成本的增加。
参考图7A和7B描述其中在布线层4下方的层中提供金属布线19的对准标记1的另一实例结构。图7A是示出从光电检测器90观察(从Y方向观察)的对准标记1另一实例结构的平面图。而且，图7B是沿着图7A中示出的线D-D’的截面图。参考图7B，具有金属布线19和抗反射膜18的布线层5形成于布线层4下方。由于除了布线层4和5之间的位置关系不同，该结构与图6A和6B中所示的相同，因此省略了进一步说明。
在此，布线层5形成于层间绝缘层15上。然而，其间的垂直次序可以是任一种次序。而且，其可以是多个层间绝缘层15。
即使在其中布线层5(金属布线19)提供于布线层4下方的结构中，暗区102也通过金属布线14和19的表面形成，且形成具有高对比度的对准标记1，与图6A和6B中示出的上述情况相似。
如上所述，根据本发明，对准标记1由基于硅衬底16表面的亮区101和基于在亮区101外围区域中形成的金属布线14的暗区102形成。因此，亮区101的亮度能被提高，且因此对准标记的位置和形状能被精确检测。因此，根据本发明，通过使用对准标记1能精确对准IC芯片10和透明衬底40。
已经详细描述了本发明的实施例；然而，具体结构不限于上述实施例，而是不超出本发明范围的情况下可以对其进行修改，其都包括在本发明中。在任意上述实施例中，硅衬底表面用作亮区；然而，只要其表面平坦度足够高，就可使用具有另一组成(例如氮化镓衬底)的任意衬底。
在根据本发明的半导体器件和显示装置中，可精确检测对准标记。而且，可实现高度精确对准。而且，可形成对准标记而不须增加半导体器件制造步骤的数目。
很明显，本发明不限于上述实施例，而是可以做出修改可变化，而不脱离本发明的范围和精神。

Claims (13)

1.一种半导体器件，包括：
半导体衬底；以及
对准标记，其构成为提供于所述半导体衬底上并可光学检测，
其中所述对准标记包括：
亮区，其构成为输出从所述半导体衬底表面反射的光，以及
暗区，其构成为包括金属布线，输出从所述金属布线表面反射的光，并且其亮度低于所述亮区的亮度。
2.根据权利要求1所述的半导体器件，其中所述暗区包括：
抗反射膜，其构成为分别形成在所述金属布线的所述表面上，
其中从所述金属布线的所述表面反射的所述光通过所述抗反射膜输出。
3.根据权利要求1所述的半导体器件，其中以精细图案来所述金属布线，在所述精细图案中以预定间隔设置了精细形状。
4.根据权利要求3所述的半导体器件，其中所述精细图案是带状图案、点状图案、栅格图案和螺旋图案中的一种。
5.根据权利要求1所述的半导体器件，还包括：
电路区，其构成为形成在所述半导体衬底上，并包括电路元件，
其中所述金属布线是在与布线层相同的层中形成的，其中，该布线层中形成连接到所述电路元件的电路金属布线。
6.根据权利要求5所述的半导体器件，其中所述金属布线由与所述电路金属布线相同的材料构成。
7.根据权利要求1所述的半导体器件，其中所述金属布线包括多晶硅栅极，以及
所述暗区包括其中输出了从所述多晶硅栅极的所述表面反射的光的区域。
8.根据权利要求1所述的半导体器件，其中所述暗区包括：
第一布线层，其构成为包括所述金属布线，以及
第二布线层，其构成为形成在所述第一布线层之上或之下，并包括第二金属布线，
其中所述暗区输出从所述金属布线的所述表面反射的所述光和从所述第二金属布线的表面反射的光。
9.根据权利要求8所述的半导体器件，其中所述暗区包括：
第二抗反射膜，其构成为分别形成在所述第二金属布线的所述表面上，
其中，通过所述第二抗反射膜输出从所述第二金属布线的所述表面反射的所述光。
10.根据权利要求8所述的半导体器件，其中以精细图案来形成所述第二金属布线，在所述精细图案中以预定间隔设置精细形状。
11.根据权利要求10所述的半导体器件，其中所述精细图案是带状图案、点状图案、栅格图案和螺旋图案中的一种。
12.根据权利要求8所述的半导体器件，还包括：
电路区，其构成为形成在所述半导体衬底上，并包括电路元件，
其中所述第二金属布线形成在与布线层相同的层中，其中，该布线层中形成连接到所述电路元件的电路金属布线。
13.一种显示装置，包括
根据权利要求1至12中的任一项所述的半导体器件，和透明衬底，其构成为安装所述半导体器件。
CN2007101961449A 2006-11-28 2007-11-28 具有对准标记的半导体器件以及显示设备 Expired - Fee Related CN101192596B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006319568 2006-11-28
JP2006319568A JP5425363B2 (ja) 2006-11-28 2006-11-28 半導体装置、及び表示装置
JP2006-319568 2006-11-28

Publications (2)

Publication Number Publication Date
CN101192596A true CN101192596A (zh) 2008-06-04
CN101192596B CN101192596B (zh) 2012-06-13

Family

ID=39462730

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101961449A Expired - Fee Related CN101192596B (zh) 2006-11-28 2007-11-28 具有对准标记的半导体器件以及显示设备

Country Status (5)

Country Link
US (1) US7825529B2 (zh)
JP (1) JP5425363B2 (zh)
KR (1) KR100928856B1 (zh)
CN (1) CN101192596B (zh)
TW (1) TWI369772B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102693961A (zh) * 2011-03-23 2012-09-26 瑞鼎科技股份有限公司 半导体装置
CN102800657A (zh) * 2012-05-28 2012-11-28 友达光电股份有限公司 对位结构
CN108878401A (zh) * 2018-07-05 2018-11-23 长江存储科技有限责任公司 光学对准标记、光学定位方法以及半导体器件
CN110299345A (zh) * 2018-03-22 2019-10-01 联华电子股份有限公司 测量标记与监测半导体制作工艺的方法
CN112447698A (zh) * 2019-08-30 2021-03-05 爱思开海力士有限公司 具有芯片到芯片接合结构的半导体存储器装置
CN114713993A (zh) * 2022-04-28 2022-07-08 江苏卡蒂罗网络科技有限公司 一种可调式cnc雕刻光影工艺

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4378387B2 (ja) * 2007-02-27 2009-12-02 Ｏｋｉセミコンダクタ株式会社 半導体パッケージ及びその製造方法
JP5259211B2 (ja) 2008-02-14 2013-08-07 ルネサスエレクトロニクス株式会社 半導体装置
US8183701B2 (en) * 2009-07-29 2012-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. Structure of stacking scatterometry based overlay marks for marks footprint reduction
US9000525B2 (en) 2010-05-19 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for alignment marks
TWI433290B (zh) * 2011-03-23 2014-04-01 Raydium Semiconductor Corp 半導體裝置
KR20140017086A (ko) 2012-07-30 2014-02-11 삼성디스플레이 주식회사 집적회로 및 이를 포함하는 표시 장치
TWI543328B (zh) * 2012-08-01 2016-07-21 天鈺科技股份有限公司 具有對準標記的半導體器件以及顯示裝置
JP2015079848A (ja) * 2013-10-17 2015-04-23 シナプティクス・ディスプレイ・デバイス株式会社 表示装置駆動用半導体集積回路装置
KR102163358B1 (ko) * 2014-07-21 2020-10-12 엘지디스플레이 주식회사 디스플레이 장치
CN104407742B (zh) * 2014-12-12 2017-03-15 合肥鑫晟光电科技有限公司 触控基板及其制备方法、显示装置
CN113725196A (zh) * 2021-08-31 2021-11-30 长江存储科技有限责任公司 半导体结构及其形成方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5494881A (en) * 1978-01-12 1979-07-26 Nippon Telegr & Teleph Corp <Ntt> Exposure method
JPS5890728A (ja) * 1981-11-25 1983-05-30 Nippon Telegr & Teleph Corp <Ntt> 半導体ウエファ上の位置合せ用マ−クの製法
JPS6218714A (ja) * 1985-07-18 1987-01-27 Nippon Telegr & Teleph Corp <Ntt> アライメントマ−クの形成方法
JP2855868B2 (ja) * 1990-03-12 1999-02-10 富士通株式会社 レーザトリミング用位置合わせマーク、半導体装置及び半導体装置の製造方法
JP2650182B2 (ja) 1995-01-17 1997-09-03 ソニー株式会社 位置合せマーク並びに該マークを有する電子装置及びその製造方法
US5858854A (en) * 1996-10-16 1999-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming high contrast alignment marks
WO1999027567A1 (fr) * 1997-11-20 1999-06-03 Nikon Corporation Procede de detection de marque et capteur de position de marque
JP2000182914A (ja) * 1998-12-10 2000-06-30 Toshiba Corp アライメントマーク
JP3566133B2 (ja) * 1999-05-11 2004-09-15 セイコーインスツルメンツ株式会社 半導体装置の製造方法
JP3362717B2 (ja) 1999-11-24 2003-01-07 日本電気株式会社 半導体装置およびその製造方法
JP4504515B2 (ja) * 2000-06-13 2010-07-14 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP2003142893A (ja) * 2001-11-07 2003-05-16 Seiko Epson Corp 電気光学パネルの製造方法及び製造装置、並びに、電気光学パネル、電気光学装置、及び電子機器
JP3492350B2 (ja) * 2002-04-12 2004-02-03 新藤電子工業株式会社 回路基板および回路基板の製造方法
TWI251722B (en) * 2002-09-20 2006-03-21 Asml Netherlands Bv Device inspection
US7271907B2 (en) * 2004-12-23 2007-09-18 Asml Netherlands B.V. Lithographic apparatus with two-dimensional alignment measurement arrangement and two-dimensional alignment measurement method

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102693961A (zh) * 2011-03-23 2012-09-26 瑞鼎科技股份有限公司 半导体装置
CN102800657A (zh) * 2012-05-28 2012-11-28 友达光电股份有限公司 对位结构
CN110299345A (zh) * 2018-03-22 2019-10-01 联华电子股份有限公司 测量标记与监测半导体制作工艺的方法
CN108878401A (zh) * 2018-07-05 2018-11-23 长江存储科技有限责任公司 光学对准标记、光学定位方法以及半导体器件
CN112447698A (zh) * 2019-08-30 2021-03-05 爱思开海力士有限公司 具有芯片到芯片接合结构的半导体存储器装置
CN112447698B (zh) * 2019-08-30 2024-03-26 爱思开海力士有限公司 具有芯片到芯片接合结构的半导体存储器装置
CN114713993A (zh) * 2022-04-28 2022-07-08 江苏卡蒂罗网络科技有限公司 一种可调式cnc雕刻光影工艺
CN114713993B (zh) * 2022-04-28 2023-05-30 江苏卡蒂罗网络科技有限公司 一种可调式cnc雕刻光影工艺

Also Published As

Publication number Publication date
CN101192596B (zh) 2012-06-13
TWI369772B (en) 2012-08-01
JP5425363B2 (ja) 2014-02-26
KR100928856B1 (ko) 2009-11-30
US7825529B2 (en) 2010-11-02
KR20080048395A (ko) 2008-06-02
JP2008135495A (ja) 2008-06-12
US20080121915A1 (en) 2008-05-29
TW200834866A (en) 2008-08-16

Similar Documents

Publication Publication Date Title
CN101192596B (zh) 具有对准标记的半导体器件以及显示设备
US8690397B2 (en) Optical package element, display device, and electronic apparatus
US20220130302A1 (en) Display device and inspecting method thereof
US10168813B2 (en) Flexible touch panel and organic light emitting display device using the same
US8736039B2 (en) Stacked structures and methods of forming stacked structures
US11825725B2 (en) Display panel including vernier mark for aligning conductive adhesive member, electronic apparatus including the same, and method of manufacturing the electronic apparatus
US9299662B2 (en) Semiconductor device and display device having alignment mark
CN1983612A (zh) 半导体装置及其制造方法
US8067950B2 (en) Semiconductor device including chip
US8183700B2 (en) Semiconductor device having alignment mark and its manufacturing method
KR20190044016A (ko) 표시 장치 및 표시 장치 제조 방법
CN110730981B (zh) 显示装置
TWI433290B (zh) 半導體裝置
JP2010056521A (ja) 半導体装置
CN111430331B (zh) 显示面板及其制备方法
WO2024065738A1 (zh) 发光基板及其制作方法、显示装置
WO2024065101A1 (zh) 驱动背板、发光基板、背光模组及显示装置
CN219288076U (zh) 显示装置
CN1262004C (zh) 适用于接合垫与检测垫的金属垫结构
KR20170050731A (ko) 플렉서블 표시장치와 그의 제조 방법
EP4287255A1 (en) Display device, method of manufacturing the same, and tiled display device including the same
KR20170079156A (ko) 유기발광 표시장치
KR20220022931A (ko) 표시 패널과 그의 제조 방법
KR20240013987A (ko) 표시장치 및 구동회로칩의 얼라인 검사 방법
CN117651457A (zh) 显示装置和制作显示装置的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP02 Change in the address of a patent holder

Address after: Tokyo, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: Renesas Electronics Corporation

CP02 Change in the address of a patent holder
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120613

Termination date: 20191128

CF01 Termination of patent right due to non-payment of annual fee