JPS6218714A - アライメントマ−クの形成方法 - Google Patents

アライメントマ−クの形成方法

Info

Publication number
JPS6218714A
JPS6218714A JP60158781A JP15878185A JPS6218714A JP S6218714 A JPS6218714 A JP S6218714A JP 60158781 A JP60158781 A JP 60158781A JP 15878185 A JP15878185 A JP 15878185A JP S6218714 A JPS6218714 A JP S6218714A
Authority
JP
Japan
Prior art keywords
alignment mark
resist
dry etching
alignment
mark
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60158781A
Other languages
English (en)
Inventor
Kimikichi Deguchi
出口 公吉
Kazuhiko Komatsu
一彦 小松
Masatoshi Oda
政利 小田
Kazuo Hirata
一雄 平田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP60158781A priority Critical patent/JPS6218714A/ja
Publication of JPS6218714A publication Critical patent/JPS6218714A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • ing And Chemical Polishing (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、半導体集積回路の製造工程において、被露光
基板に設けるアライメントマークの形成方法に関するも
のである。
〔発明の技術的背景とその問題点〕
近年の半導体集積回路の高集積度化に伴い、回路バタン
の寸法は微細化をたどっている。このため、回路パタン
を半=4体基板に転写する露光装置には、高解像性のみ
ならず高アライメント精度が要求されるようになってき
た。
従来の露光装置における露光用マスクと被露光基板との
アライメントは、両者のアライメントマークに光を照射
して得られる反射光を検出して、両者の相対位置を合わ
せ込む手法によって行っている。
このようなアライメント装置として、例えば特願昭55
−034369号がある。第3図を用いてアライメント
マークの検出原理を説明する。同図(a)においてlは
マスクのアライメントマークで、2−51.2−bは照
明光2に対する高反射部、3は透過部、4は基板10に
設けられたウェハのアライメントマークで、5は高反射
部、6−a、6−bは低反射部である。両者のアライメ
ントマークに照明光7を照射して得られる反射光8−a
、8−b、9をITVカメラ、CCDカメラ等の受光器
で検出すると、同図(b)に示すような電気信号が得ら
れる。11−a、11−bがマスクアライメントマーク
に対応する信号、I2がウェハアライメントマークに対
応する信号である。この電気信号からマスクとウェハの
アライメントマークの相対位置関係を検出して、両者の
関係が決められた値を満たすようにマスクとウェハのア
ライメント装置を制御する。このようなアライメント装
置において、アライメント精度を高くするには、マスク
とウェハのアライメントマークの検出信号のSN比を高
くすることが要求される。即ち、アライメントマークの
光学的コントラストが高いことが要求される。特に、ウ
ェハのアライメントマークの低反射部6−a、6−bか
らの反射光はバックグランド13−a、13−bとなる
ため、極力小さい値に抑えることが重要となる。
そのためには、マーク形状を最適化することが望ましい
このような、コントラストの高いウェハのアライメント
マーク及びその製法については、特開昭58−9072
8号公報に開示されている。
第4図を用いてアライメントマークの製法について説明
する。先ず、同図(a)の半導体基板10の主面上に、
8102 * 513N、等のマスク材層14を形成す
る。次に、同図(b)に示す如くマスク材層14上にフ
ォトレジスト15を塗布し、多数のラインアンドスペー
スレジストパタン16−a、16−bと直線レジストバ
タンz7を、それぞれ第3図の低反射部6−a、6−b
、高反射部5のサイズに等しくなるようフォトリングラ
フィにより形成する。然る後、同図(C)に示す如く、
フォトレジストパタンをマスクにマスク材層14に対す
るエツチング処理によυ、フォトレジストパタンに対応
した、多数のラインアンドスペースマスク材層バタン1
 g −a * 18− b ト直線マスク材層パタン
19をマスク材層14に形成し、次いでフォトレジスト
15を除去する。次に、同図(d)に示す如くマスク材
層14に形成されたバタン18.19をマスクとして半
導体基板10に対する等方的エツチング処理としてのプ
ラズマエツチング処理をなし、円弧状断面を有する多数
の微小窪みの配列からなる領域20−a、20−bを形
成し、然る後、エツチングマスク材層14を半導体基板
10よシ除去し、同図(、)の目的とするアライメント
マークを得る。
本アライメントマーグは、第3図の低反射部6−a、6
−bに対応する部分が多数の微小な円弧状パタン2Z−
a、21−bとなるため照明光に対する反射率が低下す
る。これに対し、第3図の高反射部5に対応する部分は
平滑面22となるのでアライメントマークのコントラス
トが高くなる。
しかし、上述した従来のアライメントマーク形成方法で
は、第4図のマスク材層14を形成した後、特別なライ
ンアンドスペースレジストパタン16−a、16−bを
形成する必要がある等工程が複雑となる問題があった。
さらに、第4図(e)の円弧状パタン21−a、21−
bを得るため、エツチングを最適条件で停止する必要が
あり、最終判定が難しかった。このエツチングがアンダ
ーあるいはオーバーとなるとアライメントマークのコン
トラストが低下するため欠陥となる問題があった。この
ように、エツチング条件にマージンがないため歩留りが
高くない欠点を有していた。
〔発明の目的〕
本発明は、被露光基板に設けるアライメントマークの形
成方法において、アライメントマークの光学的なコント
ラストが高く、形成工程が簡便でかつ高い歩留シを有す
るアライメントマークの形成方法を提供することにある
〔発明の概要〕 本発明の特徴は、従来技術で必要とされたエツチングマ
スク材層及び微小な凹凸群を形成するためのラインアン
ドスペースレジストパタンを形成することなく、−回の
ドライエツチングによりアライメントマークを形成でき
ることにある。従来のマーク形成技術とは、エツチング
マスク材層の形成工程と、これに対するドライエツチン
グ工程及びマスク材層の除去工程が除ける点が異なる。
〔発明の実施例〕
本発明は、光に対して高反射率を有する部分と低反射率
を有する部分とから構成され、とれら画部分により反射
される反射光を検出して、これら画部分が形成された基
板の立置決め制御を行うためのアライメントマークの形
成方法において、高反射率となすべき部分にのみプラズ
マを利用したドライエツチング法に耐食性を有する部材
を設けて、該ドライエツチング法によシエッチングし、
該アライメントマークの該低反射率となすべき部分に微
小な凹凸群を形成するもので、以下図面を参照して詳細
に説明する。
実施例1 第1図は第1の実施例を説明する概略図である。同図(
a)の半導体基板10にシリコン単結晶で面方位(io
o)のウェハを用いて、その表面にドライエツチング法
に耐食性を有するレジスト15を塗布し、アライメント
マークバタンルジストパタン24、レジストのない部分
23−a、23−bを公知の方法にて形成する。
レジストパタン24は第3図のアライメントマークの高
反射部5のサイズに、レジストのない部分23−a +
 23− bは第3図のアライメントマークの低反射部
6−a、6−bのサイズにそれぞれ等しくなるように形
成する。次に、CC1!tF2をガスとして高周波グロ
ー放電を利用したドライエツチングを施せば、@1図(
a)のレジストのない部分Z J−a t 2 J −
bは、第1図(b)の25− a e 25− bに示
す如く微小な四角錐状の突起群で満たされる。このドラ
イエツチング法と形状については、K、ヒラタ著、ドラ
イ・エツチング・チクノロシイ、フォ、1μmVLsr
製作(K、 Hlrata et+ am、 Dry 
Etching ’rech −r+o1ogy fo
r t μm vLsI  Fabrication 
)、 IgEgED−28(11) P1323 (1
981) Ktm示されている。その寸法はおおむね底
辺1μmO1高さ1〜2μmとなる。次に、第1図(b
)のレジスト15を公知の方法で除去すれば第1図(C
)に示す形状となる。レジストパタン下部26は平滑表
面のままであるが、エツチング部の突起群25−a、2
5−bは表面が粗面となるため、照明光に対する反射率
は極めて小さく黒体に近い表面となる。したがって、本
アライメントマークを光学的に検出すると、極めて高い
コントラストが得られる。
このように、本発明によれば、第4図に示した従来方法
に比べ極めて簡便にかつ極めて高いコントラストを有す
るアライメントマークを形成できる。さらに、従来方法
に比ベエッチングのマージンが大きいため、歩留シの高
いアライメントマークが得られるとともに生産性も大幅
に改善できる。
実施例2 第2図は本発明の他の実施例を説明する概略図である。
同図(a)の基板10にUO膜27が形成されたウェハ
に公知の方法にて、実施例1と同様にレジスト15を塗
布し、アライメントマークパタンのレジストパタン24
およびレジストのない部分23−a、23−bを形成す
る。
次に、CF4と0.の混合ガスを用いて高周波グコー放
電を利用したドライエツチングを施せば、レジストのな
い部分23−a、23−bは同図(b)に示す如く微小
な柱状結晶が林立した凹凸群211−a、2g−bが得
られる。このドライエツチング法と形状については、小
出等、Mo膜の結晶構造とプラズマエツチング特性、第
2回ドライプロセスシンポジウム予稿集P87(198
0)に開示されている。次でレジスト15を公知の方法
にて除去すれば同図(c)となる。
レジストバタン下部29は平滑表面のままであるが、エ
ツチング部の凹凸群2B−a、2B−bは表面が微小な
凹凸面となるため元に対する反射率は極めて小さく黒体
に近い表面となる。
このように、本発明によれば、にf○のような金属膜に
対しても極めて簡便にかつ極めて高いコントラストを有
するアライメントマークを形成できる。
本発明は、以上の実施例に限定されることなく、公知の
ドライエツチング法を適用すれば種々の材料の表面状態
を光学的に反射率の低い微小な凹凸形状になし得るため
、その応用範囲は極めて広い。
〔発明の効果〕
以上説明したように本発明によれば、被露光基板に設け
るアライメントマークの照明光に対するコントラストを
大幅に改善でき、しかも、その形成方法が榎めて簡便で
かつ啄めて高い歩留りが得られる利点を有する。
【図面の簡単な説明】
第1図は本発明の一実施例を示す断面図、第2図は本発
明の他の実施例を示す断面図、第3図はアライメントマ
ークの検出原理を説明する図、笥4図は従来のアライメ
ントマークの形成方法を説明する断面図である。 1・・・マスクのアライメントマーク、2・・・高反射
部、3・・・透過部、4・・・ウェハのアライメントマ
ーク、5・・・高反射部、6・・・低反射部、7・・・
照明光、8・・・マスクマークからの反射光、9・・・
ウェハマークからの反射光、ZO・・・基板、11・・
・マスクマークの検出信号、12・・・ウェハマークの
検出信号、13・・・パックグランド、14・・・マス
ク材層、15・・・レジスト、16・・・ラインアンド
スペースレジストバタン、27・・・直線レジストバタ
ン、18・・・ラインアンドスペースマスク材層バタン
、19・・・直線マスク材層バタン、20・・・円弧状
断面を有する多数の微小窪みの配列からなる領域、21
・・・円弧状バタン、22・・・平滑面、23・・・ア
ライメントマークバタンのレジストのない部分、24・
・・アライメントマークバタンのレジストバタン、25
・・・微小な四角錐状の朶起群、26・・・レジストバ
タン下部、27・・・)Jo膜、28・・・微小な柱状
結晶が林立した凹凸fLzy・・・レジストバタン下部
。 出願人代理人  弁理士 鈴 江 武 彦第1図 第2図 ↑↑仁8−a     ↑↑均一す 走査イ立I 第3図 第4図

Claims (1)

    【特許請求の範囲】
  1.  光に対して高反射率を有する部分と低反射率を有する
    部分から構成され、これら両部分により反射される反射
    光を検出して、これら両部分が形成された基板の位置決
    め制御を行うためのアライメントマークの形成方法にお
    いて、高反射率となすべき部分にのみプラズマを利用し
    たドライエッチング法に耐食性を有する部材を設けて、
    該ドライエッチング法によりエッチングし、該アライメ
    ントマークの該低反射率となすべき部分に微小な凹凸群
    を形成することを特徴とするアライメントマークの形成
    方法。
JP60158781A 1985-07-18 1985-07-18 アライメントマ−クの形成方法 Pending JPS6218714A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60158781A JPS6218714A (ja) 1985-07-18 1985-07-18 アライメントマ−クの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60158781A JPS6218714A (ja) 1985-07-18 1985-07-18 アライメントマ−クの形成方法

Publications (1)

Publication Number Publication Date
JPS6218714A true JPS6218714A (ja) 1987-01-27

Family

ID=15679190

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60158781A Pending JPS6218714A (ja) 1985-07-18 1985-07-18 アライメントマ−クの形成方法

Country Status (1)

Country Link
JP (1) JPS6218714A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04330710A (ja) * 1990-03-12 1992-11-18 Fujitsu Ltd レーザトリミング用位置合わせマーク、半導体装置、及び半導体装置の製造方法
US6822342B2 (en) 2000-08-30 2004-11-23 Micron Technology, Inc. Raised-lines overlay semiconductor targets and method of making the same
KR100480772B1 (ko) * 2000-01-05 2005-04-06 삼성에스디아이 주식회사 나노 스케일의 표면 거칠기를 가지는 마이크로 구조물의형성방법
JP2008135495A (ja) * 2006-11-28 2008-06-12 Nec Electronics Corp 半導体装置、及び表示装置
JP2009295928A (ja) * 2008-06-09 2009-12-17 Tdk Corp 電子部品及びその製造方法
JP2011016271A (ja) * 2009-07-08 2011-01-27 Brother Industries Ltd 液体吐出ヘッド及びその製造方法。

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5890728A (ja) * 1981-11-25 1983-05-30 Nippon Telegr & Teleph Corp <Ntt> 半導体ウエファ上の位置合せ用マ−クの製法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5890728A (ja) * 1981-11-25 1983-05-30 Nippon Telegr & Teleph Corp <Ntt> 半導体ウエファ上の位置合せ用マ−クの製法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04330710A (ja) * 1990-03-12 1992-11-18 Fujitsu Ltd レーザトリミング用位置合わせマーク、半導体装置、及び半導体装置の製造方法
KR100480772B1 (ko) * 2000-01-05 2005-04-06 삼성에스디아이 주식회사 나노 스케일의 표면 거칠기를 가지는 마이크로 구조물의형성방법
US6822342B2 (en) 2000-08-30 2004-11-23 Micron Technology, Inc. Raised-lines overlay semiconductor targets and method of making the same
US6914017B1 (en) 2000-08-30 2005-07-05 Micron Technology, Inc. Residue free overlay target
JP2008135495A (ja) * 2006-11-28 2008-06-12 Nec Electronics Corp 半導体装置、及び表示装置
JP2009295928A (ja) * 2008-06-09 2009-12-17 Tdk Corp 電子部品及びその製造方法
JP2011016271A (ja) * 2009-07-08 2011-01-27 Brother Industries Ltd 液体吐出ヘッド及びその製造方法。

Similar Documents

Publication Publication Date Title
US4824254A (en) Alignment marks on semiconductor wafers and method of manufacturing the marks
TW594446B (en) Photomask, focus monitoring method, exposure dose monitoring method and manufacturing method of semiconductor device
US6063531A (en) Focus monitor structure and method for lithography process
US6852453B2 (en) Fabrication method for semiconductor hole
JP3975321B2 (ja) フォトマスク用シリカガラス系基板及びフォトマスク用シリカガラス系基板の平坦化方法
JPS6218714A (ja) アライメントマ−クの形成方法
US5556725A (en) Method for fabricating a half-tone type phase shift mask
US20040075179A1 (en) Structural design of alignment mark
JPH10254122A (ja) 露光用フォトマスク
KR100335735B1 (ko) 상시프터형위상시프트포토마스크용블랭크및상시프터형위상시프트포토마스크와그제조방법
US6015641A (en) Reduction of optical proximity effect of bit line pattern in DRAM devices
US6861176B2 (en) Hole forming by cross-shape image exposure
JPH09293764A (ja) 半導体素子の工程欠陥検査方法
JP2003248329A (ja) 半導体装置及びその製造方法
JP3409924B2 (ja) フォトマスクおよびその製造方法ならびにそれを用いた半導体集積回路装置の製造方法
JPH0669153A (ja) 微細コンタクト孔の形成方法
JPH063806A (ja) 半導体装置の製造方法と露光用マスク
JPH10335210A (ja) 半導体装置及び半導体装置の製造方法
JPH04285957A (ja) 露光方法及びレチクルの製造方法
JPS62296435A (ja) アライメントマ−クの形状
KR100548514B1 (ko) 마스크 제작 방법
KR20050115004A (ko) 마스크 제조방법
JP2004128306A (ja) 半導体装置の製造方法並びにそれに使用する露光装置、レクチル及び半導体ウエハ
JPH0729799A (ja) レジストパターンの形成方法
KR100212011B1 (ko) 패턴 형성용 마스크 및 이를 이용한 노광방법