JPS62296435A - アライメントマ−クの形状 - Google Patents
アライメントマ−クの形状Info
- Publication number
- JPS62296435A JPS62296435A JP61139500A JP13950086A JPS62296435A JP S62296435 A JPS62296435 A JP S62296435A JP 61139500 A JP61139500 A JP 61139500A JP 13950086 A JP13950086 A JP 13950086A JP S62296435 A JPS62296435 A JP S62296435A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- alignment mark
- substrate
- wafer
- letter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 abstract description 21
- 238000000034 method Methods 0.000 abstract description 10
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 10
- 238000001312 dry etching Methods 0.000 abstract description 7
- 238000005530 etching Methods 0.000 abstract description 7
- 229910052710 silicon Inorganic materials 0.000 abstract description 2
- 239000010703 silicon Substances 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 4
- 229910003910 SiCl4 Inorganic materials 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract 2
- 239000000377 silicon dioxide Substances 0.000 abstract 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract 2
- FDNAPBUWERUEDA-UHFFFAOYSA-N silicon tetrachloride Chemical compound Cl[Si](Cl)(Cl)Cl FDNAPBUWERUEDA-UHFFFAOYSA-N 0.000 abstract 2
- 229910052682 stishovite Inorganic materials 0.000 abstract 2
- 229910052905 tridymite Inorganic materials 0.000 abstract 2
- 239000007789 gas Substances 0.000 abstract 1
- 239000000203 mixture Substances 0.000 abstract 1
- 238000002310 reflectometry Methods 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000001514 detection method Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 206010042135 Stomatitis necrotising Diseases 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 201000008585 noma Diseases 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、発明の詳細な説明
（産業上の利用分野）
本発明は、半導体集積回路等の製造工程に含まれ、ウェ
ハーに精密なパターンを形成する工程、例えば露光工程
において、ウェハーの位置を容易にするために、そのウ
ェハーに付されるアライメントマークの形状に関する。
ハーに精密なパターンを形成する工程、例えば露光工程
において、ウェハーの位置を容易にするために、そのウ
ェハーに付されるアライメントマークの形状に関する。
（従来の技術）
一般に、半導体集積回路のＭＯＳ ＩＣＩＪ造プロセ
スにおけるパターン転写は、縮小投影露光装置で行なわ
れる。そのパターン転写には基板とフォトマスクとの７
ライメントが必要であるが、そのアライメントのために
アライメントマーク（アライメント検出パターン）が基
板に形成される。
スにおけるパターン転写は、縮小投影露光装置で行なわ
れる。そのパターン転写には基板とフォトマスクとの７
ライメントが必要であるが、そのアライメントのために
アライメントマーク（アライメント検出パターン）が基
板に形成される。
アライメントマークは、基板にドライエツチングを施し
て形成される凹部状のパター７である。基板のドライエ
ツチングのための条件として、ＣＦ４ガスに０！を混合
した条件がＪ、 Ｐａｒａｓｚｃｚａｋ他ｉ名によって
ジャーナルφオプ・バキューム・サイエンス参ア／ド０
テクノロジー（Ｊ、Ｖａｃ、 Ｓｃｉ。
て形成される凹部状のパター７である。基板のドライエ
ツチングのための条件として、ＣＦ４ガスに０！を混合
した条件がＪ、 Ｐａｒａｓｚｃｚａｋ他ｉ名によって
ジャーナルφオプ・バキューム・サイエンス参ア／ド０
テクノロジー（Ｊ、Ｖａｃ、 Ｓｃｉ。
Ｔｅｃｋｎｏｅ、 １９（４） Ｎｏマ／Ｄｅｃ、１９
８１ ）に記載されている。
８１ ）に記載されている。
従来のアライメントマークについて第２図に模式的断面
図（ａ）〜（ｄ）と模式的平面図（６）を示して説明す
る。
図（ａ）〜（ｄ）と模式的平面図（６）を示して説明す
る。
基板１０上にポジ型フォトレジス）ｉ１２ｔ−形成した
後に（第２図（ａ） ） 、１／ｌｏ縮小投影露光装置
を用いて前記露光装置で用いるアライメントパター７を
基板１０上に露光し、現像焼しめを行なう（第２図（ｂ
））。次に、フォトレジスト膜１２をマスクとして、ガ
スによるドライエツチング法を用いて基板１０をエツチ
ングしく第２図（Ｃ） ’） 、フォトレジスト膜１２
を除去する（第２図（ｄ））と、アライメントマークと
して必要な凹部状、例えば十字形をしたパターンが得ら
れる（第２図（ｅ））。
後に（第２図（ａ） ） 、１／ｌｏ縮小投影露光装置
を用いて前記露光装置で用いるアライメントパター７を
基板１０上に露光し、現像焼しめを行なう（第２図（ｂ
））。次に、フォトレジスト膜１２をマスクとして、ガ
スによるドライエツチング法を用いて基板１０をエツチ
ングしく第２図（Ｃ） ’） 、フォトレジスト膜１２
を除去する（第２図（ｄ））と、アライメントマークと
して必要な凹部状、例えば十字形をしたパターンが得ら
れる（第２図（ｅ））。
（発明が解決しようとする問題点）
一般に、従来半導体集積回路等の製造工程で用いられて
いる縮小投影露光装置におけるアライメントマークの検
出は、ＴＶ画像処理方式で行なわれている。このＴＶ画
像処理方式は、多波長（ｓｏｏｏλ〜６０００人）の光
を基板のアライメントマークに照射し、その反射光の強
度により、明暗のコントラストを付けて電気的に検出す
るので、検出マークの凹凸部での反射率が同じ場合には
、電気的検出感度が低下しアライメント精度が劣化する
欠点があった。
いる縮小投影露光装置におけるアライメントマークの検
出は、ＴＶ画像処理方式で行なわれている。このＴＶ画
像処理方式は、多波長（ｓｏｏｏλ〜６０００人）の光
を基板のアライメントマークに照射し、その反射光の強
度により、明暗のコントラストを付けて電気的に検出す
るので、検出マークの凹凸部での反射率が同じ場合には
、電気的検出感度が低下しアライメント精度が劣化する
欠点があった。
本発明の目的は、この問題点を解決し、半導体集積回路
等のウニ・・−の位置決めが正確に行なえるアライメン
トマークの形状の提供にある。
等のウニ・・−の位置決めが正確に行なえるアライメン
トマークの形状の提供にある。
（問題点を解決するための手段）
前述の問題点を解決し上記目的を達成するために本発明
が提供する手段は、ウェハーに精密なパターンを形成す
る工程に先立って前記ウェハーの位置決めのために前記
ウェハーの表面に付するアライメントマークの形状であ
って、前記表面で見た断面がＶ字形をなしていることを
特徴とする。
が提供する手段は、ウェハーに精密なパターンを形成す
る工程に先立って前記ウェハーの位置決めのために前記
ウェハーの表面に付するアライメントマークの形状であ
って、前記表面で見た断面がＶ字形をなしていることを
特徴とする。
（作用）
凹凸パターンの凹部がＶ字状を有するアライメントマー
クに上部から垂直に多波長（５０００λ〜６０００人）
の光を照射すると、凸部表面に対してＶ字状をなす表面
では、反射面が入射光に対し角度をなすから、垂直方向
への反射光が少い。そこで、このような形状のアライメ
ントマークでは、凸部表面とＶ字状パターンとのコント
ラストが明確であり、電気的あるいは光学的方法による
パターンの検出が正確に容易に行なえるから、このよう
な形状のアライメントマークを付されたウェハーは位置
決めが正確に迅速に行なえる。
クに上部から垂直に多波長（５０００λ〜６０００人）
の光を照射すると、凸部表面に対してＶ字状をなす表面
では、反射面が入射光に対し角度をなすから、垂直方向
への反射光が少い。そこで、このような形状のアライメ
ントマークでは、凸部表面とＶ字状パターンとのコント
ラストが明確であり、電気的あるいは光学的方法による
パターンの検出が正確に容易に行なえるから、このよう
な形状のアライメントマークを付されたウェハーは位置
決めが正確に迅速に行なえる。
（実施例）
以下に実施例を挙げ、本発明を一層詳しく説明する。
第１図（ａ）〜（ｄ）は本発明の一実施例を形成する主
要工程における半導体ウェハーの断面を順を追って模式
的に示す断面図である。第１図（ｅ）は、同図（ａ）〜
（ｄ）の工程において形成された実施例の平面図である
。
要工程における半導体ウェハーの断面を順を追って模式
的に示す断面図である。第１図（ｅ）は、同図（ａ）〜
（ｄ）の工程において形成された実施例の平面図である
。
第１図（ａ）において、基板２０上にＳ１０．膜２２を
０．１１ｔｍの膜厚で形成し、次にポジ型フォトレジス
ト膜２４を１．５μｍの平均膜厚でスピン塗布法を用い
て形成する。次に１／１０縮小投影露光装置で用いるア
ライメントマークを１／１０縮小投影露光装置を用いて
露光し、現像焼しめを行なった後、ガスによるドライエ
ツチングにより、Ｓ１０゜膜２２をエツチング除去する
（第１図（ｂ））。
０．１１ｔｍの膜厚で形成し、次にポジ型フォトレジス
ト膜２４を１．５μｍの平均膜厚でスピン塗布法を用い
て形成する。次に１／１０縮小投影露光装置で用いるア
ライメントマークを１／１０縮小投影露光装置を用いて
露光し、現像焼しめを行なった後、ガスによるドライエ
ツチングにより、Ｓ１０゜膜２２をエツチング除去する
（第１図（ｂ））。
次にポジ型フォトレジスト膜２４をＯ，プラズマで灰化
除去した後に、平行平板型ドライエツチング装置を用い
て５ｉＣＡ’４ガスと０２ガスを混合させ、真空度が４
Ｘ １０−２Ｔｏｒｒ、パワー２００Ｗの条件で基板
２０をエツチングすると、５ｉＣＪ。
除去した後に、平行平板型ドライエツチング装置を用い
て５ｉＣＡ’４ガスと０２ガスを混合させ、真空度が４
Ｘ １０−２Ｔｏｒｒ、パワー２００Ｗの条件で基板
２０をエツチングすると、５ｉＣＪ。
−１−０，の反応によりＳ１０．が生成されエツチング
の進行とともにシリコンのエツチング開口部に８１０、
がスパッタ堆積されエツチングのマスクとなり最終的に
はエツチング開口部が無くなり、エツチング面はＶ字形
状となる（第１図（Ｃ））。
の進行とともにシリコンのエツチング開口部に８１０、
がスパッタ堆積されエツチングのマスクとなり最終的に
はエツチング開口部が無くなり、エツチング面はＶ字形
状となる（第１図（Ｃ））。
更に、バッフアート弗酸溶液を用いて８１０．膜２２を
エツチング除去した後に、ポジ型フォトレジスト膜２４
を１．５μｍの平均膜厚で通常のスピン塗布法によって
形成し、１／１ｏ縮小投影露光装置を用いて、アライメ
／トを行なうと基板２０に形成したアライメントマーク
がＶ字状であるので、Ｖ字状基板表面３０にアライメン
ト光である多波長（５０００人〜６０００人）の光の垂
直入射に対して反射散乱２８が生じ、垂直な戻り反射光
が減少して、基板表面２６とＶ字状基板表面３０との反
射率が変化することにより（第１図（ｄ） ） 、基板
２０上に形成したアライメントマークのエツジ部３２を
明確に検出することが可能となる（第１図（６））。
エツチング除去した後に、ポジ型フォトレジスト膜２４
を１．５μｍの平均膜厚で通常のスピン塗布法によって
形成し、１／１ｏ縮小投影露光装置を用いて、アライメ
／トを行なうと基板２０に形成したアライメントマーク
がＶ字状であるので、Ｖ字状基板表面３０にアライメン
ト光である多波長（５０００人〜６０００人）の光の垂
直入射に対して反射散乱２８が生じ、垂直な戻り反射光
が減少して、基板表面２６とＶ字状基板表面３０との反
射率が変化することにより（第１図（ｄ） ） 、基板
２０上に形成したアライメントマークのエツジ部３２を
明確に検出することが可能となる（第１図（６））。
以上の実施例では、ポジ型フォトレジストを用いたが、
スビ／塗布法によって所望の平均膜厚が得られれば、本
発明では他のフォトレジストあるいは感光性樹脂でも用
いることができる。又ドライエツチングガスとして５１
ｃ１．と０．ガスとを用いたが、被エツチング面ＫＶ字
状断面を形成できるガスであれば用いることができ、露
光装置として１／１０縮小投影露光装置を用いたが他の
縮小投影、等倍投影露光装置を用いても本発明の効果は
変わらない。
スビ／塗布法によって所望の平均膜厚が得られれば、本
発明では他のフォトレジストあるいは感光性樹脂でも用
いることができる。又ドライエツチングガスとして５１
ｃ１．と０．ガスとを用いたが、被エツチング面ＫＶ字
状断面を形成できるガスであれば用いることができ、露
光装置として１／１０縮小投影露光装置を用いたが他の
縮小投影、等倍投影露光装置を用いても本発明の効果は
変わらない。
本実施例によれば、Ｖ字状断面を有するアライメントマ
ークを形成することくより、アライメントマーク検出感
度が向上し、アライメント誤差が減少して３σ±０．２
μｍのアライメント精度が得られ、製造歩留りを著しく
向上できた。
ークを形成することくより、アライメントマーク検出感
度が向上し、アライメント誤差が減少して３σ±０．２
μｍのアライメント精度が得られ、製造歩留りを著しく
向上できた。
（発明の効果）
以上に詳しく説明したように、本発明によれば、半導体
集積回路等のウェハーの位置決めが正確に行なえるアラ
イメントマークの形状が提供できる。
集積回路等のウェハーの位置決めが正確に行なえるアラ
イメントマークの形状が提供できる。
第１図（ａ）〜（ｄ）は本発明の一実施例を形成する主
要工程における半導体ウェハーを工程順に模式的に示す
断面図、第１図（ｅ）はその実施例を示す模式的平面図
である。第２図（ａ）〜（ｄ）は従来のアライメントマ
ーク形式の製造プロセスを工程順に追って模式的に示す
断面図、５１！２図（ｅ）は第２図（ｄ）の模式的平面
図である。 １０・・・基板、１２・・・ポジ型フォトレジスト膜、
１４・・・凸部表面、１６・・・凹部表面、１８・・・
多波長（５０００人〜６０００人）の光の入反射光、２
０・・・基板、２２・・・Ｓ１０．膜、２４．２５・・
・ポジ型フォトレジスト膜、２６・・・基板表面、２８
・・・多波長（５０００λ〜６０００人）の光の入反射
光、３０・・・Ｖ字状基板表面、３２・・・アライメン
トマー２部エツジ。 代理人 弁理士 本 庄 伸 分 筆１図 第２図
要工程における半導体ウェハーを工程順に模式的に示す
断面図、第１図（ｅ）はその実施例を示す模式的平面図
である。第２図（ａ）〜（ｄ）は従来のアライメントマ
ーク形式の製造プロセスを工程順に追って模式的に示す
断面図、５１！２図（ｅ）は第２図（ｄ）の模式的平面
図である。 １０・・・基板、１２・・・ポジ型フォトレジスト膜、
１４・・・凸部表面、１６・・・凹部表面、１８・・・
多波長（５０００人〜６０００人）の光の入反射光、２
０・・・基板、２２・・・Ｓ１０．膜、２４．２５・・
・ポジ型フォトレジスト膜、２６・・・基板表面、２８
・・・多波長（５０００λ〜６０００人）の光の入反射
光、３０・・・Ｖ字状基板表面、３２・・・アライメン
トマー２部エツジ。 代理人 弁理士 本 庄 伸 分 筆１図 第２図
Claims (1)
- ウェハーに精密なパターンを形成する工程に先立つて前
記ウェハーの位置決めのために前記ウェハーの表面に付
するアライメントマークの形状であつて、前記表面に直
交する平面で見た断面がＶ字形をなしていることを特徴
とするアライメントマークの形状。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61139500A JPS62296435A (ja) | 1986-06-16 | 1986-06-16 | アライメントマ−クの形状 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61139500A JPS62296435A (ja) | 1986-06-16 | 1986-06-16 | アライメントマ−クの形状 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62296435A true JPS62296435A (ja) | 1987-12-23 |
Family
ID=15246724
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61139500A Pending JPS62296435A (ja) | 1986-06-16 | 1986-06-16 | アライメントマ−クの形状 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62296435A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970051926A (ja) * | 1995-12-29 | 1997-07-29 | ||
| WO2013185605A1 (zh) * | 2012-06-11 | 2013-12-19 | 无锡华润上华半导体有限公司 | 一种对位标记及其制作方法 |
-
1986
- 1986-06-16 JP JP61139500A patent/JPS62296435A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970051926A (ja) * | 1995-12-29 | 1997-07-29 | ||
| WO2013185605A1 (zh) * | 2012-06-11 | 2013-12-19 | 无锡华润上华半导体有限公司 | 一种对位标记及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4824254A (en) | Alignment marks on semiconductor wafers and method of manufacturing the marks | |
| US7132225B2 (en) | Methods of inspecting a lithography template | |
| US5128283A (en) | Method of forming mask alignment marks | |
| EP0134789B1 (en) | Bilevel ultraviolet resist system for patterning substrates of high reflectivity | |
| US5952135A (en) | Method for alignment using multiple wavelengths of light | |
| JPS62296435A (ja) | アライメントマ−クの形状 | |
| JP3250415B2 (ja) | ハーフトーン型位相シフトマスクの製造方法 | |
| US20030022112A1 (en) | Structuring method | |
| US6447688B2 (en) | Method for fabricating a stencil mask | |
| JPH1112769A (ja) | エッチング方法並びに装置及び回折光学素子の製造方法並びに装置 | |
| JP2731914B2 (ja) | 検査用基板およびその製造方法 | |
| JPS63124412A (ja) | 半導体装置 | |
| JPS603620A (ja) | 微細パタ−ンの形成方法 | |
| KR19980077550A (ko) | 반도체소자의 정렬키 제조방법 | |
| JPH0214749B2 (ja) | ||
| JPS62285437A (ja) | パタ−ン検査方法 | |
| JPS63296338A (ja) | 半導体装置の製造方法 | |
| JPH07325385A (ja) | ホトレジスト膜の形成方法とホトプレート | |
| JPH03147315A (ja) | パターン形成方法 | |
| JPS63166224A (ja) | Ｘ線露光用マスクの製造方法 | |
| JPH0774074A (ja) | レチクル | |
| JP2004158515A (ja) | 露光方法、それを用いた半導体装置の製造方法、及び半導体装置 | |
| JPS62113424A (ja) | 半導体装置製造用基板 | |
| JPH0141247B2 (ja) | ||
| JPH0997949A (ja) | 光半導体装置の製造方法 |