JPS62285437A - パタ−ン検査方法 - Google Patents

パタ−ン検査方法

Info

Publication number
JPS62285437A
JPS62285437A JP12861386A JP12861386A JPS62285437A JP S62285437 A JPS62285437 A JP S62285437A JP 12861386 A JP12861386 A JP 12861386A JP 12861386 A JP12861386 A JP 12861386A JP S62285437 A JPS62285437 A JP S62285437A
Authority
JP
Japan
Prior art keywords
pattern
patterns
conditions
inspection
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12861386A
Other languages
English (en)
Inventor
Kazuhiko Tsuji
和彦 辻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP12861386A priority Critical patent/JPS62285437A/ja
Publication of JPS62285437A publication Critical patent/JPS62285437A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 3、発明の詳細な説明 産業上の利用分野 本発明は半導体装置の製造工程において検査が容易なパ
ターン検査方法に関するものである。
従来の技術 従来半導体装置のパターン形成工程におけるパターン検
査は、半導体装置を構成する最小パターン巾あるいは最
小パターン巾より大きい寸法を有するパターンを感光性
樹脂膜あるいは被食刻膜に形成した後、光学顕微鏡ある
いは走査型電子顕微鏡を用いて、前記膜のパターン巾を
検査していた。
発明が解決しようとする問題点 従来法による光学顕微鏡によるパターン検査は光源に用
いる波長により解像限界があり、また解像度を上げれば
、それに比例して焦点深度が浅くなり、1ミクロン以下
のパターンを精度良く検査することができなかった。
また第5図に示すように、半導体基板1上に形成した感
光性樹脂膜あるいは被食刻膜パターン2゜3.4は第6
図a、bおよびCのごとく各種の形状があり、特に第6
図すおよびCの形状を区別することができないという問
題があった。
また走査型顕微鏡による方法は検査試料を真空中に設置
する必要がちシ、検査時間が増大する。
また被検査試料が絶縁物膜などのように帯電が大きいと
きには解像度を向上させるため導体薄膜を表面に形成す
る必要があり、半導体製造工程の通常パターン検査に使
用できないという問題点があった。
問題点を解決するための手段 本発明は上記問題点を解決するため、半導体回路を構成
している最小パターン巾より小さいパターン巾を有する
パターンを形成したマスクを用いた写真食刻法あるいは
電子ビーム照射法によシ、半導体基板上の感光性樹脂膜
に光あるいは電子ビームを照射し、前記パターンを転写
する。前記パターンは一個でもよいが複数個形成し、半
導体回路の最小パターンより小さくかつ前記転写法のパ
ターン形成限界あるいはパターン形成工程の形成限界の
パターン巾とし、前記感光性樹脂膜に転写したパターン
の有無を検査することによりパターン検査を行なう。
作   用 本発明の方法では、たとえば被照射感光性樹脂膜を現像
処理してパターン形成あるいは樹脂膜パターンによる食
刻処理後、転写パターンの形成の有無によりパターン検
査を行なうことができる。
即ち、形成限界のパターンが形成されていれば最適条件
であり、形成されているパターンが巾の大きいパターン
になる程、最適条件からずれている。
所定のパターンを形成しておくことにより、パターン形
成の有無により容易にパターン検査をすることができる
・。
実施例 本発明の一実施例をマスクを用いた写真食刻法について
第1図にもとづいて説明する。マスク基板S上に半導体
装置を構成するパターン巾たとえば1 μmよシ小さい
巾を有する検査パターン6〜9を複数個形成する。最小
パターン巾6はパターン転写限界例えば紫外線照射法の
場合0.6μmと等しいかそれより細いパターン例えば
0.6μmとする。また前記パターンの一端もしくは両
端は、パターン平面図、第2図a、bおよびCに示すよ
うに半導体装置を構成する最小パターン巾よシ大きい例
えば6μm巾のパターン10に接続しておき、前記検査
パターンが消失しても端部パターン10は必ず形成され
るようにしておく。
次に前記マスク5を用いた半導体装置の製造方法および
検査方法を第3図にて説明する。半導体基板1上に形成
した被食刻膜11上に感光性樹脂膜12を形成し、前記
マスク6を用いて選択的に光照射を行なう。次に現像処
理を行ない前記感光性樹脂膜12にパターンを転写形成
する。光照射量及び現像処理条件は前記マスクの転写限
界パターンが形成される条件とする。第3図aに、最適
条件の場合の転写パターン断面図を、第3図すに最適条
件からずれた場合の転写パターンを示す。
第3図aは、マスクパターン6〜9が転写されて形成さ
れた開孔部パターンeA 、 7A 、 8A 。
9Aが樹脂膜12に形成された状態であり、第3図すは
同マスクパターン6〜9を用いてずれた条件で作成され
た開孔部パターン7B 、 8B 、 9Bを示し、パ
ターン6に相当する開孔部は条件のずれにより形成され
ていない。
このとき、パターン6Aが形成されるかされないかで、
感光性樹脂膜パターン12の形成条件(露光、現像条件
)の検査が可能となる。すなわち、第3図aは最適条件
、第3図すはずれた条件であることがわかる。
次に第3図すの感光性樹脂膜パターン12を食刻マスク
として、第3図OK示すように被食刻膜11にパターン
7G 、8C,9Cを形成する。このとき第3図Cのご
とくパターン7Cは開孔されておらず、食刻条件が適当
でないことを示している。すなわち、樹脂膜12に食刻
工程の限界の開孔パターンを形成しておけば、食刻条件
の最適化のチェックが可能となる。
上記実施例では開孔パターンについて説明したが、前記
の反転マスクを用いて第4図に示すような残留パターン
12A〜12Dを形成した場合も同様に条件設定および
検査を行なうことができる。
残留パターンの場合、第5図Cのような形状の場合限界
パターンが基板よりはくシする。しかるK、前記はくシ
バターンが他に移動しないように第2図に示した端部パ
ターン1Qをマスク基板に形成しておけば、パターン1
oにもとづいて転写された樹脂パターン(図示せず)が
第4図のパターン12A〜12Dに接続形成され、パタ
ーン12八〜12Dの移動が生じない。
また写真食刻法の例を示したが、電子ビーム露光法等他
のパターン形成法でも同様に実施できることはいうまで
もない。
発明の効果 本発明の方法によれば、限界パターン巾のパターンの形
成の有無を検査することにより、容易と条件設定および
検査することができるため、工数および時間のかかる走
査型電子顕微鏡を用いずばパターン検査をすることがで
きる。またはくりしたパターンが他に移動することもな
く、高歩留りに半導体装置を製造することができる。
【図面の簡単な説明】
第1図は本発明の一実施例を説明するためのマスク断面
図、第2図は本発明による検査パターン形状の一実施例
の平面図、第3図は本発明の方法による半導体装置の製
造方法の一部の工程断面図、第4図は他のパターン形成
後の断面図、第6図は従来例の問題点を説明するための
断面図である。 6・・・・・・マスク基板、6〜9・・・・・・検査パ
ターン、6A〜9A、7B〜9B1了C〜9C・・・・
・・転写された開孔パターン。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名6〜
q−一一験養パターン マスク基板 第2図 78 28 9B 第5図 (久) (b>        (C)

Claims (3)

    【特許請求の範囲】
  1. (1)半導体回路を構成している最小パターン巾より小
    さい寸法を有する検査パターンを半導体基板上に形成し
    、前記パターンの有無により形成パターン検査を行なう
    ことを特徴とするパターン検査方法。
  2. (2)異なる寸法を有する複数個のパターンを形成した
    ことを特徴とする特許請求の範囲第1項に記載のパター
    ン検査方法。
  3. (3)パターン端部を最小パターン巾より大きい寸法と
    したことを特徴とする特許請求の範囲第1項又は第2項
    に記載のパターン検査方法。
JP12861386A 1986-06-03 1986-06-03 パタ−ン検査方法 Pending JPS62285437A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12861386A JPS62285437A (ja) 1986-06-03 1986-06-03 パタ−ン検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12861386A JPS62285437A (ja) 1986-06-03 1986-06-03 パタ−ン検査方法

Publications (1)

Publication Number Publication Date
JPS62285437A true JPS62285437A (ja) 1987-12-11

Family

ID=14989116

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12861386A Pending JPS62285437A (ja) 1986-06-03 1986-06-03 パタ−ン検査方法

Country Status (1)

Country Link
JP (1) JPS62285437A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5807647A (en) * 1996-07-03 1998-09-15 Kabushiki Kaisha Toshiba Method for determining phase variance and shifter stability of phase shift masks

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5807647A (en) * 1996-07-03 1998-09-15 Kabushiki Kaisha Toshiba Method for determining phase variance and shifter stability of phase shift masks

Similar Documents

Publication Publication Date Title
JP2009200510A (ja) リソグラフィックテンプレート
JP3052064B2 (ja) オーバレーマーク
US7030506B2 (en) Mask and method for using the mask in lithographic processing
JP3970546B2 (ja) 半導体装置及び半導体装置の製造方法
JP4860023B2 (ja) フォトマスク
US6630408B1 (en) Self alignment process to fabricate attenuated shifting mask with chrome border
US4788117A (en) Semiconductor device fabrication including a non-destructive method for examining lithographically defined features
US20040241558A1 (en) Focus detection structure
WO2001013176A1 (en) Methods of determining alignment in the forming of phase shift regions in the fabrication of a phase shift mask
US20100171942A1 (en) Method for wafer alignment
JPS62285437A (ja) パタ−ン検査方法
CN114200796B (zh) 对准标记及其形成方法
US6228661B1 (en) Method to determine the dark-to-clear exposure dose for the swing curve
KR100457223B1 (ko) 정렬 마크로 이용 가능한 중첩도 측정 패턴 형성방법
JPH0544169B2 (ja)
JPH1090116A (ja) フォトリソグラフィー工程におけるデフォーカス検出方法およびそれに用いるレチクル
KR100283483B1 (ko) 중첩도 측정용 타겟 제조 방법
KR100496815B1 (ko) 화학적 팽창 공정을 이용한 반도체 소자 제조방법
JP4267298B2 (ja) 半導体素子の製造方法
JPS62193249A (ja) 半導体装置の製造方法
KR100442058B1 (ko) 오버레이 측정 타겟 및 그를 이용한 해상도 측정방법
JP2004077800A (ja) 位相シフトレチクルの製造方法
JPS62296435A (ja) アライメントマ−クの形状
JPH07111231A (ja) 半導体装置およびその製造方法
JP2004077808A (ja) 位相シフトレチクルの製造方法