JP2004158515A - 露光方法、それを用いた半導体装置の製造方法、及び半導体装置 - Google Patents
露光方法、それを用いた半導体装置の製造方法、及び半導体装置 Download PDFInfo
- Publication number
- JP2004158515A JP2004158515A JP2002320375A JP2002320375A JP2004158515A JP 2004158515 A JP2004158515 A JP 2004158515A JP 2002320375 A JP2002320375 A JP 2002320375A JP 2002320375 A JP2002320375 A JP 2002320375A JP 2004158515 A JP2004158515 A JP 2004158515A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- exposure
- resist pattern
- monitor
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
【課題】従来よりも正確に且つ短時間で行うことができる露光方法、それを用いた半導体装置の製造方法、及び半導体装置を提供すること。
【解決手段】半導体ウエハ１上に被エッチング膜３を形成する工程と、被エッチング膜３上にフォトレジスト４を塗布する工程と、デバイス領域上のフォトレジスト４にデバイスパターンを投影すると共に、半導体チップの空き領域上又はスクライブ領域上のフォトレジスト４にモニターパターンを投影する露光工程と、フォトレジスト４を現像して、デバイスレジストパターン４ｃとモニターレジストパターン４ｄとを作製する工程と、モニターレジストパターン４ｄの寸法を光学的に測定してデバイスパターン４ｃの露光条件を判断する光学測定工程と、を有する露光方法による。
【選択図】 図３
【解決手段】半導体ウエハ１上に被エッチング膜３を形成する工程と、被エッチング膜３上にフォトレジスト４を塗布する工程と、デバイス領域上のフォトレジスト４にデバイスパターンを投影すると共に、半導体チップの空き領域上又はスクライブ領域上のフォトレジスト４にモニターパターンを投影する露光工程と、フォトレジスト４を現像して、デバイスレジストパターン４ｃとモニターレジストパターン４ｄとを作製する工程と、モニターレジストパターン４ｄの寸法を光学的に測定してデバイスパターン４ｃの露光条件を判断する光学測定工程と、を有する露光方法による。
【選択図】 図３
Description
【０００１】
【発明の属する技術分野】
本発明は、露光方法、それを用いた半導体装置の製造方法、及び半導体装置に関する。
【０００２】
【従来の技術】
ＬＳＩ等の半導体装置の量産ラインにおいては、ゲート電極や配線等をパターニングするために、半導体ウエハ上にフォトレジストを塗布し、それを露光・現像してレジストパターンを作製する。そのレジストパターンは、その下にある被エッチング膜をエッチングする際のエッチングマスクとして使用され、被エッチング膜にレジストパターンが転写されることになる。転写されたパターンが設計通りの寸法、例えば配線幅となるためには、勿論、レジストパターンも設計通りの寸法にならなければならならず、そのためには、ステッパの露光条件（露光時間、焦点ずれ）がきちんと出ていないといけない。
【０００３】
そこで、露光条件を調べるため、製品ウエハを流す前にパイロットウエハと呼ばれる試験用ウエハを露光工程に流してレジストパターンを作製し、そのレジストパターンの寸法を測定することで、露光時間、焦点ずれが所定の範囲内にあるか否かが調べられる。そのような測定には、従来、分解能及び再現性に優れたＳＥＭ（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｉｃ）を使用するのが一般的である。
【０００４】
また、ＳＥＭを使用するのではなく、二種類の補助パターンをフォトレジストに作成し、その補助パターンを光学的に測定することで、デバイス用のレジストパターンの寸法を測定する技術もある（例えば、特許文献１参照）。
【０００５】
【特許文献１】
特開平７−２４３８１４号公報
【０００６】
【発明が解決しようとする課題】
ところで、上記の測定が不正確だと、ステッパの露光条件を正確に出すことができず、設計通りのレジストパターンを後続の製品ウエハに作製することが困難となるので、レジストパターンの寸法はできるだけ正確に測定される必要がある。
【０００７】
更に、その測定は短時間で行われるのが好ましいが、ＳＥＭは真空装置であるためその測定に長時間を要し、量産ラインのスループットが低下するという不都合を招いてしまう。
【０００８】
本発明は係る従来例の問題点に鑑みて創作されたものであり、従来よりも正確に、且つ、短時間で行うことができる露光方法、それを用いた半導体装置の製造方法、及び半導体装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記した課題は、半導体チップが多面取りされる半導体ウエハの上又は上方に被エッチング膜を形成する工程と、前記被エッチング膜上にフォトレジストを塗布する工程と、前記半導体チップのデバイス領域上の前記フォトレジストにデバイスパターンを投影すると共に、前記半導体チップの空き領域上又は該半導体チップ間のスクライブ領域上の前記フォトレジストにモニターパターンを投影して該フォトレジストを露光する露光工程と、前記露光工程後、前記フォトレジストを現像して、前記デバイスパターンの形をしたデバイスレジストパターンと、前記モニターレジストパターンの形をしたモニターレジストパターンとを作製する工程と、前記モニターレジストパターンの寸法を光学的に測定して、その測定値が目標の範囲内にある場合には前記デバイスパターンの露光条件が適切であると判断し、そうでない場合には前記露光条件が適切ではないと判断する光学測定工程と、を有することを特徴とする露光方法によって解決する。
【００１０】
次に、本発明の作用について説明する。
【００１１】
本発明によれば、モニターレジストパターンの寸法を光学的に測定するので、ＳＥＭを使用する従来例よりも測定時間を短くなり、量産ラインのスループットが高まる。
【００１２】
更に、光学的な測定では、ＳＥＭのように電子線を使用しないので、電子線によってレジストパターンが収縮することがなく、レジストパターンの寸法が従来よりも正確に測定される。
【００１３】
特に、モニターパターンの露光マージンをデバイスパターンの露光マージンよりも低くし、それにより作成されたモニターデバイスパターンの寸法を光学的に測定することで、デバイスレジストパターンを直接測定する場合よりも、デバイスレジストパターンの寸法が厳しく管理される。
【００１４】
しかも、このようにすると、露光条件の変動に対してモニターレジストパターンのＬＥＲ（Ｌｉｎｅ Ｅｄｇｅ Ｒｏｕｇｈｎｅｓｓ）が敏感に反応するので、モニターレジストパターンの寸法が光学的に正確に測定され、それによりデバイスレジストパターンの寸法が正確に保障される。
【００１５】
なお、デバイスパターンが光学的に測定するのが困難な孤立パターンである場合は、モニターパターンとして、近接効果により孤立パターンと同じか又はそれよりも低い露光マージンを呈する繰り返しパターンを使用し、その繰り返しパターンの寸法を光学的に測定することで、孤立パターンの露光条件を確認することができる。
【００１６】
また、モニターレジストパターンの露光マージンを低くするには、フォトレジスト表面内の特定方向での解像度が他の方向よりも優れた変形照明を使用し、且つ、モニターパターンとして、デバイスパターンよりも解像度が低くなる方向に該デバイスパターンを回転して得られるパターンを使用する方法がある。
【００１７】
更に、デバイスパターン用のマスクパターンとモニターパターン用のマスクパターンとがそれぞれローカルマスク被覆率が異なる二つの領域に形成されたレチクルを使用してもよい。その場合は、ローカルマスク被覆率の違いにより生じる上記二つの領域のレジスト寸法差を予め求めておき、そして、光学的に測定されたモニターレジストパターンの寸法からこのレジスト寸法差を減算したものを上記モニターパターンの寸法補正値とし、この寸法補正値に基づいて露光条件が適切であるか否かを判断する。
【００１８】
また、製品ロットの全ての製品用ウエハに対して上記の露光方法を行い、デバイスレジストパターンの露光条件をモニターすることで、露光条件がエラーとなった製品ウエハをロット内ですぐさま発見することができ、更に、そのエラーウエハを特定することもできるので、製品ウエハの履歴を追うことが容易となる。
【００１９】
そして、一つの製品ウエハの全半導体チップに対して上記のような測定を行うことで、一つの製品ウエハをもれなく検査することが可能となる。
【００２０】
【発明の実施の形態】
本発明の各実施形態の説明に先立ち、基礎となる事項について説明する。
【００２１】
近年、半導体装置は微細化の一途をたどっているが、微細化を更に推し進めるには、従来よりも微小なレジストパターンを作製する必要がある。微小レジストパターンを作製するには、露光光として、従来使用されているｉ線（波長３６５ｎｍ）やＫｒＦレーザ（波長２４８ｎｍ）よりも更に波長の短いＡｒＦレーザ（波長１９３ｎｍ）を使用するのが有用である。
【００２２】
このＡｒＦレーザを使用する場合でも、ｉ線やＫｒＦレーザで使用される従来型のフォトレジストがそのまま流用できるのが好ましい。
【００２３】
しかしながら、図１の透過率曲線に示すように、ＫｒＦ用のフォトレジストの透過率は、ＡｒＦレーザの波長である１９３ｎｍ付近で透過率がほとんど零である。これは、従来型のレジストはベンゼン環を含む樹脂よりなり、ベンゼン環が１９３ｎｍ付近の波長の光に対して光吸収を持つ為である。フォトレジストは露光光が透過することにより感光するので、上記のことは、ＡｒＦにおいては従来型のレジストが使用できないことを意味する。
【００２４】
よって、ＡｒＦレーザを使用する場合では、ベンゼン環を含まない脂環式樹脂の使用が検討されている。そのような脂環式樹脂には、例えば、Ａｃｒｙｌａｔｅｓ（化１参照）又はＣＯＭＡ（Ｃｙｃｌｉｃ Ｏｌｅｆｉｎ−Ｍａｌｅｉｃ Ａｎｈｙｄｒｉｔｅ）型のポリマ（化２参照）、或いは両者を混合したハイブリッド型のポリマ（化３参照）が含まれる。
【００２５】
【化１】
【００２６】
【化２】
【００２７】
【化３】
【００２８】
しかしながら、そのような脂環式樹脂から作製されたレジストパターンは、ＳＥＭの電子ビームが照射されると、その寸法が縮小してしまうことが明らかとなった。その様子を図２に示す。
【００２９】
図２の横軸は測定時間を示し、縦軸は、レジストの配線パターン幅を示す。なお、図には３つの異なるグラフがプロットされているが、これらは、それぞれ別々の出来上がり配線幅になるようにパターニングされたレジストパターンを示す。
【００３０】
図２（ａ）より理解されるように、電子ビームの照射時間が長くなるほど、レジストの配線幅が収縮される傾向となる。その結果、図２（ｂ）に示すように、元々１４１．５ｎｍあった幅が６．２５秒の測定により１３２．５ｎｍにまで収縮したサンプルも発生した。
【００３１】
そのようにレジストが収縮するのは、電子ビームの照射により樹脂中のカルボニルが切れ、それにより樹脂が収縮するためであると推測されるが、この推測の真偽に関わらず、レジストパターンの収縮は常に起きる問題であり、これが改善される見込みは非常に低い。
【００３２】
また、上記ではＡｒＦレーザ用のフォトレジストについて考えたが、次世代のフォトリソグラフィ用光源であるＦ２レーザ用のフォトレジストも、ＡｒＦレーザ用のフォトレジストを継承するため、パターン収縮が発生する。
【００３３】
このような問題に鑑み、本発明者は、以下に説明するような露光方法に想到した。
【００３４】
（１）第１の実施の形態
図３〜図４は、本実施形態に係る露光方法について示す断面図である。
【００３５】
最初に、図３（ａ）に示す断面構造を得るまでの工程について説明する。まず、シリコンウエハ（半導体ウエハ）１上に、絶縁膜２として例えばＳｉＯ２膜をＣＶＤ法により形成し、更にその上に被エッチング膜３としてアルミニウム膜を例えばスパッタ法により形成する。そして、この被エッチング膜３上に、既述のＡｒＦレーザ用のフォトレジスト４を２００ｎｍ〜３００ｎｍの厚さに形成する。
【００３６】
また、シリコンウエハ１は、半導体チップが多面取りされるウエハであって、最終的にはダイシングされて個々のチップに個片化される。そのウエハは、従来のようにパイロットウエハである必要は無く、製品ウエハであってもよい。
【００３７】
以下では、一つの半導体チップにおいて、被エッチング膜３がパターニングされて回路素子の一部となる領域をデバイス領域と称することにする。回路素子には配線も含まれるものとし、その場合には本実施形態のようにアルミニウムで被エッチング膜３を構成する。回路素子は限定されず、ＦｅＲＡＭのキャパシタ等であってもよい。この場合は、キャパシタの下部電極、強誘電体膜、上部電極等に使用される材料で被エッチング膜３を構成することになる。
【００３８】
また、一つの半導体チップにおいて、上記したデバイス領域以外の領域を、半導体チップの空き領域と言うことにする。説明の都合上、以下の断面図においては、そのデバイス領域と空き領域とを併記することにする。
【００３９】
次に、図３（ｂ）に示すように、不図示のステッパを使用し、デバイス領域にはデバイスパターンを投影すると共に、そのデバイスパターンを縮小したモニターパターンを空き領域に投影してフォトレジスト４を露光し、そこに感光部４ａ、４ｅと未感光部４ｂ、４ｆとを形成する（露光工程）。モニターパターンの収縮率は限定されないが、デバイスパターンを１０％以下、より好ましくは５〜８％収縮したものがよい。
【００４０】
感光部４ａ、４ｅは、後で現像されて除去される部分であり、その下の被エッチング膜３は、後のエッチング工程において選択的にエッチングされてスペースとなる。一方、未感光部４ｂ、４ｆは除去されずに残り、その下の被エッチング膜３はエッチング工程で除去されずに配線となる。
【００４１】
配線幅とスペース幅とが等しいとき、その幅のことを一般にＬＳ（Ｌｉｎｅ−Ｓｐａｃｅ）という。例えば、ＬＳが１００ｎｍであるとは、配線幅もスペース幅も共に１００ｎｍであことを意味する。ＬＳは、そのような実際の配線の他に、レチクル像に対しても適用される。
【００４２】
本実施形態では、デバイス領域に投影されるデバイスパターンのＬＳを１３０ｎｍとし、空き領域に投影されるモニターパターンのＬＳを１２０ｎｍとする。そのようにＬＳが異なると、デバイス領域と空き領域とでは、スッテッパの露光マージンが異なるのが普通である。それについて図６〜図８を参照して説明する。
【００４３】
図６は、本工程のＥＤ−Ｔｒｅｅを示し、空き領域におけるレチクル像のＬＳを１２０ｎｍとした場合のＥＤ−Ｔｒｅｅ（実線）と、デバイス領域におけるそれを１３０ｎｍとした場合のＥＤ Ｔｒｅｅ（点線）とが併記してある。図６において、横軸はステッパの露光時間を示し、縦軸は、ステッパの焦点とフォトレジスト４表面との距離、即ち焦点ずれを示し、マイナスの記号は焦点がフォトレジスト４表面の前にあることを意味する。
【００４４】
各ＥＤ−Ｔｒｅｅは、配線幅の誤差を±１０％以内に抑えるための露光条件の境界線を示すものである。例えば、ＬＳが１２０ｎｍのＥＤ−Ｔｒｅｅ▲１▼、▲２▼を参考にすると、ＥＤ−Ｔｒｅｅ▲１▼より左側の領域に相当する露光時間、焦点ずれでは、レジストパターンの配線幅が１３２ｎｍ（＝１２０ｎｍ×１．１）よりも太くなってしまうことを意味する。そして、ＥＤ−Ｔｒｅｅ▲２▼より右側の領域では、レジストパターンの配線幅が１０８ｎｍ（＝１２０ｎｍ×０．９）より細くなることを意味する。誤差±１０％以内で配線幅が１２０ｎｍとなるには、二つのＥＤ−Ｔｒｅｅ▲１▼、▲２▼で挟まれた部分の露光条件を採用する必要がある。
【００４５】
次に、露光マージンを定義するため、ＥＤ−Ｗｉｎｄｏｗという特性図について説明する。ＥＤ−Ｗｉｎｄｏｗは、ＥＤ−Ｔｒｅｅから作製されるのであるが、その作製方法を図７（ａ）、（ｂ）に示す。
【００４６】
まず、図７（ａ）のＥＤ−Ｔｒｅｅ図に、横軸に平行で、且つ、各ＥＤ−Ｔｒｅｅ▲１▼、▲２▼との交点で終端する線分のうちで最も長い線分Ｌを書き入れる。
【００４７】
次いで、その線分Ｌの中点をＰとし、Ｐの横座標をＥ０とする。
【００４８】
続いて、線分Ｌから展開し、各ＥＤ−Ｔｒｅｅ▲１▼、▲２▼と内接する種々の矩形Ａを図に書き入れる。
【００４９】
その矩形ＡとＥＤ−Ｔｒｅｅ▲２▼との交点を考え、その交点の横座標をＥ０＋（ｘ／１００）×Ｅ０とし、また、その矩形Ａの高さをｙとする。
【００５０】
このようにして得られるｘとｙとの対を種々の矩形Ａについて考え、ｘを横軸にプロットし、ｙを縦軸にプロットすると、図７（ｂ）の実線のＥＤ−Ｗｉｎｄｏｗが完成する。通常、ｘは露光余裕度と称され、ｙは焦点深度と称される。
【００５１】
元のＥＤ−Ｔｒｅｅ（図７（ａ））が、目標とする配線幅の±ａ％を保障するＴｒｅｅを示す場合、このＥＤ−Ｗｉｎｄｏｗにおいては、グラフで囲まれた原点を含む領域内の点が、配線幅の±ａ％を保障する露光条件を表すことになる。
【００５２】
本明細書においては、上記の領域のことを、目標とする配線幅の±ａ％を保障する露光マージンと定義する。そして、２つの異なる露光パターンがあり、一方の露光マージンが他方の露光マージンに含まれる場合、一方の露光パターンは他方よりも露光マージンが低い（厳しい）と定義される。
【００５３】
例えば、図７（ｂ）の例では、点線のＥｄ−Ｗｉｎｄｏｗを呈する露光パターンは、実線のＥｄ−Ｗｉｎｄｏｗを呈する露光パターンよりも露光マージンが低いことになる。しかも、この場合は、前者の露光マージン内で露光を行えば、必然的に後者の露光マージン内で露光が行われることにもなる。
【００５４】
上記のようなＥＤ−Ｗｉｎｄｏｗの作製方法に従い、既述の図６のＥＤ−ＴｒｅｅからＥＤ−Ｗｉｎｄｏｗを作製すると、図８のようになる。
【００５５】
図８に示されるように、ＬＳが１２０ｎｍである空き領域の露光パターンは、ＬＳが１３０ｎｍであるデバイス領域の露光パターンよりも露光マージンが低いので、空き領域の露光マージン内で露光を行えば、必然的にデバイス領域の露光マージン内で露光が行われることになる。
【００５６】
上記のようにして露光が行われた後は、図３（ｃ）に示すように、フォトレジスト４を現像し、それをデバイス領域においてはデバイスレジストパターン４ｃとし、空き領域においてはモニターレジストパターン４ｄとする。そして、モニターレジストパターン４ｄに楕円偏向光を照射してその反射光を調べることにより、モニターレジストパターン４ｄの幅Ｗ２を測長し、それが目標である１２０ｎｍの±１０％以内にあるか否かを調べる。そのような測定技術は、分光エリプソメトリ技術と称され、例えば、ＫＬＡ−Ｔｅｎｃｏｒ社製の光学式測長装置ｓｐｅｃｔｒａ ＣＤが使用される。
【００５７】
そのような光学式測長装置は、機構が単純であるため、測定にさほど時間を要しない。本実施形態では、その測定時間は約２〜３分程度であり、従来例に係るＳＥＭの測定時間（約５〜８分）よりも短く、これにより量産ラインのスループットを高めることができる。
【００５８】
この測定により、幅Ｗ２が目標値である１２０ｎｍの±１０％以内にあると測長されれば、空き領域ではその露光マージン内で露光が行われていることになる。よって、露光マージンが空き領域よりも大きいデバイス領域においてもその露光マージン内で露光が行われていることになるので、露光条件は適切であると判断され、露光条件を変更する必要は無い。
【００５９】
一方、幅Ｗ２が目標値、すなわち１２０ｎｍの±１０％以内に無い場合は、焦点ずれや露光時間等の露光条件が狂っている可能性があるので、これらの条件を適切に変更する必要がある。
【００６０】
ところで、既述のように、空き領域では、デバイス領域よりも露光マージンが低く露光条件が厳しいので、焦点が僅かにぼけたり、或いはアンダー露光となるだけで、フォトレジスト４の感光部４ｅと未感光部４ｆとの境界が明確に画定せず、それにより、図９（ａ）の平面図に示すように、モニターパターン４ｄのエッジが粗く波打ってしまう。
【００６１】
このようなエッジの粗さを表す指標一つにＬＥＲ（Ｌｉｎｅ−Ｅｄｇｅ Ｒｏｕｇｈｎｅｓｓ）がある。ＬＥＲとは、図９（ｂ）の拡大平面図に示すように、モニターパターン４ｄの延在方向と平行な任意の直線ｍを仮想し、この直線ｍとパターンのエッジとの距離ｄを複数箇所、例えば１０箇所で測定した場合の、距離ｄの３σ（σ：標準偏差）で定義される。
【００６２】
図１０（ａ）は、露光条件を振って種々のデバイスレジストパターン４ｃを作製し、該デバイスレジストパターン４ｃのＬＥＲをＳＥＭで測定した場合の測定結果を示すグラフである。また、図１０（ｂ）は、これと同じことをモニターパターン４ｄに対して行ったときのグラフである。これらのグラフにおいて、底面の二軸は露光条件、すなわち焦点ずれと露光時間とを示し、高さ方向の軸がＬＥＲを示す。
【００６３】
図１０（ａ）、（ｂ）から明らかなように、デバイス領域と空き領域とを比較すると、僅かな露光条件（焦点ずれ、露光時間）のずれにより、空き領域においてはＬＥＲが急激に大きくなるのに対し、デバイス領域においてはＬＥＲの変動がそれほどでもない。これは、露光マージンが低い空き領域では、露光条件が適正値から僅かに外れただけでもレジストパターンのエッジが粗くなり、その粗さを示すＬＥＲが大きくなるからである。
【００６４】
そのようなＬＥＲの大小は、光学式測長装置の測定精度にも影響を与える。光学式測長装置においては、様々な線幅やスペース幅の理想パターンに対する理想波形が予めメモリ等の記憶手段に格納されている。その理想波形は、光学式測長装置の製造業者によって異なるが、通常は、横軸に楕円偏向の入射角、縦軸に反射光の強度を採ったものである。そして、その理想波形と、実際に測定された波形とを比較することにより、測定されたパターンの線幅が割り出される。
【００６５】
実際に測定される波形は、測定パターンのＬＥＲの大小に依存し、ＬＥＲが大きい程理想波形に近くなり、線幅の測定誤差が小さくなることとが経験的に知られている。
【００６６】
今の場合、ＬＥＲの変化に乏しいデバイスレジストパターン４ｃではなく、それが露光条件の変化に対して敏感に反応するモニターレジストパターン４ｄを測長するので、デバイスレジストパターン４ｃを直接測定する場合よりも測定誤差が小さくなり、より正確にパターン幅Ｗ２を測長することができ、デバイス領域の露光条件を厳しく管理することができる。
【００６７】
また、光学的測定器では、被エッチング膜３の厚さや、ＣＭＰの残膜等の影響により測定値に誤差が含まれるのであるが、上記のようにモニターレジストパターン４ｄの露光マージンを低くすることで、誤差により幅Ｗ２の測定値が大きく変動して目標値から外れやすくなり、それによりデバイス領域の露光条件を一層厳しく管理することができる。
【００６８】
シリコンウエハ１が製品ウエハである場合は、上記のようにして露光条件が確認された後、図４に示すように、各レジストパターン４ｃ、４ｄをエッチングマスクにし、その下の被エッチング膜３をパターニングしてデバイスパターン３ａ及びモニターパターン３ｂとする。
【００６９】
後述の各実施形態において、種々の形状をしたレジストパターン４ｃ、４ｄが作製されるが、デバイスパターン３ａ及びモニターパターン３ｂも、それらレジストパターン４ｃ、４ｄと同じ形状にパターニングされることになる。
【００７０】
なお、半導体ウエハがパイロットウエハである場合は、本工程を行う必要は無い。
【００７１】
以上説明したように、本実施形態によれば、光学式測長装置を使用してレジストパターンを測長するので、ＳＥＭを使用する従来例よりも測定時間を短くすることができ、量産ラインのスループットを高めることができる。
【００７２】
そして、その光学式測長装置では、ＳＥＭのように電子線を使用しないので、電子線によってレジストパターンが収縮することがなく、レジストパターンの線幅を従来よりも正確に測長することができる。
【００７３】
しかも、露光条件が管理されるべきデバイスレジストパターン４ｃの他に、それよりも露光マージンの厳しいモニターレジストパターン４ｄを形成し、そのモニターレジストパターン４ｄを測長してデバイスレジストパターン４ｃの線幅を保障するようにしたので、デバイスレジストパターン４ｃを直接測長する場合よりもその線幅Ｗ１を厳しく管理することができる。
【００７４】
更に、このようにすると、露光条件の変動に対してモニターレジストパターン４ｄのＬＥＲが敏感に反応するので、光学式測長装置によりその線幅Ｗ２を正確に測定することができ、デバイスレジストパターン４ｃの線幅Ｗ１を正確に保障することができる。
【００７５】
そして、この方法では、一種類のモニターレジストパターン４ｄしか必要としないので、それを二種類必要とする特開平７−２４３８１４号公報と比較して、半導体チップの空き領域を無駄に使用することがない。
【００７６】
ところで、上記においては、空き領域で露光マージンを低くするため、空き領域用のレチクル像のＬＳを１２０ｎｍと小さい値にした。原理的には、この値をより一層小さくすることで、デバイス領域の露光条件をより厳しく管理することが可能となるが、以下に説明する理由により、このＬＳ値を際限無く小さくすることはできない。
【００７７】
図１１は、フォトレジスト４のマスクリニアリティと称される特性を示すグラフである。マスクリニアリティとは、フォトレジスト４の解像性を表現するものであって、その横軸は、フォトレジスト４表面に投影されたレチクル像のＬＳを示す。そして、縦軸は、フォトレジスト４を現像して得られたレジストパターンの線幅を示す。
【００７８】
理想的なフォトレジストであれば、レジストパターンとレチクル像とが全く同じ形状となるので、図中の点線のように、レチクル像のＬＳとレジストパターンの線幅とが同じになるはずである。
【００７９】
ところが、実線でプロットされた実際のフォトレジストでは、その解像性に限界があるので、レチクル像のＬＳがある程度小さくなってしまうと、レジストパターンの線幅がそれに追従しなくなり、点線で示される理想的なものから乖離してしまう。レチクルのＬＳにおいて、このような解離が生じる領域のことをパターン解離領域という。パターン乖離領域においては、レジストパターンの線幅に下限が生じ、その下限よりも小さい線幅を有するレジストパターンを形成することはできない。
【００８０】
理想的には、デバイスレジストパターン４ｃ用のレチクル像も、モニターレジストパターン４ｄ用のレチクル像も、共にパターン解離領域の外にあるのがよい。
【００８１】
但し、モニターレジストパターン４ｄに関しては、そのレチクル像のＬＳがパターン解離領域の比較的浅い部分に位置しているのなら、特に問題はない。そこで、既述の本実施形態では、モニターレジストパターン４ｄ用のレチクル像のＬＳを、パターン解離領域の浅い部分にある１２０ｎｍとした。一方、デバイスレジストパターン４ｃ用のレチクル像のＬＳを、パターン解離領域の外にある１３０ｎｍとした。
【００８２】
図１２（ａ）は、ダイシング前のシリコンウエハ１において、デバイスレジストパターン４ｃの線幅の面内分布を示すグラフである。このグラフの底面の二軸は、シリコンウエハ１に集積形成されたチップの位置を示すものである。そして、高さ方向の軸は、デバイスレジストパターン４ｃの線幅を示す。
【００８３】
一方、図１２（ｂ）は、これと同じことをモニターレジストパターン４ｄで測定した場合の測定結果を示すグラフである。
【００８４】
なお、図１２（ａ）、（ｂ）においては、測定器として既述の光学式測長装置が使用された。
【００８５】
図１２（ａ）、（ｂ）を比較すると、線幅は異なるものの、線幅の面内分布の傾向は両者とも同じである。
【００８６】
従って、モニターレジストパターン４ｄ用のレチクル像のＬＳがパターン解離領域の浅い部分にあっても、そのモニターレジストパターン４ｄの線幅を測長することで、デバイスレジストパターン４ｃの線幅の傾向を把握することができ、デバイス領域の露光条件を管理することができる。
【００８７】
なお、上記では、モニターレジストパターン４ｄを半導体チップの空き領域に作製したが、半導体チップ間のスクライブ領域にそれを形成してもよい。
【００８８】
また、モニターレジストパターン４ｄは、デバイスレジストパターン４ｃの正確な縮小パターンである必要はなく、デバイスレジストパターン４ｃよりも線幅又はスペース幅が狭いパターンであってもよい。
【００８９】
そして、各レジストパターン４ｃ、４ｄの形状は配線形状に限定されず、島状でもよい。
【００９０】
更に、被エッチング膜３はアルミニウム膜に限定されず、図５（ａ）〜（ｃ）に示すような構造でもよい。
【００９１】
図５（ａ）においては、ポリシリコン膜１０、ＳｉＯＮ膜１１、樹脂膜１２、ＳＯＧ膜１３をこの順に積層したものを被エッチング膜３としている。このうち、樹脂膜１２としては、ノボラック樹脂等よりなる膜を使用し得る。そのような被エッチング膜３を採用する場合は、まず、各レジストパターン４ｃ、４ｄをマスクに使用してその下のＳＯＧ膜１３をエッチングする。次いで、レジストパターン４ｃ、４ｄを除去後、ＳＯＧ膜１３をマスクにして樹脂膜１２とＳｉＯＮ膜１１とをエッチングする。更に、この樹脂膜１２とＳｉＯＮ膜１１とをマスクにしてポリシリコン膜１０がエッチングされる。
【００９２】
また、図５（ｂ）に示す例では、被エッチング膜３は、ポリシリコン膜１０と反射防止膜１４とを積層してなる。反射防止絶縁膜１４としては、例えば、クラリアントジャパン株式会社製のＢＡＲＣを使用し得る。そのような反射防止膜１４を形成することで、ポリシリコン膜１０を精度良くエッチングすることが可能となる。
【００９３】
そして、図５（ｃ）に示す例は、図５（ｂ）におけるポリシリコン膜１０に代えて、ＳｉＯＮ膜１１をエッチングするようにしたものである。
【００９４】
（２）第２の実施の形態
既述の光学式測長装置は、レジストの繰り返しパターンに楕円偏向光を照射し、反射光を干渉させることでパターン幅を測長するものなので、レジストのパターンが疎な場合、例えば孤立パターンの場合には、反射光を十分に干渉させることができないので、そのパターン幅を正確に測定することが困難となる。
【００９５】
よって、第１実施形態において、デバイスレジストパターン４ｃが孤立パターンである場合、それを縮小したモニターレジストパターン４ｄもやはり孤立パターンとなるので、そのモニターレジストパターン４ｄを測長するのが困難となり、露光条件を管理するのが困難となる。
【００９６】
本実施形態は、デバイスレジストパターン４ｃがそのような孤立パターンであっても、その線幅の挙動を管理することが可能な方法を例示するものである。
【００９７】
本実施形態を説明に先行し、まず、そこで使用されるＯＰＣカーブについて図１３を参照しながら説明する。
【００９８】
図１３は、ステッパのＯＰＣ（Ｏｐｔｉｃａｌ Ｐｒｏｘｉｍｉｔｙ Ｅｆｆｅｃｔ）カーブを示す図である。ＯＰＣカーブとは、互いに線幅の等しい二つの帯状パターンをレチクル上に形成し、そのパターン間隔（スペース）を振った場合に、実際に投影されるパターンの幅が近接効果によってどのように変化するのかを表すものである。このカーブの横軸は、レチクル上のパターンの間隔（スペース）を表し、横軸は、実際に投影されるパターンの線幅を表す。この例では、レチクル上のパターンの線幅を、シリコンウエハ１上の線幅の５倍又は６倍としている。
【００９９】
図１３に示すように、二つの帯状パターンＡ、Ｂの線幅がレチクル上で同じであっても、互いの距離が変わることより、投影される線幅が近接効果によって変化する。そのように線幅が異なるので、図１３のＰ点（スペース２００ｎｍ）、Ｑ点（スペース６００ｎｍ）、及び孤立点（スペース１６００ｎｍ）では、以下のように、それぞれ露光マージンが異なる。
【０１００】
図１４は、上記Ｐ点、Ｑ点、及び孤立点におけるＥＤ−Ｔｒｅｅであり、図１５は、図１４から得られたＥＤ−Ｗｉｎｄｏｗを示すグラフである。
【０１０１】
図１５に示すように、孤立点の露光マージンが最も広く、次いで、Ｑ点、Ｐ点の順に露光マージンが低くなる。
【０１０２】
よって、図１６の断面図に示すように、デバイスレジストパターン４ｃが孤立パターンである場合は、モニターレジストパターン４ｄを繰り返しパターンとし、その繰り返しパターンのスペースを適宜選択することで、空き領域の露光マージンをデバイス領域のそれよりも低くすることができる。
【０１０３】
モニターレジストパターン４ｄをそのような繰り返しパターンとすることで、光学式測長装置でモニターレジストパターン４ｄの幅を測長することができるので、第１実施形態で説明したのと同じ効果を得ることができる。
【０１０４】
但し、レチクル上において、デバイスレジストパターン４ｃ用のパターンの線幅と、モニターレジストパターン４ｄ用のパターンの線幅とが同じである必要は無い。これらの線幅が異なっていても、上記のようにＯＰＣカーブとＥＤ−Ｗｉｎｄｏｗとを利用して、孤立パターンの露光マージンよりも低い露光マージンを呈する繰り返しパターンを見つけ、その繰り返しパターンを空き領域上に露光すればよい。更に、本明細書において、シリコンウエハ１上の孤立パターンとは、完全孤立のパターンに限定されず、隣接するパターンとの距離が８００〜１０００ｎｍ以上のパターンを指すものである。
【０１０５】
（３）第３の実施の形態
本実施形態は、空き領域に露光マージンが低いパターンを投影するための、更に別の方法を例示するものである。
【０１０６】
ステッパに使用される照明系は、通常照明と変形照明とに大別できる。通常照明とは、絞りのアパーチャの形状が、光軸に中心を有する円形のものを指す。一方、変形照明とは、アパーチャの形状が光軸を中心にした回転図形ではないものを指す。
【０１０７】
変形照明で使用される絞りの一例を図１７に示す。図１７は、アパーチャ５ａが四つ形成された四重極照明用の絞り５の平面図である。このの絞り５では、図中のｘ軸方向の解像度が通常照明よりも優れているが、ｘ軸から回転した方向、例えばｘ軸から４５°回転したｙ軸方向に関しては解像度が落ちる。
【０１０８】
そのような解像度の違いを利用して、図１８の平面図に示すように、モニターレジストパターン４ｄとして、デバイスレジストパターン４ｃよりも解像度が低くなる方向に該デバイスレジストパターン４ｄを回転して得られるパターンを使用することで、デバイス領域と空き領域とで露光マージンを異ならすことができる。なお、図１８中のｘ軸とｙ軸は、それぞれ図１７中のｘ軸とｙ軸とに対応する。
【０１０９】
図１９は、図１８に示したデバイスレジストパターン４ｃとモニターレジストパターン４ｄのそれぞれのＥＤ−Ｗｉｎｄｏｗを示す図である。
【０１１０】
図１９に示すように、パターンの延在方向が異なることで、空き領域の露光マージンは、デバイス領域の露光マージンよりも低くなる。従って、モニターレジストパターン４ｄの線幅を光学式測長装置で測定することにより、第１実施形態と同様の利点を得ることができる。
【０１１１】
なお、上記では変形照明として四重極照明を使用したが、これに代えて、アパーチャが二つ設けられた二重極照明を使用してもよい。
【０１１２】
（４）第４の実施の形態
既述の第１〜第３の実施の形態では、デバイス領域と空き領域におけるローカルマスク被覆率の違いを考慮していない。ローカルマスク被覆率とは、図２０のレチクル６の平面図に示すように、任意形状の領域Ｃを仮想し、その領域Ｃ内にあるマスクパターン７の面積Ｓ１を、領域Ｃの全面積Ｓ２で割った値をいう。但し、レチクル６上の異なる領域のローカルマスク被覆率を比較する場合は、それぞれの部分に対して同じ形状の領域Ｃを使用する必要がある。
【０１１３】
レチクル６上の二つの領域において、それらのローカルマスク被覆率が異なると、それらの領域における露光条件も変わるのが普通である。例えば、ローカルマスク被覆率が小さく、マスクパターン７が疎な領域では、その領域を多くの露光光が透過するので、ステッパの鏡筒内で迷光が発生し、その迷光によってフォトレジストがオーバー露光気味になる。これとは逆に、ローカルマスク被覆率が大きい領域では、そのような迷光が殆ど発生しないので、フォトレジストがアンダー露光気味になる。
【０１１４】
図２１は、ローカルマスク被覆率が異なる二つの領域における、露光時間と、レジストパターンの線幅との関係を示すグラフである。このグラフでは、ローカルマスク被覆率Ａはローカルマスク被覆率Ｂよりも大きいとしている。
【０１１５】
ローカルマスク被覆率Ａの領域では、既述のように、ローカルマスク被覆率Ｂの領域よりもアンダー露光気味となるので、フォトレジスト４の未感光４ｂ、４ｆの幅がやや広くなり、ローカルマスク被覆率Ｂの領域よりも線幅がΔｄの差だけ広くなる。その差Δｄは、露光時間に依存せず、各露光時間において略同じ値を有する。この差Δｄのことを、本明細書ではレジスト寸法差と言うことにする。
【０１１６】
図２２（ａ）、（ｂ）は、既述の第１の実施の形態において、デバイスレジストパターン４ｃとモニターレジストパターン４ｄとが線幅も含めて同じパターンとなるようなレチクルを使用した場合の、各レジストパターン４ｃ、４ｄの線幅の面内分布を測定した結果を示すグラフである。
【０１１７】
この例では、各レジストパターン４ｃ、４ｄの線幅の目標値を共に１３０ｎｍにし、空き領域のローカルマスク被覆率を４０％、デバイス領域のローカルマスク被覆率を１０％としている。
【０１１８】
図２２（ａ）、（ｂ）を比較して理解されるように、空き領域ではデバイス領域よりもローカルマスク被覆率が大きく、デバイス領域と比較してアンダー露光気味になるので、線幅の平均値がデバイス領域のそれよりも差分約６ｎｍだけ大きい１３６．６３ｎｍとなっている。
【０１１９】
よって、第１実施形態において、ある露光条件でモニターレジストパターン４ｄの線幅が目標通りの１２０ｎｍであると測定されても、この条件ではデバイス領域においてオーバー露光となると予測できる。この点を考慮し、測定値１２０ｎｍから差分６ｎｍを減算した値１１４ｎｍをモニターレジストパターン４ｄの線幅補正値とし、その補正値（１１４ｎｍ）が１２０ｎｍの±１０％以内に収まるか否かを判断することで、ローカルマスク被覆率の違いを考慮した露光条件を求めることができる。今の場合、補正値１１４ｎｍは１２０ｎｍの±１０％以内に収まるので、適正な露光条件であると判断できる。
【０１２０】
（５）第５の実施の形態
本実施形態では、既述の第１〜第４実施形態が実際の量産ラインにどのように組み入れられるかが説明される。図２３は、本実施形態を説明するためのフローチャートである。
【０１２１】
まず、ステッパの露光条件が適切であるか否かを確認するため、ステップＳ１において、パイロットウエハ（試験用ウエハ）を準備する。
【０１２２】
そして、ステップＳ２〜Ｓ４において、パイロットウエハ上にフォトレジストを塗布し、それをステッパにより露光した後、フォトレジストを現像してレジストパターンを作製する。そのレジストパターンは、第１〜第４の実施形態の方法で作製され、各チップ毎にデバイスレジストパターンとモニターレジストパターンとを有する。なお、以下の例では、第１実施形態にあわせ、デバイスレジストパターンの線幅の目標値を１３０ｎｍにし、モニターレジストパターンの線幅の目標値を１２０ｎｍとする。
【０１２３】
次いで、ステップＳ５に移行し、各チップ上のモニターレジストパターンの線幅を光学式測長装置により測定する。この測定には、２〜３分という短時間しか要しない。なお、必ずしも全てのチップのモニターレジストパターンを測定する必要はなく、数チップ、例えば５チップ上だけで測定してもよい。
【０１２４】
そして、ステップＳ６に移行し、測定結果が目標とする１２０ｎｍの±１０％以内にある（ＹＥＳ）か否か（ＮＯ）を判断する。
【０１２５】
もし、ここでＹＥＳであると判断されると、ステップＳ７に移行し、露光条件の条件出しを終了する。
【０１２６】
一方、ＮＯと判断された場合は、デバイスレジストパターンを直接測長するためにステップＳ１５に移行し、パイロットウエハをＳＥＭの中に入れる。
【０１２７】
その後、ステップＳ１６に移行して、ステップＳ５で測定したのと同じチップ内のデバイスレジストパターンの線幅をＳＥＭで実際に測長する。すなわち、ステップＳ５において全チップを測定した場合、本ステップにおいても全チップを測定し、ステップＳ５で５チップしか測長しない場合は、本ステップでもその５チップのみを測長することになる。
なお、この測定時間は約５〜８分である。
【０１２８】
そして、ステップＳ１７に移行し、上の測長結果に基づいて露光時間や焦点ずれを調節することにより、後続の製品ロット用の露光条件を補正する。例えば、パイロットウエハの面内でランダムにエラーが発生している場合は、露光時間が全体的にオーバー若しくはアンダー気味であると判断されるので、露光時間を調整する。
【０１２９】
このように、ステップＳ１７又はステップＳ７で条件出しを終えた後は、ステップＳ８に移行し、所定枚数、例えば２５枚の製品ウエハよりなる製品ロットを準備する。
【０１３０】
そして、ステップＳ９〜Ｓ１１に移行して、製品ロットのウエハ一枚づつにフォトレジストを塗布し、上で出された条件に基づいて、フォトレジストに露光を行い、その後現像する。
【０１３１】
そのような処理が１ロット終了すると、ステップＳ１２とステップＳ１３（モニター工程）に移行する。ステップＳ１２では、製品ロットの全てのウエハ（例えば２５枚）に対し、第１〜第４実施形態の方法でモニターレジストパターンの幅を光学式測長装置で測長する。なお、一枚のウエハにおいて測長されるチップの数は特に限定されないが、本実施形態では全チップとする。また、ステップＳ１３では、ステップＳ１２で測長されたモニターレジストパターンの幅が目標とする１２０ｎｍの±１０％以内にある（ＹＥＳ）か否（ＮＯ）かを判断する。
【０１３２】
そして、製品ロットの中からＮＯと判断されたエラーウエハを抜き出し、それらに対してのみ、ステップＳ１８に移行する。ステップＳ１８では、各エラーウエハにおいて、エラーとなったチップのデバイスレジストパターンの幅をＳＥＭで測長する。そして、その測長結果に基づいて、露光時間や焦点ずれを算出し、それにより後続ロット用の露光条件を補正する。
【０１３３】
ステップＳ１３で全てのウエハがＹＥＳと判断されるか、或いはステップＳ１９を終了した後は、ステップＳ１４に移行し、製品ロットを次の工程（例えばエッチング工程）に払い出し、本工程を終了する。
【０１３４】
このフローによれば、ステップＳ１２において、製品ロット内の全てのウエハに対してモニターレジストパターンを測長している。よって、図２４に示すように、２５枚のウエハＷ１〜Ｗ２５よりなるロットＡを処理している途中で、例えばステッパの真空チャック上にゴミが付着し、そのゴミの厚さにより、ウエハＷｎのゴミの上にあるチップ９上で局所焦点ずれが発生しても、チップ９のモニターレジストパターンが測長され、その測長値が他のチップ８のそれよりも突出した値となることで、このウエハＷｎのチップ９において局所フォーカスずれが発生したことが分かる。
【０１３５】
ステップＳ１２は、全てのウエハＷ１〜Ｗ２５の露光が終了してから行われるので、ウエハＷｎに続くウエハＷｎ＋１〜Ｗ２５のチップ９上でも局所焦点ずれが発生するが、ロットＡの処理が終了後に真空チャックをクリーニングすることで、後続のロットＢにおいて局所焦点ずれが発生するのを未然に防ぐことができる。これにより、半導体装置の歩留まりを向上させることができる。
【０１３６】
（６）比較例
本比較例は、第５の実施の形態に対する比較例であって、ＳＥＭを使用してレジストパターンを測長するものである。
【０１３７】
図２５は、本比較例を説明するためのフローチャートである。
【０１３８】
まず、ステップＰ１〜Ｐ４において、パイロットウエハをフォトリソグラフィ工程に流し、フォトレジストの塗布、露光、及び現像を行い、レジストパターンを作製する。そのレジストパターンは、上記各実施例のモニターレジストパターンを有しておらず、デバイス用のデバイスレジストパターンのみからなる。以下では、そのデバイスレジストパターンの目標値を、１３０ｎｍの±１０％以下とする。
【０１３９】
次いで、ステップＰ５に移行し、パイロットウエハをＳＥＭ内に入れる。
【０１４０】
その後、ステップＰ６に移行して、デバイスレジストパターンの線幅をウエハ内５点でＳＥＭにより直接測長する。この場合、正味の測定時間は約５〜８分であるが、高価なＳＥＭはクリーンルーム内に通常数台しかなく、他の工程でもＳＥＭが使用されるので、ＳＥＭが空くまでの待ち時間も更に必要となる。
【０１４１】
続いて、ステップＰ７に移行し、上記の測長結果に基づいて、ステッパの露光条件を求め、条件出しを終了する。
【０１４２】
次いで、ステップＰ８に移行して、２５枚の製品ウエハからなる製品ロットの処理を開始する。その製品ロットの各ウエハに対し、ステップＰ９でフォトレジストを塗布し、更に、ステップＰ７で出された露光条件によりステップＰ１０で露光が行われる。
【０１４３】
次に、ステップＰ１１に移行して、各ウエハのフォトレジストを現像し、デバイスレジストパターンを作製する。
【０１４４】
このデバイスレジストパターンが製品ロットの全てのウエハに対して作製された後は、ステップＰ１２に移行して、製品ロットの中から二枚のウエハのみを抜き出す。
【０１４５】
そして、ステップＰ１３において、抜き出された二枚のウエハに対してのみ、ＳＥＭによる検査が行われる。この検査では、デバイスレジストパターンの線幅が一つのウエハ内の５チップ上で測長され、その測長値が目標の１２０ｎｍの±１０％以内にあるか否かが検査される。そして、その検査の結果、目標値から外れていることが判明した場合は、次回のロットからはステッパの露光条件を補正して露光を行うようにする。なお、この測長には、約１０〜１５分程度の時間を要する。
【０１４６】
その検査が終了後、ステップＰ１４に移行して、エッチング工程等の後続の工程に製品ロットを払い出す。
【０１４７】
この比較例によると、ステップＰ１３において、製品ロット内の全てのウエハに対してではなく、その中の二枚のウエハに対してのみ、ＳＥＭによる抜き打ち検査を行っている。
【０１４８】
従って、図２６に示すように、ロットＡ内のウエハＷｎが抜き打ち検査され、そのチップ９に局所フォーカスずれがあると分かっても、その局所フォーカスずれがウエハＷｎで初めて生じたものなのか、それともそれ以前のウエハＷ１〜Ｗｎ−１で発生したものなのかが判断できない。
【０１４９】
しかも、ステップＰ１３では、抜き出されたウエハ内の全てのチップに対してではなく、その中の５点のチップに対してのみ検査を行うので、チップ９が検査対象外である場合、チップ９上で局所フォーカスずれがあることを見逃してしまい、後続のロットＢの同じチップ９にも局所フォーカスずれが発生してしまう。
【０１５０】
更に、ステップＰ１３では、測定に長時間を要するＳＥＭを使用しているので、量産ラインのスループットが低下し、半導体装置の生産性が低下してしまう。
【０１５１】
これに対し、既述の第５実施形態では、ステップＳ１２において、製品ロット内の全てのウエハの全てのチップに対して検査を行っているため、局所フォーカスずれ等のエラーを発生ロット内ですぐさま発見することができ、しかも、そのエラーの発生したウエハを特定することができるので、製品ウエハの履歴を追うことが容易となる。更に、測定が短時間で終了する光学的測定装置を使用しているので、量産ラインのスループットが向上し、半導体装置の生産性が高まる。
【０１５２】
以下に、本発明の特徴を付記する。
【０１５３】
（付記１） 半導体チップが多面取りされる半導体ウエハの上又は上方に被エッチング膜を形成する工程と、
前記被エッチング膜上にフォトレジストを塗布する工程と、
前記半導体チップのデバイス領域上の前記フォトレジストにデバイスパターンを投影すると共に、前記半導体チップの空き領域上又は該半導体チップ間のスクライブ領域上の前記フォトレジストにモニターパターンを投影して該フォトレジストを露光する露光工程と、
前記露光工程後、前記フォトレジストを現像して、前記デバイスパターンの形をしたデバイスレジストパターンと、前記モニターレジストパターンの形をしたモニターレジストパターンとを作製する工程と、
前記モニターレジストパターンの寸法を光学的に測定して、その測定値が目標の範囲内にある場合には前記デバイスパターンの露光条件が適切であると判断し、そうでない場合には前記露光条件が適切ではないと判断する光学測定工程と、
を有することを特徴とする露光方法。
【０１５４】
（付記２） 前記モニターパターンとして、前記デバイスパターンよりも露光マージンが低いパターンを使用することを特徴とする付記１に記載の露光方法。
【０１５５】
（付記３） 前記モニターパターンとして、前記デバイスパターンを所定の収縮率だけ縮小したパターンを使用することを特徴とする付記２に記載の露光方法。
【０１５６】
（付記４） 前記収縮率は、１０％以下であることを特徴とする付記３に記載の露光方法。
【０１５７】
（付記５） 前記収縮率は、５〜８％であることを特徴とする付記３に記載の露光方法。
【０１５８】
（付記６） 前記デバイスパターンとして孤立パターンを使用し、
前記モニターパターンとして、近接効果により前記孤立パターンと同じ又はそれよりも低い露光マージンを呈する繰り返しパターンを使用することを特徴とする付記１に記載の露光方法。
【０１５９】
（付記７） 前記露光工程には、前記フォトレジスト表面内の特定方向での解像度が他の方向よりも優れた変形照明が使用され、
前記モニターパターンとして、前記デバイスパターンよりも解像度が低くなる方向に前記デバイスパターンを回転して得られるパターンを使用することを特徴とする付記１に記載の露光方法。
【０１６０】
（付記８） 前記変形照明として、四重極照明又は二重極照明を使用することを特徴とする付記７に記載の露光方法。
【０１６１】
（付記９） 前記露光工程において、前記デバイスパターン用のマスクパターンと前記モニターパターン用のマスクパターンとがそれぞれローカルマスク被覆率が異なる二つの領域に形成されたレチクルを使用し、
前記露光工程の前に、前記ローカルマスク被覆率の違いにより生じる前記二つの領域のレジスト寸法差を予め求めておき、
前記光学測定工程で得られるモニターレジストパターンの寸法から前記レジスト寸法差を減算したものを前記モニターパターンの寸法補正値とし、
前記寸法補正値に基づいて、前記デバイスパターンの露光条件が適切であるか否かを判断することを特徴とする付記１に記載の露光方法。
【０１６２】
（付記１０） 前記光学測定工程は、分光エリプソメトリ技術を使用して行われることを特徴とする付記１乃至付記９のいずれかに記載の露光方法。
【０１６３】
（付記１１） 前記光学測定工程の後、前記デバイスレジストパターンと前記モニターレジストパターンとをエッチングマスクにして前記被エッチング膜をエッチングし、前記被エッチング膜にデバイスパターンとモニターパターンとを作製する工程が行われることを特徴とする付記１乃至付記１０のいずれかに記載の露光方法。
【０１６４】
（付記１２） 前記デバイスパターンは回路素子の一部を構成することを特徴とする付記１１に記載の露光方法。
【０１６５】
（付記１３） 製品ロットの全ての製品用半導体ウエハに対して付記１乃至付記１２のいずれかに記載の露光方法を行うことにより、前記デバイスレジストパターンの露光条件をモニターするモニター工程を有することを特徴とする半導体装置の製造方法。
【０１６６】
（付記１４） 前記モニター工程において、前記製品用半導体ウエハの全ての前記チップに対して前記光学測定工程が行われることを特徴とする付記１３に記載の半導体装置の製造方法。
【０１６７】
（付記１５） 前記モニター工程により前記デバイスパターンの露光条件が適切でないと判断されたエラーチップを有する製品用半導体ウエハを前記製品ロットから抜き出し、前記エラーチップの前記デバイスレジストパターンの寸法をＳＥＭにより測定して、その測定値に基づいて後続ロット用の露光条件を補正する工程を有することを特徴とする付記１３又は付記１４に記載の半導体装置の製造方法。
【０１６８】
（付記１６） 前記モニター工程の前に、試験用ウエハに対して付記１乃至付記１２のいずれかに記載の露光方法を行い、前記デバイスレジストパターンの露光条件が適切であるか否かを確認する試験工程が行われることを特徴とする付記１３乃至付記１５のいずれかに記載の半導体装置の製造方法。
【０１６９】
（付記１７） 前記試験工程により露光条件が適切でないと判断されたエラーチップが存在する場合、該エラーチップの前記デバイスレジストパターンの寸法をＳＥＭにより測定して、その測定値に基づいて後続の前記製品ロット用の露光条件を補正する工程を有することを特徴とする付記１６に記載の半導体装置の製造方法。
【０１７０】
（付記１８） 半導体基板と、
前記半導体基板の上又は上方の或る一層内に形成されたデバイスパターンと、前記デバイスパターンと同一層内に形成され、該デバイスパターンと同じ材料よりなり、且つ、前記デバイスパターンよりも線幅又はスペース幅が狭いモニターパターンと、
を有することを特徴とする半導体装置。
【０１７１】
（付記１９） 前記モニターパターンは、前記デバイスパターンを回転して得られるパターンであることを特徴とする付記１８に記載の半導体装置。
【０１７２】
（付記２０） 半導体基板と、
前記半導体基板の上又は上方の或る一層内において孤立して形成されたデバイスパターンと、
前記デバイスパターンと同じ材料よりなり、該デバイスパターンと同一層内に繰り返して形成されたモニターパターンと、
を有することを特徴とする半導体装置。
【０１７３】
（付記２１） 前記モニターパターンは、前記一層内の空き領域又はスクライブ領域に形成されたことを特徴とする付記１８乃至付記２０のいずれかに記載の半導体装置。
【０１７４】
【発明の効果】
以上説明したように、本発明によれば、モニターレジストパターンの寸法を光学的に測定するので、従来よりも測定時間を短くすることができ、且つ、レジストパターンの収縮を抑えて測定精度を高くすることができる。
【０１７５】
しかも、デバイスレジストパターンの他に、それよりも露光マージンの低いモニターレジストパターンを形成し、そのモニターレジストパターンの寸法を測定してデバイスレジストパターンの寸法を保障するようにしたので、デバイスレジストパターンを直接測定する場合よりも、デバイスレジストパターンの寸法が厳しく管理することができる。
【０１７６】
更に、こうすることで、露光条件の変動に対してモニターレジストパターンのＬＥＲが敏感に反応し、モニターレジストパターンの寸法を光学的に正確に測定され、それによりデバイスレジストパターンの寸法を正確に保障することができる。
【０１７７】
また、製品ロットの全ての製品用ウエハに対して本発明を適用し、デバイスレジストパターンの露光条件をモニターすることで、露光条件がエラーとなった製品ウエハをロット内ですぐさま発見することができ、更に、そのエラーウエハを特定することもできるので、製品ウエハの履歴を容易に追うことができる。
【０１７８】
更に、一つの製品ウエハの全半導体チップに対して本発明を適用することで、一つの製品ウエハをもれなく検査することが可能となる。
【図面の簡単な説明】
【図１】図１は、ＫｒＦ用フォトレジストの透過率曲線を示すグラフである。
【図２】図２（ａ）は、ＳＥＭによる測定時間と、レジストパターンの線幅との関係について示すグラフであり、図２（ｂ）は、電子線によってレジストパターンが収縮した様子を示す光学顕微鏡像である。
【図３】図３（ａ）〜（ｃ）は、本発明の第１の実施の形態に係る露光方法について示す断面図（その１）である。
【図４】図４は、本発明の第１の実施の形態に係る露光方法について示す断面図（その２）である。
【図５】図５（ａ）〜（ｂ）は、本発明の第１の実施の形態において使用される被エッチング膜の他の例を示す断面図である。
【図６】図６は、本発明の第１の実施の形態におけるデバイスパターンとモニターパターンのそれぞれのＥＤ−Ｔｒｅｅを示す図である。
【図７】図７（ａ）〜（ｂ）は、本発明の第１の実施の形態においてＥＤ−Ｗｉｎｄｏｗを作成する方法を説明するための図である。
【図８】図８は、本発明の第１の実施の形態におけるデバイスパターンとモニターパターンのそれぞれのＥＤ−Ｗｉｎｄｏｗである。
【図９】図９（ａ）は、本発明の第１の実施の形態におけるモニターパターンの平面図であり、図９（ｂ）は、ＬＥＲの定義について示す平面図である。
【図１０】図１０（ａ）は、本発明の第１の実施の形態におけるデバイスパターンのＬＥＲを示すグラフであり、図１０（ｂ）は、本発明の第１の実施の形態におけるモニターパターンのＬＥＲを示すグラフである。
【図１１】図１１は、本発明の第１の実施の形態におけるフォトレジストのマスクリニアリティを示すグラフである。
【図１２】図１２（ａ）は、本発明の第１の実施の形態におけるデバイスパターンの線幅の面内分布を示すグラフであり、図１２（ｂ）は、本発明の第１の実施の形態におけるモニターパターンの線幅の面内分布を示すグラフである。
【図１３】図１３は、本発明の第２の実施の形態で使用されるＯＰＣカーブを示す図である。
【図１４】図１４は、本発明の第２の実施の形態におけるＥＤ−Ｔｒｅｅを示すグラフである。
【図１５】図１５は、本発明の第２の実施の形態におけるＥＤ−Ｗｉｎｄｏｗを示すグラフである。
【図１６】図１６は、本発明の第２の実施の形態に係る露光方法について示す断面図である。
【図１７】図１７は、本発明の第３の実施の形態において使用される変形照明の絞りの平面図である。
【図１８】図１８は、本発明の第３の実施の形態に係る露光方法について説明するための平面図である。
【図１９】図１９は、本発明の第３の実施の形態におけるデバイスレジストパターンとモニターレジストパターンのそれぞれのＥＤ−Ｗｉｎｄｏｗを示すグラフである。
【図２０】図２０は、本発明の第４の実施の形態で使用されるレチクルの平面図である。
【図２１】図２１は、本発明の第４の実施の形態において、ローカルマスク率が異なる二つの領域における、露光時間と、レジストパターンの線幅との関係について示すグラフである。
【図２２】図２２（ａ）、（ｂ）は、本発明の第４の実施の形態において、デバイスレジストパターンとモニターレジストパターンとが線幅も含めて同じパターンとなるようなレチクルを使用した場合の、各レジストパターンの線幅の面内分布を測定した結果を示すグラフである。
【図２３】図２３は、本発明の第５の実施の形態を説明するためのフローチャートである。
【図２４】図２４は、本発明の第５の実施の形態を説明するための模式図である。
【図２５】図２５は、本発明の比較例を説明するためのフローチャートである。
【図２６】図２６は、本発明の比較例を説明するための模式図である。
【符号の説明】
１…シリコンウエハ、２…絶縁膜、３…被エッチング膜、４…フォトレジスト、４ａ、４ｅ…感光部、４ｂ、４ｆ…未感光部、４ｃ…デバイスレジストパターン、４ｄ…モニターレジストパターン、３ａ…デバイスパターン、３ｂ…モニターパターン、５…絞り、５ａ…アパーチャ、６…レチクル、７…マスクパターン、８、９…半導体チップ。
【発明の属する技術分野】
本発明は、露光方法、それを用いた半導体装置の製造方法、及び半導体装置に関する。
【０００２】
【従来の技術】
ＬＳＩ等の半導体装置の量産ラインにおいては、ゲート電極や配線等をパターニングするために、半導体ウエハ上にフォトレジストを塗布し、それを露光・現像してレジストパターンを作製する。そのレジストパターンは、その下にある被エッチング膜をエッチングする際のエッチングマスクとして使用され、被エッチング膜にレジストパターンが転写されることになる。転写されたパターンが設計通りの寸法、例えば配線幅となるためには、勿論、レジストパターンも設計通りの寸法にならなければならならず、そのためには、ステッパの露光条件（露光時間、焦点ずれ）がきちんと出ていないといけない。
【０００３】
そこで、露光条件を調べるため、製品ウエハを流す前にパイロットウエハと呼ばれる試験用ウエハを露光工程に流してレジストパターンを作製し、そのレジストパターンの寸法を測定することで、露光時間、焦点ずれが所定の範囲内にあるか否かが調べられる。そのような測定には、従来、分解能及び再現性に優れたＳＥＭ（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｉｃ）を使用するのが一般的である。
【０００４】
また、ＳＥＭを使用するのではなく、二種類の補助パターンをフォトレジストに作成し、その補助パターンを光学的に測定することで、デバイス用のレジストパターンの寸法を測定する技術もある（例えば、特許文献１参照）。
【０００５】
【特許文献１】
特開平７−２４３８１４号公報
【０００６】
【発明が解決しようとする課題】
ところで、上記の測定が不正確だと、ステッパの露光条件を正確に出すことができず、設計通りのレジストパターンを後続の製品ウエハに作製することが困難となるので、レジストパターンの寸法はできるだけ正確に測定される必要がある。
【０００７】
更に、その測定は短時間で行われるのが好ましいが、ＳＥＭは真空装置であるためその測定に長時間を要し、量産ラインのスループットが低下するという不都合を招いてしまう。
【０００８】
本発明は係る従来例の問題点に鑑みて創作されたものであり、従来よりも正確に、且つ、短時間で行うことができる露光方法、それを用いた半導体装置の製造方法、及び半導体装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記した課題は、半導体チップが多面取りされる半導体ウエハの上又は上方に被エッチング膜を形成する工程と、前記被エッチング膜上にフォトレジストを塗布する工程と、前記半導体チップのデバイス領域上の前記フォトレジストにデバイスパターンを投影すると共に、前記半導体チップの空き領域上又は該半導体チップ間のスクライブ領域上の前記フォトレジストにモニターパターンを投影して該フォトレジストを露光する露光工程と、前記露光工程後、前記フォトレジストを現像して、前記デバイスパターンの形をしたデバイスレジストパターンと、前記モニターレジストパターンの形をしたモニターレジストパターンとを作製する工程と、前記モニターレジストパターンの寸法を光学的に測定して、その測定値が目標の範囲内にある場合には前記デバイスパターンの露光条件が適切であると判断し、そうでない場合には前記露光条件が適切ではないと判断する光学測定工程と、を有することを特徴とする露光方法によって解決する。
【００１０】
次に、本発明の作用について説明する。
【００１１】
本発明によれば、モニターレジストパターンの寸法を光学的に測定するので、ＳＥＭを使用する従来例よりも測定時間を短くなり、量産ラインのスループットが高まる。
【００１２】
更に、光学的な測定では、ＳＥＭのように電子線を使用しないので、電子線によってレジストパターンが収縮することがなく、レジストパターンの寸法が従来よりも正確に測定される。
【００１３】
特に、モニターパターンの露光マージンをデバイスパターンの露光マージンよりも低くし、それにより作成されたモニターデバイスパターンの寸法を光学的に測定することで、デバイスレジストパターンを直接測定する場合よりも、デバイスレジストパターンの寸法が厳しく管理される。
【００１４】
しかも、このようにすると、露光条件の変動に対してモニターレジストパターンのＬＥＲ（Ｌｉｎｅ Ｅｄｇｅ Ｒｏｕｇｈｎｅｓｓ）が敏感に反応するので、モニターレジストパターンの寸法が光学的に正確に測定され、それによりデバイスレジストパターンの寸法が正確に保障される。
【００１５】
なお、デバイスパターンが光学的に測定するのが困難な孤立パターンである場合は、モニターパターンとして、近接効果により孤立パターンと同じか又はそれよりも低い露光マージンを呈する繰り返しパターンを使用し、その繰り返しパターンの寸法を光学的に測定することで、孤立パターンの露光条件を確認することができる。
【００１６】
また、モニターレジストパターンの露光マージンを低くするには、フォトレジスト表面内の特定方向での解像度が他の方向よりも優れた変形照明を使用し、且つ、モニターパターンとして、デバイスパターンよりも解像度が低くなる方向に該デバイスパターンを回転して得られるパターンを使用する方法がある。
【００１７】
更に、デバイスパターン用のマスクパターンとモニターパターン用のマスクパターンとがそれぞれローカルマスク被覆率が異なる二つの領域に形成されたレチクルを使用してもよい。その場合は、ローカルマスク被覆率の違いにより生じる上記二つの領域のレジスト寸法差を予め求めておき、そして、光学的に測定されたモニターレジストパターンの寸法からこのレジスト寸法差を減算したものを上記モニターパターンの寸法補正値とし、この寸法補正値に基づいて露光条件が適切であるか否かを判断する。
【００１８】
また、製品ロットの全ての製品用ウエハに対して上記の露光方法を行い、デバイスレジストパターンの露光条件をモニターすることで、露光条件がエラーとなった製品ウエハをロット内ですぐさま発見することができ、更に、そのエラーウエハを特定することもできるので、製品ウエハの履歴を追うことが容易となる。
【００１９】
そして、一つの製品ウエハの全半導体チップに対して上記のような測定を行うことで、一つの製品ウエハをもれなく検査することが可能となる。
【００２０】
【発明の実施の形態】
本発明の各実施形態の説明に先立ち、基礎となる事項について説明する。
【００２１】
近年、半導体装置は微細化の一途をたどっているが、微細化を更に推し進めるには、従来よりも微小なレジストパターンを作製する必要がある。微小レジストパターンを作製するには、露光光として、従来使用されているｉ線（波長３６５ｎｍ）やＫｒＦレーザ（波長２４８ｎｍ）よりも更に波長の短いＡｒＦレーザ（波長１９３ｎｍ）を使用するのが有用である。
【００２２】
このＡｒＦレーザを使用する場合でも、ｉ線やＫｒＦレーザで使用される従来型のフォトレジストがそのまま流用できるのが好ましい。
【００２３】
しかしながら、図１の透過率曲線に示すように、ＫｒＦ用のフォトレジストの透過率は、ＡｒＦレーザの波長である１９３ｎｍ付近で透過率がほとんど零である。これは、従来型のレジストはベンゼン環を含む樹脂よりなり、ベンゼン環が１９３ｎｍ付近の波長の光に対して光吸収を持つ為である。フォトレジストは露光光が透過することにより感光するので、上記のことは、ＡｒＦにおいては従来型のレジストが使用できないことを意味する。
【００２４】
よって、ＡｒＦレーザを使用する場合では、ベンゼン環を含まない脂環式樹脂の使用が検討されている。そのような脂環式樹脂には、例えば、Ａｃｒｙｌａｔｅｓ（化１参照）又はＣＯＭＡ（Ｃｙｃｌｉｃ Ｏｌｅｆｉｎ−Ｍａｌｅｉｃ Ａｎｈｙｄｒｉｔｅ）型のポリマ（化２参照）、或いは両者を混合したハイブリッド型のポリマ（化３参照）が含まれる。
【００２５】
【化１】
【化２】
【化３】
しかしながら、そのような脂環式樹脂から作製されたレジストパターンは、ＳＥＭの電子ビームが照射されると、その寸法が縮小してしまうことが明らかとなった。その様子を図２に示す。
【００２９】
図２の横軸は測定時間を示し、縦軸は、レジストの配線パターン幅を示す。なお、図には３つの異なるグラフがプロットされているが、これらは、それぞれ別々の出来上がり配線幅になるようにパターニングされたレジストパターンを示す。
【００３０】
図２（ａ）より理解されるように、電子ビームの照射時間が長くなるほど、レジストの配線幅が収縮される傾向となる。その結果、図２（ｂ）に示すように、元々１４１．５ｎｍあった幅が６．２５秒の測定により１３２．５ｎｍにまで収縮したサンプルも発生した。
【００３１】
そのようにレジストが収縮するのは、電子ビームの照射により樹脂中のカルボニルが切れ、それにより樹脂が収縮するためであると推測されるが、この推測の真偽に関わらず、レジストパターンの収縮は常に起きる問題であり、これが改善される見込みは非常に低い。
【００３２】
また、上記ではＡｒＦレーザ用のフォトレジストについて考えたが、次世代のフォトリソグラフィ用光源であるＦ２レーザ用のフォトレジストも、ＡｒＦレーザ用のフォトレジストを継承するため、パターン収縮が発生する。
【００３３】
このような問題に鑑み、本発明者は、以下に説明するような露光方法に想到した。
【００３４】
（１）第１の実施の形態
図３〜図４は、本実施形態に係る露光方法について示す断面図である。
【００３５】
最初に、図３（ａ）に示す断面構造を得るまでの工程について説明する。まず、シリコンウエハ（半導体ウエハ）１上に、絶縁膜２として例えばＳｉＯ２膜をＣＶＤ法により形成し、更にその上に被エッチング膜３としてアルミニウム膜を例えばスパッタ法により形成する。そして、この被エッチング膜３上に、既述のＡｒＦレーザ用のフォトレジスト４を２００ｎｍ〜３００ｎｍの厚さに形成する。
【００３６】
また、シリコンウエハ１は、半導体チップが多面取りされるウエハであって、最終的にはダイシングされて個々のチップに個片化される。そのウエハは、従来のようにパイロットウエハである必要は無く、製品ウエハであってもよい。
【００３７】
以下では、一つの半導体チップにおいて、被エッチング膜３がパターニングされて回路素子の一部となる領域をデバイス領域と称することにする。回路素子には配線も含まれるものとし、その場合には本実施形態のようにアルミニウムで被エッチング膜３を構成する。回路素子は限定されず、ＦｅＲＡＭのキャパシタ等であってもよい。この場合は、キャパシタの下部電極、強誘電体膜、上部電極等に使用される材料で被エッチング膜３を構成することになる。
【００３８】
また、一つの半導体チップにおいて、上記したデバイス領域以外の領域を、半導体チップの空き領域と言うことにする。説明の都合上、以下の断面図においては、そのデバイス領域と空き領域とを併記することにする。
【００３９】
次に、図３（ｂ）に示すように、不図示のステッパを使用し、デバイス領域にはデバイスパターンを投影すると共に、そのデバイスパターンを縮小したモニターパターンを空き領域に投影してフォトレジスト４を露光し、そこに感光部４ａ、４ｅと未感光部４ｂ、４ｆとを形成する（露光工程）。モニターパターンの収縮率は限定されないが、デバイスパターンを１０％以下、より好ましくは５〜８％収縮したものがよい。
【００４０】
感光部４ａ、４ｅは、後で現像されて除去される部分であり、その下の被エッチング膜３は、後のエッチング工程において選択的にエッチングされてスペースとなる。一方、未感光部４ｂ、４ｆは除去されずに残り、その下の被エッチング膜３はエッチング工程で除去されずに配線となる。
【００４１】
配線幅とスペース幅とが等しいとき、その幅のことを一般にＬＳ（Ｌｉｎｅ−Ｓｐａｃｅ）という。例えば、ＬＳが１００ｎｍであるとは、配線幅もスペース幅も共に１００ｎｍであことを意味する。ＬＳは、そのような実際の配線の他に、レチクル像に対しても適用される。
【００４２】
本実施形態では、デバイス領域に投影されるデバイスパターンのＬＳを１３０ｎｍとし、空き領域に投影されるモニターパターンのＬＳを１２０ｎｍとする。そのようにＬＳが異なると、デバイス領域と空き領域とでは、スッテッパの露光マージンが異なるのが普通である。それについて図６〜図８を参照して説明する。
【００４３】
図６は、本工程のＥＤ−Ｔｒｅｅを示し、空き領域におけるレチクル像のＬＳを１２０ｎｍとした場合のＥＤ−Ｔｒｅｅ（実線）と、デバイス領域におけるそれを１３０ｎｍとした場合のＥＤ Ｔｒｅｅ（点線）とが併記してある。図６において、横軸はステッパの露光時間を示し、縦軸は、ステッパの焦点とフォトレジスト４表面との距離、即ち焦点ずれを示し、マイナスの記号は焦点がフォトレジスト４表面の前にあることを意味する。
【００４４】
各ＥＤ−Ｔｒｅｅは、配線幅の誤差を±１０％以内に抑えるための露光条件の境界線を示すものである。例えば、ＬＳが１２０ｎｍのＥＤ−Ｔｒｅｅ▲１▼、▲２▼を参考にすると、ＥＤ−Ｔｒｅｅ▲１▼より左側の領域に相当する露光時間、焦点ずれでは、レジストパターンの配線幅が１３２ｎｍ（＝１２０ｎｍ×１．１）よりも太くなってしまうことを意味する。そして、ＥＤ−Ｔｒｅｅ▲２▼より右側の領域では、レジストパターンの配線幅が１０８ｎｍ（＝１２０ｎｍ×０．９）より細くなることを意味する。誤差±１０％以内で配線幅が１２０ｎｍとなるには、二つのＥＤ−Ｔｒｅｅ▲１▼、▲２▼で挟まれた部分の露光条件を採用する必要がある。
【００４５】
次に、露光マージンを定義するため、ＥＤ−Ｗｉｎｄｏｗという特性図について説明する。ＥＤ−Ｗｉｎｄｏｗは、ＥＤ−Ｔｒｅｅから作製されるのであるが、その作製方法を図７（ａ）、（ｂ）に示す。
【００４６】
まず、図７（ａ）のＥＤ−Ｔｒｅｅ図に、横軸に平行で、且つ、各ＥＤ−Ｔｒｅｅ▲１▼、▲２▼との交点で終端する線分のうちで最も長い線分Ｌを書き入れる。
【００４７】
次いで、その線分Ｌの中点をＰとし、Ｐの横座標をＥ０とする。
【００４８】
続いて、線分Ｌから展開し、各ＥＤ−Ｔｒｅｅ▲１▼、▲２▼と内接する種々の矩形Ａを図に書き入れる。
【００４９】
その矩形ＡとＥＤ−Ｔｒｅｅ▲２▼との交点を考え、その交点の横座標をＥ０＋（ｘ／１００）×Ｅ０とし、また、その矩形Ａの高さをｙとする。
【００５０】
このようにして得られるｘとｙとの対を種々の矩形Ａについて考え、ｘを横軸にプロットし、ｙを縦軸にプロットすると、図７（ｂ）の実線のＥＤ−Ｗｉｎｄｏｗが完成する。通常、ｘは露光余裕度と称され、ｙは焦点深度と称される。
【００５１】
元のＥＤ−Ｔｒｅｅ（図７（ａ））が、目標とする配線幅の±ａ％を保障するＴｒｅｅを示す場合、このＥＤ−Ｗｉｎｄｏｗにおいては、グラフで囲まれた原点を含む領域内の点が、配線幅の±ａ％を保障する露光条件を表すことになる。
【００５２】
本明細書においては、上記の領域のことを、目標とする配線幅の±ａ％を保障する露光マージンと定義する。そして、２つの異なる露光パターンがあり、一方の露光マージンが他方の露光マージンに含まれる場合、一方の露光パターンは他方よりも露光マージンが低い（厳しい）と定義される。
【００５３】
例えば、図７（ｂ）の例では、点線のＥｄ−Ｗｉｎｄｏｗを呈する露光パターンは、実線のＥｄ−Ｗｉｎｄｏｗを呈する露光パターンよりも露光マージンが低いことになる。しかも、この場合は、前者の露光マージン内で露光を行えば、必然的に後者の露光マージン内で露光が行われることにもなる。
【００５４】
上記のようなＥＤ−Ｗｉｎｄｏｗの作製方法に従い、既述の図６のＥＤ−ＴｒｅｅからＥＤ−Ｗｉｎｄｏｗを作製すると、図８のようになる。
【００５５】
図８に示されるように、ＬＳが１２０ｎｍである空き領域の露光パターンは、ＬＳが１３０ｎｍであるデバイス領域の露光パターンよりも露光マージンが低いので、空き領域の露光マージン内で露光を行えば、必然的にデバイス領域の露光マージン内で露光が行われることになる。
【００５６】
上記のようにして露光が行われた後は、図３（ｃ）に示すように、フォトレジスト４を現像し、それをデバイス領域においてはデバイスレジストパターン４ｃとし、空き領域においてはモニターレジストパターン４ｄとする。そして、モニターレジストパターン４ｄに楕円偏向光を照射してその反射光を調べることにより、モニターレジストパターン４ｄの幅Ｗ２を測長し、それが目標である１２０ｎｍの±１０％以内にあるか否かを調べる。そのような測定技術は、分光エリプソメトリ技術と称され、例えば、ＫＬＡ−Ｔｅｎｃｏｒ社製の光学式測長装置ｓｐｅｃｔｒａ ＣＤが使用される。
【００５７】
そのような光学式測長装置は、機構が単純であるため、測定にさほど時間を要しない。本実施形態では、その測定時間は約２〜３分程度であり、従来例に係るＳＥＭの測定時間（約５〜８分）よりも短く、これにより量産ラインのスループットを高めることができる。
【００５８】
この測定により、幅Ｗ２が目標値である１２０ｎｍの±１０％以内にあると測長されれば、空き領域ではその露光マージン内で露光が行われていることになる。よって、露光マージンが空き領域よりも大きいデバイス領域においてもその露光マージン内で露光が行われていることになるので、露光条件は適切であると判断され、露光条件を変更する必要は無い。
【００５９】
一方、幅Ｗ２が目標値、すなわち１２０ｎｍの±１０％以内に無い場合は、焦点ずれや露光時間等の露光条件が狂っている可能性があるので、これらの条件を適切に変更する必要がある。
【００６０】
ところで、既述のように、空き領域では、デバイス領域よりも露光マージンが低く露光条件が厳しいので、焦点が僅かにぼけたり、或いはアンダー露光となるだけで、フォトレジスト４の感光部４ｅと未感光部４ｆとの境界が明確に画定せず、それにより、図９（ａ）の平面図に示すように、モニターパターン４ｄのエッジが粗く波打ってしまう。
【００６１】
このようなエッジの粗さを表す指標一つにＬＥＲ（Ｌｉｎｅ−Ｅｄｇｅ Ｒｏｕｇｈｎｅｓｓ）がある。ＬＥＲとは、図９（ｂ）の拡大平面図に示すように、モニターパターン４ｄの延在方向と平行な任意の直線ｍを仮想し、この直線ｍとパターンのエッジとの距離ｄを複数箇所、例えば１０箇所で測定した場合の、距離ｄの３σ（σ：標準偏差）で定義される。
【００６２】
図１０（ａ）は、露光条件を振って種々のデバイスレジストパターン４ｃを作製し、該デバイスレジストパターン４ｃのＬＥＲをＳＥＭで測定した場合の測定結果を示すグラフである。また、図１０（ｂ）は、これと同じことをモニターパターン４ｄに対して行ったときのグラフである。これらのグラフにおいて、底面の二軸は露光条件、すなわち焦点ずれと露光時間とを示し、高さ方向の軸がＬＥＲを示す。
【００６３】
図１０（ａ）、（ｂ）から明らかなように、デバイス領域と空き領域とを比較すると、僅かな露光条件（焦点ずれ、露光時間）のずれにより、空き領域においてはＬＥＲが急激に大きくなるのに対し、デバイス領域においてはＬＥＲの変動がそれほどでもない。これは、露光マージンが低い空き領域では、露光条件が適正値から僅かに外れただけでもレジストパターンのエッジが粗くなり、その粗さを示すＬＥＲが大きくなるからである。
【００６４】
そのようなＬＥＲの大小は、光学式測長装置の測定精度にも影響を与える。光学式測長装置においては、様々な線幅やスペース幅の理想パターンに対する理想波形が予めメモリ等の記憶手段に格納されている。その理想波形は、光学式測長装置の製造業者によって異なるが、通常は、横軸に楕円偏向の入射角、縦軸に反射光の強度を採ったものである。そして、その理想波形と、実際に測定された波形とを比較することにより、測定されたパターンの線幅が割り出される。
【００６５】
実際に測定される波形は、測定パターンのＬＥＲの大小に依存し、ＬＥＲが大きい程理想波形に近くなり、線幅の測定誤差が小さくなることとが経験的に知られている。
【００６６】
今の場合、ＬＥＲの変化に乏しいデバイスレジストパターン４ｃではなく、それが露光条件の変化に対して敏感に反応するモニターレジストパターン４ｄを測長するので、デバイスレジストパターン４ｃを直接測定する場合よりも測定誤差が小さくなり、より正確にパターン幅Ｗ２を測長することができ、デバイス領域の露光条件を厳しく管理することができる。
【００６７】
また、光学的測定器では、被エッチング膜３の厚さや、ＣＭＰの残膜等の影響により測定値に誤差が含まれるのであるが、上記のようにモニターレジストパターン４ｄの露光マージンを低くすることで、誤差により幅Ｗ２の測定値が大きく変動して目標値から外れやすくなり、それによりデバイス領域の露光条件を一層厳しく管理することができる。
【００６８】
シリコンウエハ１が製品ウエハである場合は、上記のようにして露光条件が確認された後、図４に示すように、各レジストパターン４ｃ、４ｄをエッチングマスクにし、その下の被エッチング膜３をパターニングしてデバイスパターン３ａ及びモニターパターン３ｂとする。
【００６９】
後述の各実施形態において、種々の形状をしたレジストパターン４ｃ、４ｄが作製されるが、デバイスパターン３ａ及びモニターパターン３ｂも、それらレジストパターン４ｃ、４ｄと同じ形状にパターニングされることになる。
【００７０】
なお、半導体ウエハがパイロットウエハである場合は、本工程を行う必要は無い。
【００７１】
以上説明したように、本実施形態によれば、光学式測長装置を使用してレジストパターンを測長するので、ＳＥＭを使用する従来例よりも測定時間を短くすることができ、量産ラインのスループットを高めることができる。
【００７２】
そして、その光学式測長装置では、ＳＥＭのように電子線を使用しないので、電子線によってレジストパターンが収縮することがなく、レジストパターンの線幅を従来よりも正確に測長することができる。
【００７３】
しかも、露光条件が管理されるべきデバイスレジストパターン４ｃの他に、それよりも露光マージンの厳しいモニターレジストパターン４ｄを形成し、そのモニターレジストパターン４ｄを測長してデバイスレジストパターン４ｃの線幅を保障するようにしたので、デバイスレジストパターン４ｃを直接測長する場合よりもその線幅Ｗ１を厳しく管理することができる。
【００７４】
更に、このようにすると、露光条件の変動に対してモニターレジストパターン４ｄのＬＥＲが敏感に反応するので、光学式測長装置によりその線幅Ｗ２を正確に測定することができ、デバイスレジストパターン４ｃの線幅Ｗ１を正確に保障することができる。
【００７５】
そして、この方法では、一種類のモニターレジストパターン４ｄしか必要としないので、それを二種類必要とする特開平７−２４３８１４号公報と比較して、半導体チップの空き領域を無駄に使用することがない。
【００７６】
ところで、上記においては、空き領域で露光マージンを低くするため、空き領域用のレチクル像のＬＳを１２０ｎｍと小さい値にした。原理的には、この値をより一層小さくすることで、デバイス領域の露光条件をより厳しく管理することが可能となるが、以下に説明する理由により、このＬＳ値を際限無く小さくすることはできない。
【００７７】
図１１は、フォトレジスト４のマスクリニアリティと称される特性を示すグラフである。マスクリニアリティとは、フォトレジスト４の解像性を表現するものであって、その横軸は、フォトレジスト４表面に投影されたレチクル像のＬＳを示す。そして、縦軸は、フォトレジスト４を現像して得られたレジストパターンの線幅を示す。
【００７８】
理想的なフォトレジストであれば、レジストパターンとレチクル像とが全く同じ形状となるので、図中の点線のように、レチクル像のＬＳとレジストパターンの線幅とが同じになるはずである。
【００７９】
ところが、実線でプロットされた実際のフォトレジストでは、その解像性に限界があるので、レチクル像のＬＳがある程度小さくなってしまうと、レジストパターンの線幅がそれに追従しなくなり、点線で示される理想的なものから乖離してしまう。レチクルのＬＳにおいて、このような解離が生じる領域のことをパターン解離領域という。パターン乖離領域においては、レジストパターンの線幅に下限が生じ、その下限よりも小さい線幅を有するレジストパターンを形成することはできない。
【００８０】
理想的には、デバイスレジストパターン４ｃ用のレチクル像も、モニターレジストパターン４ｄ用のレチクル像も、共にパターン解離領域の外にあるのがよい。
【００８１】
但し、モニターレジストパターン４ｄに関しては、そのレチクル像のＬＳがパターン解離領域の比較的浅い部分に位置しているのなら、特に問題はない。そこで、既述の本実施形態では、モニターレジストパターン４ｄ用のレチクル像のＬＳを、パターン解離領域の浅い部分にある１２０ｎｍとした。一方、デバイスレジストパターン４ｃ用のレチクル像のＬＳを、パターン解離領域の外にある１３０ｎｍとした。
【００８２】
図１２（ａ）は、ダイシング前のシリコンウエハ１において、デバイスレジストパターン４ｃの線幅の面内分布を示すグラフである。このグラフの底面の二軸は、シリコンウエハ１に集積形成されたチップの位置を示すものである。そして、高さ方向の軸は、デバイスレジストパターン４ｃの線幅を示す。
【００８３】
一方、図１２（ｂ）は、これと同じことをモニターレジストパターン４ｄで測定した場合の測定結果を示すグラフである。
【００８４】
なお、図１２（ａ）、（ｂ）においては、測定器として既述の光学式測長装置が使用された。
【００８５】
図１２（ａ）、（ｂ）を比較すると、線幅は異なるものの、線幅の面内分布の傾向は両者とも同じである。
【００８６】
従って、モニターレジストパターン４ｄ用のレチクル像のＬＳがパターン解離領域の浅い部分にあっても、そのモニターレジストパターン４ｄの線幅を測長することで、デバイスレジストパターン４ｃの線幅の傾向を把握することができ、デバイス領域の露光条件を管理することができる。
【００８７】
なお、上記では、モニターレジストパターン４ｄを半導体チップの空き領域に作製したが、半導体チップ間のスクライブ領域にそれを形成してもよい。
【００８８】
また、モニターレジストパターン４ｄは、デバイスレジストパターン４ｃの正確な縮小パターンである必要はなく、デバイスレジストパターン４ｃよりも線幅又はスペース幅が狭いパターンであってもよい。
【００８９】
そして、各レジストパターン４ｃ、４ｄの形状は配線形状に限定されず、島状でもよい。
【００９０】
更に、被エッチング膜３はアルミニウム膜に限定されず、図５（ａ）〜（ｃ）に示すような構造でもよい。
【００９１】
図５（ａ）においては、ポリシリコン膜１０、ＳｉＯＮ膜１１、樹脂膜１２、ＳＯＧ膜１３をこの順に積層したものを被エッチング膜３としている。このうち、樹脂膜１２としては、ノボラック樹脂等よりなる膜を使用し得る。そのような被エッチング膜３を採用する場合は、まず、各レジストパターン４ｃ、４ｄをマスクに使用してその下のＳＯＧ膜１３をエッチングする。次いで、レジストパターン４ｃ、４ｄを除去後、ＳＯＧ膜１３をマスクにして樹脂膜１２とＳｉＯＮ膜１１とをエッチングする。更に、この樹脂膜１２とＳｉＯＮ膜１１とをマスクにしてポリシリコン膜１０がエッチングされる。
【００９２】
また、図５（ｂ）に示す例では、被エッチング膜３は、ポリシリコン膜１０と反射防止膜１４とを積層してなる。反射防止絶縁膜１４としては、例えば、クラリアントジャパン株式会社製のＢＡＲＣを使用し得る。そのような反射防止膜１４を形成することで、ポリシリコン膜１０を精度良くエッチングすることが可能となる。
【００９３】
そして、図５（ｃ）に示す例は、図５（ｂ）におけるポリシリコン膜１０に代えて、ＳｉＯＮ膜１１をエッチングするようにしたものである。
【００９４】
（２）第２の実施の形態
既述の光学式測長装置は、レジストの繰り返しパターンに楕円偏向光を照射し、反射光を干渉させることでパターン幅を測長するものなので、レジストのパターンが疎な場合、例えば孤立パターンの場合には、反射光を十分に干渉させることができないので、そのパターン幅を正確に測定することが困難となる。
【００９５】
よって、第１実施形態において、デバイスレジストパターン４ｃが孤立パターンである場合、それを縮小したモニターレジストパターン４ｄもやはり孤立パターンとなるので、そのモニターレジストパターン４ｄを測長するのが困難となり、露光条件を管理するのが困難となる。
【００９６】
本実施形態は、デバイスレジストパターン４ｃがそのような孤立パターンであっても、その線幅の挙動を管理することが可能な方法を例示するものである。
【００９７】
本実施形態を説明に先行し、まず、そこで使用されるＯＰＣカーブについて図１３を参照しながら説明する。
【００９８】
図１３は、ステッパのＯＰＣ（Ｏｐｔｉｃａｌ Ｐｒｏｘｉｍｉｔｙ Ｅｆｆｅｃｔ）カーブを示す図である。ＯＰＣカーブとは、互いに線幅の等しい二つの帯状パターンをレチクル上に形成し、そのパターン間隔（スペース）を振った場合に、実際に投影されるパターンの幅が近接効果によってどのように変化するのかを表すものである。このカーブの横軸は、レチクル上のパターンの間隔（スペース）を表し、横軸は、実際に投影されるパターンの線幅を表す。この例では、レチクル上のパターンの線幅を、シリコンウエハ１上の線幅の５倍又は６倍としている。
【００９９】
図１３に示すように、二つの帯状パターンＡ、Ｂの線幅がレチクル上で同じであっても、互いの距離が変わることより、投影される線幅が近接効果によって変化する。そのように線幅が異なるので、図１３のＰ点（スペース２００ｎｍ）、Ｑ点（スペース６００ｎｍ）、及び孤立点（スペース１６００ｎｍ）では、以下のように、それぞれ露光マージンが異なる。
【０１００】
図１４は、上記Ｐ点、Ｑ点、及び孤立点におけるＥＤ−Ｔｒｅｅであり、図１５は、図１４から得られたＥＤ−Ｗｉｎｄｏｗを示すグラフである。
【０１０１】
図１５に示すように、孤立点の露光マージンが最も広く、次いで、Ｑ点、Ｐ点の順に露光マージンが低くなる。
【０１０２】
よって、図１６の断面図に示すように、デバイスレジストパターン４ｃが孤立パターンである場合は、モニターレジストパターン４ｄを繰り返しパターンとし、その繰り返しパターンのスペースを適宜選択することで、空き領域の露光マージンをデバイス領域のそれよりも低くすることができる。
【０１０３】
モニターレジストパターン４ｄをそのような繰り返しパターンとすることで、光学式測長装置でモニターレジストパターン４ｄの幅を測長することができるので、第１実施形態で説明したのと同じ効果を得ることができる。
【０１０４】
但し、レチクル上において、デバイスレジストパターン４ｃ用のパターンの線幅と、モニターレジストパターン４ｄ用のパターンの線幅とが同じである必要は無い。これらの線幅が異なっていても、上記のようにＯＰＣカーブとＥＤ−Ｗｉｎｄｏｗとを利用して、孤立パターンの露光マージンよりも低い露光マージンを呈する繰り返しパターンを見つけ、その繰り返しパターンを空き領域上に露光すればよい。更に、本明細書において、シリコンウエハ１上の孤立パターンとは、完全孤立のパターンに限定されず、隣接するパターンとの距離が８００〜１０００ｎｍ以上のパターンを指すものである。
【０１０５】
（３）第３の実施の形態
本実施形態は、空き領域に露光マージンが低いパターンを投影するための、更に別の方法を例示するものである。
【０１０６】
ステッパに使用される照明系は、通常照明と変形照明とに大別できる。通常照明とは、絞りのアパーチャの形状が、光軸に中心を有する円形のものを指す。一方、変形照明とは、アパーチャの形状が光軸を中心にした回転図形ではないものを指す。
【０１０７】
変形照明で使用される絞りの一例を図１７に示す。図１７は、アパーチャ５ａが四つ形成された四重極照明用の絞り５の平面図である。このの絞り５では、図中のｘ軸方向の解像度が通常照明よりも優れているが、ｘ軸から回転した方向、例えばｘ軸から４５°回転したｙ軸方向に関しては解像度が落ちる。
【０１０８】
そのような解像度の違いを利用して、図１８の平面図に示すように、モニターレジストパターン４ｄとして、デバイスレジストパターン４ｃよりも解像度が低くなる方向に該デバイスレジストパターン４ｄを回転して得られるパターンを使用することで、デバイス領域と空き領域とで露光マージンを異ならすことができる。なお、図１８中のｘ軸とｙ軸は、それぞれ図１７中のｘ軸とｙ軸とに対応する。
【０１０９】
図１９は、図１８に示したデバイスレジストパターン４ｃとモニターレジストパターン４ｄのそれぞれのＥＤ−Ｗｉｎｄｏｗを示す図である。
【０１１０】
図１９に示すように、パターンの延在方向が異なることで、空き領域の露光マージンは、デバイス領域の露光マージンよりも低くなる。従って、モニターレジストパターン４ｄの線幅を光学式測長装置で測定することにより、第１実施形態と同様の利点を得ることができる。
【０１１１】
なお、上記では変形照明として四重極照明を使用したが、これに代えて、アパーチャが二つ設けられた二重極照明を使用してもよい。
【０１１２】
（４）第４の実施の形態
既述の第１〜第３の実施の形態では、デバイス領域と空き領域におけるローカルマスク被覆率の違いを考慮していない。ローカルマスク被覆率とは、図２０のレチクル６の平面図に示すように、任意形状の領域Ｃを仮想し、その領域Ｃ内にあるマスクパターン７の面積Ｓ１を、領域Ｃの全面積Ｓ２で割った値をいう。但し、レチクル６上の異なる領域のローカルマスク被覆率を比較する場合は、それぞれの部分に対して同じ形状の領域Ｃを使用する必要がある。
【０１１３】
レチクル６上の二つの領域において、それらのローカルマスク被覆率が異なると、それらの領域における露光条件も変わるのが普通である。例えば、ローカルマスク被覆率が小さく、マスクパターン７が疎な領域では、その領域を多くの露光光が透過するので、ステッパの鏡筒内で迷光が発生し、その迷光によってフォトレジストがオーバー露光気味になる。これとは逆に、ローカルマスク被覆率が大きい領域では、そのような迷光が殆ど発生しないので、フォトレジストがアンダー露光気味になる。
【０１１４】
図２１は、ローカルマスク被覆率が異なる二つの領域における、露光時間と、レジストパターンの線幅との関係を示すグラフである。このグラフでは、ローカルマスク被覆率Ａはローカルマスク被覆率Ｂよりも大きいとしている。
【０１１５】
ローカルマスク被覆率Ａの領域では、既述のように、ローカルマスク被覆率Ｂの領域よりもアンダー露光気味となるので、フォトレジスト４の未感光４ｂ、４ｆの幅がやや広くなり、ローカルマスク被覆率Ｂの領域よりも線幅がΔｄの差だけ広くなる。その差Δｄは、露光時間に依存せず、各露光時間において略同じ値を有する。この差Δｄのことを、本明細書ではレジスト寸法差と言うことにする。
【０１１６】
図２２（ａ）、（ｂ）は、既述の第１の実施の形態において、デバイスレジストパターン４ｃとモニターレジストパターン４ｄとが線幅も含めて同じパターンとなるようなレチクルを使用した場合の、各レジストパターン４ｃ、４ｄの線幅の面内分布を測定した結果を示すグラフである。
【０１１７】
この例では、各レジストパターン４ｃ、４ｄの線幅の目標値を共に１３０ｎｍにし、空き領域のローカルマスク被覆率を４０％、デバイス領域のローカルマスク被覆率を１０％としている。
【０１１８】
図２２（ａ）、（ｂ）を比較して理解されるように、空き領域ではデバイス領域よりもローカルマスク被覆率が大きく、デバイス領域と比較してアンダー露光気味になるので、線幅の平均値がデバイス領域のそれよりも差分約６ｎｍだけ大きい１３６．６３ｎｍとなっている。
【０１１９】
よって、第１実施形態において、ある露光条件でモニターレジストパターン４ｄの線幅が目標通りの１２０ｎｍであると測定されても、この条件ではデバイス領域においてオーバー露光となると予測できる。この点を考慮し、測定値１２０ｎｍから差分６ｎｍを減算した値１１４ｎｍをモニターレジストパターン４ｄの線幅補正値とし、その補正値（１１４ｎｍ）が１２０ｎｍの±１０％以内に収まるか否かを判断することで、ローカルマスク被覆率の違いを考慮した露光条件を求めることができる。今の場合、補正値１１４ｎｍは１２０ｎｍの±１０％以内に収まるので、適正な露光条件であると判断できる。
【０１２０】
（５）第５の実施の形態
本実施形態では、既述の第１〜第４実施形態が実際の量産ラインにどのように組み入れられるかが説明される。図２３は、本実施形態を説明するためのフローチャートである。
【０１２１】
まず、ステッパの露光条件が適切であるか否かを確認するため、ステップＳ１において、パイロットウエハ（試験用ウエハ）を準備する。
【０１２２】
そして、ステップＳ２〜Ｓ４において、パイロットウエハ上にフォトレジストを塗布し、それをステッパにより露光した後、フォトレジストを現像してレジストパターンを作製する。そのレジストパターンは、第１〜第４の実施形態の方法で作製され、各チップ毎にデバイスレジストパターンとモニターレジストパターンとを有する。なお、以下の例では、第１実施形態にあわせ、デバイスレジストパターンの線幅の目標値を１３０ｎｍにし、モニターレジストパターンの線幅の目標値を１２０ｎｍとする。
【０１２３】
次いで、ステップＳ５に移行し、各チップ上のモニターレジストパターンの線幅を光学式測長装置により測定する。この測定には、２〜３分という短時間しか要しない。なお、必ずしも全てのチップのモニターレジストパターンを測定する必要はなく、数チップ、例えば５チップ上だけで測定してもよい。
【０１２４】
そして、ステップＳ６に移行し、測定結果が目標とする１２０ｎｍの±１０％以内にある（ＹＥＳ）か否か（ＮＯ）を判断する。
【０１２５】
もし、ここでＹＥＳであると判断されると、ステップＳ７に移行し、露光条件の条件出しを終了する。
【０１２６】
一方、ＮＯと判断された場合は、デバイスレジストパターンを直接測長するためにステップＳ１５に移行し、パイロットウエハをＳＥＭの中に入れる。
【０１２７】
その後、ステップＳ１６に移行して、ステップＳ５で測定したのと同じチップ内のデバイスレジストパターンの線幅をＳＥＭで実際に測長する。すなわち、ステップＳ５において全チップを測定した場合、本ステップにおいても全チップを測定し、ステップＳ５で５チップしか測長しない場合は、本ステップでもその５チップのみを測長することになる。
なお、この測定時間は約５〜８分である。
【０１２８】
そして、ステップＳ１７に移行し、上の測長結果に基づいて露光時間や焦点ずれを調節することにより、後続の製品ロット用の露光条件を補正する。例えば、パイロットウエハの面内でランダムにエラーが発生している場合は、露光時間が全体的にオーバー若しくはアンダー気味であると判断されるので、露光時間を調整する。
【０１２９】
このように、ステップＳ１７又はステップＳ７で条件出しを終えた後は、ステップＳ８に移行し、所定枚数、例えば２５枚の製品ウエハよりなる製品ロットを準備する。
【０１３０】
そして、ステップＳ９〜Ｓ１１に移行して、製品ロットのウエハ一枚づつにフォトレジストを塗布し、上で出された条件に基づいて、フォトレジストに露光を行い、その後現像する。
【０１３１】
そのような処理が１ロット終了すると、ステップＳ１２とステップＳ１３（モニター工程）に移行する。ステップＳ１２では、製品ロットの全てのウエハ（例えば２５枚）に対し、第１〜第４実施形態の方法でモニターレジストパターンの幅を光学式測長装置で測長する。なお、一枚のウエハにおいて測長されるチップの数は特に限定されないが、本実施形態では全チップとする。また、ステップＳ１３では、ステップＳ１２で測長されたモニターレジストパターンの幅が目標とする１２０ｎｍの±１０％以内にある（ＹＥＳ）か否（ＮＯ）かを判断する。
【０１３２】
そして、製品ロットの中からＮＯと判断されたエラーウエハを抜き出し、それらに対してのみ、ステップＳ１８に移行する。ステップＳ１８では、各エラーウエハにおいて、エラーとなったチップのデバイスレジストパターンの幅をＳＥＭで測長する。そして、その測長結果に基づいて、露光時間や焦点ずれを算出し、それにより後続ロット用の露光条件を補正する。
【０１３３】
ステップＳ１３で全てのウエハがＹＥＳと判断されるか、或いはステップＳ１９を終了した後は、ステップＳ１４に移行し、製品ロットを次の工程（例えばエッチング工程）に払い出し、本工程を終了する。
【０１３４】
このフローによれば、ステップＳ１２において、製品ロット内の全てのウエハに対してモニターレジストパターンを測長している。よって、図２４に示すように、２５枚のウエハＷ１〜Ｗ２５よりなるロットＡを処理している途中で、例えばステッパの真空チャック上にゴミが付着し、そのゴミの厚さにより、ウエハＷｎのゴミの上にあるチップ９上で局所焦点ずれが発生しても、チップ９のモニターレジストパターンが測長され、その測長値が他のチップ８のそれよりも突出した値となることで、このウエハＷｎのチップ９において局所フォーカスずれが発生したことが分かる。
【０１３５】
ステップＳ１２は、全てのウエハＷ１〜Ｗ２５の露光が終了してから行われるので、ウエハＷｎに続くウエハＷｎ＋１〜Ｗ２５のチップ９上でも局所焦点ずれが発生するが、ロットＡの処理が終了後に真空チャックをクリーニングすることで、後続のロットＢにおいて局所焦点ずれが発生するのを未然に防ぐことができる。これにより、半導体装置の歩留まりを向上させることができる。
【０１３６】
（６）比較例
本比較例は、第５の実施の形態に対する比較例であって、ＳＥＭを使用してレジストパターンを測長するものである。
【０１３７】
図２５は、本比較例を説明するためのフローチャートである。
【０１３８】
まず、ステップＰ１〜Ｐ４において、パイロットウエハをフォトリソグラフィ工程に流し、フォトレジストの塗布、露光、及び現像を行い、レジストパターンを作製する。そのレジストパターンは、上記各実施例のモニターレジストパターンを有しておらず、デバイス用のデバイスレジストパターンのみからなる。以下では、そのデバイスレジストパターンの目標値を、１３０ｎｍの±１０％以下とする。
【０１３９】
次いで、ステップＰ５に移行し、パイロットウエハをＳＥＭ内に入れる。
【０１４０】
その後、ステップＰ６に移行して、デバイスレジストパターンの線幅をウエハ内５点でＳＥＭにより直接測長する。この場合、正味の測定時間は約５〜８分であるが、高価なＳＥＭはクリーンルーム内に通常数台しかなく、他の工程でもＳＥＭが使用されるので、ＳＥＭが空くまでの待ち時間も更に必要となる。
【０１４１】
続いて、ステップＰ７に移行し、上記の測長結果に基づいて、ステッパの露光条件を求め、条件出しを終了する。
【０１４２】
次いで、ステップＰ８に移行して、２５枚の製品ウエハからなる製品ロットの処理を開始する。その製品ロットの各ウエハに対し、ステップＰ９でフォトレジストを塗布し、更に、ステップＰ７で出された露光条件によりステップＰ１０で露光が行われる。
【０１４３】
次に、ステップＰ１１に移行して、各ウエハのフォトレジストを現像し、デバイスレジストパターンを作製する。
【０１４４】
このデバイスレジストパターンが製品ロットの全てのウエハに対して作製された後は、ステップＰ１２に移行して、製品ロットの中から二枚のウエハのみを抜き出す。
【０１４５】
そして、ステップＰ１３において、抜き出された二枚のウエハに対してのみ、ＳＥＭによる検査が行われる。この検査では、デバイスレジストパターンの線幅が一つのウエハ内の５チップ上で測長され、その測長値が目標の１２０ｎｍの±１０％以内にあるか否かが検査される。そして、その検査の結果、目標値から外れていることが判明した場合は、次回のロットからはステッパの露光条件を補正して露光を行うようにする。なお、この測長には、約１０〜１５分程度の時間を要する。
【０１４６】
その検査が終了後、ステップＰ１４に移行して、エッチング工程等の後続の工程に製品ロットを払い出す。
【０１４７】
この比較例によると、ステップＰ１３において、製品ロット内の全てのウエハに対してではなく、その中の二枚のウエハに対してのみ、ＳＥＭによる抜き打ち検査を行っている。
【０１４８】
従って、図２６に示すように、ロットＡ内のウエハＷｎが抜き打ち検査され、そのチップ９に局所フォーカスずれがあると分かっても、その局所フォーカスずれがウエハＷｎで初めて生じたものなのか、それともそれ以前のウエハＷ１〜Ｗｎ−１で発生したものなのかが判断できない。
【０１４９】
しかも、ステップＰ１３では、抜き出されたウエハ内の全てのチップに対してではなく、その中の５点のチップに対してのみ検査を行うので、チップ９が検査対象外である場合、チップ９上で局所フォーカスずれがあることを見逃してしまい、後続のロットＢの同じチップ９にも局所フォーカスずれが発生してしまう。
【０１５０】
更に、ステップＰ１３では、測定に長時間を要するＳＥＭを使用しているので、量産ラインのスループットが低下し、半導体装置の生産性が低下してしまう。
【０１５１】
これに対し、既述の第５実施形態では、ステップＳ１２において、製品ロット内の全てのウエハの全てのチップに対して検査を行っているため、局所フォーカスずれ等のエラーを発生ロット内ですぐさま発見することができ、しかも、そのエラーの発生したウエハを特定することができるので、製品ウエハの履歴を追うことが容易となる。更に、測定が短時間で終了する光学的測定装置を使用しているので、量産ラインのスループットが向上し、半導体装置の生産性が高まる。
【０１５２】
以下に、本発明の特徴を付記する。
【０１５３】
（付記１） 半導体チップが多面取りされる半導体ウエハの上又は上方に被エッチング膜を形成する工程と、
前記被エッチング膜上にフォトレジストを塗布する工程と、
前記半導体チップのデバイス領域上の前記フォトレジストにデバイスパターンを投影すると共に、前記半導体チップの空き領域上又は該半導体チップ間のスクライブ領域上の前記フォトレジストにモニターパターンを投影して該フォトレジストを露光する露光工程と、
前記露光工程後、前記フォトレジストを現像して、前記デバイスパターンの形をしたデバイスレジストパターンと、前記モニターレジストパターンの形をしたモニターレジストパターンとを作製する工程と、
前記モニターレジストパターンの寸法を光学的に測定して、その測定値が目標の範囲内にある場合には前記デバイスパターンの露光条件が適切であると判断し、そうでない場合には前記露光条件が適切ではないと判断する光学測定工程と、
を有することを特徴とする露光方法。
【０１５４】
（付記２） 前記モニターパターンとして、前記デバイスパターンよりも露光マージンが低いパターンを使用することを特徴とする付記１に記載の露光方法。
【０１５５】
（付記３） 前記モニターパターンとして、前記デバイスパターンを所定の収縮率だけ縮小したパターンを使用することを特徴とする付記２に記載の露光方法。
【０１５６】
（付記４） 前記収縮率は、１０％以下であることを特徴とする付記３に記載の露光方法。
【０１５７】
（付記５） 前記収縮率は、５〜８％であることを特徴とする付記３に記載の露光方法。
【０１５８】
（付記６） 前記デバイスパターンとして孤立パターンを使用し、
前記モニターパターンとして、近接効果により前記孤立パターンと同じ又はそれよりも低い露光マージンを呈する繰り返しパターンを使用することを特徴とする付記１に記載の露光方法。
【０１５９】
（付記７） 前記露光工程には、前記フォトレジスト表面内の特定方向での解像度が他の方向よりも優れた変形照明が使用され、
前記モニターパターンとして、前記デバイスパターンよりも解像度が低くなる方向に前記デバイスパターンを回転して得られるパターンを使用することを特徴とする付記１に記載の露光方法。
【０１６０】
（付記８） 前記変形照明として、四重極照明又は二重極照明を使用することを特徴とする付記７に記載の露光方法。
【０１６１】
（付記９） 前記露光工程において、前記デバイスパターン用のマスクパターンと前記モニターパターン用のマスクパターンとがそれぞれローカルマスク被覆率が異なる二つの領域に形成されたレチクルを使用し、
前記露光工程の前に、前記ローカルマスク被覆率の違いにより生じる前記二つの領域のレジスト寸法差を予め求めておき、
前記光学測定工程で得られるモニターレジストパターンの寸法から前記レジスト寸法差を減算したものを前記モニターパターンの寸法補正値とし、
前記寸法補正値に基づいて、前記デバイスパターンの露光条件が適切であるか否かを判断することを特徴とする付記１に記載の露光方法。
【０１６２】
（付記１０） 前記光学測定工程は、分光エリプソメトリ技術を使用して行われることを特徴とする付記１乃至付記９のいずれかに記載の露光方法。
【０１６３】
（付記１１） 前記光学測定工程の後、前記デバイスレジストパターンと前記モニターレジストパターンとをエッチングマスクにして前記被エッチング膜をエッチングし、前記被エッチング膜にデバイスパターンとモニターパターンとを作製する工程が行われることを特徴とする付記１乃至付記１０のいずれかに記載の露光方法。
【０１６４】
（付記１２） 前記デバイスパターンは回路素子の一部を構成することを特徴とする付記１１に記載の露光方法。
【０１６５】
（付記１３） 製品ロットの全ての製品用半導体ウエハに対して付記１乃至付記１２のいずれかに記載の露光方法を行うことにより、前記デバイスレジストパターンの露光条件をモニターするモニター工程を有することを特徴とする半導体装置の製造方法。
【０１６６】
（付記１４） 前記モニター工程において、前記製品用半導体ウエハの全ての前記チップに対して前記光学測定工程が行われることを特徴とする付記１３に記載の半導体装置の製造方法。
【０１６７】
（付記１５） 前記モニター工程により前記デバイスパターンの露光条件が適切でないと判断されたエラーチップを有する製品用半導体ウエハを前記製品ロットから抜き出し、前記エラーチップの前記デバイスレジストパターンの寸法をＳＥＭにより測定して、その測定値に基づいて後続ロット用の露光条件を補正する工程を有することを特徴とする付記１３又は付記１４に記載の半導体装置の製造方法。
【０１６８】
（付記１６） 前記モニター工程の前に、試験用ウエハに対して付記１乃至付記１２のいずれかに記載の露光方法を行い、前記デバイスレジストパターンの露光条件が適切であるか否かを確認する試験工程が行われることを特徴とする付記１３乃至付記１５のいずれかに記載の半導体装置の製造方法。
【０１６９】
（付記１７） 前記試験工程により露光条件が適切でないと判断されたエラーチップが存在する場合、該エラーチップの前記デバイスレジストパターンの寸法をＳＥＭにより測定して、その測定値に基づいて後続の前記製品ロット用の露光条件を補正する工程を有することを特徴とする付記１６に記載の半導体装置の製造方法。
【０１７０】
（付記１８） 半導体基板と、
前記半導体基板の上又は上方の或る一層内に形成されたデバイスパターンと、前記デバイスパターンと同一層内に形成され、該デバイスパターンと同じ材料よりなり、且つ、前記デバイスパターンよりも線幅又はスペース幅が狭いモニターパターンと、
を有することを特徴とする半導体装置。
【０１７１】
（付記１９） 前記モニターパターンは、前記デバイスパターンを回転して得られるパターンであることを特徴とする付記１８に記載の半導体装置。
【０１７２】
（付記２０） 半導体基板と、
前記半導体基板の上又は上方の或る一層内において孤立して形成されたデバイスパターンと、
前記デバイスパターンと同じ材料よりなり、該デバイスパターンと同一層内に繰り返して形成されたモニターパターンと、
を有することを特徴とする半導体装置。
【０１７３】
（付記２１） 前記モニターパターンは、前記一層内の空き領域又はスクライブ領域に形成されたことを特徴とする付記１８乃至付記２０のいずれかに記載の半導体装置。
【０１７４】
【発明の効果】
以上説明したように、本発明によれば、モニターレジストパターンの寸法を光学的に測定するので、従来よりも測定時間を短くすることができ、且つ、レジストパターンの収縮を抑えて測定精度を高くすることができる。
【０１７５】
しかも、デバイスレジストパターンの他に、それよりも露光マージンの低いモニターレジストパターンを形成し、そのモニターレジストパターンの寸法を測定してデバイスレジストパターンの寸法を保障するようにしたので、デバイスレジストパターンを直接測定する場合よりも、デバイスレジストパターンの寸法が厳しく管理することができる。
【０１７６】
更に、こうすることで、露光条件の変動に対してモニターレジストパターンのＬＥＲが敏感に反応し、モニターレジストパターンの寸法を光学的に正確に測定され、それによりデバイスレジストパターンの寸法を正確に保障することができる。
【０１７７】
また、製品ロットの全ての製品用ウエハに対して本発明を適用し、デバイスレジストパターンの露光条件をモニターすることで、露光条件がエラーとなった製品ウエハをロット内ですぐさま発見することができ、更に、そのエラーウエハを特定することもできるので、製品ウエハの履歴を容易に追うことができる。
【０１７８】
更に、一つの製品ウエハの全半導体チップに対して本発明を適用することで、一つの製品ウエハをもれなく検査することが可能となる。
【図面の簡単な説明】
【図１】図１は、ＫｒＦ用フォトレジストの透過率曲線を示すグラフである。
【図２】図２（ａ）は、ＳＥＭによる測定時間と、レジストパターンの線幅との関係について示すグラフであり、図２（ｂ）は、電子線によってレジストパターンが収縮した様子を示す光学顕微鏡像である。
【図３】図３（ａ）〜（ｃ）は、本発明の第１の実施の形態に係る露光方法について示す断面図（その１）である。
【図４】図４は、本発明の第１の実施の形態に係る露光方法について示す断面図（その２）である。
【図５】図５（ａ）〜（ｂ）は、本発明の第１の実施の形態において使用される被エッチング膜の他の例を示す断面図である。
【図６】図６は、本発明の第１の実施の形態におけるデバイスパターンとモニターパターンのそれぞれのＥＤ−Ｔｒｅｅを示す図である。
【図７】図７（ａ）〜（ｂ）は、本発明の第１の実施の形態においてＥＤ−Ｗｉｎｄｏｗを作成する方法を説明するための図である。
【図８】図８は、本発明の第１の実施の形態におけるデバイスパターンとモニターパターンのそれぞれのＥＤ−Ｗｉｎｄｏｗである。
【図９】図９（ａ）は、本発明の第１の実施の形態におけるモニターパターンの平面図であり、図９（ｂ）は、ＬＥＲの定義について示す平面図である。
【図１０】図１０（ａ）は、本発明の第１の実施の形態におけるデバイスパターンのＬＥＲを示すグラフであり、図１０（ｂ）は、本発明の第１の実施の形態におけるモニターパターンのＬＥＲを示すグラフである。
【図１１】図１１は、本発明の第１の実施の形態におけるフォトレジストのマスクリニアリティを示すグラフである。
【図１２】図１２（ａ）は、本発明の第１の実施の形態におけるデバイスパターンの線幅の面内分布を示すグラフであり、図１２（ｂ）は、本発明の第１の実施の形態におけるモニターパターンの線幅の面内分布を示すグラフである。
【図１３】図１３は、本発明の第２の実施の形態で使用されるＯＰＣカーブを示す図である。
【図１４】図１４は、本発明の第２の実施の形態におけるＥＤ−Ｔｒｅｅを示すグラフである。
【図１５】図１５は、本発明の第２の実施の形態におけるＥＤ−Ｗｉｎｄｏｗを示すグラフである。
【図１６】図１６は、本発明の第２の実施の形態に係る露光方法について示す断面図である。
【図１７】図１７は、本発明の第３の実施の形態において使用される変形照明の絞りの平面図である。
【図１８】図１８は、本発明の第３の実施の形態に係る露光方法について説明するための平面図である。
【図１９】図１９は、本発明の第３の実施の形態におけるデバイスレジストパターンとモニターレジストパターンのそれぞれのＥＤ−Ｗｉｎｄｏｗを示すグラフである。
【図２０】図２０は、本発明の第４の実施の形態で使用されるレチクルの平面図である。
【図２１】図２１は、本発明の第４の実施の形態において、ローカルマスク率が異なる二つの領域における、露光時間と、レジストパターンの線幅との関係について示すグラフである。
【図２２】図２２（ａ）、（ｂ）は、本発明の第４の実施の形態において、デバイスレジストパターンとモニターレジストパターンとが線幅も含めて同じパターンとなるようなレチクルを使用した場合の、各レジストパターンの線幅の面内分布を測定した結果を示すグラフである。
【図２３】図２３は、本発明の第５の実施の形態を説明するためのフローチャートである。
【図２４】図２４は、本発明の第５の実施の形態を説明するための模式図である。
【図２５】図２５は、本発明の比較例を説明するためのフローチャートである。
【図２６】図２６は、本発明の比較例を説明するための模式図である。
【符号の説明】
１…シリコンウエハ、２…絶縁膜、３…被エッチング膜、４…フォトレジスト、４ａ、４ｅ…感光部、４ｂ、４ｆ…未感光部、４ｃ…デバイスレジストパターン、４ｄ…モニターレジストパターン、３ａ…デバイスパターン、３ｂ…モニターパターン、５…絞り、５ａ…アパーチャ、６…レチクル、７…マスクパターン、８、９…半導体チップ。
Claims (5)
- 半導体チップが多面取りされる半導体ウエハの上又は上方に被エッチング膜を形成する工程と、
前記被エッチング膜上にフォトレジストを塗布する工程と、
前記半導体チップのデバイス領域上の前記フォトレジストにデバイスパターンを投影すると共に、前記半導体チップの空き領域上又は該半導体チップ間のスクライブ領域上の前記フォトレジストにモニターパターンを投影して該フォトレジストを露光する露光工程と、
前記露光工程後、前記フォトレジストを現像して、前記デバイスパターンの形をしたデバイスレジストパターンと、前記モニターレジストパターンの形をしたモニターレジストパターンとを作製する工程と、
前記モニターレジストパターンの寸法を光学的に測定して、その測定値が目標の範囲内にある場合には前記デバイスパターンの露光条件が適切であると判断し、そうでない場合には前記露光条件が適切ではないと判断する光学測定工程と、
を有することを特徴とする露光方法。 - 前記モニターパターンとして、前記デバイスパターンよりも露光マージンが低いパターンを使用することを特徴とする請求項１に記載の露光方法。
- 前記デバイスパターンとして孤立パターンを使用し、
前記モニターパターンとして、近接効果により前記孤立パターンと同じ又はそれよりも低い露光マージンを呈する繰り返しパターンを使用することを特徴とする請求項１に記載の露光方法。 - 製品ロットの全ての製品用半導体ウエハに対して請求項１乃至請求項３のいずれかに記載の露光方法を行うことにより、前記デバイスレジストパターンの露光条件をモニターするモニター工程を有することを特徴とする半導体装置の製造方法。
- 半導体基板と、
前記半導体基板の上又は上方の或る一層内に形成されたデバイスパターンと、
前記デバイスパターンと同一層内に形成され、該デバイスパターンと同じ材料よりなり、且つ、前記デバイスパターンよりも線幅又はスペース幅が狭いモニターパターンと、
を有することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002320375A JP4255677B2 (ja) | 2002-11-01 | 2002-11-01 | 露光方法とそれを用いた半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002320375A JP4255677B2 (ja) | 2002-11-01 | 2002-11-01 | 露光方法とそれを用いた半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008149830A Division JP4962419B2 (ja) | 2008-06-06 | 2008-06-06 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004158515A true JP2004158515A (ja) | 2004-06-03 |
| JP4255677B2 JP4255677B2 (ja) | 2009-04-15 |
Family
ID=32801302
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002320375A Expired - Fee Related JP4255677B2 (ja) | 2002-11-01 | 2002-11-01 | 露光方法とそれを用いた半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4255677B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013033046A (ja) * | 2012-07-31 | 2013-02-14 | Ministry Of National Defense Chung Shan Inst Of Science & Technology | 赤外線熱影像アレーモジュールの検証装置と検証方法 |
-
2002
- 2002-11-01 JP JP2002320375A patent/JP4255677B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013033046A (ja) * | 2012-07-31 | 2013-02-14 | Ministry Of National Defense Chung Shan Inst Of Science & Technology | 赤外線熱影像アレーモジュールの検証装置と検証方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4255677B2 (ja) | 2009-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6778275B2 (en) | Aberration mark and method for estimating overlay error and optical aberrations | |
| US7463367B2 (en) | Estimating overlay error and optical aberrations | |
| US4824254A (en) | Alignment marks on semiconductor wafers and method of manufacturing the marks | |
| US7829168B2 (en) | Methods for inspecting and optionally reworking summed photolithography patterns resulting from plurally-overlaid patterning steps during mass production of semiconductor devices | |
| JP2854551B2 (ja) | 露光マスクの製造方法 | |
| US7855035B2 (en) | Exposure mask, manufacturing method of electronic device, and checking method of exposure mask | |
| JP2001305714A (ja) | 電子装置の製造方法、パターン形成方法、及びそれに用いるマスク | |
| JP2003100624A (ja) | フレア測定用マスク、マスクの製造方法、ウェーハ上にフレア影響領域を設定する方法及びフレアを補正するためのマスク製作方法 | |
| US6866976B2 (en) | Monitoring method, exposure method, a manufacturing method for a semiconductor device, including an etching method and exposure processing unit | |
| US20090127723A1 (en) | AIM-Compatible Targets for Use with Methods of Inspecting and Optionally Reworking Summed Photolithography Patterns Resulting from Plurally-Overlaid Patterning Steps During Mass Production of Semiconductor Devices | |
| US6706452B2 (en) | Method of manufacturing photomask and method of manufacturing semiconductor integrated circuit device | |
| US6741334B2 (en) | Exposure method, exposure system and recording medium | |
| US6824958B2 (en) | Method of manufacturing photomask and method of manufacturing semiconductor integrated circuit device | |
| JP2006041549A (ja) | 半導体デバイスの製造方法 | |
| US20080044742A1 (en) | Method of correcting critical dimension in photomask and photomask having corrected critical dimension using the method | |
| US7736844B2 (en) | Overlay mark and method of forming the same | |
| JP2005009941A (ja) | ライブラリ作成方法 | |
| JP2007095837A (ja) | 半導体装置の製造方法 | |
| JP2004119476A (ja) | 位置検出方法および位置検出装置 | |
| JP4255677B2 (ja) | 露光方法とそれを用いた半導体装置の製造方法 | |
| JPH09218500A (ja) | レジストパターンの作製方法 | |
| JP4962419B2 (ja) | 半導体装置 | |
| JP3984866B2 (ja) | 露光方法 | |
| JP3313543B2 (ja) | 露光装置用位置合せ装置及び位置合わせ方法 | |
| US6225134B1 (en) | Method of controlling linewidth in photolithography suitable for use in fabricating integrated circuits |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051007 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070717 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070807 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071005 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080408 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080606 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080731 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090127 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090128 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120206 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4255677 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120206 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120206 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130206 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140206 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |