JP2009295928A - 電子部品及びその製造方法 - Google Patents

Abstract

【課題】基板に立体構造を形成し、さらに、電子部品の素子構造を形成して電子部品を得る場合でも、素子構造のアライメント精度を十分に高めて電子部品の製造歩留まりを向上させることができる電子部品及びその製造方法を提供する。
【解決手段】薄膜インダクタ１は、ウェハ上に複数形成された単位構造がダイシングによって個片化されたものであり、面内中央部に形成した突起部１１の上面の反射率が溝部１２の反射率と優位に異なるように研磨したのち、その突起部１１をアライメントマークとして用い、その周囲にコイル２２を形成することによって得られる。こうすることにより、コイル２２を突起部１１の周囲に精度良く配置形成することが可能となるので、製品の製造歩留まりを格段に向上させることができる。
【選択図】図３

Description

本発明は、電子部品及びその製造方法に関する。

基板上に、インダクタ、キャパシタ、ＬＣ複合部品、集中定数デバイス、分布定数デバイス、抵抗器、バリスタ等の受動部品、半導体ＩＣ等の能動部品、これらが積層複合された複合電子部品（以下、本発明においては、まとめて「電子部品」という）等を形成したり搭載したりする際、配線層や絶縁層等の層構造をパターニングするためにフォトレジストを用いたフォトリソグラフィ技術が広く利用されている。基板上に塗布されたフォトレジスト上の所望の位置に所望のパターンを露光するには、露光マスク（レチクル）と基板とのアライメント（位置合わせ）が極めて重要である。

一般的なアライメント方法としては、例えば、初期の露光において、基板の外周縁を基準として基板上にアライメントマークを形成しておき、そのアライメントマークを面内基準として、電子部品の素子構造を形成する方法が挙げられる。また、特許文献１には、基板をステージ上に載置するときの物理的な位置合わせのためのアライメント治具が記載されている。
特開２００１−３４５２５３号公報

ところで、基板上に形成される電子部品のなかには、基板自体を予め加工して立体構造を形成し、その立体構造を電子部品の一部として用いるものがある。具体的には、例えば、ウェハプロセスを用いて基板上に形成されるインダクタとして、フェライト等の磁性基板を用い、まず、その磁性基板を切削加工することにより、後に磁性コアの磁芯として機能する突起部を作製し、その後、その突起部を巻回するようなスパイラル状の導体コイルを、フォトリソグラフィとめっきによってパターニングした薄膜インダクタが挙げられる。

このようなインダクタの製造においては、基板上に突起部を形成するときに、例えば、磁性基板の外周縁をアライメントの基準として用いるが、その場合の突起部のアライメント精度（目的とする位置と実際に形成された位置との誤差）は、±１０μｍ程度である場合が多い。別言すれば、突起部が形成される位置は、目的とする位置から±１０μｍ程度ずれてしまう可能性が多分にある。

その後、このように形成された突起部の周囲に導体コイルを形成するときに、基板外周縁をアライメント基準としたり、又は、基板外周縁を基準として別のアライメントマークを形成してそれをアライメント基準としたり、突起部を形成するときに特許文献１に記載されたような物理的なアライメント治具を用いて基板を位置合わせし、そのままその位置で導体コイルを形成したりする場合、上述の如く、基板内における突起部の位置が、そもそも基板上における目的の位置からずれてしまっているので、導体コイルを所望の位置精度で形成することは困難であり、製品歩留まりの低下が懸念される。

さらに、近時、薄膜インダクタ等に要求される更なる高性能化に対応するための方策のひとつとして、インダクタの外形サイズはそのままで、磁芯としての突起部をより大きくする傾向にあり、そうなると、突起部の周囲に導体コイルを設けるための領域は狭小化されるので、導体コイルの突起部に対するアライメント精度を数μｍ程度、場合によっては、更に小さくする必要がある。この場合、アライメント精度がせいぜい±１０μｍ程度の上記従来のアライメント方法では、導体コイルを所望の位置精度で形成することは極めて困難と言える。また、ここでは、インダクタの例について説明したが、それに限らず、基板上に凹凸のような立体構造を形成した後、その上に電子部品の素子構造を形成するプロセスでは、同様の不都合が生じ得る。

そこで、本発明は、かかる事情に鑑みてなされたものであり、基板に立体構造を形成し、さらに、電子部品の素子構造を形成して電子部品を得る場合でも、その素子構造のアライメント精度を十分に高めることができ、電子部品の製造時の歩留まりを向上させることができる電子部品及びその製造方法を提供することを目的とする。

上記課題を解決するために、本発明による電子部品の製造方法は、基板の一部を研削することにより、その基板上に電子部品の一部を構成する立体構造を形成する工程と、立体構造の少なくとも一部の反射率と、基板上における立体構造以外の部位の反射率とが有意に異なるように、基板を研磨する工程と、立体構造をアライメントマークとして、基板上に、電子部品の素子構造の少なくとも一部をパターニングする工程とを含む。

或いは、基板を研磨してから立体構造を形成するようにしてもよい。すなわち、本発明による電子部品の製造方法は、基板の全面を研磨する工程と、その基板の一部を研削することにより、基板上に電子部品の一部を構成する立体構造を形成し、立体構造の少なくとも一部の反射率と、基板上における立体構造以外の部位の反射率とが有意に異なるようにする基板研削工程と、立体構造をアライメントマークとして、基板上に、電子部品の素子構造の少なくとも一部をパターニングする工程とを含んでもよい。換言すれば、基板の一部を研削することにより、その基板上に電子部品の一部を構成する立体構造を形成する工程と、その立体構造を形成する工程を実施する前に実施され、基板の少なくとも一側の全面の反射率と、基板上における立体構造以外の部位の反射率とが有意に異なるように、基板を研磨する工程と、立体構造をアライメントマークとして、基板上に、電子部品の素子構造の少なくとも一部をパターニングする工程とを含んでもよい。

なお、本発明において「反射率」とは、反射率測定用のプローブ光（電磁波）の基板上の対象部位へ入射光量に対する、その対象部位からの反射光量の相対的な割合を示す。また、反射率が「有意に異なる」とは、その反射率を測定する機器が識別できる程度の差異を有することを意味する。

このような電子部品の製造方法では、立体構造を形成する工程において、電子部品の一部を構成する立体構造が予定された位置からずれて形成されていたとしても、その立体構造そのものをアライメントマーク、すなわちアライメント基準として用いるので、その立体構造と、電子部品の他の一部である素子構造とを高い精度で位置合わせすることが可能となる。

ここで、立体構造をアライメントマークとして用いるには、基板上においてその立体構造を他の部位から、例えば光学的に識別する必要があるところ、立体構造は、基板を研削して形成されるものであるため、基板上の他の部位と同じ材質で同じような表面状態（色、粗さ等）である場合が想定される。そうなると、立体構造を他の部位から識別することは容易ではない。これに対し、本発明による電子部品の製造方法では、研磨する工程において、立体構造の少なくとも一部、又は、基板における立体構造が形成される部位の少なくとも一部の反射率と、それ以外の部位の反射率とが有意に異なるように、基板を研磨するので、それらの反射率を測定して差異を検出することにより、立体構造とそれ以外の部位を光学的に確実に識別することができる。

なお、反射率の相違が、主として、測定対象表面の表面粗さの相違に起因する場合（両者に相関がある場合）には、反射率に代えて、研磨する工程において、立体構造の少なくとも一部、又は、基板における立体構造が形成される部位の少なくとも一部の表面粗さと、それ以外の部位の表面粗さとが有意に異なるように、基板を研磨するようにしてもよい。

具体的には、立体構造を形成する工程においては、立体構造として、凸状をなす突起部を形成し、研磨する工程においては、突起部の上面の反射率と、基板面における突起部以外の部位の反射率とが有意に異なるように、基板を研磨する方法を例示できる。

この場合、立体構造を形成する工程を実施した後でかつ研磨する工程を実施する前に、基板上にレジストを塗布する工程を含み、研磨する工程においては、突起部が露出するまで基板を研磨してもよい。

こうすれば、基板上に塗布されたレジストは、突起部以外の部位に電子部品の素子構造をパターニングする際のマスクパターンの形成に使用されるとともに、突起部の表層部位の研磨を確実に実施することが可能となる。

より具体的には、基板としてセラミック基板を用いるときに、本発明の電子部品の製造方法は有用である。セラミック基板としては、例えば、前述した、磁性コアとして用いることができるフェライト基板等の磁性基板が挙げられ、かかるセラミック基板は、例えば、鏡面研磨されたシリコン基板等の半導体基板に比して、元々の表面粗さが比較的大きいことが多く、そうすると、研磨された表面粗さが大きい部位と、研削されなかった部位（すなわち立体構造が形成された部位）の表面粗さに有意な差異が生じ難く、両者を光学的に識別し難い傾向にある。よって、このようなセラミック基板の場合、研削されずに残った立体構造の表面を研磨することにより、その立体構造の部位とそれ以外の部位との反射率又は表面粗さに有意な差異が生じ易くなるので、研磨する工程を有する本発明は、両者を識別する上で極めて有用となる。

さらに、具体的には、パターニングする工程において、電子部品の素子構造として導体コイルをパターニングすることが挙げられ、この場合、突起部を巻回するように導体コイルをパターニングすれば、基板が磁性基板の場合に、突起部が磁芯として機能するインダクタが形成される。

またさらに、立体構造を形成する工程においては、立体構造を複数形成し、パターニングする工程においては、１つの電子部品の素子構造に対して、複数の立体構造のうち少なくとも２つ以上の立体構造をアライメントマークとして用いると好適である。このようにすれば、１つの素子構造のパターニング時に、１つのアライメントマークを用いる場合に比して、アライメント精度をより向上させることができる。

また、本発明による電子部品は、本発明の電子部品の製造方法によって有効に製造されるものであり、基板上に形成された立体構造を有しており、その立体構造の少なくとも一部の反射率と、基板上における立体構造以外の部位の反射率とが有意に異なるように設けられたものである。

本発明によれば、電子部品の一部を構成する立体構造の少なくとも一部が、他の部位と反射率が異なるように研磨されるので、その立体構造を確実に識別でき、その電子部品の一部を構成する立体構造自体をアライメントマークとして用いるので、立体構造が予定された位置からずれて形成されていたとしても、その立体構造と、電子部品の他の一部である素子構造とを高い精度で位置合わせすることが可能となり、これにより、電子部品の製品歩留まりを格段に向上させることができる。

以下、本発明の実施の形態について詳細に説明する。なお、同一の要素には同一の符号を付し、重複する説明を省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。さらに、図面の寸法比率は、図示の比率に限定されるものではない。また、以下の実施の形態は、本発明を説明するための例示であり、本発明をその実施の形態のみに限定する趣旨ではない。さらに、本発明は、その要旨を逸脱しない限り、さまざまな変形が可能である。

図１は、本発明による電子部品の製造方法によって製造される電子部品の一例の構成を示す概略断面図（鉛直断面図）であり、図２は、図１におけるＩＩ−ＩＩ線断面図（水平断面図）である。なお、図２においては、便宜上、後記の外部端子Ｇの図示を省略した。

薄膜インダクタ１（電子部品）は、面内中央部に磁心として機能する突起部１１（電子部品の一部を構成する立体構造）が突設された下部磁性層１０の溝部１２上に、絶縁層２０内に埋め込まれるように、かつ、突起部１１の周囲を巻回するように設けられた１本のスパイラル状をなすコイル２２（導体コイル）が形成されたものである。

絶縁層２０は、コイル２２の周回間を絶縁する層として機能する。また、コイル２２における図示向かって左側の部位の絶縁層２０上には、導体リード配線３０（内部電極）が形成されている。導体リード配線３０は、一方端がコイル２２の内側端部２４に接続されており、他方端が薄膜インダクタ１の側面Ｓに露出して外部端子Ｇに接続されるように面方向に延在している。この導体リード配線３０は、平面視において櫛状をなしており、コイル２２の内側端部２４に接続された矩形状の基部３１から、側面Ｓに沿って幅広に延在する櫛部３２が延出している。櫛部３２は、櫛歯状に分割された複数のサブ電極３５を有しており、それらのサブ電極３５が、平面方向に所定間隔で並置されるように側面Ｓにおいて外部へ露出している。

さらに、絶縁層２０及び導体リード配線３０上には、絶縁層４０、上部磁性層５０、及び保護層６０がこの順に積層形成されている。絶縁層４０は、突起部１１と後述する上部磁性層５０とのギャップ距離（間隔）を制御（調節）し、かつ、上部磁性層５０がＦｅ，Ｎｉ、Ｃｏを主成分とする強磁性金属から構成された場合、上部磁性層５０と導体リード配線３０とを絶縁するためのものである。また、櫛歯状のサブ電極３５間の間隙には、絶縁層４０が充填されている。さらに、上部磁性層５０は、金属磁性薄膜で形成されており、保護層６０は、上部磁性層５０を保護するとともに外部端子Ｇと磁性層５０とを絶縁するための絶縁性部材で形成されている。

図３は、このように構成された薄膜インダクタ１を製造する手順を示すフロー図である。また、図４は、本発明によって電子部品を複数形成するためのウェハＷの一例を示す平面図である。ウェハＷは、例えば、薄膜インダクタ１の磁性コアの一部を構成するフェライト基板であり、図示一点鎖線で示す仮想切断線Ｃで囲まれた複数の領域Ｒのそれぞれにインダクタの素子構造が形成された後、ダイシングブレードを用いたダイシングプロセスによって、仮想切断線Ｃに沿って機械的に切断され、薄膜インダクタ１の個片が得られる。なお、図示においては、領域Ｒの大きさを誇張して示している。

まず、図４に示すウェハＷを準備する（ステップＳ１）。次に、図１に示すウェハＷ（フェライト基板）に対し、例えば、ダイヤモンドホイール砥石等の砥石を用いた高精度スライサーにより、突起部１１を残して溝部１２の肉厚を薄くするような研削加工を施し、各領域Ｒの中央部に突起部１１を形成し（図３参照）、その周囲に溝部１２を形成する（ステップＳ２）。これにより、図３に示す如く、ウェハＷ上の複数の領域Ｒのそれぞれに突起部１１が形成される。

ここで、フェライト基板であるウェハＷは、下部磁性層１０として用いることができるものであれば成分は特に制限されず、例えば、少なくとも酸化鉄及び酸化亜鉛を含有し、酸化ニッケル又は酸化マンガンを更に含む主成分と、酸化ビスマス、酸化バナジウム、酸化リン及び酸化ホウ素の１種又は２種以上からなる添加物と、酸化シリコンからなる副成分と、酸化マグネシウム、酸化カルシウム、酸化バリウム及び酸化ストロンチウムの１種又は２種以上からなる副成分とを含有するものが挙げられる（例えば、本出願人による特開２００４−３４９４６８号等参照）。

次に、突起部１１が形成されたウェハＷに対して研磨処理を施し、突起部１１の上面を研磨する（ステップＳ３）。研磨方法としては、例えば、砥石又は研磨粉を用いる方法、ＣＭＰ（Chemical Mechanical Polishing）等の手法が挙げられる。このとき、突起部１１の上面の反射率と、ウェハＷ上における溝部１２（突起部１１以外の部位）の反射率とが有意に異なるようになるまで、突起部１１の上面を研磨する。

次いで、フォトリソグラフィとめっきにより、下部磁性層１０の溝部１２上に突起部１１を巻回するように、コイル２２をパターニング形成する。このとき、個々のコイル２２の形成に際してアライメントマークＭｉ（ｉは、整数の添字）となる突起部１１を適宜選択する（ステップＳ４）。例えば、図３においてＭ６で示す突起部１１の周囲に形成するコイル２２に対して、その突起部１１（Ｍ６）に隣接する突起部１１，１１（Ｍ３，Ｍ９）をアライメントマークとして使用する。或いは、例えば、突起部１１（Ｍ６）から離間した突起部１１（Ｍ１，Ｍ１１，Ｍ１３等）を補助的なアライメントマークとして追加する。また、突起部１１（Ｍ６）自体も、他の突起部１１の周囲に形成されるコイル２２に対してアライメントマークとして機能し得る。

突起部１１の識別方法としては、通常の例えば光学的な計測方法を用いることができ、具体的には、ウェハＷ上に、レーザ光等のプローブ光をスキャン照射し、ウェハＷ上面からの反射光を測定することにより、各突起部１１のウェハ上の位置を検出する。このとき、突起部１１の上面の反射率が、溝部１２（突起部１１以外の部位）の反射率と有意に異なるので、突起部１１を確実に抽出して検知することができる。

こうして、アライメントマークＭｉとなる突起部１１を選択決定した後、例えば、溝部１２面上に、シード層としての下地導体層を無電解めっきにて形成し、その上に、フォトレジストを成膜し、それをフォトリソグラフィによって、コイル２２のパターンに対応した選択めっき用のマスクレジストにパターニングする。それから、そのマスクレジストをめっきマスクとして下地導体層が露呈している部分に、選択的に電気（電解）めっきを施し、コイル２２用の電気めっき導体層を電着形成する。次いで、マスクレジストを除去した後、電気めっき導体層が形成されていない部分の下地導体層をエッチングにより除去する。その後、マスクレジストを用いることなく、電気めっきを更に施すことにより、電気めっき導体層を電着成長させて所望の十分な厚さを有するコイル２２を得る（ステップＳ５）。

ここで、図５は、突起部１１を巻回するようにコイル２２を形成した後の突起部１１の周囲の状態の一例を示す平面写真である。突起部１１の上面が研磨されており、コイル２２が、その周囲に位置ずれせずに正確に配置形成されていることが理解される。

それから、コイル２２上に未硬化の樹脂組成物を供給し、コイル２２を埋め込むように層形成した後、その樹脂組成物を硬化させて絶縁層２０を形成する（ステップＳ６）。ここで用いる樹脂組成物は、フェライト粉体と絶縁樹脂とが混合された磁性樹脂組成物であり、フェライト粉体としては、例えば、Ｎｉ／Ｚｎ系、Ｍｎ／Ｚｎ系、プラナー系またはＮｉ／Ｃｕ／Ｚｎ系のフェライト等が挙げられる（例えば、本出願人による特開２００３−２２６５２５号、特開２００１−２１０９４２号公報等参照）。

また、絶縁樹脂としては、熱硬化性樹脂及び熱可塑性樹脂のいずれを用いてもよく、より具体的には、ビニルベンジル樹脂、ポリビニルベンジルエーテル化合物樹脂、ビスマレイミドトリアジン樹脂（ＢＴレジン）、ポリフェニレエーテル（ポリフェニレンエーテルオキサイド）樹脂（ＰＰＥ，ＰＰＯ）、シアネートエステル樹脂、エポキシ＋活性エステル硬化樹脂、ポリフェニレンエーテル樹脂（ポリフェニレンオキサオド樹脂）、硬化性ポリオレフィン樹脂、ベンゾシクロブテン樹脂、ポリイミド樹脂、芳香族ポリエステル樹脂、芳香族液晶ポリエステル樹脂、ポリフェニレンサルファイド樹脂、ポリエーテルイミド樹脂、ポリアクリレート樹脂、ポリエーテルエーテルケトン樹脂、フッ素樹脂、エポキシ樹脂、フェノール樹脂又はベンゾオキサジン樹脂等を単独で或いは２種以上混合して用いる例が挙げられる。

さらに、磁性樹脂組成物は、上記の樹脂に、シリカ、タルク、炭酸カルシウム、炭酸マグネシウム、水酸化アルミニウム、水酸化マグネシウム、ホウ酸アルミウイスカ、チタン酸カリウム繊維、アルミナ、ガラスフレーク、ガラス繊維、窒化タンタル、窒化アルミニウム等、さらに、マグネシウム、ケイ素、チタン、亜鉛、カルシウム、ストロンチウム、ジルコニウム、錫、ネオジウム、サマリウム、アルミニウム、ビスマス、鉛、ランタン、リチウム及びタンタルのうち少なくとも１種の金属を含む金属酸化物粉末、またさらには、ガラス繊維、アラミド繊維等の樹脂繊維等といった無機フィラーを添加したものであってもよい。

次に、絶縁層２０上に、フォトリソグラフィとめっきにより、導体リード配線３０を形成する（ステップＳ７）。より具体的には、例えば、図１に示す導体リード配線３０を形成する絶縁層２０上に、フォトレジストを成膜し、それをフォトリソグラフィによって、導体リード配線３０のパターンに対応した選択めっき用のマスクレジストにパターニングする。それから、そのマスクレジストをエッチマスクとして使用し、そのエッチマスクがない部分の絶縁層２０をエッチングして除去する。次いで、マスクレジストを除去した後、その面上に、シード層としての下地導体層を無電解めっきにて形成した後、さらにその上に、電気（電解）めっきを施し、導体リード配線３０用の電気めっき導体層を電着し、それを成長させて所望の厚さを有する導体リード配線３０を得る。

それから、絶縁層２０及び導体リード配線３０上に未硬化の樹脂又は樹脂組成物を供給し、それを硬化させて絶縁層４０を成膜する（ステップＳ８）。このとき、櫛歯状のサブ電極３５間も樹脂又は樹脂組成物によって埋め込まれる。絶縁層４０を形成するための樹脂又は樹脂組成物としては、上述した絶縁層２０と同様の樹脂組成物を用いることができ、或いは、フェライト粉体を含まなくてもよい。また、無機フィラーも含まなくてもよいが、含んでいた方が好ましい。

次に、絶縁層４０上に、上部磁性層５０を成膜する（ステップＳ９）。上部磁性層５０としては、例えば、Ｃｏ／Ｚｒ／Ｔａ合金（いわゆるＣＺＴ）のようなＣｏ系非晶質合金、パーマロイのようなＦｅ／Ｎｉ系合金、又はそれら磁性合金と酸化膜とが交互に積層された多層膜、絶縁材料とその絶縁材料の混入によって軟磁性化する磁性材料を含む組成物等が挙げられる（材料及び成膜方法については、本出願人による特開２００６−１５６８５５号、特開２００５−１０９２４６号、特開２００４−２３５３５５号公報等参照）。

その後、上部磁性層５０上に、未硬化の樹脂又は樹脂組成物を供給し、それを硬化させて保護層６０を形成する（ステップＳ１０）。それから、ウェハＷを図４に示す仮想切断線Ｃにそって切断するダイシングプロセスを実行して、個片化する（ステップＳ１１）。さらに、通常は、めっき等により外部端子Ｇを形成して薄膜インダクタ１を得る（ステップＳ１２）。保護層６０を形成するための樹脂又は樹脂組成物としては、上述した絶縁層２０と同様の樹脂又は樹脂組成物を用いることができる。

以上説明したような本発明による電子部品の製造方法によれば、薄膜インダクタ１の一部を構成する立体構造である突起部１１の上面が、他の部位である溝部１２と反射率が異なるように研磨されるので、突起部１１を確実に識別でき、その突起部１１自体をアライメントマークＭｉとして用いるので、ウェハＷ上において、突起部１１が予定された位置からずれて形成されていたとしても、その突起部１１と、電子部品の他の一部を構成する素子構造としてのコイル２２を、高い精度で、例えば、数μｍ或いはそれ以下のアライメント精度が要求される場合でも、正確に精度良く位置合わせすることが可能となり、これにより、薄膜インダクタ１の製品歩留まりを格段に向上させることができる。

なお、上述したとおり、本発明は上記実施形態に限定されるものではなく、その要旨を変更しない限度において様々な変形が可能である。例えば、本発明によって製造される電子部品は、薄膜インダクタに限らず、ウェハＷ上に立体構造が形成され、その周囲に他の素子構造が形成されるものであれば、本発明は有効である。例えば、図５に示すとおり、ウェハＷ上に立体構造Ｄが形成され、例えば、その周囲に種々の素子構造Ｃ１〜Ｃ４が形成されるものであれば、その立体構造ＤをアライメントマークＭｉとして使用することにより、それぞれを所望の位置に正確に配置することができる。

また、コイル２２に対して、必ずしも複数の突起部１１をアライメントマークＭｉとして使用する必要はなく、単一の突起部１１を用いてもよい。さらに、突起部１１を切削加工する前に、ウェハＷ上面を研磨（全面研磨）した後、突起部１１を形成してもよく、研磨面の面積を小さくして工程時間を短縮できる観点からは、図２に示すように突起部１１を形成してから、突起部１１の上面を研磨する方が好ましい。またさらに、突起部１１の上面の一部のみを研磨するようにしてもよい。さらにまた、アライメントマークＭｉとして用いる立体構造は凸状をなす突起部１１に限られず、例えば、溝部１２のような凹状をなす立体構造でもよい。加えて、ウェハＷはフェライト基板に限られず、例えば、半導体基板であってもよい。また、突起部１１及び溝部１２上にフォトレジストを塗布してプリベークした後、突起部１１が露出するまで、ウェハＷを研磨してもよい。

以上説明した通り、本発明の薄膜電子部品は、電子部品の一部を構成する立体構造の少なくとも一部が、他の部位と反射率が異なるように研磨されることにより、その立体構造を確実に識別してアライメントマークとして用いることができ、その立体構造と他の素子構造とを高い精度で位置合わせすることが可能となり、これにより、電子部品の製品歩留まりを格段に向上させることができるので、種々の電子部品を搭載する機器、装置、モジュール、システム、デバイス等、特に小型化及び高性能化が要求されるものの製造に広く且つ有効に利用することができる。

本発明による電子部品の製造方法によって製造される電子部品の一例の構成を示す概略断面図（鉛直断面図）である。 図１におけるＩＶ−ＩＶ線断面図（水平断面図）である。 薄膜インダクタ１を製造する手順を示すフロー図である。 本発明によって電子部品を複数形成するためのウェハＷの一例を示す平面図である。 突起部１１を巻回するようにコイル２２を形成した後の突起部１１の周囲の状態の一例を示す平面写真である。 ウェハＷ上に形成された立体構造Ｄとその周囲に形成された種々の素子構造Ｃ１〜Ｃ４の位置関係を示す模式平面図である。

符号の説明

１…薄膜インダクタ（電子部品）、１０…下部磁性層、１１…突起部（電子部品の立体構造）、１２…溝部、２０…絶縁層、２２…コイル（導体コイル、素子構造）、２４…内側端部、３０…導体リード配線、３１…基部、３２…櫛部、３５…サブ電極、４０…絶縁層、５０…上部磁性層、６０…保護層、Ｃ…仮想切断線、Ｃ１〜Ｃ４…素子構造、Ｄ…立体構造、Ｇ…外部端子、Ｍｉ…アライメントマーク、Ｒ…領域、Ｓ…側面、Ｓ１〜Ｓ１２…ステップ、Ｗ…ウェハ（基板）。

Claims (9)

1. 基板の一部を研削することにより、該基板上に電子部品の一部を構成する立体構造を形成する工程と、
   前記立体構造の少なくとも一部の反射率と、前記基板上における該立体構造以外の部位の反射率とが有意に異なるように、前記基板を研磨する工程と、
   前記立体構造をアライメントマークとして、前記基板上に、前記電子部品の素子構造の少なくとも一部をパターニングする工程と、
   を含む電子部品の製造方法。
2. 前記立体構造を形成する工程においては、前記立体構造として、凸状をなす突起部を形成し、
   前記研磨する工程においては、該突起部の上面の反射率と、前記基板面における該突起部以外の部位の反射率とが有意に異なるように、前記基板を研磨する、
   請求項１記載の電子部品の製造方法。
3. 前記立体構造を形成する工程を実施した後でかつ前記研磨する工程を実施する前に、前記基板上にレジストを塗布する工程を更に含み、
   前記研磨する工程においては、前記突起部が露出するまで前記基板を研磨する、
   請求項２記載の電子部品の製造方法。
4. 前記基板としてセラミック基板を用いる、
   請求項１記載の電子部品の製造方法。
5. 前記パターニングする工程においては、前記電子部品の素子構造として導体コイルをパターニングする、
   請求項２記載の電子部品の製造方法。
6. 前記パターニングする工程においては、前記突起部を巻回するように前記導体コイルをパターニングする、
   請求項５記載の電子部品の製造方法。
7. 前記立体構造を形成する工程においては、前記立体構造を複数形成し、
   前記パターニングする工程においては、１つの前記電子部品の素子構造に対して、複数の前記立体構造のうち少なくとも２つ以上の立体構造をアライメントマークとして用いる、
   請求項１記載の電子部品の製造方法。
8. 基板の全面を研磨する工程と、
   前記基板の一部を研削することにより、該基板上に電子部品の一部を構成する立体構造を形成し、前記立体構造の少なくとも一部の反射率と、前記基板上における該立体構造以外の部位の反射率とが有意に異なるようにする基板研削工程と、
   前記立体構造をアライメントマークとして、前記基板上に、前記電子部品の素子構造の少なくとも一部をパターニングする工程と、
   を含む電子部品の製造方法。
9. 基板上に形成された立体構造を有しており、
   前記立体構造の少なくとも一部の反射率と、前記基板上における該立体構造以外の部位の反射率とが有意に異なる、
   電子部品。