JP2007005702A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2007005702A JP2007005702A JP2005186648A JP2005186648A JP2007005702A JP 2007005702 A JP2007005702 A JP 2007005702A JP 2005186648 A JP2005186648 A JP 2005186648A JP 2005186648 A JP2005186648 A JP 2005186648A JP 2007005702 A JP2007005702 A JP 2007005702A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- semiconductor device
- opening
- layer
- insulating resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】 誘導素子を備えた半導体装置において、損失を抑えることができる半導体装置およびその製造方法を提供する。
【解決手段】 半導体基板1と、第1の絶縁層11と、第1の導電部12と、第2の絶縁層13と、第2の導電部14を備え、第2の導電部14は、渦状の誘導素子15を有し、第2の絶縁層13は、誘導素子15の最内周部よりも内側である中央領域21に凹部20が形成され、これによって、この部分が他の部分に比べて薄く形成されている。
【選択図】 図1
【解決手段】 半導体基板1と、第1の絶縁層11と、第1の導電部12と、第2の絶縁層13と、第2の導電部14を備え、第2の導電部14は、渦状の誘導素子15を有し、第2の絶縁層13は、誘導素子15の最内周部よりも内側である中央領域21に凹部20が形成され、これによって、この部分が他の部分に比べて薄く形成されている。
【選択図】 図1
Description
本発明は、シリコンウエハ等の半導体基板上に誘導素子を備えた半導体装置およびその製造方法に関する。
従来、半導体基板上に誘導素子を備えた半導体装置が用いられている(例えば特許文献1および特許文献2を参照)。
図12は、従来の半導体装置の一例を示すもので、ここに示す半導体装置40は、電極3を有する半導体基板1と、第1の絶縁樹脂層11と、第1の絶縁樹脂層11上に設けられた第1の配線層12と、第2の絶縁樹脂層13と、第2の絶縁樹脂層13上に設けられた第2の配線層14とを備えている。第2の配線層14は、誘導素子15を有する。
半導体装置40では、誘導素子15からの磁束が半導体基板1を通過する際に渦電流損失が生じることがあるが、半導体基板1と誘導素子15との間の絶縁樹脂層11、13を厚くすることによって、誘導素子15と半導体基板1との距離を大きくし、損失を小さくすることができる。
特開2002−246547号公報
特開2003−86690号公報
図12は、従来の半導体装置の一例を示すもので、ここに示す半導体装置40は、電極3を有する半導体基板1と、第1の絶縁樹脂層11と、第1の絶縁樹脂層11上に設けられた第1の配線層12と、第2の絶縁樹脂層13と、第2の絶縁樹脂層13上に設けられた第2の配線層14とを備えている。第2の配線層14は、誘導素子15を有する。
半導体装置40では、誘導素子15からの磁束が半導体基板1を通過する際に渦電流損失が生じることがあるが、半導体基板1と誘導素子15との間の絶縁樹脂層11、13を厚くすることによって、誘導素子15と半導体基板1との距離を大きくし、損失を小さくすることができる。
しかしながら、従来の半導体装置では損失を十分に小さくするのは難しく、さらなる損失低減が要望されている。
本発明は、上記事情に鑑みてなされたものであり、誘導素子を備えた半導体装置において、損失を低減することができる半導体装置およびその製造方法を提供することを目的とする。
本発明は、上記事情に鑑みてなされたものであり、誘導素子を備えた半導体装置において、損失を低減することができる半導体装置およびその製造方法を提供することを目的とする。
本発明の請求項1に係る半導体装置は、電極を有する半導体基板と、該半導体基板上に設けられ、前記電極に整合する位置に第1の開口部を有する第1の絶縁層と、該第1の絶縁層上に設けられ、前記第1の開口部を通して一端部が前記電極に接続された第1の導電部と、該第1の導電部上に設けられ、第1の導電部の他端部に整合する位置に第2の開口部を有する第2の絶縁層と、該第2の絶縁層上に設けられ、前記第2の開口部を通して前記第1の導電部の他端部に接続された第2の導電部を備え、前記第1の導電部と第2の導電部のうちいずれか一方が、渦状の誘導素子を有し、前記第1の絶縁層と第2の絶縁層のうち一方または両方が、前記誘導素子の最内周部よりも内側である中央領域の少なくとも一部が、他の部分に比べて薄く形成されていることを特徴とする。
本発明の請求項2に係る半導体装置は、請求項1において、前記第1の絶縁層および第2の絶縁層のうち一方または両方が、比誘電率が3以下である低誘電率材料からなることを特徴とする。
本発明の請求項3に係る半導体装置は、請求項1または2において、前記第1の絶縁層と第2の絶縁層のうち一方または両方が、前記中央領域の少なくとも一部が凹部または開口部とされることによって、この部分が他の部分に比べて薄く形成されていることを特徴とする。
本発明の請求項2に係る半導体装置は、請求項1において、前記第1の絶縁層および第2の絶縁層のうち一方または両方が、比誘電率が3以下である低誘電率材料からなることを特徴とする。
本発明の請求項3に係る半導体装置は、請求項1または2において、前記第1の絶縁層と第2の絶縁層のうち一方または両方が、前記中央領域の少なくとも一部が凹部または開口部とされることによって、この部分が他の部分に比べて薄く形成されていることを特徴とする。
本発明の請求項4に係る半導体装置の製造方法は、電極を有する半導体基板と、該半導体基板上に設けられ、前記電極に整合する位置に第1の開口部を有する第1の絶縁層と、該第1の絶縁層上に設けられ、前記第1の開口部を通して一端部が前記電極に接続された第1の導電部と、該第1の導電部上に設けられ、第1の導電部の他端部に整合する位置に第2の開口部を有する第2の絶縁層と、該第2の絶縁層上に設けられ、前記第2の開口部を通して前記第1の導電部の他端部に接続された第2の導電部を備え、前記第1の導電部と第2の導電部のうちいずれか一方が、渦状の誘導素子を有する半導体装置を製造する方法であって、前記第1の絶縁層と第2の絶縁層のうち一方または両方の、前記誘導素子の最内周部よりも内側である中央領域の少なくとも一部を、他の部分に比べて薄く形成することを特徴とする。
本発明の請求項5に係る半導体装置の製造方法は、請求項4において、前記第1の絶縁層と第2の絶縁層のうち一方または両方を、前記中央領域の少なくとも一部が凹部または開口部となるように形成することによって、この部分を他の部分に比べて薄く形成することを特徴とする。
本発明の請求項6に係る半導体装置の製造方法は、請求項4において、前記第1の絶縁層と第2の絶縁層のうち一方または両方を形成するにあたって、樹脂膜を形成した後、この樹脂膜の中央領域の少なくとも一部を、エッチングによって他の部分に比べて薄く形成することを特徴とする。
本発明の請求項5に係る半導体装置の製造方法は、請求項4において、前記第1の絶縁層と第2の絶縁層のうち一方または両方を、前記中央領域の少なくとも一部が凹部または開口部となるように形成することによって、この部分を他の部分に比べて薄く形成することを特徴とする。
本発明の請求項6に係る半導体装置の製造方法は、請求項4において、前記第1の絶縁層と第2の絶縁層のうち一方または両方を形成するにあたって、樹脂膜を形成した後、この樹脂膜の中央領域の少なくとも一部を、エッチングによって他の部分に比べて薄く形成することを特徴とする。
本発明の半導体装置では、第1の絶縁層と第2の絶縁層のうち一方または両方の中央領域の少なくとも一部が他の部分に比べて薄く形成されているので、中央領域における比誘電率を低くし、渦電流を抑え、損失を低減することができる。
図1〜図3は、本発明の半導体装置の第1の例を示すものであり、図1は断面図、図2は部分切欠斜視図、図3は平面図である。図1は、図3に示すA−A線に沿う断面図である。
半導体装置10は、半導体基板1と、半導体基板1上に設けられた第1の絶縁樹脂層11(第1の絶縁層)と、第1の絶縁樹脂層11の上に設けられた第1の配線層12(第1の導電部)と、第1の絶縁樹脂層11および第1の配線層12の上に設けられた第2の絶縁樹脂層13(第2の絶縁層)と、第2の絶縁樹脂層13上に設けられた第2の配線層14(第2の導電部)とを有する。
半導体装置10は、半導体基板1と、半導体基板1上に設けられた第1の絶縁樹脂層11(第1の絶縁層)と、第1の絶縁樹脂層11の上に設けられた第1の配線層12(第1の導電部)と、第1の絶縁樹脂層11および第1の配線層12の上に設けられた第2の絶縁樹脂層13(第2の絶縁層)と、第2の絶縁樹脂層13上に設けられた第2の配線層14(第2の導電部)とを有する。
半導体基板1は、シリコンウエハ等の半導体ウエハなどからなり、その上面1aには、集積回路(図示略)の電極3と、パッシベーション膜4が形成されている。
電極3は、Al、Cuなどで構成することができる。
パッシベーション膜4は、不動態化された絶縁膜であり、SiN、SiO2等からなる。パッシベーション膜4には、電極3と整合する位置に開口部5が設けられており、この開口部5で電極3が露出している。パッシベーション膜4の厚さは例えば0.1〜0.5μmである。
電極3は、Al、Cuなどで構成することができる。
パッシベーション膜4は、不動態化された絶縁膜であり、SiN、SiO2等からなる。パッシベーション膜4には、電極3と整合する位置に開口部5が設けられており、この開口部5で電極3が露出している。パッシベーション膜4の厚さは例えば0.1〜0.5μmである。
第1の絶縁樹脂層11は、パッシベーション膜4を覆うように設けられ、電極3と整合する位置に形成された第1の開口部16を有する。第1の絶縁樹脂層11の厚さは例えば1〜30μmとすると良い。
第2の絶縁樹脂層13は、第1の絶縁樹脂層11および第1の配線層12を覆うように設けられ、第2の配線層14の端部14a、14bと第1の配線層12の他端部12bとが電気的に導通可能なように、第2の開口部17が形成されている。
第2の絶縁樹脂層13は、第1の絶縁樹脂層11および第1の配線層12を覆うように設けられ、第2の配線層14の端部14a、14bと第1の配線層12の他端部12bとが電気的に導通可能なように、第2の開口部17が形成されている。
第1および第2の絶縁樹脂層11、13のうち一方または両方は、比誘電率が3以下である低誘電率材料からなることが好ましい。特に、より第2の配線層14に近い第2の絶縁樹脂層13が低誘電率材料からなることが好ましい。
低誘電率材料としては、たとえばベンゾシクロブテン樹脂(BCB:Benzocyclobutene)がある。BCB樹脂の比誘電率は例えば約2.5であり、誘電正接は例えば約0.002である。ポリイミド樹脂の中にも、比誘電率約2.9、誘電正接約0.01の材料がある。
低誘電率材料を使用することによって、渦電流損失を低減させることができる。
第1および第2の絶縁樹脂層11、13のうち一方または両方を構成する材料は、誘電正接が0.015以下である低誘電正接材料であることが望ましい。
低誘電率材料としては、たとえばベンゾシクロブテン樹脂(BCB:Benzocyclobutene)がある。BCB樹脂の比誘電率は例えば約2.5であり、誘電正接は例えば約0.002である。ポリイミド樹脂の中にも、比誘電率約2.9、誘電正接約0.01の材料がある。
低誘電率材料を使用することによって、渦電流損失を低減させることができる。
第1および第2の絶縁樹脂層11、13のうち一方または両方を構成する材料は、誘電正接が0.015以下である低誘電正接材料であることが望ましい。
絶縁樹脂層11、13には、ポリイミド樹脂、エポキシ樹脂、シリコン樹脂等を用いることもできる。
第1の絶縁樹脂層11の厚さは1〜30μmが好ましく、第2の絶縁樹脂層13の厚さは10〜50μmが好ましい。
第1の絶縁樹脂層11の厚さは1〜30μmが好ましく、第2の絶縁樹脂層13の厚さは10〜50μmが好ましい。
第1の配線層12は、電極3と第2の配線層14とを接続する再配線層である。第1の配線層12の一端部12aは、第1の開口部16を介して電極3と接続されている。第1の配線層12の他端部12bは、第2の開口部17と整合する位置まで延びている。
第1の配線層12の材料としては、Cu、Al等が用いられ、その厚さは例えば1〜20μmである。
第1の配線層12の材料としては、Cu、Al等が用いられ、その厚さは例えば1〜20μmである。
第2の配線層14は、平面視渦状に形成されたスパイラルコイルである誘導素子15(インダクタ)を有する。
第2の配線層14の端部14a、14bは、第2の開口部17を介して、それぞれ第1の配線層12の他端部12bと接続されている。
第2の配線層14の材料としてはCu、Al等が用いられ、その厚さは例えば1〜30μmとすると良い。
第2の配線層14の端部14a、14bは、第2の開口部17を介して、それぞれ第1の配線層12の他端部12bと接続されている。
第2の配線層14の材料としてはCu、Al等が用いられ、その厚さは例えば1〜30μmとすると良い。
第2の絶縁樹脂層13の表面には、凹部20が形成されており、この部分で第2の絶縁樹脂層13は他の部分に比べて薄く形成されている。
凹部20の平面視形状は、特に限定されず、多角形、円形などとすることができる。図示例では、凹部20は平面視矩形状とされている(図3を参照)。凹部20の断面形状は、特に限定されず、矩形状、半円状、V字状などとすることができる。図示例では、凹部20は断面コ字状とされている(図1を参照)。
凹部20の平面視形状は、特に限定されず、多角形、円形などとすることができる。図示例では、凹部20は平面視矩形状とされている(図3を参照)。凹部20の断面形状は、特に限定されず、矩形状、半円状、V字状などとすることができる。図示例では、凹部20は断面コ字状とされている(図1を参照)。
図3に示すように、凹部20は、誘導素子15の中央領域21に形成されている。
中央領域21は、誘導素子15の内周端部15aから1周回、すなわち内周端部15aから第2周の始端部15bまでの部分(最内周部)よりも内側の領域である。
凹部20は、中央領域21の全体にわたって形成してもよいし、中央領域21の一部に形成してもよい。
中央領域21は、誘導素子15の内周端部15aから1周回、すなわち内周端部15aから第2周の始端部15bまでの部分(最内周部)よりも内側の領域である。
凹部20は、中央領域21の全体にわたって形成してもよいし、中央領域21の一部に形成してもよい。
誘導素子15に通電すると、中央領域21を通る磁路が形成され、中央領域21には高密度の磁束が通過する。
中央領域21には凹部20が形成されているため、磁束の一部は凹部20内を通過する。空気の比誘電率は1であり、一般的な樹脂材料の比誘電率よりも低いため、半導体装置10では、凹部20を形成しない場合に比べて渦電流を抑えることができる。従って、損失を低減することができる。
また、半導体装置10では、2つの絶縁樹脂層11、13のうち誘導素子15に近い第2の絶縁樹脂層13に凹部20が形成されているため、渦電流損失をいっそう低くすることができる。
中央領域21には凹部20が形成されているため、磁束の一部は凹部20内を通過する。空気の比誘電率は1であり、一般的な樹脂材料の比誘電率よりも低いため、半導体装置10では、凹部20を形成しない場合に比べて渦電流を抑えることができる。従って、損失を低減することができる。
また、半導体装置10では、2つの絶縁樹脂層11、13のうち誘導素子15に近い第2の絶縁樹脂層13に凹部20が形成されているため、渦電流損失をいっそう低くすることができる。
次に、半導体装置10を製造する方法を説明する。
図4に示すように、半導体基板1の上面1aに、電極3およびパッシベーション膜4を設ける。パッシベーション膜4は、例えばLP−CVD法等により形成することができる。
図5に示すように、半導体基板1のパッシベーション膜4の上に、第1の開口部16を有する第1の絶縁樹脂層11を形成する。
第1の絶縁樹脂層11は、回転塗布法、印刷法、ラミネート法などによって、上記樹脂からなる膜を形成した後、フォトリソグラフィ技術等を利用して、電極3と整合する位置に第1の開口部16を形成する方法によって得ることができる。
図4に示すように、半導体基板1の上面1aに、電極3およびパッシベーション膜4を設ける。パッシベーション膜4は、例えばLP−CVD法等により形成することができる。
図5に示すように、半導体基板1のパッシベーション膜4の上に、第1の開口部16を有する第1の絶縁樹脂層11を形成する。
第1の絶縁樹脂層11は、回転塗布法、印刷法、ラミネート法などによって、上記樹脂からなる膜を形成した後、フォトリソグラフィ技術等を利用して、電極3と整合する位置に第1の開口部16を形成する方法によって得ることができる。
図6に示すように、第1の絶縁樹脂層11の上に、スパッタ法、蒸着法、メッキ法などにより第1の配線層12を形成する。
第1の配線層12は、第1の絶縁樹脂層11の全面にわたって金属膜を形成した後に、この金属膜をフォトリソグラフィ技術によりパターニングすることによって形成することができる。
第1の配線層12を形成するには、第1の絶縁樹脂層11上にレジストを形成した後、レジストが形成されていない領域に金属膜を形成する方法も可能である。
第1の配線層12は、第1の絶縁樹脂層11の全面にわたって金属膜を形成した後に、この金属膜をフォトリソグラフィ技術によりパターニングすることによって形成することができる。
第1の配線層12を形成するには、第1の絶縁樹脂層11上にレジストを形成した後、レジストが形成されていない領域に金属膜を形成する方法も可能である。
図7に示すように、第1の絶縁樹脂層11および第1の配線層12を覆うように第2の絶縁樹脂層13を形成する。
第2の絶縁樹脂層13の中央領域21の一部には、凹部20を形成する。
例えば、回転塗布法、印刷法、ラミネート法などによって樹脂膜を形成した後、この樹脂膜にエッチングにより凹部20を形成する方法が可能である。この方法は、エッチング時間の設定によって凹部20の深さを容易に調整できるという利点がある。
第2の絶縁樹脂層13の中央領域21の一部には、凹部20を形成する。
例えば、回転塗布法、印刷法、ラミネート法などによって樹脂膜を形成した後、この樹脂膜にエッチングにより凹部20を形成する方法が可能である。この方法は、エッチング時間の設定によって凹部20の深さを容易に調整できるという利点がある。
この製造方法をとる場合には、エッチングを長時間行うことによって、第2の絶縁樹脂層13に開口部を形成することもできる。この場合も、この部分で第2の絶縁樹脂層13が薄く形成されたとみなすことができる。
第2の絶縁樹脂層13に開口部を形成した後、エッチングをさらに進行させることによって、第1の絶縁樹脂層11に凹部を形成することもできる。
第2の絶縁樹脂層13に開口部を形成した後、エッチングをさらに進行させることによって、第1の絶縁樹脂層11に凹部を形成することもできる。
なお、中央領域21に開口部を形成するには、フォトリソグラフィ技術を用いてもよい。
具体的には、第1の絶縁樹脂層11および第1の配線層12の上に、ほぼ全面にわたって樹脂膜を形成した後、この樹脂膜を露光、現像することによって、第2の開口部17を形成すると同時に中央領域21にも開口部を形成する方法が可能である。
この製造方法は、第2の開口部17と同時に、中央領域21にも開口部を形成することができるため、工程数を増加させる必要がないことから、製造コストの点で有利である。
具体的には、第1の絶縁樹脂層11および第1の配線層12の上に、ほぼ全面にわたって樹脂膜を形成した後、この樹脂膜を露光、現像することによって、第2の開口部17を形成すると同時に中央領域21にも開口部を形成する方法が可能である。
この製造方法は、第2の開口部17と同時に、中央領域21にも開口部を形成することができるため、工程数を増加させる必要がないことから、製造コストの点で有利である。
図1に示すように、第2の絶縁樹脂層13上には、誘導素子15を有する第2の配線層14を形成する。第2の配線層14は、第1の配線層12と同様にして形成することができる。
封止層(図示略)は、ポリイミド樹脂等からなる膜をフォトリゾグラフィ技術によりパターニングすることによって形成することができる。
以上の工程を経て、図1〜図3に示す半導体装置10が得られる。
封止層(図示略)は、ポリイミド樹脂等からなる膜をフォトリゾグラフィ技術によりパターニングすることによって形成することができる。
以上の工程を経て、図1〜図3に示す半導体装置10が得られる。
次に、本発明の半導体装置の第2の例を、その製造方法とともに説明する。
図4〜6に示すように、半導体基板1上に、電極3、パッシベーション膜4、第1の絶縁樹脂層11、および第1の配線層12を形成する。
次いで、図8および図9に示すように、第1の絶縁樹脂層11および第1の配線層12を覆うように、下層23aおよび上層23bからなる2層構造の第2の絶縁樹脂層23を形成する。
下層23aには、ポリイミド樹脂、エポキシ樹脂、シリコン樹脂等を用いることができ、その厚さは例えば1〜30μmとすると良い。図示例では、下層23aは、開口部17を除いて第1の絶縁樹脂層11の全面にわたって形成されている。
図4〜6に示すように、半導体基板1上に、電極3、パッシベーション膜4、第1の絶縁樹脂層11、および第1の配線層12を形成する。
次いで、図8および図9に示すように、第1の絶縁樹脂層11および第1の配線層12を覆うように、下層23aおよび上層23bからなる2層構造の第2の絶縁樹脂層23を形成する。
下層23aには、ポリイミド樹脂、エポキシ樹脂、シリコン樹脂等を用いることができ、その厚さは例えば1〜30μmとすると良い。図示例では、下層23aは、開口部17を除いて第1の絶縁樹脂層11の全面にわたって形成されている。
上層23bには、中央領域21に、フォトリソグラフィ技術、エッチングなどにより開口部24を形成する。上層23bには、BCB樹脂などの低誘電率材料を使用するのが好ましく、その厚さは例えば10〜50μmとすると良い。
図示例では、上層23bは、下層23aの全面には形成されておらず、誘導素子15に相当する領域にのみ形成されている。
図示例では、上層23bは、下層23aの全面には形成されておらず、誘導素子15に相当する領域にのみ形成されている。
次いで、図10に示すように、第2の絶縁樹脂層23上に、誘導素子15を有する第2の配線層14を形成する。
これによって、第2の絶縁樹脂層23の上層23bに開口部24が形成され、この部分で第2の絶縁樹脂層23が他の部分に比べて薄く形成された半導体装置30が得られる。
これによって、第2の絶縁樹脂層23の上層23bに開口部24が形成され、この部分で第2の絶縁樹脂層23が他の部分に比べて薄く形成された半導体装置30が得られる。
なお、上述の例では、第2の絶縁樹脂層に凹部または開口部を形成したが、第1の絶縁樹脂層に凹部または開口部を形成してもよい。凹部または開口部は、第1の絶縁樹脂層と第2の絶縁樹脂層のうち一方に形成することもできるし、両方に形成することもできる。
また、上記各例では、第2の配線層14が誘導素子15を有するが、本発明ではこれに限らず、第1の配線層12が誘導素子を有する構成も可能である。
また、上記各例では、第2の配線層14が誘導素子15を有するが、本発明ではこれに限らず、第1の配線層12が誘導素子を有する構成も可能である。
(実施例1)
図1〜図3に示すように、シリコン基板である半導体基板1と、ポリイミド樹脂からなる第1の絶縁樹脂層11と、Cuからなる第1の配線層12と、BCB樹脂からなる第2の絶縁樹脂層13と、Cuからなり、誘導素子15を有する第2の配線層14とを備えた半導体装置10を作製した。
第2の絶縁樹脂層13の中央領域21には凹部20を形成した。凹部20は幅100μm、長さ100μmの正方形状とし、深さは5μmとした。
誘導素子15の配線幅は30μm、配線間隔は20μmとした。誘導素子15の全体の幅は500μmとした。第1の絶縁樹脂層11および第2の絶縁樹脂層13の厚さはそれぞれ10μmとした。
第2の絶縁樹脂層13を構成するBCB樹脂の比誘電率は2.5であり、誘電正接は0.002であった。
半導体装置10におけるQ値と周波数の関係を調べた。また、誘導素子15のインダクタンスと周波数の関係も調べた。結果を図11に実線で示す。
図1〜図3に示すように、シリコン基板である半導体基板1と、ポリイミド樹脂からなる第1の絶縁樹脂層11と、Cuからなる第1の配線層12と、BCB樹脂からなる第2の絶縁樹脂層13と、Cuからなり、誘導素子15を有する第2の配線層14とを備えた半導体装置10を作製した。
第2の絶縁樹脂層13の中央領域21には凹部20を形成した。凹部20は幅100μm、長さ100μmの正方形状とし、深さは5μmとした。
誘導素子15の配線幅は30μm、配線間隔は20μmとした。誘導素子15の全体の幅は500μmとした。第1の絶縁樹脂層11および第2の絶縁樹脂層13の厚さはそれぞれ10μmとした。
第2の絶縁樹脂層13を構成するBCB樹脂の比誘電率は2.5であり、誘電正接は0.002であった。
半導体装置10におけるQ値と周波数の関係を調べた。また、誘導素子15のインダクタンスと周波数の関係も調べた。結果を図11に実線で示す。
(比較例1)
凹部20を形成しないこと以外は実施例1と同様にして半導体装置を作製し、Q値とインダクタンスを測定した。結果を図11に破線で示す。
凹部20を形成しないこと以外は実施例1と同様にして半導体装置を作製し、Q値とインダクタンスを測定した。結果を図11に破線で示す。
図11より、凹部20を形成した実施例1は、優れたQ値およびインダクタンスを示したことがわかる。
本発明は、たとえば誘導素子がアンテナコイルとして機能する非接触ICタグ用半導体装置など、誘導素子を有する各種半導体装置に適用できる。
1…半導体基板、3…電極、10…半導体装置、11…第1の絶縁樹脂層(第1の絶縁層)、12…第1の配線層(第1の導電部)、12a…第1の配線層の一端部、12b…第1の配線層の他端部、13、23…第2の絶縁樹脂層(第2の絶縁層)、14…第2の配線層(第1の導電部)、15…誘導素子、16…第1の開口部、17…第2の開口部、20…凹部、21…中央領域、24…開口部
Claims (6)
- 電極を有する半導体基板と、
該半導体基板上に設けられ、前記電極に整合する位置に第1の開口部を有する第1の絶縁層と、
該第1の絶縁層上に設けられ、前記第1の開口部を通して一端部が前記電極に接続された第1の導電部と、
該第1の導電部上に設けられ、第1の導電部の他端部に整合する位置に第2の開口部を有する第2の絶縁層と、
該第2の絶縁層上に設けられ、前記第2の開口部を通して前記第1の導電部の他端部に接続された第2の導電部を備え、
前記第1の導電部と第2の導電部のうちいずれか一方は、渦状の誘導素子を有し、
前記第1の絶縁層と第2の絶縁層のうち一方または両方は、前記誘導素子の最内周部よりも内側である中央領域の少なくとも一部が、他の部分に比べて薄く形成されていることを特徴とする半導体装置。 - 前記第1の絶縁層および第2の絶縁層のうち一方または両方は、比誘電率が3以下である低誘電率材料からなることを特徴とする請求項1に記載の半導体装置。
- 前記第1の絶縁層と第2の絶縁層のうち一方または両方は、前記中央領域の少なくとも一部が凹部または開口部とされることによって、この部分が他の部分に比べて薄く形成されていることを特徴とする請求項1または2に記載の半導体装置。
- 電極を有する半導体基板と、該半導体基板上に設けられ、前記電極に整合する位置に第1の開口部を有する第1の絶縁層と、該第1の絶縁層上に設けられ、前記第1の開口部を通して一端部が前記電極に接続された第1の導電部と、該第1の導電部上に設けられ、第1の導電部の他端部に整合する位置に第2の開口部を有する第2の絶縁層と、該第2の絶縁層上に設けられ、前記第2の開口部を通して前記第1の導電部の他端部に接続された第2の導電部を備え、前記第1の導電部と第2の導電部のうちいずれか一方は、渦状の誘導素子を有する半導体装置を製造する方法であって、
前記第1の絶縁層と第2の絶縁層のうち一方または両方の、前記誘導素子の最内周部よりも内側である中央領域の少なくとも一部を、他の部分に比べて薄く形成することを特徴とする半導体装置の製造方法。 - 前記第1の絶縁層と第2の絶縁層のうち一方または両方を、前記中央領域の少なくとも一部が凹部または開口部となるように形成することによって、この部分を他の部分に比べて薄く形成することを特徴とする請求項4に記載の半導体装置の製造方法。
- 前記第1の絶縁層と第2の絶縁層のうち一方または両方を形成するにあたって、樹脂膜を形成した後、この樹脂膜の中央領域の少なくとも一部を、エッチングによって他の部分に比べて薄く形成することを特徴とする請求項4に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005186648A JP2007005702A (ja) | 2005-06-27 | 2005-06-27 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005186648A JP2007005702A (ja) | 2005-06-27 | 2005-06-27 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007005702A true JP2007005702A (ja) | 2007-01-11 |
Family
ID=37690980
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005186648A Withdrawn JP2007005702A (ja) | 2005-06-27 | 2005-06-27 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007005702A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009218469A (ja) * | 2008-03-12 | 2009-09-24 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
JP2022120066A (ja) * | 2018-04-17 | 2022-08-17 | 大日本印刷株式会社 | 配線構造体 |
-
2005
- 2005-06-27 JP JP2005186648A patent/JP2007005702A/ja not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009218469A (ja) * | 2008-03-12 | 2009-09-24 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
JP2022120066A (ja) * | 2018-04-17 | 2022-08-17 | 大日本印刷株式会社 | 配線構造体 |
JP7367804B2 (ja) | 2018-04-17 | 2023-10-24 | 大日本印刷株式会社 | 配線構造体 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100709775B1 (ko) | 반도체 소자 및 그 제조 방법 | |
US6281778B1 (en) | Monolithic inductor with magnetic flux lines guided away from substrate | |
TWI236763B (en) | High performance system-on-chip inductor using post passivation process | |
US7312684B2 (en) | Semiconductor device | |
US8259459B2 (en) | Electronic device | |
JP4450071B2 (ja) | 電子部品 | |
US10290697B2 (en) | Magnetic core inductor semiconductor structure and method | |
JP2009302268A (ja) | トランス素子が形成されている半導体装置とその製造方法 | |
US20040004266A1 (en) | Semiconductor integrated circuit and method of manufacturing the same | |
US20180082775A1 (en) | Chip inductor and manufacturing method thereof | |
US20180097055A1 (en) | Micro-transformer with magnetic field confinement and manufacturing method of the same | |
JP2007005702A (ja) | 半導体装置およびその製造方法 | |
US6781229B1 (en) | Method for integrating passives on-die utilizing under bump metal and related structure | |
JP2006041357A (ja) | 半導体装置およびその製造方法 | |
JP2006319094A (ja) | 半導体装置およびその製造方法 | |
JP4675662B2 (ja) | 半導体装置 | |
JP2006261297A (ja) | 半導体装置及びその製造方法 | |
JP7334558B2 (ja) | インダクタ部品 | |
JP2008251974A (ja) | 薄膜部品及び製造方法 | |
JP2007189499A (ja) | 半導体装置 | |
JP2010080551A (ja) | 半導体装置 | |
JP2005116647A (ja) | コモンモードチョークコイル及びその製造方法並びにコモンモードチョークコイルアレイ | |
JP2007281230A (ja) | 半導体装置およびその製造方法 | |
JP2006294896A (ja) | 半導体装置及びその製造方法 | |
JP4717411B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080902 |