CN116209957A - 晶片上半导体结构的缺陷检测 - Google Patents

晶片上半导体结构的缺陷检测 Download PDF

Info

Publication number
CN116209957A
CN116209957A CN202180063375.0A CN202180063375A CN116209957A CN 116209957 A CN116209957 A CN 116209957A CN 202180063375 A CN202180063375 A CN 202180063375A CN 116209957 A CN116209957 A CN 116209957A
Authority
CN
China
Prior art keywords
base pattern
semiconductor structures
microscopic image
microimage
fingerprint data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180063375.0A
Other languages
English (en)
Inventor
T·科布
P·胡思沃尔
J·T·诺伊曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Carl Zeiss SMT GmbH
Original Assignee
Carl Zeiss SMT GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Carl Zeiss SMT GmbH filed Critical Carl Zeiss SMT GmbH
Publication of CN116209957A publication Critical patent/CN116209957A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/7065—Defects, e.g. optical inspection of patterned layer for defects
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F18/00—Pattern recognition
    • G06F18/20—Analysing
    • G06F18/24—Classification techniques
    • G06F18/241—Classification techniques relating to the classification model, e.g. parametric or non-parametric approaches
    • G06F18/2413—Classification techniques relating to the classification model, e.g. parametric or non-parametric approaches based on distances to training or reference patterns
    • G06F18/24133—Distances to prototypes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T5/00—Image enhancement or restoration
    • G06T5/20—Image enhancement or restoration using local operators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/001—Industrial image inspection using an image reference approach
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V10/00—Arrangements for image or video recognition or understanding
    • G06V10/40—Extraction of image or video features
    • G06V10/42—Global feature extraction by analysis of the whole pattern, e.g. using frequency domain transformations or autocorrelation
    • G06V10/422—Global feature extraction by analysis of the whole pattern, e.g. using frequency domain transformations or autocorrelation for representing the structure of the pattern or shape of an object therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V10/00—Arrangements for image or video recognition or understanding
    • G06V10/70—Arrangements for image or video recognition or understanding using pattern recognition or machine learning
    • G06V10/74—Image or video pattern matching; Proximity measures in feature spaces
    • G06V10/75—Organisation of the matching processes, e.g. simultaneous or sequential comparisons of image or video features; Coarse-fine approaches, e.g. multi-scale approaches; using context analysis; Selection of dictionaries
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V10/00—Arrangements for image or video recognition or understanding
    • G06V10/70—Arrangements for image or video recognition or understanding using pattern recognition or machine learning
    • G06V10/74—Image or video pattern matching; Proximity measures in feature spaces
    • G06V10/75—Organisation of the matching processes, e.g. simultaneous or sequential comparisons of image or video features; Coarse-fine approaches, e.g. multi-scale approaches; using context analysis; Selection of dictionaries
    • G06V10/757—Matching configurations of points or features
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/10—Image acquisition modality
    • G06T2207/10056—Microscopic image
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/10—Image acquisition modality
    • G06T2207/10056—Microscopic image
    • G06T2207/10061—Microscopic image from scanning electron microscope
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/20—Special algorithmic details
    • G06T2207/20021—Dividing image into blocks, subimages or windows
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/20—Special algorithmic details
    • G06T2207/20084—Artificial neural networks [ANN]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/20—Special algorithmic details
    • G06T2207/20112—Image segmentation details
    • G06T2207/20132—Image cropping
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Evolutionary Computation (AREA)
  • Multimedia (AREA)
  • Artificial Intelligence (AREA)
  • Data Mining & Analysis (AREA)
  • Quality & Reliability (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Bioinformatics & Computational Biology (AREA)
  • General Engineering & Computer Science (AREA)
  • Bioinformatics & Cheminformatics (AREA)
  • Computing Systems (AREA)
  • Databases & Information Systems (AREA)
  • Evolutionary Biology (AREA)
  • Medical Informatics (AREA)
  • Software Systems (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Abstract

本发明提供一种配置在晶片(60)上的多个半导体结构的缺陷检测的方法(3010)，方法包括获得(3101)晶片(60)的显微图像(42、80)，显微图像(42、80)描绘出多个半导体结构(62、171、172)。方法还包括从数据库(55)获得用于与多个半导体结构(62、171、172)中个别的一个或多个半导体结构(62、171、172)相关联的一组(150)基底图案类别(151‑159)的每个基底图案类别(151‑159)的指纹数据(41)。方法更包括基于指纹数据(41)与显微图像(42、80)进行缺陷检测。

Description

晶片上半导体结构的缺陷检测
相关申请的交叉引用
本主题申请要求德国专利申请10 2020 123 979.3(2020年9月15日提交)的优先权，该申请通过引用并入本文。
技术领域
本发明的各种实例通常关于晶片上的半导体结构的缺陷检测。本发明的各种实例具体而言关于使用与晶片上的半导体结构相关联的一组基底图案类别的缺陷检测。
背景技术
半导体结构使用光刻技术构建在晶片(例如，硅晶片)上。由于制造的复杂度，使得可能出现缺陷。此缺陷可能损害由半导体结构所形成的半导体装置的功能性。因此，已拟出在制造期间或完成时检测半导体结构的缺陷的技术(缺陷检测)。在制造期间或之后,可进行产线上(In-line)或产线终端(End-of-line)测试。
在半导体制造中，两种广为使用的缺陷检测技术是裸芯对裸芯(Die-to-die，D2D)缺陷检测和裸芯对数据库(Die-to-database，D2DB)缺陷检测。在这两技术中，获得描绘出晶片上的裸芯(即晶片区域)的显微图像。然后，可将此显微图像与一个或多个参考图像进行比较。一个或多个参考图像符合无缺陷的半导体结构的所预期外观。对于此比较，已知不同度量(Metrics)。例如，差异图像与临界值的比较可基于度量而实施，并可随着临界值比较的结果而报告缺陷。
D2D和D2DB缺陷检测主要不同在于一个或多个参考图像的来源或起源。
在D2D缺陷检测中，参考图像是从晶片的其他区域获得。例如，第一裸芯的显微图像可与一个或多个第二裸芯的参考显微图像进行比较。另一选项是比较三个(或多个)裸芯，而无需将裸芯明确标示为参考：若两裸芯一致而第三裸芯不同，则第三裸芯被报告为缺陷。不同的是，对于D2DB缺陷检测，显微图像与半导体晶片的个别区域的设计模板(例如，CAD布局)进行比较。CAD布局可为如由各节点和各边缘所定义的各多边形的集合。
已观察到显微图像与CAD布局之间的直接比较不会产生有用结果。例如，若CAD布局的多边形以图形方式表示，则CAD布局的此图形表示法(Representation)欠缺由制程(例如，光刻和/或蚀刻和/或材料沉积和/或研磨)所导致的任何特征。例如，制程往往导致圆角；然而此圆边缘不会反映在CAD布局中。除了角圆化之外，未反映在CAD布局的图形表示法中的各特征的其他实例包括边缘粗糙度(例如，由光刻光刻胶和/或蚀刻所造成)。再者，成像模态(Modality)的转移函数未包括在CAD布局的此图形表示法中。转移函数的一般影响将为由成像模态所造成的灰阶(Gray level)和噪声。
因此，通常，CAD布局可转换为模仿制程和/或成像模态的转移函数的影响的合成显微图像。此基于CAD布局而产生合成显微图像通常包括：(i)模拟或仿真基于CAD布局的掩模的光刻转移函数；(ii)例如，基于所使用蚀刻气体以及晶片上的材料，模拟或仿真蚀刻程序；以及(iii)如使用成像模态的光学转移函数，模拟或仿真来自晶片上的给定材料表面形貌的显微图像产生。运行步骤(i)－(iii)的完整模拟已经验证为困难且容易出错。特别是，处理步骤的详细知识并非始终可用。再者，成像模态的转移函数的详细知识亦并非始终可用。此外，可能有难以在模拟中实施的制程变化的影响。
用于D2DB缺陷检测的替代性方法(不仰赖合成显微图像)是例如藉由从显微图像手动识别出待适用于CAD布局的光刻程序的一般角圆化，以判定从CAD布局到显微图像的映射。例如，使用者可藉由定义呈现在针对某些半导体结构的显微图像中的灰阶而参数化映射。这对应于CAD档案中的半导体结构与实际SEM图像之间的视觉比较的类型。由此，专家可针对眼前制程和SEM推知前景与背景灰阶为何，并将此用于CAD中的半导体结构的启发式映射到其在SEM图像中的其对等部分(Counterpart)。此方法需要通常用于光刻和成像的领域的专业知识。因此，此方法不可靠并导致错误。此外，在每次程序中发生变化或遇到成像模态中的变更时，映射可能必须调适或重新判定。
因此，此D2DB缺陷检测的现有技术易于出错且耗时。其可能需要频繁的手动操作。其可能并非程序稳定，即一旦制程变更就可能需要调整或新参数化。其相对于成像模态可能不稳定，即一旦成像模态变更就可能需要调整或新参数化。
发明内容
因此，本领域亟需晶片上的半导体结构的缺陷检测的先进技术。特别是，本领域亟需减轻或减缓上述所识别出限制和缺点中的至少一些的技术。
此需要可通过独立权利要求的特征来满足。从属权利要求的特征定义了实例。
提供一种多个半导体结构的缺陷检测的方法。多个半导体结构配置在晶片上。方法包括获得晶片的显微图像。显微图像描绘出多个半导体结构。方法还包括从数据库获得指纹数据。指纹数据是针对一组基底图案类别的每个基底图案类别获得。每个基底图案类别系与多个半导体结构的一个或多个个别半导体结构相关联。方法还包括基于指纹数据与显微图像进行缺陷检测。
通过使用有关一组基底图案类别的每个基底图案类别的指纹数据，即使不需提供显微图像与设计模板(如CAD布局)之间的映射，但仍可提供准确缺陷检测。
提供包括程序代码的计算机程序或计算机程序产品或计算机可读取存储介质。程序代码可由至少一个处理器执行。在执行程序代码后，至少一个处理器进行配置在晶片上的多个半导体结构的缺陷检测的方法。方法包括获得晶片的显微图像。显微图像描绘出多个半导体结构。方法还包括从数据库获得指纹数据。指纹数据是针对一组基底图案类别的每个基底图案类别获得。每个基底图案类别与多个半导体结构的个别一个或多个半导体结构相关联。方法还包括基于指纹数据与显微图像进行缺陷检测。
一种包括用于配置在晶片上多个半导体结构的缺陷检测的控制电路的装置。控制电路构造成获得晶片的显微图像。显微图像描绘出多个半导体结构。控制电路还构造成从数据库获得指纹数据。指纹数据是对于一组基底图案类别的每个基底图案类别而获得。每个基底图案类别与多个半导体结构的一个或多个半导体结构相关联。控制电路还构造成基于指纹数据与显微图像进行缺陷检测。
提供一种填充用于配置在晶片上的多个半导体结构的缺陷检测的数据库的方法。方法包括获得晶片的显微图像。显微图像描绘出多个半导体结构。方法包括针对一组基底图案类别的每个基底图案类别(一组基底图案类别的每个基底图案类别与多个半导体结构的个别一个或多个半导体结构相关联)，判定显微图像的多个显微图像裁切(microscopicimage crops)。显微图像裁切描绘出与个别基底图案类别相关联的多个半导体结构的一个或多个半导体结构。方法还包括对于一组基底图案类别的每个基底图案类别，判定用于个别基底图案类别的指纹数据。这是基于个别多个图像裁切。方法还包括采用用于基底图案类别的指纹数据以填充数据库。
计算机程序或计算机程序产品或计算机可读取存储介质包括程序代码。程序代码可由至少一个处理器载入和执行。在载入和执行程序代码后，至少一个处理器构造成执行填充用于配置在晶片上的多个半导体结构的缺陷检测的数据库的方法。方法包括获得晶片的显微图像。显微图像描绘出多个半导体结构。方法还包括针对一组基底图案类别的每个基底图案类别(一组基底图案类别的每个基底图案类别与多个半导体结构的个别一个或多个半导体结构相关联)，判定显微图像的多个显微图像裁切。显微图像裁切描绘出与个别基底图案类别相关联的多个半导体结构的一个或多个半导体结构。方法还包括对于一组基底图案类别的每个基底图案类别，基于个别多个图像裁切以判定用于个别基底图案类别的指纹数据。方法还包括采用用于基底图案类别的指纹数据填充数据库。
一种包括用于填充用于针对包括多个半导体结构的晶片进行缺陷检测的数据库的控制电路。控制电路构造成获得晶片的显微图像。显微图像描绘出多个半导体结构。针对一组基底图案类别的每个基底图案类别(一组基底图案类别的每个基底图案类别与多个半导体结构的个别一个或多个半导体结构相关联)，控制电路进一步构造成判定显微图像的多个显微图像裁切。显微图像裁切描绘出有关个别基底图案类别的多个半导体结构的一个或多个半导体结构。针对一组基底图案类别的每个基底图案类别，控制电路进一步构造成基于个别多个图像裁切判定用于个别基底图案类别的指纹数据。控制电路进一步构造成采用用于基底图案类别的指纹数据填充数据库。
应可理解，前述特征以及下述所要解说者可不仅使用在所示的个别组合，而且可使用在其他组合中或单独使用，而不背离所揭示内容的范围。
附图说明
图1示意性例示包括根据各种实例的多个半导体结构的晶片。
图2示意性例示构造成执行根据各种实例的缺陷检测的装置。
图3为根据各种实例的方法的流程图。
图4示意性例示根据各种实例的设计模板。
图5为有关根据各种实例的图4的设计模板的显微图像。
图6示意性例示由根据各种实例的图5的显微图像所描绘出的半导体结构中的缺陷。
图7为根据各种实例的方法的流程图。
图8示意性例示与根据各种实例的基底图案类别相关联的半导体结构。
图9示意性例示根据各种实例的图5的显微图像中的个别半导体结构的一组基底图案类别和配置。
图10示意性例示，针对出自根据各种实例的图5的显微图像的一组基底图案类别的基底图案类别，判定多个显微图像裁切。
图11为根据各种实例的方法的流程图。
图12为根据各种实例的方法的流程图。
图13为根据各种实例的方法的流程图。
图14例示根据各种实例的缺陷检测的流程图。
具体实施方式
本发明所揭示内容的一些实例通常提供用于多个电路或其他电气装置。对电路及其他电气装置的所有参考、以及由每个所提供的功能性不限于仅涵盖文中所例示和所说明者。尽管特定标签可指定给所揭示的各种电路或其他电气装置，但这种标签不欲限制对于电路及其他电气装置的操作的范围。这种电路及其他电气装置可基于所需电气实施的特定类型，而以任何方式相互组合和/或分开。应明白，本文所揭示的任何电路或其他电气装置可包括任何数量的微控制器、通用处理器单元(Processor unit，CPU)、图形处理器单元(Graphics processor unit，GPU)、集成电路、存储器装置(如快闪存储器(FLASH)、随机存取存储器(Random access memory，RAM)、只读存储器(Read only memory，ROM)、电子式可编程只读存储器(Electrically programmable read only memory，EPROM)、电子式可抹除可编程只读存储器(Electrically erasable programmable read only memory，EEPROM)、或其他合适变体)，以及彼此共同作用以进行文中所揭示(各)操作的软件。此外，电气装置的任一或多者可构造成执行程序代码，其具体实施在编程以进行如所揭示任何数量的功能的非暂时性计算机可读取介质中。
下文中，所揭示内容的各实例将参考附图详细说明。应理解，下列各实例的说明不应视为限制性。所揭示内容的范围不欲受于以下所说明的多个实例或仅例示性图式的限制。
图式被视为示意图，且图式中所例示的各元件不必然按比例呈现。而是，各种元件表示成使得本领域技术人员明白其功能及一般用途。所述图式中所示或本文中所说明的各功能步骤、各装置、各组件、或其他实体或功能单元之间的任何连接或耦合可还由间接连接或耦接所实施。各组件之间的耦接也可建立在无线连接上面。功能区块可采用硬件、固件、软件、或其组合来实施。
以下，将说明有关形成在晶片上的各半导体结构的各结构中的各缺陷的检测的技术。检测各缺陷可针对各半导体结构的各种种类和类型，例如，诸如存储器单元、逻辑单元、晶体管、导线、贯孔、微机电结构等半导体装置的一部分或实施其的各半导体结构。
根据各种实例，促进缺陷检测。缺陷检测基于针对与半导体结构相关联的基底图案类别的指纹数据。基底图案类别(其可也称为基本结构分类)可因此例如通过复制和配置及定向每个基底图案类别的一个或多个半导体结构，形成可用于类似跨越晶片的半导体结构的基础或建构区块。
通常，指纹数据可能够判定与基底图案类别相关联的半导体结构的代表性(Representative)外观。然后，可将代表性图形外观与显微图像的至少部分(例如，显微图像裁切)进行比较。代表性外观可包括制程和/或成像模态的影响。
指纹数据可直接或间接定义，或甚至包括半导体结构的所预期外观。
指纹数据可从显示半导体结构的所预期外观的各实例获得。
指纹数据可能够将描绘出实际存在于晶片上的一个或多个半导体结构的图像裁切与参考(即，这些一个或多个半导体结构的所预期外观)进行比较。
指纹数据在至少在某种程度上可为程序稳定。即，即使在制程和/或成像模态中存在多个变化，但可能仍可基于指纹数据判定各半导体结构的合适代表性外观。指纹数据可提供用于由于制程的各容差和/或成像模态的各变化的所预期外观的变动。
每个基底图案类别的指纹数据与有关基底图案类别的晶片的多个半导体结构的一个或多个半导体结构相关联。即，无需提供用于多个半导体结构的每一者的指纹数据；指纹数据被提供用于每个基底图案类别。因此，针对每个基底图案类别，维数(dimensionality)可缩减且指纹数据可准确判定。一组基底图案类别的大小可小于各半导体结构的计数，或待测试是否有缺陷。这种技术系基于以下发现：在晶片的一般设计模板中，各半导体结构的重复性出现。例如，含有一组半导体结构的某个裸芯可跨越晶片多次重复。在每个裸芯内，也可有各半导体结构的重复性。若与晶片上的各半导体结构的计数进行比较，则各半导体结构的重复性可用于缩减一组基底图案类别的维数。
根据各种实例，可自动或半自动判定有关一组基底图案类别的基底图案类别的指纹数据。特别是，将可采用算法进行下列任务之一或多者：图像配准(Registration)；特征和图像的分类；缺陷检测的机器学习；缺陷检测的滤波器(Filter)；等等。通过这种技术，可针对大型显微图像充分检测各缺陷。
根据本文中所说明的技术，可使用设计模板(例如，CAD文件)。例如，将可在判定基底图案类别时使用设计模板。例如，基底图案类别可在填充含有指纹数据的数据库时判定。然后，基于这些基底图案类别(其基于设计模板而判定)，可判定指纹数据，并可因此填充数据库。设计模板也可用于例如在判定指纹数据时，和/或在仰赖储存在数据库中的指纹数据的生成模式下判定显微图像的各显微图像裁切，以判定与指纹数据的基底图案类别相关联的各半导体结构的代表性外观。
图1示意性例示包括多个裸芯61的晶片60。裸芯61重复性配置。每个裸芯61包括多个半导体结构62(参见图1的插图)。每个半导体结构62可由一个或多个元件63(例如，沟槽、线、点、孔洞等)所形成。每个半导体结构62可为半导体装置的一部分，例如，存储器单元、逻辑元件、或另一功能单元。
图2示意性例示根据各种实例的装置50。装置50包括处理电路，其由处理单元51(以下简称处理器)和存储器52所实施。处理器51可从存储器52载入及执行程序代码。处理器51还耦接通讯介面53。处理器51可经由介面53接收显微图像42，诸如2D图像或3D体积图像。
显微图像42可从数据库或从成像装置(例如，扫描式电子显微镜(Scanningelectron microscope，SEM)或光学显微镜)接收。
通常，各种成像模态可设想成提供显微图像42(例如，SEM或光学成像、UV成像、原子力显微镜等)。He粒子成像(氦离子显微镜(Helium-Ion Microscopy，HIM))将为可能的。3D体积成像的聚焦离子束－SEM(或HIM，或一般来说任何带电粒子成像)组合将可能。3D体积成像的基于X射线的断层扫描也将可能。
处理器51可将指纹数据41传输到数据库55或从其接收。而在图2中，数据库55例示为分开实体，数据库55将可储存在存储器52中。
基于从存储器52所载入的程序代码并在执行程序代码后，处理器51即可进行下列活动之一或多者：采用有关一组基底图案类别的多个基底图案类别的指纹数据41填充数据库55；判定指纹数据41；判定基底图案类别；从数据库55获得指纹数据41(例如，依晶片布局而定)；基于指纹数据41进行缺陷检测；判定显微图像的各显微图像裁切；等等。以下，将说明关于由处理器51所实施此功能性的细节。
图3为根据各种实例的方法的流程图。例如，图3的方法可由装置50(参见图2)的处理器51所执行。图3例示缺陷检测的两阶段。根据本文所说明的技术，可在步骤3005和步骤3010执行这两阶段，或例如在步骤3005或步骤3010仅执行两阶段中的一者。
在步骤3005，填充数据库(例如，数据库55)。此意指将适合实施判定缺陷是否存在的算法的后续执行的数据提供到数据库。根据本文所说明的各实例(例如，参见图7)，指纹数据(参见图2中的指纹数据41)是针对一组基底图案类别的基底图案类别判定。此可基于包括半导体结构的晶片的设计模板。其也可基于晶片的显微图像、或其他元数据、或使用者选择。
因此，步骤3005对应于在步骤3010的后续生成阶段的准备。
在步骤3010，数据是从数据库获得；数据用于缺陷检测。根据本文所说明的实例，先前所提供到数据库的指纹数据可从数据库读取。然后，指纹数据可用于检测包括多个半导体结构的晶片的显微图像中的各缺陷的各具体实例。
这种技术基于以下发现：通常无法立即将设计模板(诸如CAD布局)与晶片的显微图像进行比较。关于CAD布局与显微图像的细节在图4和图5说明。
图4例示在此形式为半导体结构62的CAD布局70的设计模板。CAD布局70可用于半导体结构62的制程，例如，为定义光刻掩模和/或蚀刻掩模。CAD布局70由多边形所形成。由此，定义半导体结构62相对于彼此的配置和/或定向。设计模板也可定义半导体结构62相对于晶片参考坐标系统的配置和/或定向。
图5为根据图4的CAD布局70的半导体结构62的显微图像80。而在图5的情境中，显微图像80是使用SEM获取为成像模态，在其他实例中，显微图像80可使用其他成像模态来获取。
从图4与图5之间的比较将明白，显微图像80包括未包括在CAD布局70中的图形外观的若干特征，诸如灰度(Grayscale)、圆角化、边缘粗糙度。在图形外观中的这种特征不会表现出半导体结构62的缺陷。而是，这种特征对制程以及使用成像模态的成像来说为固有的。
尽管如此，存在缺陷，即在第二列中，第四半导体结构62(自左侧起)的中心线中的断线。此缺陷81被例示在图6中。图6为CAD布局70叠置到显微图像80上。
以下，将说明能够可靠检测此及其他缺陷的多个技术，甚至考虑到CAD布局70与显微图像80之间的图形外观上的多个差异。
图7为根据各种实例的方法的流程图。例如，图7的方法可从存储器52载入程序代码后而由装置50(参见图2)或(更具体而言)处理器51执行。图7的方法能够采用指纹数据填充数据库(参见图1中的指纹数据41和数据库55)。因此，图7的方法实施图3的步骤3005。在图7中，使用虚线标示选择性步骤。
在步骤3050，获得显微图像(参见图5中的显微图像80)。显微图像描绘出包括多个半导体结构的晶片(参见图1中的晶片60和半导体结构62)。举例来说，显微图像可从成像装置接收，或者可从数据库或另一存储器载入。
在选择性步骤3055，获得相同晶片的设计模板(参见图4中的CAD布局70)。设计模板指出半导体结构的几何形状以及其关于彼此的相对配置，以及(选择性)关于晶片的相对配置，例如，晶片平边或晶片缺角或晶片上的另一参考定位。因此，设计模板指定半导体结构，以及半导体结构关于彼此并选择性在晶片上的相对配置。定向可被义。设计模板可由CAD布局所实施。
例如，设计模板可包括多个层，其中各多边形配置在每个层上。多个层可对应于制程的不同处理步骤。在显微图像中，无法看见到设计模板的所有多边形，例如，半导体结构的某些较低层可能受到多个较高层隐藏，或者某些层可能在由成像模态成像晶片的阶段尚未制造。
在选择性步骤3060，配准实施在步骤3050的显微图像与步骤3055的设计模板之间。配准指定如何定位显微图像，并也可旋转及比例缩放成匹配设计模板。这将使得能够判定设计模板与显微图像的叠置(参见图6)。惯用配准算法可被使用。
例如，将可将CAD布局中的多个专属标记锚定到显微图像中的这些标记的各实例。然后，坐标变换可在CAD布局与显微图像之间建立，或者反之亦然。另一实例包括将CAD布局的各多边形变换为合成图像以供配准，例如，通过采用一个灰度值填满由多边形所封围的区域，并采用另一灰度值填满外部区域。灰度值可通过将显微图像直方图(Histogram)(即亮度跨越各像素的分布)分成两模式，并将模式中心采用为灰度值而大致判定。然后，基于CAD布局所产生的合成图像可使用例如正规化交错相关(Normalized crosscorrelation)配准到显微图像。即使合成图像可能不适合进行缺陷检测，但其仍可适合在配准中使用。配准可在完整设计模板上进行，或者仅使用其某个部位。
在步骤3065，多个基底图案类别可选择性被判定。在其他实例中，基底图案类别可被预定义。例如，基底图案类别可由设计模板所指定，例如，作为元数据。
通常，基底图案类别可与晶片的多个半导体结构的一个或多个半导体结构相关联。每个基底图案类别可指定多个半导体结构的一个或多个半导体结构。基底图案类别可指定多个半导体结构相对于彼此的相对配置。因此，基底图案类别可为定义一个或多个半导体结构(其可用于类似晶片上多个半导体结构)的建构区块。一组基底图案类别可说明用于类似晶片上的多个半导体结构的基础。
通常，如有需要，存在用于判定基底图案类别的多个选项。例如，CAD布局的相似且重新出现多边形可分组成多个基底图案类别。为进行此分组，将可如由步骤3055的设计模板所示，对各种半导体结构执行非监督式(Unsupervised)分群(Clustering)。由于CAD中的结构为完美且无任何真实世界变化，因此分群可基于设计模板准确进行。另一选项将基于显微图像使用分群操作。预先经训练分类算法可用于判定基底图案类别。将也可基于来自使用者的输入以判定基底图案类别。
通常，在一些实例中，将可仅选择设计模板中的半导体结构子组包括在一组基底图案类别的基底图案类别中。这使得能够将缺陷检测限制在半导体结构子组上，这通常可加速处理量。例如，可选择尤其易损坏的半导体结构，这为由半导体装置所提供的功能性失效的最有可能根本原因。
实例基底图案类别151被例示在图8中。基底图案类别151与始终一起出现的两个半导体结构171、172相关联。半导体结构171大致为I形，而半导体结构172大致为U形。半导体结构171和半导体结构172为交缠的(Intertwined)。这意指其无法使用水平或垂直切割分开(例如，垂直切割在图8使用虚线显示)。因此，平行于显微图像的潜在图像裁切的任何矩形轴不会仅显示半导体结构172，这激发定义基于交缠半导体结构171-172的聚合(Aggregation)的基底图案类别151，从而能够判定多个矩形图像裁切。
多个基底图案类别的设计规则的一些实例可为：在单一基底图案类别中包括交缠半导体结构；形成包括不超过半导体结构的临界值计数的基底图案类别；形成包括尽可能少或尽可能多的半导体结构的基底图案类别；包括与不同基底图案类别中的不同半导体装置相关联的半导体结构；包括与相同各图案类别中的相同半导体装置相关联的半导体装置；基底图案类别的半导体结构可使用矩形裁切掩模裁切；等等。例如，基底图案类别的设计规则可为：选择可使用矩形裁切掩模裁切的尽可能少的半导体结构。
基底图案类别可基于半导体结构(或设计模板中的相关多边形)之间的相似性来判定。每个半导体结构可由多边形代表。多边形可转换为一种向量，例如，通过向左/向右转、前进x nm、然后向左/向右转等，直到到达起始节点。然后，步骤必须循环排列直到满足某个规则(例如在向左/向右转之后从最短边缘开始)，然后可产生可使用例如某种树状图分群的可比较向量。然后，这些分群然后可对应于基底图案类别。
然后，在步骤3070，可针对一组基底图案类别的每个基底图案类别，判定如在步骤3050所获得的显微图像的多个显微图像裁切。图像裁切描绘出与基底图案类别相关联的半导体结构。
例如，基于CAD布局中的坐标，可识别出属于特定基底图案类别的各多边形。然后，基于步骤3060的配准，将可判定待从显微图像裁切的区域。若各交缠半导体结构按照基底图案类别考虑，则可有矩形裁切。在无配准可用情况下，可进行个别基底图案类别与显微图像的各种区域之间的相似性分析，以定义待裁切的面积。
图9例示此裁切的实例：在个别组150(参见图4的CAD布局70)中，有九个基底图案类别151-159的计数。这些基底图案类别151-159在显微图像中的配置由配置160所例示。配置160定义每个基底图案类别151-159(标示有“A”至“I”)在显微图像80内的定位。配置160可用作显微图像的裁切掩模。裁切线在图9中使用虚线例示。
图10例示用于基底图案类别151的显微图像80的显微图像裁切71。在此实例中，获得二十个显微图像裁切71。
请重新参考图7，然后选择性在步骤3075筛选显微图像裁切71。即，可判定所有图像裁切的子组以供后续处理，并可去除一些显微图像裁切71，即可能并非子组的一部分。这可做到以去除各异常值。
通常，各种选项可用于在步骤3075实施筛选。例如，筛选可通过计算各直方图并去除具有超出容差偏离直方图的平均的直方图向量的显微图像裁切71而实施。或者或此外，将可在图像裁切之间进行配准，然后基于相互所配准的图像裁切判定平均。可判定像素层级平均。然后，可去除显著偏离平均的图像裁切。
此筛选能够去除很有可能显示缺陷的异常值。因此，指纹数据后续可基于无缺陷或大部分无缺陷图像裁切而判定。因此，可改良指纹数据的品质。这使得缺陷检测更准确。
通常，步骤3075可随着一个或多个决策标准而选择性执行。例如，在其中缺陷密度提高的情境下，在步骤3075实施筛选可能为更重要。例如，与图像裁切的总数量进行比较，样本缺陷的数量越高，则在步骤3075的筛选可能为更重要。例如，若缺陷为稀疏，则可能不需在步骤3075执行筛选。例如，将可判定或估计缺陷密度，然后选择性执行步骤3075(即取决于所判定或所估计缺陷密度的筛选)。例如，手动检验可实施以产生缺陷密度。晶片的代表性区域可手动检验。缺陷密度可例如基于用于制造晶片的制程的成熟度而估计。例如，若仅有数个缺陷，则其对指纹数据的判定的影响可忽略，并可不需分开筛选。
在步骤3080，然后选择性可将与特定基底图案类别相关联的各图像裁切相互配准。特别是，后续在步骤3085所执行的用于特定基底图案类别的指纹数据的判定可基于配准。例如，可判定图像裁切的像素层级组合，其中各对应像素是基于配准而判定。
在步骤3080所选择性执行的配准的另一优势在于其给予对位移误差的存取。
各种参考技术可用于实施行配准。例如，针对配准将可选择特定基底图案类别的图像裁切中的一者(如随机选择图像裁切中的一者)。然后，将可在多个显微图像裁切(与特定基底图案类别相关联)的所选择图像裁切与多个显微图像裁切(与特定基底图案类别相关联)的剩余图像裁切之间进行配准。然后，将可进行配准的品质的检查。例如，若对于大多数图像裁切的配准品质很差(如若选择显示缺陷的图像裁切将可预期)，则可重新选择另一图像裁切并重新进行剩余其他图像裁切图像的配准。
应注意，尽管在图7中的步骤3080是在执行步骤3075之后执行的情境下，但也可先执行步骤3080然后执行步骤3075。
然后，在步骤3085，指纹数据是针对一组基底图案类别的每个基底图案类别判定。然后，在步骤3090，可采用如在步骤3085所判定的指纹数据以填充数据库。
然后，将说明如在步骤3085所判定基底图案类别的指纹数据的细节。在表1中，解说可在本文中所揭示的技术中使用的指纹数据的一些实施。
Figure BDA0004127218050000131
Figure BDA0004127218050000141
Figure BDA0004127218050000151
Figure BDA0004127218050000161
Figure BDA0004127218050000171
表1：实施指纹数据的各种选项。
如由表1所说明，指纹数据可包括或提供用于与个别基底图案类别相关联的一个或多个半导体结构的代表性显微图像，更具体而言，与显微图像的代表性显微图像裁切相当的代表性图形外观。实例II至实例V可看到所有提供待用于基于描绘出一个或多个半导体结构的显微图像的图像裁切，而推知用于与基底图案类别相关联的一个或多个半导体结构的代表性显微图像的最佳化子空间基础扩张。对于实例II至实例V，可设定个别参数化权重，例如，用于实例IV滤波器截止频率，或在PCA的情况下(实例V)，待包括的基向量的数量，或者对于实例III，编码器神经网络和/或解码器神经网络的网络设计(神经网络超参数(Hyperparameter))。
将可组合表1的各实例以形成多个进一步实例。例如，根据实例IV的低通滤波器可与根据实例V的PCA组合。实例II至实例V的任一或多者将也可与实例I组合，即在产生平均之前预先过滤。
对于表1的实例I，已观察到快速且简单缺陷检测可在生成阶段执行，因为代表性显微图像很容易可取得，并无需基于指纹数据而推知。同时，在判定指纹数据上的灵活性可能有限，因为通常仅单一代表性显微图像被判定为用于每个基底图案类别的指纹数据。灵活性是针对实例II至实例IV提高，因为个别合成代表性显微图像可基于用于显微图像的每个显微图像裁切的指纹数据而推知。
从上述将明白，可使用图7的技术采用指纹数据填充数据库(从而实施图3中的步骤3005)，其中指纹数据构造成提供或推知用于与个别基底图案类别相关联的一个或多个半导体结构的(合成)代表性显微图像裁切。这对应于图3的方法中的步骤3005，即缺陷检测的准备阶段。然后，将解说根据步骤3010的缺陷检测的生成阶段。
图11为根据各种实例的方法的流程图。例如，图11的方法可在从存储器52载入程序代码后，由图2中的装置50、更具体而言由处理器51所执行。图11的方法实施根据图3的步骤3010的生成阶段。选择性步骤采用虚线标示。
在步骤3100，获得显微图像。例如，显微图像可从数据库或从成像装置获得。可设想各种成像模态，例如，SEM或另一粒子显微镜、光学显微镜等。晶片包括多个半导体结构。关于显微图像的细节已于上面结合步骤3050说明，并也适用于步骤3100。
在选择性步骤3101，获得晶片的设计模板，例如，CAD文件。例如，晶片的半导体结构的制造可基于设计模板。在一些选项中，可能无需获得设计模板。然后，缺陷检测可仅基于显微图像。关于设计模板的细节已于上面在步骤3055说明，并也适用于步骤3101。设计模板可用于判定基底图案类别。设计模板可用于判定描绘出与个别基底图案类别相关联的一个或多个半导体结构的显微图像的显微图像裁切。
在选择性步骤3105，可进行设计模板(例如，CAD布局(参见图4中的CAD布局70))与显微图像(参见图5中的显微图像80)的配准。步骤3105对应于图7的方法中的步骤3060，即可同样实施。
然后，可选地，在步骤3110可判定多个基底图案类别。例如，可进行晶片的半导体结构的分类。可执行个别分类算法。分类算法可预先经训练，例如，类似于可用在图7的方法中的步骤3065的分类算法。分类算法可对显微图像操作。在可用情况下，分类算法也可基于步骤3101的设计模板而操作。基底图案类别将也可基于从如设计模板所获得的元数据而判定。例如，元数据可包括与跨越晶片的基底图案类别相关联的半导体结构的配置和选择性定向(参见图9)。分类算法可甚至对显微图像操作，例如，在若与半导体结构(与基底图案类别相关联)的范围进行比较，则缺陷为局部化且较小和/或稀疏的各情境下。在其他情境下，可预先定义一组基底图案类别。然后，无需判定基底图案类别。
在步骤3115，指纹数据是从数据库获得。因此，步骤3115有关于图7的方法中的步骤3090。
然后，在步骤3120，缺陷检测是基于指纹数据以及在步骤3100所获得的显微图像进行。
通常，在步骤3120所进行的缺陷检测可基于成像数据之间的多个比较。在本文，可执行一个或多个缺陷检测算法，从而接收多个成像数据作为输入。比较可基于适当度量而实施。例如，可考虑像素层级差异。若比较在提供为输入的多个成像数据之间产生显著差异，则可能识别出缺陷。例如，若比较系以像素层级方式实施，则缺陷可为局部化。在一些实例中，机器学习算法可用于检测各缺陷。机器学习算法可接收例如多个显微图像裁切的串连的多个图像。然后，机器学习算法可检测多个显微图像裁切之间的差异。根据各种实例，将可端对端训练机器学习算法及用于判定指纹数据的自动编码器神经网络。
有可用于在步骤3120实施缺陷检测的不同选项，且两可能性例示在图12和图13中。
图12的方法例示基于在步骤3100所获得的显微图像的显微图像裁切的缺陷检测的实例。
在步骤3205，判定显微图像裁切。显微图像裁切实施可提供给缺陷检测的缺陷检测演算法的成像数据。
这些显微图像裁切描绘出与一组基底图案类别的基底图案类别相关联的一个或多个半导体结构。关于这些显微图像裁切71的细节已于前面参考图8和图10说明。通常，多个选项可用于判定图像裁切的边界。例如，设计模板为可取得的情境下(参见图11中的步骤3101)，与各种基底图案类别相关联的一个或多个半导体结构的配置可基于设计模板而判定。在一些选项中，将可获得已表现出此配置的元数据。在又进一步情境下，将可基于显微图像判定配置。一旦已知与各种基底图案类别相关联的一个或多个半导体结构的配置，图像裁切就可通过选择显微图像中的个别区域而产生。
然后，在步骤3215，由个别基底图案类别的指纹数据所实施或从其所推知的个别基底图案类别的一个或多个类别代表性与图像裁切进行比较。
在实例中，在步骤3210所获得的一个或多个类别代表性可直接由指纹数据实施。换言之，指纹数据将可包括多个用于基底图案类别的代表性显微图像裁切(参见图10中的代表性显微图像裁切78)，使得缺陷检测基于代表性显微图像裁切与显微图像的显微图像裁切之间的比较(参见表1中的实例I)。
在其他实例中，在步骤3215执行比较之前，将可能有必要在步骤3210判定类别代表性。特别是，指纹数据将可参数化描绘出用于每个基底图案类别的一个或多个半导体结构的合成显微图像裁切(参见表1中的实例II)。然后，一个或多个合成代表性显微图像裁切可基于显微图像裁切、以及用于一组基底图案类别的每个基底图案类别的指纹数据而判定。然后，缺陷检测可基于显微图像的显微图像裁切与合成代表性显微图像裁切之间的比较。
例如，将可(按照基底图案类别)判定单一合成代表性显微图像。在其他实例中，将可(按照基底图案类别)判定多个合成代表性显微图像裁切，例如，用于显微图像和/或例示成像模态中的变动和/或判定多个合成代表性图像裁切的制程的多个合成代表性显微图像的每个图像裁切的一个，将可(按照基底图案类别)执行多个比较，即按照显微图像裁切与分别所相关联代表性合成显微图像裁切的比较。
例如，将可设想指纹数据包括经训练自动编码器神经网络的情境。然后，将可基于将显微图像的显微图像裁切输入个别基底图案类别的经训练自动编码器神经网络，判定合成代表性显微图像裁切(参见表1中的实例III)。
一个或多个指纹数据将也可包括低通滤波器(参见表1中的实例IV)。然后，合成代表性显微图像裁切可基于将显微图像的显微图像裁切输入低通滤波器而判定。另一选项是使用基于PCA的滤波器，其中指纹数据包括PCA的主成分的权重。
图13例示用于实施缺陷检测的又一技术。不同于图12的实施选项，在图13中，缺陷检测并非基于描绘出与个别基底图案类别相关联的一个或多个半导体结构的个别代表性显微图像裁切，而是基于大面积比较(基于描绘出多个基底图案类别的多个半导体结构的成像数据)。
例如，有时此可有助于不仅使用包括在设计模板中的半导体结构实行缺陷检测，而且有助于检验裸芯或晶片的标称空白区域。在此情境下，有助于产生完整合成显微图像作为参考(即，而非仅图像裁切)。这是在步骤3305完成。本文中，基于基底图案类别的配置(参见图9的配置160)，基底图案类别的个别代表性(例如，由基于指纹数据所推知的指纹数据或合成显微图像所提供的各代表性显微图像)可堆叠在一起，以形成合成显微图像。基底图案类别的代表性可根据其在配置160中的定位放置。例如，整个设计模板可用于判定此定位。
然后，在步骤3310，缺陷检测可基于晶片的合成显微图像与显微图像之间的比较而实施。
根据各种实例，基底图案类别的类别代表性之间的多个空间(例如，从指纹数据所合成推知或直接由指纹数据所实行的各代表性显微图像裁切)填满背景对比度。例如，背景对比度(例如，灰度的某个值)可基于如步骤3100所获得的显微图像而判定。例如，可在显微图像中选择在图像裁切的任一者外部的定位。
图14为用于根据各种实例的缺陷检测的实例工作流程。工作流程可实施图3的方法、以及图7和图11的方法。
在5005，指纹数据针对一组基底图案类别的多个基底图案类别而判定。此外，判定与包括多个半导体结构的晶片的设计模板中的基底图案类别相关联的个别半导体结构的设置的元数据。关于此设置的细节已在图9的配置160中说明。判定的指纹数据已搭配图10(关于代表性显微图像裁切78)说明。关于指纹数据的细节也已搭配表1解说。
在5015，指纹数据与元数据被写入数据库。
在5010，例如，从个别成像模态获得显微图像。
在5011，判定显微图像的多个显微图像裁切。从显微图像判定此图像裁切，已搭配图10以及显微图像80与显微图像裁切71进行说明。图像裁切可基于指定与晶片上基底图案类别相关联的个别结构的定位，在5015写入数据库的元数据而判定。可使用设计模板与显微图像之间的配准。
在5020，指纹数据是从数据库5015获得。可选地，在5025，可执行在5011所获得的图像裁切与指纹数据的适配(fit)：这有助于基于指纹数据而推知各合成显微图像裁切(参见表1的实例II至实例III；此适配对于表1的实例I而言可能为不需要的)。
在5030，(合成)代表性显微图像裁切是从指纹数据获得。然后，在5035，可执行(合成)代表性显微图像裁切与从显微图像所获得的显微图像裁切之间的比较。此比较是由缺陷检测算法所实行。可检测及局部化一个或多个缺陷。缺陷可储存在缺陷数据库5040中。
总结上述来说，已说明促进缺陷检测而无需有关各参数(诸如用于判定显微图像的制程和/或成像模态)的特殊知识的各技术。缺陷检测可专注于半导体结构子组，以获得处理量。
技术可在某种较小或较大程度上基于设计模板。因此，可实行D2DB缺陷检测。例如，可在判定基底图案类别时(参见图7中的步骤3065)并在判定图像裁切时(参见图7中的步骤3070)的训练阶段期间，使用设计模板。基底图案类别将也可在基于设计模板的生成阶段期间(重新)判定。显微图像裁切将可通过分析设计模板来判定，以找到与每个基底图案类别相关联的一个或多个半导体结构。在生成阶段期间，用于缺陷检测的显微图像裁切也可通过分析显微图像自身以判定，以找到与每个基底图案类别相关联的一个或多个半导体结构。在此情境下，可能无法验证半导体结构在晶片坐标系统中的配置和/或定向。
尽管已显示及说明关于本发明的某些较佳具体实施例，但本领域技术人员将从阅读及理解本说明书明白各种等同物与修改例。本发明包括所有此相等物与修改例，并仅受限于所附权利要求的范围。

Claims (24)

1.一种配置在晶片(60)上的多个半导体结构的缺陷检测的方法(3010)，该方法包含：
-获得(3101)该晶片(60)的显微图像(42、80)，该显微图像(42、80)描绘出所述多个半导体结构(62、171、172)；
-从数据库(55)获得用于与所述多个半导体结构(62、171、172)中个别的一个或多个半导体结构(62、171、172)相关联的一组(150)基底图案类别(151-159)的每个基底图案类别(151-159)的指纹数据(41)；以及
-基于该指纹数据(41)与该显微图像(42、80)进行该缺陷检测。
2.如权利要求1所述的方法，
其中该缺陷检测是基于该显微图像(42、80)的显微图像裁切(71)，每个基底图案类别(151-159)的所述显微图像裁切(71)描绘出与个别基底图案类别(151-159)相关联的所述多个半导体结构(62、171、172)的所述一个或多个半导体结构(62、171、172)。
3.如权利要求2所述的方法，
其中每个基底图案类别(151-159)的该指纹数据(41)包含与该个别基底图案类别(151-159)相关联的所述多个半导体结构(62、171、172)的所述一个或多个半导体结构(62、171、172)的代表性显微图像裁切(78)，
其中该缺陷检测是基于所述基底图案类别(151-159)的该代表性显微图像裁切(78)与该显微图像(42、80)的所述显微图像裁切(71)之间的比较。
4.如权利要求2或3所述的方法，
其中每个基底图案类别(151-159)的该指纹数据(41)将与所述相应基底图案类别(151-159)相关联的所述多个半导体结构(62、171、172)的所述一个或多个半导体结构(62、171、172)的一个别合成代表性显微图像裁切予以参数化，
其中该方法对于每个基底图案类别(151-159)更包含：
-基于所述个别显微图像裁切(71)与该指纹数据(41)，以判定描绘出与该个别基底图案类别(151-159)相关联的所述多个半导体结构(62、171、172)的所述一个或多个半导体结构(62、171、172)的一个或多个合成代表性显微图像裁切，
其中该缺陷检测是基于该显微图像(42、80)的所述显微图像裁切(71)与所述合成代表性显微图像裁切之间的比较。
5.如权利要求4所述的方法，
其中每个基底图案类别(151-159)的该指纹数据(41)包含一个别经训练自动编码器神经网络，
其中，对于每个基底图案类别(151-159)，所述一个或多个合成代表性显微图像裁切是基于将该显微图像(42、80)的所述个别显微图像裁切(71)输入该经训练自动编码器神经网络而判定。
6.如权利要求4或5所述的方法，
其中每个基底图案类别(151-159)的该指纹数据(41)包含一个别低通滤波器，
其中，对于每个基底图案类别，所述一个或多个合成代表性显微图像裁切是基于将该显微图像(42、80)的所述个别图像裁切输入该低通滤波器而判定。
7.如权利要求4至6中任一项所述的方法，
其中每个基底图案类别(151-159)的该指纹数据(41)包含主成分分析的主成分的权重，
其中，对于每个基底图案类别，所述一个或多个合成代表性显微图像裁切是基于将该显微图像(42、80)的所述个别图像裁切输入该主成分分析而判定。
8.如权利要求2至6中任一项所述的方法，更包含：
-基于指定该晶片上所述多个半导体结构(62、171、172)的配置与定向的设计模板而判定所述显微图像裁切。
9.如前述权利要求中任一项所述的方法，更包含：
-基于所述基底图案类别(151-159)的该指纹数据(41)以及该晶片(60)上所述多个半导体结构(62、171、172)的配置(160)，产生该晶片(60)的合成显微图像，
其中该缺陷检测是基于该晶片(60)的该合成显微图像与该显微图像(42、80)之间的比较。
10.如权利要求9所述的方法，更包含：
-基于该指纹数据(41)并对于每个基底图案类别(151-159)，判定一个或多个代表性显微图像裁切，
-基于该配置，配置所述基底图案类别(151-159)的所述代表性显微图像裁切，从而产生该合成显微图像(42、80)；以及
-使用背景对比度，填满该合成显微图像中的所述代表性显微图像裁切之间的空间。
11.如前述权利要求中任一项所述的方法，更包含：
-基于所述多个半导体结构(62、171、172)的设计模板(70)、从该数据库所载入的元数据、使用者选择、该晶片(60)的该显微图像(42、80)、或如该显微图像(42、80)中所描绘出的所述多个半导体结构(62、171、172)的结构(62、171、172)的分类中的至少一者，判定该组(150)基底图案类别(151-159)。
12.一种填充用于配置在晶片(60)上的多个半导体结构(62、171、172)的缺陷检测的数据库(55)的方法(3005)，该方法包含：
-获得(3050)该晶片(60)的显微图像(42、80)，该显微图像(42、80)描绘出所述多个半导体结构(62、171、172)；
-对于一组(150)基底图案类别(151-159)的每个基底图案类别(151-159)，该组(150)基底图案类别(151-159)的每个基底图案类别(151-159)与所述多个半导体结构(62、171、172)中个别一个或多个半导体结构(62、171、172)相关联：判定(3070)该显微图像(42、80)的多个显微图像裁切(71)，所述显微图像裁切(71)描绘出与该个别基底图案类别(151-159)相关联的所述多个半导体结构(62、171、172)的所述一个或多个半导体结构(62、171、172)；
-对于该组(150)基底图案类别(151-159)的每个基底图案类别(151-159)：基于所述个别多个显微图像裁切，判定用于该个别基底图案类别(151-159)的指纹数据(41)；以及
-采用用于所述基底图案类别(151-159)的该指纹数据(41)填充该数据库(55)。
13.如权利要求12所述的方法，
其中每个基底图案类别(151-159)的指纹数据(41)包含与该个别基底图案类别(151-159)相关联的所述多个半导体结构(62、171、172)的所述一个或多个半导体结构(62、171、172)的代表性显微图像裁切(78)，
其中每个基底图案类别(151-159)的代表性显微图像裁切(78)是基于描绘出与该个别基底图案类别(151-159)相关联的所述多个半导体结构(62、171、172)的所述一个或多个半导体结构(62、171、172)的所述个别多个显微图像裁切(71)的平均而判定。
14.如权利要求12或13所述的方法，
其中每个基底图案类别(151-159)的指纹数据(41)包含用于该个别基底图案类别(151-159)的合成代表性显微图像裁切的参数化，
其中该参数化的参数化权重是基于描绘出与该个别基底图案类别(151-159)相关联的所述多个半导体结构(62、171、172)的所述一个或多个半导体结构(62、171、172)的所述多个显微图像裁切(71)的比较而判定。
15.如权利要求12至14中任一项所述的方法，
其中每个基底图案类别(151-159)的指纹数据(41)包含自动编码器神经网络，其构造成判定用于该个别基底图案类别的合成代表性显微图像裁切，
其中该自动编码器神经网络是基于描绘出与该个别基底图案类别(151-159)相关联的所述多个半导体结构(62、171、172)的所述一个或多个半导体结构(62、171、172)的所述多个显微图像裁切(71)而训练，
其中该自动编码器神经网络是选择性采用该缺陷检测的缺陷检测演算法进行端对端训练。
16.如权利要求12至15中任一项所述的方法，更包含：
-获得(3055)所述多个半导体结构(62、171、172)的设计模板(70)；以及
-基于该设计模板(70)，判定该组(150)基底图案类别(151-159)和/或判定所述多个显微图像裁切(71)。
17.如权利要求12至16中任一项所述的方法，更包含：
-在前述该指纹数据(41)的判定(3085)之前，筛选(3075)所述多个显微图像裁切(71)，从而去除异常值。
18.如权利要求12至17中任一项所述的方法，更包含：
-对于该组(150)基底图案类别(151-159)的每个基底图案类别(151-159)：将所述个别显微图像裁切(71)相互配准，该个别指纹数据(41)是基于所述个别显微图像裁切(71)的像素层级组合而判定，对应像素系基于前述配准而判定。
19.如权利要求12至18中任一项所述的方法，
其中填充该指纹数据(41)的该数据库是用在如权利要求1至11中任一项所述的缺陷检测的方法中。
20.如前述权利要求中任一项所述的方法，
其中该组(150)基底图案类别(151-159)的至少一个基底图案类别(151-159)与所述多个半导体结构(62、171、172)的多个交缠半导体结构(62、171、172)相关联。
21.一种包含用于配置在晶片(60)上的多个半导体结构的缺陷检测的控制电路(51、52)的装置(50)，该控制电路(51、52)构造成：
-获得(3101)该晶片(60)的显微图像(42、80)，该显微图像(42、80)描绘出所述多个半导体结构(62、171、172)；
-从数据库(55)获得用于与所述多个半导体结构(62、171、172)中个别的一个或多个半导体结构(62、171、172)相关联的一组(150)基底图案类别(151-159)的每个基底图案类别(151-159)的指纹数据(41)；以及
-基于该指纹数据(41)与该显微图像(42、80)进行该缺陷检测。
22.如权利要求20所述的装置(50)，其中该控制电路(51、52)构造成进行如权利要求1至11中任一项所述的方法。
23.一种包含用于填充用于对包含多个半导体结构(62、171、172)的晶片(60)进行缺陷检测的数据库(55)的控制电路(51、52)的装置(50)，该控制电路构造成：
-获得(3050)该晶片(60)的显微图像(42、80)，该显微图像(42、80)描绘出所述多个半导体结构(62、171、172)；
-对于一组(150)基底图案类别(151-159)的每个基底图案类别(151-159)，该组(150)基底图案类别(151-159)的每个基底图案类别(151-159)与所述多个半导体结构(62、171、172)中个别的一个或多个半导体结构(62、171、172)相关联：判定(3070)该显微图像(42、80)的多个显微图像裁切(71)，所述显微图像裁切(71)描绘出与该个别基底图案类别(151-159)相关联的所述多个半导体结构(62、171、172)的所述一个或多个半导体结构(62、171、172)；
-对于该组基底图案类别(151-159)的每个基底图案类别(151-159)：基于所述个别多个显微图像裁切，判定用于该个别基底图案类别(151-159)的指纹数据(41)；以及
-采用用于所述基底图案类别(151-159)的该指纹数据(41)填充该数据库(55)。
24.如权利要求23所述的装置(50)，其中该控制电路(51、52)构造成进行如权利要求12至20中任一项所述的方法。
CN202180063375.0A 2020-09-15 2021-09-13 晶片上半导体结构的缺陷检测 Pending CN116209957A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102020123979.3 2020-09-15
DE102020123979.3A DE102020123979A1 (de) 2020-09-15 2020-09-15 Defekterkennung für Halbleiterstrukturen auf einem Wafer
PCT/EP2021/075043 WO2022058264A1 (en) 2020-09-15 2021-09-13 Defect detection for semiconductor structures on a wafer

Publications (1)

Publication Number Publication Date
CN116209957A true CN116209957A (zh) 2023-06-02

Family

ID=77910808

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180063375.0A Pending CN116209957A (zh) 2020-09-15 2021-09-13 晶片上半导体结构的缺陷检测

Country Status (6)

Country Link
US (1) US20230260105A1 (zh)
KR (1) KR20230069153A (zh)
CN (1) CN116209957A (zh)
DE (1) DE102020123979A1 (zh)
TW (1) TWI790723B (zh)
WO (1) WO2022058264A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI807854B (zh) * 2022-06-09 2023-07-01 鴻海精密工業股份有限公司 瑕疵偵測方法、電腦設備及儲存介質
DE102023102754A1 (de) 2023-02-04 2024-08-14 Carl Zeiss Smt Gmbh Computerimplementiertes Verfahren zur Detektion von Defekten in einem Bildgebungsdatensatz eines Objekts, das Integrierte-Schaltungs-Muster umfasst,computerlesbares Medium, Computerprogrammprodukt und ein System, das solche Verfahren nutzt
CN117853876B (zh) * 2024-03-08 2024-06-11 合肥晶合集成电路股份有限公司 一种晶圆缺陷检测模型的训练方法以及系统

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6252412B1 (en) * 1999-01-08 2001-06-26 Schlumberger Technologies, Inc. Method of detecting defects in patterned substrates
US8775101B2 (en) 2009-02-13 2014-07-08 Kla-Tencor Corp. Detecting defects on a wafer
JP5743955B2 (ja) * 2012-05-28 2015-07-01 株式会社日立ハイテクノロジーズ パターン検査装置およびパターン検査方法
US10535131B2 (en) 2015-11-18 2020-01-14 Kla-Tencor Corporation Systems and methods for region-adaptive defect detection
EP3343294A1 (en) * 2016-12-30 2018-07-04 ASML Netherlands B.V. Lithographic process & apparatus and inspection process and apparatus
US10853932B2 (en) 2019-01-16 2020-12-01 Applied Material Israel, Ltd. Method of defect detection on a specimen and system thereof

Also Published As

Publication number Publication date
DE102020123979A1 (de) 2022-03-17
TWI790723B (zh) 2023-01-21
TW202215037A (zh) 2022-04-16
KR20230069153A (ko) 2023-05-18
WO2022058264A1 (en) 2022-03-24
US20230260105A1 (en) 2023-08-17

Similar Documents

Publication Publication Date Title
CN116209957A (zh) 晶片上半导体结构的缺陷检测
US11947890B2 (en) Implementation of deep neural networks for testing and quality control in the production of memory devices
US8331651B2 (en) Method and apparatus for inspecting defect of pattern formed on semiconductor device
TW202012920A (zh) 晶圓檢查方法以及晶圓檢查系統
US10628935B2 (en) Method and system for identifying defects of integrated circuits
US7653892B1 (en) System and method for implementing image-based design rules
US6605478B2 (en) Kill index analysis for automatic defect classification in semiconductor wafers
CN110189288A (zh) 生成可用于半导体样本的检查的训练集的方法和其系统
US20020113234A1 (en) Method and system for inspecting electronic circuit pattern
CN113439276A (zh) 基于机器学习的半导体样本中的缺陷分类
JP2022027473A (ja) 半導体試料の検査に使用可能な訓練データの生成
JP7536881B2 (ja) 半導体試料の試験
CN116935092A (zh) 自动化缺陷分类和检测
CN110727247B (zh) 半导体厂缺陷操作系统及装置
TWI786570B (zh) 生成可用於檢查半導體樣本的訓練集
KR102538785B1 (ko) 컴퓨터 지원 설계(cad) 파일로부터 웨이퍼 이미지를 생성하는 방법 및 시스템
KR20220045499A (ko) 웨이퍼 상의 결함을 추론하는 시스템 및 방법
TW201606854A (zh) 用於晶粒對資料庫光罩檢查之自動校準樣本選擇
US12112116B2 (en) Machine learning based model builder and its applications for pattern transferring in semiconductor manufacturing
CN115984235B (zh) 一种基于图像分割的晶圆图混合缺陷模式识别方法及系统
KR20220100673A (ko) 컨볼루션 컨텍스트 속성을 사용한 반도체 결함 발견
KR20200057650A (ko) 이미지의 특징부 계측을 위한 파라미터 추정
KR102073362B1 (ko) 웨이퍼 맵을 불량 패턴에 따라 분류하는 방법 및 컴퓨터 프로그램
US12124247B2 (en) Implementation of deep neural networks for testing and quality control in the production of memory devices
CN110889822B (zh) 晶圆设计影像分析方法、系统与非暂态计算机可读取媒体

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination