JP2021027279A - 配線基板の製造方法及び積層構造 - Google Patents
配線基板の製造方法及び積層構造 Download PDFInfo
- Publication number
- JP2021027279A JP2021027279A JP2019146311A JP2019146311A JP2021027279A JP 2021027279 A JP2021027279 A JP 2021027279A JP 2019146311 A JP2019146311 A JP 2019146311A JP 2019146311 A JP2019146311 A JP 2019146311A JP 2021027279 A JP2021027279 A JP 2021027279A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating layer
- wiring
- opening
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 36
- 238000003475 lamination Methods 0.000 title abstract description 3
- 238000000034 method Methods 0.000 claims description 40
- 230000001678 irradiating effect Effects 0.000 claims description 4
- 238000009413 insulation Methods 0.000 abstract description 8
- 230000000149 penetrating effect Effects 0.000 abstract description 7
- 239000012774 insulation material Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 465
- 229910052751 metal Inorganic materials 0.000 description 83
- 239000002184 metal Substances 0.000 description 83
- 230000002950 deficient Effects 0.000 description 47
- 239000004020 conductor Substances 0.000 description 32
- 239000011347 resin Substances 0.000 description 27
- 229920005989 resin Polymers 0.000 description 27
- 239000012790 adhesive layer Substances 0.000 description 24
- 239000000463 material Substances 0.000 description 24
- 229910000679 solder Inorganic materials 0.000 description 22
- 239000000758 substrate Substances 0.000 description 22
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 19
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 18
- 230000015572 biosynthetic process Effects 0.000 description 14
- 239000010931 gold Substances 0.000 description 14
- 239000011889 copper foil Substances 0.000 description 13
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 10
- 239000010949 copper Substances 0.000 description 10
- 238000012986 modification Methods 0.000 description 10
- 230000004048 modification Effects 0.000 description 10
- 230000007423 decrease Effects 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 9
- 239000002335 surface treatment layer Substances 0.000 description 9
- 239000003822 epoxy resin Substances 0.000 description 7
- 229920000647 polyepoxide Polymers 0.000 description 7
- 239000000853 adhesive Substances 0.000 description 6
- 230000001070 adhesive effect Effects 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 239000000654 additive Substances 0.000 description 5
- 229920001721 polyimide Polymers 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 229920000106 Liquid crystal polymer Polymers 0.000 description 4
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000007772 electroless plating Methods 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 239000009719 polyimide resin Substances 0.000 description 4
- 239000012779 reinforcing material Substances 0.000 description 4
- 238000007788 roughening Methods 0.000 description 4
- 230000003746 surface roughness Effects 0.000 description 4
- 229920001187 thermosetting polymer Polymers 0.000 description 4
- 229910000881 Cu alloy Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000007864 aqueous solution Substances 0.000 description 3
- -1 for example Substances 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 238000003754 machining Methods 0.000 description 3
- 229910052763 palladium Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000004925 Acrylic resin Substances 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 229910021578 Iron(III) chloride Inorganic materials 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- ROOXNKNUYICQNP-UHFFFAOYSA-N ammonium persulfate Chemical compound [NH4+].[NH4+].[O-]S(=O)(=O)OOS([O-])(=O)=O ROOXNKNUYICQNP-UHFFFAOYSA-N 0.000 description 2
- 239000004760 aramid Substances 0.000 description 2
- 229920003235 aromatic polyamide Polymers 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- RAXXELZNTBOGNW-UHFFFAOYSA-N imidazole Natural products C1=CNC=N1 RAXXELZNTBOGNW-UHFFFAOYSA-N 0.000 description 2
- RBTARNINKXHZNM-UHFFFAOYSA-K iron trichloride Chemical compound Cl[Fe](Cl)Cl RBTARNINKXHZNM-UHFFFAOYSA-K 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 239000004745 nonwoven fabric Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 239000002759 woven fabric Substances 0.000 description 2
- KAESVJOAVNADME-UHFFFAOYSA-N 1H-pyrrole Natural products C=1C=CNC=1 KAESVJOAVNADME-UHFFFAOYSA-N 0.000 description 1
- 229910001020 Au alloy Inorganic materials 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 1
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 229910001252 Pd alloy Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910001870 ammonium persulfate Inorganic materials 0.000 description 1
- 239000003963 antioxidant agent Substances 0.000 description 1
- 230000003078 antioxidant effect Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 239000003755 preservative agent Substances 0.000 description 1
- 230000002335 preservative effect Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
- H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09609—Via grid, i.e. two-dimensional array of vias or holes in a single plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】コストを低減することができる配線基板の製造方法及び積層構造を提供する。【解決手段】配線基板の製造方法は、複数の製品エリアを備え第１配線層を含む配線構造の上面に第１絶縁層を形成する工程と、複数の製品エリアのそれぞれにおいて、第１配線層の特性が予め定められている特性条件を満たすか否かの判定を行う工程と、複数の製品エリアのうちで第１配線層が特性条件を満たす第１製品エリアのそれぞれにおいて、第１絶縁層を厚さ方向に貫通する開口部を形成する工程と、第１配線層が特性条件を満たさない第２製品エリアのそれぞれにおいて、第１絶縁層を厚さ方向に貫通する環状の溝を形成し、溝の内側に第１絶縁層から分離した絶縁部材を位置させる工程と、第１製品エリアのそれぞれにおいて、開口部内に、開口部の壁面との間に環状の隙間をあけて電子部品を搭載する工程と、隙間及び溝を充填する第２絶縁層を形成する工程と、を有する。【選択図】図１０
Description
本開示は、配線基板の製造方法及び積層構造に関する。
半導体チップやチップキャパシタなどの電子部品を内蔵した配線基板が知られている（例えば、特許文献１参照）。電子部品は、配線基板の絶縁層に形成された開口部内に配置されている。
電子部品を内蔵した配線基板は、複数の製品エリアを含む大判の支持基板を用いて製造される。従来、複数の製品エリアのそれぞれにおいて、絶縁層に開口部が形成され、開口部内に電子部品が接着層を用いて搭載される。そして、電子部品を含む積層構造が複数の製品エリアごとに個片化される。
電子部品の搭載前には、複数の製品エリアのそれぞれについて特性が良好であるか否かの良否判定が行われる。個片化後に、特性が良好である製品エリアから製造された配線基板が良品とされ、特性が良好でない製品エリアから製造された配線基板は不良品とされる。
上記の方法では、電子部品の搭載前に不良品となることが判明しているにもかかわらず、特性が良好でない製品エリア内にも電子部品が搭載される。このため、電子部品及び接着層の費用が無駄になったり、開口部の形成や電子部品の搭載等の工数が無駄になったりする。つまり、上記の方法には、無駄を削減してコストを低減する余地がある。
本開示は、コストを低減することができる配線基板の製造方法及び積層構造を提供することを目的とする。
本開示の一形態によれば、複数の製品エリアを備え第１配線層を含む配線構造の上面に第１絶縁層を形成する工程と、前記複数の製品エリアのそれぞれにおいて、前記第１配線層の特性が予め定められている特性条件を満たすか否かの判定を行う工程と、前記複数の製品エリアのうちで前記第１配線層が前記特性条件を満たす第１製品エリアのそれぞれにおいて、前記第１絶縁層を厚さ方向に貫通する開口部を形成する工程と、前記複数の製品エリアのうちで前記第１配線層が前記特性条件を満たさない第２製品エリアのそれぞれにおいて、前記第１絶縁層を厚さ方向に貫通する環状の溝を形成し、前記溝の内側に前記第１絶縁層から分離した絶縁部材を位置させる工程と、前記第１製品エリアのそれぞれにおいて、前記開口部内に、前記開口部の壁面との間に環状の隙間をあけて電子部品を搭載する工程と、前記隙間及び前記溝を充填し、前記第１絶縁層と前記電子部品と前記絶縁部材とを被覆する第２絶縁層を形成する工程と、前記第２絶縁層の上面に、前記第１配線層に電気的に接続される第２配線層を形成する工程と、前記配線構造、前記第１絶縁層、前記電子部品、前記第２絶縁層及び前記第２配線層を含む積層構造を、前記複数の製品エリアごとに個片化する工程と、を有する配線基板の製造方法が提供される。
開示の技術によれば、コストを低減することができる。
上記の従来の方法において、単純に、特性が良好でない製品エリア内での開口部の形成及び電子部品の搭載を省略すれば、コストを低減することは可能である。しかしながら、単純に開口部の形成及び電子部品の搭載を省略した場合には、下記のような新たな問題が生じてしまう。
電子部品の搭載後には、流動性を有する絶縁層が、開口部を充填し、かつ電子部品等を覆うように形成され、電子部品や下層の配線層に接続される配線層が絶縁層の上面に形成される。単純に開口部の形成及び電子部品の搭載を省略した場合には、特性が良好な製品エリアと特性が良好でない製品エリアとの間で絶縁層の下地（開口部及び電子部品を含む）の形状が大きく相違する。このため、特性が良好な製品エリアと特性が良好でない製品エリアとの間で絶縁層の厚さが相違しやすくなるとともに、特性が良好な製品エリアにおいても、絶縁層の厚さがばらつきやすくなる。絶縁層の厚さのばらつきは絶縁層上の配線層と電子部品や下層の配線層との間の電気的な接続のために形成されるビアホールの深さのばらつきにつながり、ビアホールの深さのばらつきは接続信頼性の低下につながる。
従って、単純に開口部の形成及び電子部品の搭載を省略したのでは、接続信頼性が低下してしまう。
電子部品そのものに代えて、安価な材料を用いた電子部品と実質的に同一な形状のダミー電子部品を用いることで、接続信頼性の低下を避けながら電子部品の費用を削減することは可能である。しかしながら、ダミー電子部品を用いる場合でも、接着層の費用が無駄になったり、開口部の形成やダミー電子部品の搭載等の工数が無駄になったりする。
本願発明者は、このような新たな知見に基づき、接続信頼性の低下を避けながらコストを更に低減すべく鋭意検討を行った結果、下記の本開示の実施形態に想到した。
［実施形態］
以下、実施形態について添付の図面を参照しながら具体的に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複した説明を省くことがある。また、図面は、便宜上、特徴を分かりやすくするために特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、断面図では、各部材の断面構造を分かりやすくするために、一部の部材のハッチングを梨地模様に代えて示している。なお、本明細書において、「平面視」とは、対象物を図１等の鉛直方向（図中上下方向）から視ることをいい、「平面形状」とは、対象物を図１等の鉛直方向から視た形状のことをいう。
以下、実施形態について添付の図面を参照しながら具体的に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複した説明を省くことがある。また、図面は、便宜上、特徴を分かりやすくするために特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、断面図では、各部材の断面構造を分かりやすくするために、一部の部材のハッチングを梨地模様に代えて示している。なお、本明細書において、「平面視」とは、対象物を図１等の鉛直方向（図中上下方向）から視ることをいい、「平面形状」とは、対象物を図１等の鉛直方向から視た形状のことをいう。
（配線基板の構造）
まず、本開示の実施形態により製造する配線基板の構造について説明する。図１は、配線基板の構造を示す断面図である。
まず、本開示の実施形態により製造する配線基板の構造について説明する。図１は、配線基板の構造を示す断面図である。
図１に示すように、実施形態により製造する配線基板１０は、配線層２０と、絶縁層３０と、導体層４０と、絶縁層７０と、絶縁層８０と、配線層９０とが順次積層された構造を有している。本例の配線基板１０は、一般的なビルドアップ法を用いて作製される配線基板、つまり支持基板としてのコア基板の両面又は片面に所要数のビルドアップ層を順次形成して積層したものとは異なり、支持基材を含まない、所謂「コアレス基板」の形態を有している。
配線基板１０は、絶縁層７０に形成された開口部１００内に配置された１つ又は複数（ここでは、１つ）の電子部品１１０と、絶縁層３０の下面に積層されたソルダーレジスト層１２０と、絶縁層８０の上面に積層されたソルダーレジスト層１３０とを有している。配線基板１０は、電子部品１１０を内蔵した配線基板である。開口部１００の平面形状は、例えば矩形状である。なお、本明細書でいう矩形状とは、厳密に４隅の角度が９０°の矩形のみならず、４隅が面取りされた形状等、社会通念上、矩形とみなすことができる形状をも含む概念である。
ここで、配線層２０，９０及び導体層４０の材料としては、例えば、銅（Ｃｕ）や銅合金を用いることができる。絶縁層３０，７０，８０の材料としては、例えば、エポキシ樹脂やポリイミド樹脂などの絶縁性樹脂、又はこれら樹脂にシリカやアルミナ等のフィラーを混入した樹脂材を用いることができる。また、絶縁層３０，７０，８０の材料としては、例えば、ガラス、アラミド、ＬＣＰ（Liquid Crystal Polymer）繊維の織布や不織布などの補強材に、エポキシ樹脂やポリイミド樹脂等を主成分とする熱硬化性樹脂を含浸させた補強材入りの絶縁性樹脂を用いることもできる。なお、絶縁層３０，７０，８０の材料としては、熱硬化性を主成分とする非感光性の絶縁性樹脂や感光性樹脂を主成分とする絶縁性樹脂を用いることができる。
配線層２０は、配線基板１０の最外層（ここでは、最下層）の配線層である。配線層２０の下面は、絶縁層３０から露出されている。本例の配線層２０の下面は、絶縁層３０の下面と略面一に形成されている。なお、配線層２０の下面は、絶縁層３０の下面よりも導体層４０側に凹むように形成されていてもよい。配線層２０の厚さは、例えば、１０〜３０μｍ程度とすることができる。
絶縁層３０は、配線層２０の上面及び側面を被覆し、配線層２０の下面を露出するように形成されている。絶縁層３０には、所定の箇所に、当該絶縁層３０を厚さ方向に貫通して配線層２０の上面の一部を露出する貫通孔３０Ｘが形成されている。貫通孔３０Ｘは、例えば、図１において上側（導体層４０側）から下側（配線層２０側）に向かうに連れて開口幅（開口径）が小さくなるテーパ状に形成されている。例えば、貫通孔３０Ｘは、下側の開口端の開口径が上側の開口端の開口径よりも小さくなる逆円錐台形状に形成されている。なお、配線層２０の上面から絶縁層３０の上面までの厚さは、例えば、１０〜３５μｍ程度とすることができる。
導体層４０は、絶縁層３０の上面に形成されている。導体層４０の厚さは、例えば、１０〜３０μｍ程度とすることができる。導体層４０の上面及び側面は、例えば、粗化面であってもよい。
導体層４０は、例えば、配線層４１と、金属層４２とを有している。配線層４１と金属層４２とは、互いに離間して形成されており、互いに電気的に絶縁されている。配線層４１と金属層４２とは同一平面上に形成されている。
配線層４１は、例えば、貫通孔３０Ｘに充填されたビア配線を介して配線層２０と電気的に接続されている。配線層４１は、例えば、貫通孔３０Ｘに充填されたビア配線と一体に形成されている。
金属層４２は、例えば、電子部品１１０が搭載される搭載領域に形成されている。金属層４２は、例えば、電子部品１１０と平面視で重なる位置に形成されている。金属層４２は、例えば、開口部１００と平面視で重なる位置に形成されている。金属層４２の平面形状は、例えば、開口部１００の平面形状よりも大きく形成されている。金属層４２の外周縁は、例えば、平面視において、開口部１００の開口縁を外側から囲むように形成されている。金属層４２は、例えば、平面視で矩形状に形成されている。本例の金属層４２は、例えば、他の配線層や導体層に電気的に接続されず、電気的に孤立（フローティング）した金属層である。金属層４２は、例えば、配線を引き回す配線パターンであってもよいし、電源配線やグランド配線であってもよい。金属層４２が配線パターン、電源配線やグランド配線である場合には、例えば、金属層４２は、ビア配線等を介して他の配線層や導体層と電気的に接続される。
配線層２０と導体層４０とが配線層１７０に含まれる。配線層１７０は第１配線層の一例である。また、配線層１７０と絶縁層３０とが配線構造１８０に含まれる。
絶縁層７０は、絶縁層３０の上面に、導体層４０を被覆するように形成されている。なお、導体層４０の上面から絶縁層７０の上面までの厚さは、例えば、４０〜１００μｍ程度とすることができる。絶縁層７０は第１絶縁層の一例である。
開口部１００は、例えば、絶縁層７０を厚さ方向に貫通するように形成されている。開口部１００は、例えば、金属層４２の上面の一部を露出するように形成されている。開口部１００は、内蔵される電子部品１１０に対応して形成されている。
本例の開口部１００は、絶縁層７０を厚さ方向に貫通する貫通孔７０Ｙにより構成されている。図２は、図１に示した配線基板１０を上方から視た平面図であり、絶縁層８０、配線層９０及びソルダーレジスト層１３０等が透視的に描かれている。
図２に示すように、本例の貫通孔７０Ｙの平面形状は、矩形状に形成されている。貫通孔７０Ｙの平面形状は、電子部品１１０の平面形状よりも大きく形成されている。貫通孔７０Ｙの平面形状は、例えば、金属層４２の平面形状よりも小さく形成されている。貫通孔７０Ｙの大きさは、例えば、平面視で０．７ｍｍ×０．４ｍｍ〜１５ｍｍ×１５ｍｍ程度とすることができる。
開口部１００の底部（具体的には、貫通孔７０Ｙの底部）に露出する金属層４２の上面に、絶縁層３０側に凹む凹部が形成されていてもよい。凹部の底面及び内側面は、例えば、粗化面であってもよい。凹部の底面の表面粗度は、例えば、絶縁層７０に被覆された金属層４２の上面の表面粗度よりも大きく形成されていてもよい。換言すると、開口部１００の底部に露出する金属層４２の上面の表面粗度は、絶縁層７０に被覆された金属層４２の上面の表面粗度よりも大きく形成されていてもよい。
図１に示すように、開口部１００から露出する金属層４２の上面には、接着層１１２を介して電子部品１１０が搭載（接着）されている。すなわち、電子部品１１０は、開口部１００内に配置されている。接着層１１２は、金属層４２の上面に形成されている。接着層１１２の材料としては、例えば、エポキシ系、ポリイミド系やシリコーン系等の熱硬化性の接着剤を用いることができる。
電子部品１１０としては、例えば、半導体チップ、トランジスタやダイオードなどの能動部品や、チップコンデンサ、チップインダクタやチップ抵抗などの受動部品を用いることができる。電子部品１１０としては、例えば、シリコン製の部品やセラミック製の部品を用いることができる。本実施形態の電子部品１１０は半導体チップである。半導体チップとしては、例えば、ＣＰＵ（Central Processing Unit）チップやＧＰＵ（Graphics Processing Unit）チップなどのロジックチップを用いることができる。また、半導体チップとしては、例えば、ＤＲＡＭ（Dynamic Random Access Memory）チップ、ＳＲＡＭ（Static Random Access Memory）チップやフラッシュメモリチップなどのメモリチップを用いることができる。
電子部品１１０は、例えば、半導体基板を含む。この半導体基板の材料としては、例えば、シリコン等を用いることができる。電子部品１１０は、半導体集積回路（図示略）が形成された回路形成面１１０Ａに複数の電極端子１１１が設けられている。電極端子１１１は、例えば、回路形成面１１０Ａから上方に延びる柱状に形成された金属ポストである。電極端子１１１の材料としては、例えば、銅や銅合金を用いることができる。
電子部品１１０は、回路形成面１１０Ａとは反対側の背面（ここでは、下面）が金属層４２の上面に対向した状態、つまりフェイスアップの状態で金属層４２の上面に接着層１１２により接合されている。電極端子１１１の上面は、例えば、絶縁層７０の上面と同一平面上、又は絶縁層７０の上面よりも下方に形成されている。
絶縁層８０は、開口部１００を充填し、電子部品１１０を全体的に被覆するように形成されている。絶縁層８０は、例えば、接着層１１２の側面全面と、電子部品１１０の側面全面と、電極端子１１１から露出する回路形成面１１０Ａ全面と、電極端子１１１の上面及び側面とを被覆するように形成されている。絶縁層８０は、例えば、開口部１００内において、接着層１１２から露出する金属層４２の表面を被覆するように形成されている。
絶縁層８０は、例えば、絶縁層７０の側面７０Ａ全面と、絶縁層７０の上面全面とを被覆するように形成されている。絶縁層７０，８０の所要の箇所には、それら絶縁層７０，８０を厚さ方向に貫通して導体層４０（ここでは、配線層４１）の上面の一部を露出する貫通孔８０Ｘが形成されている。また、絶縁層８０には、所要の箇所に、当該絶縁層８０を厚さ方向に貫通して電極端子１１１の上面の一部を露出する貫通孔８０Ｙが形成されている。貫通孔８０Ｘ，８０Ｙは、例えば、図１において上側（配線層９０側）から下側（配線層４１側又は電極端子１１１側）に向かうに連れて開口幅（開口径）が小さくなるテーパ状に形成されている。例えば、貫通孔８０Ｘ，８０Ｙは、下側の開口端の開口径が上側の開口端の開口径よりも小さくなる逆円錐台形状に形成されている。絶縁層７０の側面７０Ａは、開口部１００の壁面１００Ａでもある。
配線層９０は、絶縁層８０の上面に形成されている。配線層９０は、例えば、配線基板１０の最外層（ここでは、最上層）の配線層である。配線層９０は、貫通孔８０Ｘに充填されたビア配線を介して配線層４１と電気的に接続される配線層を有している。配線層９０は、貫通孔８０Ｙに充填されたビア配線を介して電極端子１１１と電気的に接続される配線層を有している。配線層９０は、貫通孔８０Ｘ又は貫通孔８０Ｙに充填されたビア配線と一体に形成されている。配線層９０の厚さは、例えば、１０〜３０μｍ程度とすることができる。
ソルダーレジスト層１２０は、最外層（ここでは、最下層）の絶縁層３０の下面に、最下層の配線層２０を被覆するように形成されている。ソルダーレジスト層１２０の材料としては、例えば、エポキシ樹脂やアクリル樹脂などの絶縁性樹脂を用いることができる。ソルダーレジスト層１２０の厚さは、例えば、１０〜３０μｍ程度とすることができる。
ソルダーレジスト層１２０には、最下層の配線層２０の下面の少なくとも一部をパッドＰ１として露出させるための開口部１２０Ｘが形成されている。パッドＰ１には、例えば、当該配線基板１０をマザーボード等の実装基板に実装する際に使用されるはんだボールやリードピン等の外部接続端子が接続される。すなわち、本例のパッドＰ１は、外部接続用パッドとして機能する。
なお、必要に応じて、パッドＰ１の下面に表面処理層が形成されていてもよい。表面処理層の例としては、金（Ａｕ）層、ニッケル（Ｎｉ）層／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ層／パラジウム（Ｐｄ）層／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）などを挙げることができる。ここで、Ａｕ層はＡｕ又はＡｕ合金からなる金属層、Ｎｉ層はＮｉ又はＮｉ合金からなる金属層、Ｐｄ層はＰｄ又はＰｄ合金からなる金属層である。これらＮｉ層、Ａｕ層、Ｐｄ層としては、例えば、無電解めっき法により形成された金属層（無電解めっき金属層）を用いることができる。また、表面処理層の他の例としては、パッドＰ１の表面に、ＯＳＰ（Organic Solderability Preservative）処理などの酸化防止処理を施して形成されるＯＳＰ膜を用いることができる。ＯＳＰ膜としては、アゾール化合物やイミダゾール化合物等の有機被膜を用いることができる。なお、開口部１２０Ｘから露出する配線層２０（又は、配線層２０上に表面処理層が形成されている場合には、その表面処理層）自体を、外部接続端子としてもよい。
ソルダーレジスト層１３０は、最外層（ここでは、最上層）の絶縁層８０の上面に、最上層の配線層９０を被覆するように形成されている。ソルダーレジスト層１３０の材料としては、例えば、エポキシ樹脂やアクリル樹脂などの絶縁性樹脂を用いることができる。ソルダーレジスト層１３０の厚さは、例えば、１０〜３０μｍ程度とすることができる。
ソルダーレジスト層１３０には、最上層の配線層９０の少なくとも一部をパッドＰ２として露出させるための開口部１３０Ｘが形成されている。パッドＰ２は、例えば、半導体チップ等の電子部品と電気的に接続するための電子部品搭載用のパッドとして機能する。
なお、必要に応じて、パッドＰ２の表面（上面及び側面、又は上面のみ）に表面処理層が形成されていてもよい。表面処理層の例としては、Ａｕ層、Ｎｉ層／Ａｕ層、Ｎｉ層／Ｐｄ層／Ａｕ層などの金属層やＯＳＰ膜を用いることができる。
本実施形態では、このような構成の配線基板１０を製造する。
なお、配線基板１０は、天地逆の状態で用いることができ、又は任意の角度で配置することができる。
（配線基板の製造方法）
次に、配線基板１０の製造方法について説明する。本実施形態では、１枚の支持基板から複数の配線基板１０を製造する。図３は、配線基板１０の製造に用いる支持基板を示す平面図である。図４〜図１０は、実施形態に係る配線基板の製造方法を示す断面図である。図４〜図１０は、図３中のIV−IV線に沿った断面の変化を示す。説明の便宜上、最終的に配線基板１０の各構成要素となる部分には、最終的な構成要素の符号を付して説明する。
次に、配線基板１０の製造方法について説明する。本実施形態では、１枚の支持基板から複数の配線基板１０を製造する。図３は、配線基板１０の製造に用いる支持基板を示す平面図である。図４〜図１０は、実施形態に係る配線基板の製造方法を示す断面図である。図４〜図１０は、図３中のIV−IV線に沿った断面の変化を示す。説明の便宜上、最終的に配線基板１０の各構成要素となる部分には、最終的な構成要素の符号を付して説明する。
まず、図４（ａ）に示すように、支持基板１６０を準備する。図３に示すように、支持基板１６０は、製造しようとする配線基板１０に対応する複数の製品エリア１４０を有している。支持基板１６０の材料としては、例えば、シリコン、ガラス、金属（例えば、銅）などの剛性の高い板状材料を用いることができる。支持基板１６０としては、例えば、金属板や金属箔を用いることができる。本例の支持基板１６０としては、厚さが３５〜７０μｍ程度の支持体銅箔に剥離層を介して厚さが２〜５μｍ程度の極薄銅箔が貼り合わされた銅箔を用いる。
各製品エリア１４０には、開口部１００を形成する予定の領域１０１が設けられている。また、製品エリア１４０及び領域１０１は、絶縁層３０などの支持基板１６０上に形成される各層に引き継がれる。
次に、支持基板１６０の上面に、その支持基板１６０の上面全面を被覆する金属膜１６１を形成する。例えば、支持基板１６０の極薄銅箔の上面に金属膜１６１を形成する。金属膜１６１は、例えば、スパッタ法、蒸着法や電解めっき法を用いて形成することができる。金属膜１６１の材料としては、例えば、支持基板１６０をエッチング除去する際にストッパ層となる導電材料を用いることができる。また、金属膜１６１の材料としては、例えば、後工程で形成される配線層２０（例えば、Ｃｕ層）に対して選択的にエッチング除去することのできる導電材料を用いることができる。このような金属膜１６１の材料としては、例えば、ニッケル（Ｎｉ）、チタン（Ｔｉ）、クロム（Ｃｒ）、錫、コバルト（Ｃｏ）、鉄（Ｆｅ）、パラジウムなどの金属、又はこれら金属から選択される少なくとも一種の金属を含む合金を用いることができる。本例の金属膜１６１の材料としてはＮｉを用いる。金属膜１６１の厚さは、例えば、０．１〜１．０μｍ程度とすることができる。
続いて、金属膜１６１の上面に、配線層２０を形成する。配線層２０は、例えば、セミアディティブ法によって形成することができる。具体的には、まず、金属膜１６１の上面に、配線層２０の形状に対応した開口部を有するレジストパターン（図示略）を形成する。続いて、レジストパターンの開口部から露出する金属膜１６１の上面に、支持基板１６０及び金属膜１６１を給電層とする電解銅めっき法により銅めっき被膜を析出させる。その後、レジストパターンを除去することにより、金属膜１６１上に配線層２０を形成することができる。なお、配線層２０の形成方法としては、セミアディティブ法の他にサブトラクティブ法などの各種の配線形成方法を採用することもできる。
次いで、図４（ｂ）に示す工程では、金属膜１６１の上面に、配線層２０の上面の一部を露出する貫通孔３０Ｘを有する絶縁層３０を形成する。例えば、絶縁層３０として樹脂フィルムを用いる場合には、金属膜１６１の上面に樹脂フィルムを熱圧着によりラミネートし、その樹脂フィルムをフォトリソグラフィ法によりパターニングして絶縁層３０を形成する。また、金属膜１６１の上面に液状又はペースト状の絶縁性樹脂をスピンコート法などにより塗布し、その絶縁性樹脂をフォトリソグラフィ法によりパターニングして絶縁層３０を形成する。
次に、図５（ａ）に示す工程では、例えばセミアディティブ法により、貫通孔３０Ｘに充填されたビア配線を形成するとともに、絶縁層３０の上面に導体層４０を形成する。導体層４０は、貫通孔３０Ｘに充填されたビア配線を介して配線層２０と電気的に接続される配線層４１と、電子部品１１０（図１参照）の搭載領域に形成された金属層４２とを有している。このようにして、配線層２０と導体層４０とを含む配線層１７０が形成され、配線層１７０と絶縁層３０とを含む配線構造１８０が形成される。配線構造１８０にも、製品エリア１４０と、開口部１００を形成する予定の領域１０１とが引き継がれている。つまり、配線構造１８０は、複数の製品エリア１４０と領域１０１とを有している。
次いで、図５（ｂ）に示す工程では、図４（ｂ）に示した工程と同様に、絶縁層３０の上面に、配線層４１及び金属層４２を被覆する絶縁層７０を形成する。このとき、絶縁層７０は、配線層４１及び金属層４２の上面全面及び側面全面を被覆するように形成される。
導体層４０を形成した後であって、絶縁層７０を形成する前に、導体層４０に対して粗化処理を施してもよい。この粗化処理により、導体層４０の上面全面及び側面全面が粗化面に形成されてもよい。粗化処理としては、例えば、黒化処理、エッチング処理、めっき、ブラスト処理等によって行うことができる。
絶縁層７０の形成後、複数の製品エリア１４０のそれぞれにおいて、配線層１７０の特性が予め定められている特性条件を満たすか否かの判定を行う。すなわち、配線層１７０の良否判定を行う。例えば、配線層１７０の電気抵抗を測定し、配線層１７０の電気抵抗が予め定められている範囲内に収まっているか否かの判定を行う。電気抵抗の測定結果に基づいて、配線層１７０に生じたショート又はオープンなどの欠陥を検出することができる。そして、複数の製品エリア１４０を、配線層１７０の特性が予め定められている特性条件を満たす良品エリア１４１と、配線層１７０の特性が予め定められている特性条件を満たさない不良品エリア１４２とに分類する。分類結果の一例を図１１に示す。この例では、図１１に示すように、図４〜図６に示す断面に、良品エリア１４１と不良品エリア１４２とが含まれる。良品エリア１４１は第１製品エリアの一例であり、不良品エリア１４２は第２製品エリアの一例である。
配線層１７０の良否判定の後、良品エリア１４１内で絶縁層７０に開口部１００を形成し、不良品エリア１４２内で絶縁層７０に環状の溝１５０を形成し、開口部１００内に電子部品１１０（図１参照）を搭載する。図１２〜図１５は、開口部及び溝の形成から電子部品の搭載までの処理を示す平面図である。図１２（ａ）〜図１５（ａ）に良品エリア１４１を示し、図１２（ｂ）〜図１５（ｂ）に不良品エリア１４２を示す。
配線層１７０の良否判定が終了した段階では、図１２（ａ）及び図１２（ｂ）に示すように、良品エリア１４１及び不良品エリア１４２のいずれにおいても、金属層４２の上面全面が絶縁層７０により被覆されている。
次に、図６（ａ）に示す工程では、図１３（ａ）にも示すように、良品エリア１４１において、第１条件でレーザ光を絶縁層７０に照射することにより、領域１０１の内側に、絶縁層７０を厚さ方向に貫通するサブ開口部１０２を形成する。サブ開口部１０２の形成では、例えば、ＣＯ２レーザやＹＡＧレーザ等のレーザと、開口部の形状が矩形状のマスクとを用いて、レーザ光のスポット１０３の形状を矩形状とする。そして、矢印Ａ１で示すように、スポット１０３の位置を移動させながら複数回のレーザ光の照射を行う。このようにしてサブ開口部１０２を形成することができる。サブ開口部１０２の底部に金属層４２の上面の一部が露出する。サブ開口部１０２の内側は空き領域、すなわち空間になっており、空き領域に金属層４２の一部が露出している。また、図６（ａ）に示す工程では、図１３（ｂ）にも示すように、不良品エリア１４２においては、サブ開口部１０２は形成せず、金属層４２の上面全面が絶縁層７０により被覆された状態が維持される。
次に、図６（ｂ）に示す工程では、図１４（ａ）にも示すように、良品エリア１４１において、第１条件とは異なる第２条件でレーザ光を絶縁層７０に照射することにより、絶縁層７０のサブ開口部１０２と領域１０１の縁との間の部分を除去する。また、図６（ｂ）に示す工程では、図１４（ｂ）にも示すように、不良品エリア１４２において、第２条件でレーザ光を絶縁層７０に照射することにより、絶縁層７０を厚さ方向に貫通する環状の溝１５０を形成する。絶縁層７０のサブ開口部１０２と領域１０１の縁との間の部分の除去や、溝１５０の形成では、例えば、ＣＯ２レーザやＹＡＧレーザ等のレーザと、開口部の形状が円形状のマスクとを用いて、レーザ光のスポット１０４の形状を円形状とする。そして、矢印Ａ２で示すように、スポット１０４の位置を領域１０１の縁に沿って移動させながら複数回のレーザ光の照射を行う。このようにして、良品エリア１４１では絶縁層７０のサブ開口部１０２と領域１０１の縁との間の部分を除去することができ、不良品エリア１４２では溝１５０を形成することができる。絶縁層７０のサブ開口部１０２と領域１０１の縁との間の部分の除去により、開口部１００が形成される。開口部１００の底部及び溝１５０の底部に金属層４２の上面の一部が露出する。開口部１００の内側は空き領域、すなわち空間になっており、空き領域に金属層４２の上面の一部が露出している。環状の溝１５０の内側には、溝１５０によって絶縁層７０から分離された絶縁部材７０Ｚが位置する。絶縁部材７０Ｚは溝１５０により囲まれている。絶縁部材７０Ｚは、電子部品１１０を模したダミー電子部品の役割を担う。例えば、絶縁部材７０Ｚの体積は、電子部品１１０と接着層１１２とを積層した構造の体積とほぼ等しくすることができる。また、例えば、絶縁部材７０Ｚの平面形状は、電子部品１１０の平面形状とほぼ等しくすることができる。
図１４（ｂ）に示すように、溝１５０は、外側の壁面１５１と内側の壁面１５２とを有し、壁面１５１の平面形状は領域１０１の平面形状に一致する。また、図１４（ａ）に示すように、開口部１００の壁面１００Ａの平面形状も領域１０１の平面形状に一致する。従って、溝１５０の壁面１５１の平面形状と開口部１００の壁面１００Ａの平面形状とが互いに一致する。なお、本明細書でいう一致とは、厳密に一致していることのみならず、社会通念上、一致しているとみなすことができる程度の関係をも含む概念である。
サブ開口部１０２の形成に際して、絶縁層７０のサブ開口部１０２と領域１０１の縁との間の部分の幅Ｗ１（図１３（ａ）、図１４（ａ）参照）は、スポット１０４の直径以下とすることが好ましい。幅Ｗ１がスポット１０４の直径より大きい場合、スポット１０４の位置を領域１０１の縁に沿って移動させただけでは、絶縁層７０のサブ開口部１０２と領域１０１の縁との間の部分を除去しきれないからである。
開口部１００の形成では、このように、スポット１０３を用いた第１条件での粗加工と、スポット１０４を用いた第２条件での精密加工（仕上げ加工）とを行う。なお、スポット１０４を用いた第２条件での精密加工を行った後に、スポット１０３を用いた第１条件での粗加工を行ってもよい。すなわち、良品エリア１４１において、領域１０１の縁に沿って精密加工を行って、溝１５０と同様の溝を形成した後に、この溝の内側に島状に残る絶縁層７０を粗加工によって除去するようにしてもよい。
次に、図７（ａ）に示す工程では、図１５（ａ）にも示すように、良品エリア１４１において、開口部１００から露出する金属層４２の上面に接着層１１２を形成する。接着層１１２は、例えば、接着層１１２となる液状樹脂やペースト状樹脂を金属層４２の上面に塗布することによって形成することができる。なお、接着層１１２としては、例えば、エポキシ系樹脂からなる接着剤が用いられる。また、本工程における接着層１１２は、Ａ−ステージのものが使用される。なお、本工程における接着層１１２として、Ｂ−ステージのものを用いるようにしてもよい。また、図７（ａ）に示す工程では、図１５（ｂ）にも示すように、不良品エリア１４２においては、環状の溝１５０の内側に絶縁層７０が残存する状態が維持される。
接着層１１２の形成後、マウンタを用いて、開口部１００内において、接着層１１２上に電子部品１１０を搭載する。このとき、電子部品１１０は、フェイスアップの状態で接着層１１２上に固定される。
図１５（ａ）に示すように、電子部品１１０は、開口部１００の壁面１００Ａとの間に環状の隙間をあけて開口部１００内に搭載される。この隙間の幅Ｗ２は、不良品エリア１４２における溝１５０の幅Ｗ３（図１５（ｂ）参照）より小さくてもよい。幅Ｗ２が幅Ｗ３より大きくてもよく、幅Ｗ２が幅Ｗ３と一致していてもよい。幅Ｗ２は幅Ｗ３に近いほど好ましい。例えば、幅Ｗ２は幅Ｗ３の９０％以上１１０％以下であることが好ましい。後述の絶縁層８０の厚さに優れた均一性が得られるためである。なお、幅Ｗ２は、隙間の全周にわたっての幅の平均値である。また、幅Ｗ３は溝１５０の全周にわたっての幅の平均値である。
開口部１００及び溝１５０を形成した後であって、接着層１１２を形成する前に、デスミア処理を行ってもよい。デスミア処理により、開口部１００や溝１５０の底部に露出する金属層４２の露出面に付着した樹脂スミアを除去することができる。
電子部品１１０の搭載後、図７（ｂ）に示す工程では、開口部１００及び溝１５０を充填する絶縁層８０を形成する。絶縁層８０は、接着層１１２と接していない電子部品１１０の表面全面を被覆するように形成される。絶縁層８０は、絶縁層７０の上面全面を被覆するように形成される。このとき、電子部品１１０の電極端子１１１の上面が絶縁層７０の上面と同一平面上、又は絶縁層７０の上面よりも下方に形成されている。また、良品エリア１４１における電子部品１１０と開口部１００の壁面１００Ａとの間の環状の隙間を模した溝１５０が不良品エリア１４２に形成されている。従って、絶縁層８０の厚さのばらつきを抑制しながら、絶縁層８０の上面を平坦に形成することができる。
次に、図８（ａ）に示す工程では、絶縁層７０，８０の所要箇所にそれら絶縁層７０，８０を厚さ方向に連続して貫通する貫通孔８０Ｘを形成するとともに、絶縁層８０の所要箇所に貫通孔８０Ｙを形成する。これら貫通孔８０Ｘ，８０Ｙは、例えば、ＣＯ２レーザやＹＡＧレーザ等によるレーザ加工法によって形成することができる。
続いて、図８（ｂ）に示す工程では、例えばセミアディティブ法により、貫通孔８０Ｘ，８０Ｙを充填するビア配線を形成するとともに、それらビア配線を介して配線層４１又は電極端子１１１と電気的に接続される配線層９０を絶縁層８０の上面に積層する。
次いで、図９（ａ）に示す工程では、絶縁層８０の上面に、開口部１３０Ｘを有するソルダーレジスト層１３０を積層する。ソルダーレジスト層１３０は、例えば、感光性のソルダーレジストフィルムをラミネートし、又は液状のソルダーレジストを塗布し、当該レジストを所要の形状にパターニングすることにより形成することができる。本工程により、開口部１３０Ｘから露出する配線層９０がパッドＰ２となる。なお、必要に応じて、パッドＰ２上に、例えば、Ｎｉ層とＡｕ層をこの順番で積層した金属層（つまり、表面処理層）を形成するようにしてもよい。この金属層は、例えば、無電解めっき法により形成することができる。
続いて、支持基板１６０を除去する。例えば、支持基板１６０の支持体銅箔を極薄銅箔から機械的に剥離する。このとき、支持体銅箔と極薄銅箔との間には剥離層が介在されており、支持体銅箔と極薄銅箔との間の接着力は弱いため、支持体銅箔を極薄銅箔から容易に剥離することができる。その後、金属膜１６１上に残った極薄銅箔を、例えば、塩化第二鉄水溶液、塩化第二銅水溶液や過硫酸アンモニウム水溶液等を用いたウェットエッチングにより除去する。このとき、金属膜１６１は、支持基板１６０の極薄銅箔をエッチングする際のストッパ層として機能する。
続いて、金属膜１６１をエッチングにより除去する。例えば、金属膜１６１の材料としてＮｉを用いる場合には、過酸化水素・硝酸系の溶液を用いたウェットエッチングにより、配線層２０（Ｃｕ層）に対して選択的にエッチングして金属膜１６１を除去する。このとき、配線層２０及び絶縁層３０が、金属膜１６１をエッチングする際のストッパ層として機能する。本工程により、図９（ｂ）に示すように、配線層２０の下面と絶縁層３０の下面とが外部に露出される。このとき、金属膜１６１（図９（ａ）参照）の上面と接していた、配線層２０の下面と絶縁層３０の下面とは、金属膜１６１の上面（ここでは、平坦面）に沿った形状に形成される。このため、配線層２０の下面と絶縁層３０の下面とは略面一に形成される。
次に、図１０（ａ）に示す工程では、図９（ａ）に示した工程と同様に、絶縁層３０の下面に、開口部１２０Ｘを有するソルダーレジスト層１２０を積層する。これにより、開口部１２０Ｘから露出する配線層２０がパッドＰ１となる。なお、必要に応じて、パッドＰ１上に、例えば、Ｎｉ層とＡｕ層をこの順番で積層した金属層（つまり、表面処理層）を形成するようにしてもよい。この金属層は、例えば、無電解めっき法により形成することができる。
このようにして、良品エリア１４１と不良品エリア１４２とを備えた積層構造２００が得られる。
積層構造２００は、良品エリア１４１及び不良品エリア１４２を備え配線層１７０を含む配線構造１８０と、配線構造１８０の上面に形成された７０とを有する。良品エリア１４１において、絶縁層７０を厚さ方向に貫通する開口部１００が形成され、不良品エリア１４２において、絶縁層７０を厚さ方向に貫通する環状の溝１５０が形成されている。積層構造２００は、更に、良品エリア１４１において、開口部１００内に、開口部１００の壁面１００Ａとの間に環状の隙間をあけて搭載された電子部品１１０と、不良品エリア１４２において、溝１５０の内側に位置する絶縁部材７０Ｚと、この隙間及び溝１５０を充填し、絶縁層７０と電子部品１１０と絶縁部材７０Ｚとを被覆する絶縁層８０と、絶縁層８０の上面に形成され、配線層１７０に電気的に接続された配線層９０と、を有する。
次に、図１０（ｂ）に示す工程では、積層構造２００を製品エリア１４０の境界に沿って、スライサー等を用いて切断し、個片化する。この結果、良品エリア１４１から電子部品１１０を備えた配線基板１０が得られ、不良品エリア１４２から電子部品１１０を含まないダミー配線基板１１が得られる。
本実施形態によれば、不良品エリア１４２内に電子部品１１０を搭載しないため、電子部品１１０及び接着層１１２の費用を削減することができる。また、不良品エリア１４２には、スポット１０３を用いた第１条件でのレーザ光の照射は行わないため、その分の工数も削減することができる。更に、不良品エリア１４２内に溝１５０を形成しているため、絶縁層８０の厚さのばらつきを抑制することができる。従って、本実施形態によれば、接続信頼性の低下を避けながらコストを低減することができる。
特に、溝１５０の壁面１５１の平面形状と開口部１００の壁面１００Ａの平面形状とが互いに一致するため、絶縁層８０の厚さのばらつきを抑制しやすい。
［変形例］
次に、実施形態の変形例について説明する。
次に、実施形態の変形例について説明する。
（配線基板の構造）
まず、本開示の実施形態の変形例により製造する配線基板の構造について説明する。図１６は、配線基板の構造を示す断面図である。
まず、本開示の実施形態の変形例により製造する配線基板の構造について説明する。図１６は、配線基板の構造を示す断面図である。
図１６に示すように、実施形態の変形例により製造する配線基板５１０は、配線層２０と、絶縁層３０と、導体層４０と、絶縁層２７０と、配線層６０と、絶縁層３７０と、絶縁層８０と、配線層９０とが順次積層された構造を有している。本例の配線基板５１０は、配線基板１０と同様に、所謂「コアレス基板」の形態を有している。配線層２０、絶縁層３０、導体層４０及び絶縁層８０は実施形態と同様の構成を備える。
配線基板５１０は、絶縁層２７０と絶縁層３７０とを含む絶縁層１９０に形成された開口部１００内に配置された１つ又は複数（ここでは、１つ）の電子部品１１０と、絶縁層３０の下面に積層されたソルダーレジスト層１２０と、絶縁層８０の上面に積層されたソルダーレジスト層１３０とを有している。電子部品１１０、ソルダーレジスト層１２０及びソルダーレジスト層１３０は実施形態と同様の構成を備える。絶縁層１９０は第１絶縁層の一例である。
ここで、配線層６０の材料としては、例えば、銅（Ｃｕ）や銅合金を用いることができる。絶縁層２７０，３７０の材料としては、例えば、エポキシ樹脂やポリイミド樹脂などの絶縁性樹脂、又はこれら樹脂にシリカやアルミナ等のフィラーを混入した樹脂材を用いることができる。また、絶縁層２７０，３７０の材料としては、例えば、ガラス、アラミド、ＬＣＰ（Liquid Crystal Polymer）繊維の織布や不織布などの補強材に、エポキシ樹脂やポリイミド樹脂等を主成分とする熱硬化性樹脂を含浸させた補強材入りの絶縁性樹脂を用いることもできる。なお、絶縁層２７０，３７０の材料としては、熱硬化性を主成分とする非感光性の絶縁性樹脂や感光性樹脂を主成分とする絶縁性樹脂を用いることができる。
絶縁層２７０は、絶縁層３０の上面に、導体層４０を被覆するように形成されている。なお、導体層４０の上面から絶縁層５０の上面までの厚さは、例えば、４０〜１００μｍ程度とすることができる。
絶縁層２７０には、所要の箇所に、当該絶縁層２７０を厚さ方向に貫通して導体層４０（ここでは、配線層４１）の上面の一部を露出する貫通孔２７０Ｘが形成されている。貫通孔２７０Ｘは、例えば、図１６において上側（配線層６０側）から下側（導体層４０側）に向かうに連れて開口幅（開口径）が小さくなるテーパ状に形成されている。例えば、貫通孔２７０Ｘは、下側の開口端の開口径が上側の開口端の開口径よりも小さくなる逆円錐台形状に形成されている。
配線層６０は、貫通孔２７０Ｘに充填されたビア配線を介して配線層４１と電気的に接続される配線層を有している。配線層６０は、貫通孔２７０Ｘに充填されたビア配線と一体に形成されている。配線層６０の厚さは、例えば、１０〜３０μｍ程度とすることができる。
絶縁層３７０は、絶縁層２７０の上面に、配線層６０を被覆するように形成されている。なお、配線層６０の上面から絶縁層３７０の上面までの厚さは、例えば、４０〜１００μｍ程度とすることができる。
本例の開口部１００は、絶縁層２７０を厚さ方向に貫通する貫通孔２７０Ｙと絶縁層３７０を厚さ方向に貫通する貫通孔３７０Ｙとにより構成されている。
絶縁層８０は、例えば、絶縁層２７０の側面２７０Ａ全面と、絶縁層３７０の側面３７０Ａ全面と、絶縁層３７０の上面全面とを被覆するように形成されている。絶縁層３７０，８０の所要の箇所には、それら絶縁層３７０，８０を厚さ方向に貫通して配線層６０の上面の一部を露出する貫通孔８０Ｘが形成されている。また、絶縁層８０には、所要の箇所に、当該絶縁層８０を厚さ方向に貫通して電極端子１１１の上面の一部を露出する貫通孔８０Ｙが形成されている。貫通孔８０Ｘ，８０Ｙは、例えば、図１６において上側（配線層９０側）から下側（配線層６０側又は電極端子１１１側）に向かうに連れて開口幅（開口径）が小さくなるテーパ状に形成されている。例えば、貫通孔８０Ｘ，８０Ｙは、下側の開口端の開口径が上側の開口端の開口径よりも小さくなる逆円錐台形状に形成されている。絶縁層２７０の側面２７０Ａと絶縁層３７０の側面３７０Ａとが、開口部１００の壁面１００Ａに含まれる。
配線層９０は、絶縁層８０の上面に形成されている。配線層９０は、例えば、配線基板１０の最外層（ここでは、最上層）の配線層である。配線層９０は、貫通孔８０Ｘに充填されたビア配線を介して配線層６０と電気的に接続される配線層を有している。配線層９０は、貫通孔８０Ｙに充填されたビア配線を介して電極端子１１１と電気的に接続される配線層を有している。配線層９０は、貫通孔８０Ｘ又は貫通孔８０Ｙに充填されたビア配線と一体に形成されている。配線層９０の厚さは、例えば、１０〜３０μｍ程度とすることができる。
他の構成は配線基板１０と同様である。
（配線基板の製造方法）
次に、配線基板５１０の製造方法について説明する。本変形例でも、１枚の支持基板から複数の配線基板５１０を製造する。以下、実施形態と相違する点を中心に説明する。図１７〜図１９は、実施形態の変形例に係る配線基板の製造方法を示す断面図である。説明の便宜上、最終的に配線基板５１０の各構成要素となる部分には、最終的な構成要素の符号を付して説明する。
次に、配線基板５１０の製造方法について説明する。本変形例でも、１枚の支持基板から複数の配線基板５１０を製造する。以下、実施形態と相違する点を中心に説明する。図１７〜図１９は、実施形態の変形例に係る配線基板の製造方法を示す断面図である。説明の便宜上、最終的に配線基板５１０の各構成要素となる部分には、最終的な構成要素の符号を付して説明する。
まず、実施形態と同様にして、導体層４０の形成までの処理を行う（図５（ａ）参照）。導体層４０の形成後に、導体層４０に対して粗化処理を施してもよい。次いで、図１７（ａ）に示す工程では、図４（ｂ）に示した工程と同様に、絶縁層３０の上面に、配線層４１の上面の一部を露出する貫通孔２７０Ｘを有する絶縁層２７０を形成する。このとき、絶縁層２７０は、金属層４２の上面全面及び側面全面を被覆するように形成される。
次に、図１７（ｂ）に示す工程では、例えばセミアディティブ法により、貫通孔２７０Ｘに充填されたビア配線を形成するとともに、絶縁層２７０の上面に配線層６０を形成する。配線層６０は、貫通孔２７０Ｘに充填されたビア配線を介して配線層４１と電気的に接続される配線層を有する。
次いで、図１８（ａ）に示す工程では、図１７（ａ）に示した工程と同様に、絶縁層２７０の上面に、配線層６０を被覆する絶縁層３７０を形成する。このとき、絶縁層３７０は、配線層６０の上面全面及び側面全面を被覆するように形成される。絶縁層２７０と絶縁層３７０とが絶縁層１９０に含まれる。
配線層６０を形成した後であって、絶縁層３７０を形成する前に、配線層６０に対して粗化処理を施してもよい。この粗化処理により、配線層６０の上面全面及び側面全面が粗化面に形成されてもよい。粗化処理としては、例えば、黒化処理、エッチング処理、めっき、ブラスト処理等によって行うことができる。
絶縁層３７０の形成後、実施形態と同様に、複数の製品エリア１４０のそれぞれにおいて、配線層１７０の特性が予め定められている特性条件を満たすか否かの判定を行う。そして、複数の製品エリア１４０を、配線層１７０の特性が予め定められている特性条件を満たす良品エリア１４１と、配線層１７０の特性が予め定められている特性条件を満たさない不良品エリア１４２とに分類する。
配線層１７０の良否判定の後、図１８（ｂ）に示す工程では、実施形態と同様にして、良品エリア１４１内で絶縁層１９０に開口部１００を形成し、不良品エリア１４２内で絶縁層１９０に環状の溝１５０を形成し、開口部１００内に電子部品１１０を搭載する。開口部１００の内側は空き領域、すなわち空間になっており、空き領域に金属層４２の上面の一部が露出している。環状の溝１５０の内側には、溝１５０によって絶縁層２７０から分離された絶縁部材２７０Ｚと、溝１５０によって絶縁層３７０から分離された絶縁部材３７０Ｚとを含む絶縁部材１９０Ｚが位置する。絶縁部材１９０Ｚは溝１５０により囲まれている。絶縁部材１９０Ｚは、電子部品１１０を模したダミー電子部品の役割を担う。例えば、絶縁部材１９０Ｚの体積は、電子部品１１０と接着層１１２とを積層した構造の体積とほぼ等しくすることができる。また、例えば、絶縁部材１９０Ｚの平面形状は、電子部品１１０の平面形状とほぼ等しくすることができる。
その後、実施形態と同様にして、絶縁層８０の形成からソルダーレジスト層１２０の積層までの処理を行う。このようにして、図１９（ａ）に示すように、良品エリア１４１と不良品エリア１４２とを備えた積層構造２０１が得られる。
次に、図１９（ｂ）に示す工程では、積層構造２０１を製品エリア１４０の境界に沿って、スライサー等を用いて切断し、個片化する。この結果、良品エリア１４１から電子部品１１０を備えた配線基板５１０が得られ、不良品エリア１４２から電子部品１１０を含まないダミー配線基板５１１が得られる。
このような変形例によっても、実施形態と同様に、接続信頼性の低下を避けながらコストを低減することができる。
なお、本開示において、上記変形例のように、第１絶縁層が２以上の絶縁層を含んでいてもよい。また、本開示において、配線構造が３以上の配線層を含んでいてもよい。
以上、好ましい実施の形態等について詳説したが、上述した実施の形態等に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態等に種々の変形及び置換を加えることができる。
１０、５１０ 配線基板
１１、５１１ ダミー配線基板
２０、４１、６０、９０、１７０ 配線層
３０、５０、７０、８０、１９０、２７０、３７０ 絶縁層
４０ 導体層
４２ 金属層
７０Ｚ、１９０Ｚ、２７０Ｚ、３７０Ｚ 絶縁部材
１００ 開口部
１００Ａ、１５１、１５２ 壁面
１０１ 領域
１０２ サブ開口部
１０３、１０４ スポット
１１０ 電子部品
１４０ 製品エリア
１４１ 良品エリア
１４２ 不良品エリア
１５０ 溝
１８０ 配線構造
２００、２０１ 積層構造
１１、５１１ ダミー配線基板
２０、４１、６０、９０、１７０ 配線層
３０、５０、７０、８０、１９０、２７０、３７０ 絶縁層
４０ 導体層
４２ 金属層
７０Ｚ、１９０Ｚ、２７０Ｚ、３７０Ｚ 絶縁部材
１００ 開口部
１００Ａ、１５１、１５２ 壁面
１０１ 領域
１０２ サブ開口部
１０３、１０４ スポット
１１０ 電子部品
１４０ 製品エリア
１４１ 良品エリア
１４２ 不良品エリア
１５０ 溝
１８０ 配線構造
２００、２０１ 積層構造
Claims (9)
- 複数の製品エリアを備え第１配線層を含む配線構造の上面に第１絶縁層を形成する工程と、
前記複数の製品エリアのそれぞれにおいて、前記第１配線層の特性が予め定められている特性条件を満たすか否かの判定を行う工程と、
前記複数の製品エリアのうちで前記第１配線層が前記特性条件を満たす第１製品エリアのそれぞれにおいて、前記第１絶縁層を厚さ方向に貫通する開口部を形成する工程と、
前記複数の製品エリアのうちで前記第１配線層が前記特性条件を満たさない第２製品エリアのそれぞれにおいて、前記第１絶縁層を厚さ方向に貫通する環状の溝を形成し、前記溝の内側に前記第１絶縁層から分離した絶縁部材を位置させる工程と、
前記第１製品エリアのそれぞれにおいて、前記開口部内に、前記開口部の壁面との間に環状の隙間をあけて電子部品を搭載する工程と、
前記隙間及び前記溝を充填し、前記第１絶縁層と前記電子部品と前記絶縁部材とを被覆する第２絶縁層を形成する工程と、
前記第２絶縁層の上面に、前記第１配線層に電気的に接続される第２配線層を形成する工程と、
前記配線構造、前記第１絶縁層、前記電子部品、前記第２絶縁層及び前記第２配線層を含む積層構造を、前記複数の製品エリアごとに個片化する工程と、
を有することを特徴とする配線基板の製造方法。 - 前記溝は、外側の第１壁面と、内側の第２壁面とを有し、
前記第１壁面の平面形状と前記開口部の前記壁面の平面形状とが互いに一致することを特徴とする請求項１に記載の配線基板の製造方法。 - 前記開口部は矩形状の平面形状を有することを特徴とする請求項１又は２に記載の配線基板の製造方法。
- 前記開口部を形成する工程は、前記第１製品エリアのそれぞれにおいて、
第１条件でレーザ光を前記第１絶縁層に照射することにより、前記開口部を形成する予定の領域の内側に、前記第１絶縁層を厚さ方向に貫通するサブ開口部を形成する工程と、
前記第１条件とは異なる第２条件でレーザ光を前記第１絶縁層に照射することにより、前記第１絶縁層の前記サブ開口部と前記開口部を形成する予定の領域の縁との間の部分を除去する工程と、
を有することを特徴とする請求項１乃至３のいずれか１項に記載の配線基板の製造方法。 - 前記溝を形成する工程は、前記第２製品エリアのそれぞれにおいて、
前記第２条件でレーザ光を前記第１絶縁層に照射する工程を有することを特徴とする請求項４に記載の配線基板の製造方法。 - 前記サブ開口部は矩形状の平面形状を有することを特徴とする請求項４又は５に記載の配線基板の製造方法。
- 第１製品エリア及び第２製品エリアを備え第１配線層を含む配線構造と、
前記配線構造の上面に形成された第１絶縁層と、
を有し、
前記第１製品エリアにおいて、前記第１絶縁層を厚さ方向に貫通する開口部が形成され、
前記第２製品エリアにおいて、前記第１絶縁層を厚さ方向に貫通する環状の溝が形成され、
前記第１製品エリアにおいて、前記開口部内に、前記開口部の壁面との間に環状の隙間をあけて搭載された電子部品と、
前記第２製品エリアにおいて、前記溝の内側に位置する絶縁部材と、
前記隙間及び前記溝を充填し、前記第１絶縁層と前記電子部品と前記絶縁部材とを被覆する第２絶縁層と、
前記第２絶縁層の上面に形成され、前記第１配線層に電気的に接続された第２配線層と、
を有することを特徴とする積層構造。 - 前記溝は、外側の第１壁面と、内側の第２壁面とを有し、
前記第１壁面の平面形状と前記開口部の前記壁面の平面形状とが互いに一致することを特徴とする請求項７に記載の積層構造。 - 前記開口部は矩形状の平面形状を有することを特徴とする請求項７又は８に記載の積層構造。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019146311A JP7249907B2 (ja) | 2019-08-08 | 2019-08-08 | 配線基板の製造方法及び積層構造 |
| US16/983,202 US11219128B2 (en) | 2019-08-08 | 2020-08-03 | Laminated structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019146311A JP7249907B2 (ja) | 2019-08-08 | 2019-08-08 | 配線基板の製造方法及び積層構造 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2021027279A true JP2021027279A (ja) | 2021-02-22 |
| JP2021027279A5 JP2021027279A5 (ja) | 2022-03-29 |
| JP7249907B2 JP7249907B2 (ja) | 2023-03-31 |
Family
ID=74499078
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019146311A Active JP7249907B2 (ja) | 2019-08-08 | 2019-08-08 | 配線基板の製造方法及び積層構造 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US11219128B2 (ja) |
| JP (1) | JP7249907B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210077372A (ko) * | 2019-12-17 | 2021-06-25 | 삼성전기주식회사 | 전자부품 내장기판 |
| KR20220037548A (ko) * | 2020-09-17 | 2022-03-25 | 삼성디스플레이 주식회사 | 표시 패널의 제조방법 |
| CN114501856A (zh) * | 2021-12-13 | 2022-05-13 | 深圳市华鼎星科技有限公司 | 多层导电线路及其制作方法及显示模组 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000063970A1 (fr) * | 1999-04-16 | 2000-10-26 | Matsushita Electric Industrial Co., Ltd. | Composant modulaire et son procede de production |
| JP2001291727A (ja) * | 2000-04-10 | 2001-10-19 | Matsushita Electric Ind Co Ltd | ダイボンディング方法 |
| WO2012042668A1 (ja) * | 2010-10-01 | 2012-04-05 | 株式会社メイコー | 部品内蔵基板及び部品内蔵基板の製造方法 |
| JP2014096506A (ja) * | 2012-11-09 | 2014-05-22 | Renesas Electronics Corp | 半導体装置及び半導体装置の製造方法 |
| JP2015053463A (ja) * | 2013-09-05 | 2015-03-19 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 印刷回路基板 |
| JP2017092443A (ja) * | 2015-11-06 | 2017-05-25 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 電子部品パッケージ用基板、電子部品パッケージ及び電子部品パッケージ用基板の製造方法 |
| WO2018097265A1 (ja) * | 2016-11-28 | 2018-05-31 | 三井金属鉱業株式会社 | 多層配線板の製造方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8704359B2 (en) * | 2003-04-01 | 2014-04-22 | Ge Embedded Electronics Oy | Method for manufacturing an electronic module and an electronic module |
| EP1962569A1 (en) * | 2005-12-16 | 2008-08-27 | Ibiden Co., Ltd. | Multilayer printed wiring plate, and method for fabricating the same |
| US8745860B2 (en) * | 2011-03-11 | 2014-06-10 | Ibiden Co., Ltd. | Method for manufacturing printed wiring board |
| KR102222608B1 (ko) * | 2014-08-01 | 2021-03-05 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
| KR102295105B1 (ko) * | 2014-12-29 | 2021-08-31 | 삼성전기주식회사 | 회로기판 및 회로기판 제조방법 |
| JP2016149411A (ja) | 2015-02-10 | 2016-08-18 | イビデン株式会社 | 半導体素子内蔵配線板及びその製造方法 |
| KR102483612B1 (ko) * | 2015-02-10 | 2023-01-02 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
| US10032651B2 (en) * | 2015-02-12 | 2018-07-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package structures and method of forming the same |
| KR102374256B1 (ko) * | 2015-02-23 | 2022-03-15 | 삼성전기주식회사 | 회로기판 및 회로기판 제조방법 |
| KR102411997B1 (ko) * | 2015-04-08 | 2022-06-22 | 삼성전기주식회사 | 회로기판 및 회로기판 제조방법 |
| JP2016219478A (ja) * | 2015-05-15 | 2016-12-22 | イビデン株式会社 | 配線基板及びその製造方法 |
| TWI578416B (zh) * | 2015-09-18 | 2017-04-11 | Subtron Technology Co Ltd | 封裝載板及其製作方法 |
| KR102216506B1 (ko) * | 2015-11-10 | 2021-02-17 | 삼성전기주식회사 | 방열부재 및 이를 구비한 인쇄회로기판 |
-
2019
- 2019-08-08 JP JP2019146311A patent/JP7249907B2/ja active Active
-
2020
- 2020-08-03 US US16/983,202 patent/US11219128B2/en active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000063970A1 (fr) * | 1999-04-16 | 2000-10-26 | Matsushita Electric Industrial Co., Ltd. | Composant modulaire et son procede de production |
| JP2001291727A (ja) * | 2000-04-10 | 2001-10-19 | Matsushita Electric Ind Co Ltd | ダイボンディング方法 |
| WO2012042668A1 (ja) * | 2010-10-01 | 2012-04-05 | 株式会社メイコー | 部品内蔵基板及び部品内蔵基板の製造方法 |
| JP2014096506A (ja) * | 2012-11-09 | 2014-05-22 | Renesas Electronics Corp | 半導体装置及び半導体装置の製造方法 |
| JP2015053463A (ja) * | 2013-09-05 | 2015-03-19 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 印刷回路基板 |
| JP2017092443A (ja) * | 2015-11-06 | 2017-05-25 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 電子部品パッケージ用基板、電子部品パッケージ及び電子部品パッケージ用基板の製造方法 |
| WO2018097265A1 (ja) * | 2016-11-28 | 2018-05-31 | 三井金属鉱業株式会社 | 多層配線板の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20210045242A1 (en) | 2021-02-11 |
| US11219128B2 (en) | 2022-01-04 |
| JP7249907B2 (ja) | 2023-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10383228B2 (en) | Electronic component device and method for manufacturing the same | |
| US9119319B2 (en) | Wiring board, semiconductor device, and method for manufacturing wiring board | |
| US8445790B2 (en) | Coreless substrate having filled via pad and method of manufacturing the same | |
| JP5231340B2 (ja) | 配線基板の製造方法 | |
| US20160322294A1 (en) | Wiring substrate | |
| US10892216B2 (en) | Wiring substrate and semiconductor device | |
| JP2016207958A (ja) | 配線基板及び配線基板の製造方法 | |
| US9824963B2 (en) | Wiring board, and semiconductor device | |
| US20150213946A1 (en) | Printed wiring board | |
| US11219128B2 (en) | Laminated structure | |
| JP2015015285A (ja) | 配線基板及び配線基板の製造方法 | |
| US9852970B2 (en) | Wiring substrate | |
| US9723728B2 (en) | Wiring board with built-in electronic component and method for manufacturing the same | |
| JP2015146346A (ja) | 多層配線板 | |
| JP2014239187A (ja) | 配線基板及び配線基板の製造方法 | |
| JP2020057733A (ja) | 電子部品内蔵基板、電子部品内蔵基板の製造方法 | |
| US10879188B2 (en) | Wiring substrate | |
| JP2014049578A (ja) | 配線板、及び、配線板の製造方法 | |
| JP2020155631A (ja) | 配線基板及びその製造方法、半導体パッケージ | |
| JP4759041B2 (ja) | 電子部品内蔵型多層基板 | |
| JP4638657B2 (ja) | 電子部品内蔵型多層基板 | |
| US10716208B1 (en) | Wiring board | |
| JP2019087717A (ja) | 支持体付着プリント回路基板及び支持体付着プリント回路基板の製造方法 | |
| JP2013131775A (ja) | 配線基板 | |
| JP2020053560A (ja) | プリント配線板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220317 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220317 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230216 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230228 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230320 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7249907 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |