KR102483612B1 - 인쇄회로기판 및 그 제조방법 - Google Patents

인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR102483612B1
KR102483612B1 KR1020150020108A KR20150020108A KR102483612B1 KR 102483612 B1 KR102483612 B1 KR 102483612B1 KR 1020150020108 A KR1020150020108 A KR 1020150020108A KR 20150020108 A KR20150020108 A KR 20150020108A KR 102483612 B1 KR102483612 B1 KR 102483612B1
Authority
KR
South Korea
Prior art keywords
dummy chip
cavity
core substrate
printed circuit
circuit board
Prior art date
Application number
KR1020150020108A
Other languages
English (en)
Other versions
KR20160097800A (ko
Inventor
이준성
조석현
이용삼
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020150020108A priority Critical patent/KR102483612B1/ko
Priority to US15/019,714 priority patent/US20160234929A1/en
Publication of KR20160097800A publication Critical patent/KR20160097800A/ko
Application granted granted Critical
Publication of KR102483612B1 publication Critical patent/KR102483612B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047Drilling of holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4605Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4697Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09036Recesses or grooves in insulating substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09136Means for correcting warpage
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827Tapered, e.g. tapered hole, via or groove
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10204Dummy component, dummy PCB or template, e.g. for monitoring, controlling of processes, comparing, scanning
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0029Etching of the substrate by chemical or physical means by laser ablation of inorganic insulating material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Ceramic Engineering (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

본 발명의 인쇄회로기판은, 캐비티를 갖는 코어 기판; 및 상기 캐비티에 수용된 더미칩을 포함하여 구성되고, 이러한 인쇄회로기판은 글라스 기판을 직접 가공하여 더미칩을 완성하고, 완성한 더미칩을 기판에 임베딩하여 기판의 휨 현상을 개선함으로써 임베디드 기판의 신뢰성을 향상시킬 수 있다.

Description

인쇄회로기판 및 그 제조방법{Printed circuit board and the method thereof}
본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다.
전자제품이 고집적화 되고 얇아지면서 기판 위에 실장되는 소자들이 기판의 내부에 매립되어 있는 임베디드 기판 기술이 날로 발전하고 있다. 이러한 임베디드 기판 기술이 발전하면서 제품에 가공해야 할 캐비티(cavity)의 수와 크기가 점차 늘어나고 있는 추세이다. 또한 각종 소자를 임베딩한 후 발생하는 기판의 휨 현상은 캐비티(cavity)를 가공하고 그 안에 소자를 넣어야 하는 임베딩 제품의 기본적인 공정상 발생할 수 밖에 없는 상황이며, 이러한 휨의 크기는 캐비티(cavity)의 크기가 커지면서 점점 증가하고 있는 상황이다. 이러한 휨을 방지하기 위해 기존의 기판의 소재와는 다른 재료(Glass, Ceramic material 등등)를 기판에 삽입하는 제품의 개발이 진행되고 있다. 글라스를 삽입한 글라스 코어(Glasscore)나 방열기능을 위해 Cu lump나 griphite를 임베딩하는 기판, 또는 능동(Active)소자를 임베딩하는 EAD 기판 같은 경우를 그 예로 들 수 있다.
미국 공개 특허 US 2012-0037411A
일 측면(또는 관점)은 글라스 기판을 직접 가공하여 더미칩을 완성하고, 완성한 더미칩을 기판에 임베딩하여 기판의 휨 현상을 개선함으로써 임베디드 기판의 신뢰성을 향상시킬 수 있는 인쇄회로기판을 제공하는 것이다.
다른 측면은 글라스 기판을 직접 가공하여 더미칩을 완성하고, 완성한 더미칩을 기판에 임베딩하여 기판의 휨 현상을 개선함으로써 임베디드 기판의 신뢰성을 향상시킬 수 있는 인쇄회로기판을 제공하는 것이다.
일 실시 예에 따른 인쇄회로기판은, 캐비티를 갖는 코어 기판; 및 상기 캐비티에 수용된 더미칩을 포함하여 구성된다.
또한, 일 실시 예에 따른 인쇄회로기판의 제조방법은, 더미칩을 준비하는 단계; 상기 더미칩을 수용하기 위한 캐비티를 갖는 코어 기판을 준비하는 단계; 및 상기 캐비티에 더미칩을 수용하는 단계를 포함하여 이루어진다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
도 1은 본 발명의 일 실시 예에 따른 인쇄회로기판을 도시한 도면.
도 2a 내지 도 2e는 본 발명의 일 실시 예에 따른 인쇄회로기판의 제조방법에 대한 공정 순서도.
도 3은 본 발명의 테이퍼 형상 더미칩의 A 및 B의 폭을 도시한 도면.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서에서, 제1, 제2 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다. 첨부 도면에 있어서, 일부 구성요소는 과장되거나 생략되거나 또는 개략적으로 도시되었으며, 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것은 아니다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다.
인쇄회로기판
먼저, 본 발명의 일 실시예에 따른 인쇄회로기판은 도면을 참조하여 구체적으로 살펴볼 것이다. 이때, 참조되는 도면에 기재되지 않은 도면부호는 동일한 구성을 나타내는 다른 도면에서의 도면부호일 수 있다.
도 1은 본 발명의 일 실시 예에 따른 인쇄회로기판을 도시한 도면이다. 도 1에 도시된 바와 같이, 본 발명에 따른 인쇄회로기판은, 테이퍼 형상으로 캐비티가 가공된 코어 기판(110); 상기 가공된 테이퍼의 크기의 캐비티(111)에 대응하는 테이퍼 형상으로 가공되어 상기 캐비티에 실장된 더미칩(120); 상기 더미칩(120)이 실장된 캐비티(111) 공간이 채워지도록 형성된 레진층(130) 및 상기 코어 기판(110)의 상면 및 하면에 형성된 회로층(140)을 포함하여 구성된다.
상기 코어 기판은(110)은 더미칩(120)이 실장될 캐비티(111) 및 두께 방향으로 관통하는 관통홀을 형성한다. 이때, 상기 캐비티(111)는 레이저 드릴 가공하여 형성하게 되는데 상부에서 하부로 갈수록 좁아지는 테이퍼 형상으로 가공되고, 캐비티의 크기는 특별히 한정되지 않고 형성될 수 있으며, 기판의 휨을 방지하기 위해 실장되는 더미칩(120)의 크기와 대응하도록 형성된다. 여기서, 코어 기판(110)은 수지 절연물질이 사용되는 것이 바람직하며, 수지 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 프리프레그가 사용된다.
상기 더미칩(120)은 유리 기판(210)을 레이저 드릴 가공하여 형성하게 되는데 레이저 드릴 가공은 상부에서 하부로 가공할수록 넓어지는 테이퍼 형상으로 가공된다. 즉, 레이저 드릴 가공의 특성상 상부와 하부의 면이 동일하게 가공되지 않고 테이퍼 형상으로 가공되는데 이러한 특성을 이용하여 코어 기판(110)의 캐비티(111)를 형성할 때도 마찬가지로 테이퍼진 캐비티(111)가 형성된다. 이러한 더미칩(120)은 코어 기판의 캐비티(111)와 상부와 하부 형상이 반대이므로 실장하기 위해 상부와 하부를 뒤집어 역테이퍼 형상으로 실장하게 되며, 이는 기판의 휨 현상을 개선하기 위해 기판에 추가적인 보강층을 빌드업하는 대신에 임베디드 기판 특성을 고려하여 기판내 캐비티에 실장하는 것이다. 따라서, 더미칩(120)이 실장된 코어 기판(110)에는 추후 빌드업층을 추가적으로 더 형성할 수 있다.
상기 레진층(130)은 상기 더미칩(120)이 실장된 캐비티(111) 내의 공간에 충진되어 더미칩(120)이 캐비티(111)에 고정 실장되도록 한다. 여기서, 상기 레진층은 열경화성 또는 열가소성 고분자 물질, 세라믹, 유-무기 복합 소재, 또는 글라스 섬유 함침 일 수 있으며, 고분자 수지를 포함하는 경우, FR-4, BT(Bismaleimide Triazine), ABF(Ajinomoto Build up Film) 등의 에폭시계 절연 수지를 포함할 수 있으며, 이와 달리 폴리이미드계 수지를 포함할 수 있으나 특별히 이에 한정되는 것은 아니다.
상기 회로층(140)은 상기 코어 기판(110)의 관통홀 및 코어 기판(110)의 양면 및 상기 더미칩의 양면에 금속 물질을 적층 후, 부식레지스트를 이용하여 선택적으로 금속 물질을 제거하는 서브트랙티브(Subtractive)법과 무전해 동도금 및 전해 동도금을 이용하는 애디티브(Additive)법, SAP(Semi-Additive Process) 및 MSAP(Modified Semi Additive Process) 및 SAP(Semi Additive Process) 공법 등으로 형성 가능하며 여기에서는 상세한 설명은 생략한다.
따라서, 본 발명은 임베디드 기판에서 각종 부품소자 등을 삽입하는 공정에서 기판의 휨을 최소화 하고 칩 임베딩 후 기판 내 절연물질로 충진 해야 할 공간을 최소화하여 임베딩 후 발생하는 휨의 방지와 캐비티 크기(Cavity size)에 따른 유닛( Unit)내 공간의 확보가 용이하게 된다.
인쇄회로기판의 제조방법
도 2a 내지 도 2e는 본 발명의 일 실시 예에 따른 인쇄회로기판의 제조방법에 대한 공정 순서도이고, 도 3은 본 발명의 테이퍼진 더미칩의 A 및 B 의 폭을 도시한 도면이다.
먼저, 도 2a에 도시된 바와 같이, 유리 기판(210)을 테이퍼 형상으로 가공하여 더미칩(120)을 형성하게 된다. 이때, 상기 더미칩(120)은 상기 코어 기판(110)보다 높은 강성을 갖는 재질로 유리 기판 등이 사용되어 형성된다. 이러한, 유리 기판(210)을 레이저 드릴 가공하여 형성하게 되는데 레이저 드릴 가공은 상부에서 하부로 가공할수록 좁아지는 테이퍼 형상으로 가공된다. 즉, 레이저 드릴 가공의 특성상 상부와 하부의 면이 동일하게 가공되지 않고 테이퍼 형상으로 가공된다. 이때, 상기 더미칩(120)의 크기는 특별히 한정되지 않고 기판에 실장 하고자 하는 크기에 따라 형성하는 것이 바람직하다.
도 2b에 도시된 바와 같이, 상기 더미칩(120)의 크기에 대응하여 기판에 테이퍼 형상의 캐비티 및 두께 방향으로 관통하는 관통홀을 형성한다. 이때, 상기 캐비티(111)는 레이저 드릴 가공하여 형성하게 되는데 상부에서 하부로 갈수록 좁아지는 테이퍼 형상으로 가공되고, 캐비티의 크기는 특별히 한정되지 않고 캐비티(111)의 테이퍼 사이즈와 더미칩(120)의 테이퍼 사이즈를 조절하여 기판의 전면부와 후면의 공간 확보를 할 수 있다. 여기서, 코어 기판(110)은 수지 절연물질이 사용되는 것이 바람직하며, 수지 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 프리프레그가 사용된다.
도 2c에 도시된 바와 같이, 상기 코어 기판(110)의 캐비티(111) 내에 상기 더미칩(120)을 실장하게 된다. 이때, 상기 더미칩(120)은 코어 기판(110)의 캐비티(111)와 상부와 하부 형상이 반대이므로 상부와 하부가 반대가 되도록 뒤집어 역사다리꼴로 실장하게 된다.
또한, 도 3에서와 같이, 실장된 더미칩(120)은 상부의 폭 A 보다 하부의 폭 B 보다 크게 형성된 것을 볼 수 있다. 이러한 상기 더미칩(120)의 실장은 코어 기판(110)의 휨 현상을 개선하기 위해 기판에 추가적인 보강층을 빌드업하는 대신에 임베디드 기판 특성을 고려하여 코어 기판(110)내 캐비티(111)에 실장하는 것이다.
도 2d에 도시된 바와 같이, 상기 더미칩(120)이 실장된 캐비티(111) 공간이 채워지도록 레진을 충진하게 된다. 이때, 상기 레진층(130)은 상기 더미칩(120)이 실장된 캐비티(111) 내의 공간에 충진되어 더미칩(120)이 캐비티(111)에 고정 실장되도록 한다. 여기서, 상기 레진층(130)은 열경화성 또는 열가소성 고분자 물질, 세라믹, 유-무기 복합 소재, 또는 글라스 섬유 함침 일 수 있으며, 고분자 수지를 포함하는 경우, FR-4, BT(Bismaleimide Triazine), ABF(Ajinomoto Build up Film) 등의 에폭시계 절연 수지를 포함할 수 있으며, 이와 달리 폴리이미드계 수지를 포함할 수 있으나 특별히 이에 한정되는 것은 아니다.
도 2e에 도시된 바와 같이, 상기 레진을 충진하는 단계 이후 코어 기판(110)의 양면에 회로층(140)을 형성하게 된다. 이때, 상기 더미칩(120)의 양면에도 회로층을 동시에 형성하게 된다.
여기서, 상기 회로층(140)은 상기 코어 기판(110)의 관통홀 및 코어 기판(110)의 양면 및 상기 더미칩(120)의 양면에 금속 물질을 적층 후, 부식레지스트를 이용하여 선택적으로 금속 물질을 제거하는 서브트랙티브(Subtractive)법과 무전해 동도금 및 전해 동도금을 이용하는 애디티브(Additive)법, SAP(Semi-Additive Process) 및 MSAP(Modified Semi Additive Process) 및 SAP(Semi Additive Process) 공법 등으로 형성 가능하며 여기에서는 상세한 설명은 생략한다.
한편, 상기 회로층(140)이 형성된 기판(110)에는 추후 전자부품소자를 위한 캐비티 형성 및 빌드업층을 추가적으로 더 형성하여 다양한 실시 예로 적용할 수 있다.
따라서, 본 발명은 임베디드 기판에서 각종 부품소자 등을 삽입하는 공정에서 기판의 휨을 최소화 하고 칩 임베딩 후 기판 내 절연물질로 충진 해야 할 공간을 최소화하여 충진되는 레진의 양이 적고 열팽창지수가 높은 절연층을 사용하여 임베딩 후 기판의 휨의 방지와 캐비티 크기(Cavity size)에 따른 유닛( Unit)내 공간의 확보가 용이하게 된다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
110 --- 코어 기판
120 --- 더미칩
130 --- 레진층
140 --- 회로층

Claims (16)

  1. 캐비티를 갖는 코어 기판;
    상기 캐비티에 수용된 더미칩;
    상기 더미칩이 수용된 캐비티 공간을 충진하는 레진층;
    상기 코어 기판의 양면 및 상기 더미칩의 양면에 형성된 회로층; 및
    상기 코어 기판의 일면 또는 양면에 형성된 빌드업층; 을 포함하며,
    상기 코어 기판, 상기 더미칩 및 상기 레진층 각각의 적어도 일면이 서로 코플래너하며,
    상기 회로층 중 적어도 하나의 층은 상기 코어 기판 및 상기 더미칩 각각의 상기 코플래너한 일면에 배치된 인쇄회로기판.
  2. 삭제
  3. 청구항 1에 있어서,
    상기 캐비티는 테이퍼 또는 역테이퍼 형상으로 형성되는 인쇄회로기판.
  4. 청구항 3에 있어서,
    상기 더미칩은 상기 캐비티에 대응하는 형상을 갖는 인쇄회로기판.
  5. 삭제
  6. 청구항 1항에 있어서,
    상기 더미칩은 상기 코어 기판보다 높은 강성을 갖는 재질로 이루어진 인쇄회로기판.
  7. 청구항 6에 있어서,
    상기 더미칩은 유리로 형성되는 인쇄회로기판.
  8. 삭제
  9. 더미칩을 준비하는 단계;
    상기 더미칩을 수용하기 위한 캐비티를 갖는 코어 기판을 준비하는 단계;
    상기 캐비티에 상기 더미칩을 수용하는 단계;
    상기 더미칩이 수용된 캐비티 공간에 레진을 충진하는 단계;
    상기 레진을 충진하는 단계 이후, 상기 코어 기판의 양면 및 상기 더미칩의 양면에 회로층을 형성하는 단계; 및
    상기 코어 기판의 일면 또는 양면에 빌드업층을 형성하는 단계; 를 포함하며,
    상기 코어 기판, 상기 더미칩 및 상기 레진 각각의 적어도 일면이 서로 코플래너하며,
    상기 회로층 중 적어도 하나의 층은 상기 코어 기판 및 상기 더미칩 각각의 상기 코플래너한 일면에 배치된 인쇄회로기판의 제조방법.
  10. 청구항 9항에 있어서,
    상기 더미칩을 준비하는 단계에서 상기 코어 기판보다 높은 강성을 갖는 더미 기판을 레이저 드릴 가공하여 테이퍼 형상의 더미칩을 형성하는 인쇄회로기판의 제조방법.
  11. 청구항 10에 있어서,
    상기 더미 기판은 유리 기판이 사용되는 인쇄회로기판의 제조방법.
  12. 청구항 9항에 있어서,
    상기 캐비티를 갖는 코어기판을 준비하는 단계에서 레이저 드릴 가공하여 캐비티를 형성하는 인쇄회로기판의 제조방법.
  13. 청구항 9항에 있어서,
    상기 캐비티를 갖는 코어기판을 준비하는 단계에서 상기 캐비티는 테이퍼 또는 역테이퍼 형상으로 형성하며,
    상기 더미칩은 상기 캐비티에 대응하는 형상을 갖는 인쇄회로기판의 제조방법.
  14. 삭제
  15. 삭제
  16. 삭제
KR1020150020108A 2015-02-10 2015-02-10 인쇄회로기판 및 그 제조방법 KR102483612B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150020108A KR102483612B1 (ko) 2015-02-10 2015-02-10 인쇄회로기판 및 그 제조방법
US15/019,714 US20160234929A1 (en) 2015-02-10 2016-02-09 Printed circuit board and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150020108A KR102483612B1 (ko) 2015-02-10 2015-02-10 인쇄회로기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20160097800A KR20160097800A (ko) 2016-08-18
KR102483612B1 true KR102483612B1 (ko) 2023-01-02

Family

ID=56566330

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150020108A KR102483612B1 (ko) 2015-02-10 2015-02-10 인쇄회로기판 및 그 제조방법

Country Status (2)

Country Link
US (1) US20160234929A1 (ko)
KR (1) KR102483612B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6854905B2 (ja) * 2017-09-14 2021-04-07 京セラ株式会社 弾性波デバイスおよび通信装置
JP7249907B2 (ja) * 2019-08-08 2023-03-31 新光電気工業株式会社 配線基板の製造方法及び積層構造
US20230038309A1 (en) * 2021-08-06 2023-02-09 Innolux Corporation Package device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120037411A1 (en) 2010-08-13 2012-02-16 Unimicron Technology Corporation Packaging substrate having embedded passive component and fabrication method thereof
WO2014193641A1 (en) * 2013-05-31 2014-12-04 Qualcomm Incorporated Substrate comprising inorganic material that lowers the coefficient of thermal expansion (cte) and reduces warpage

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100697980B1 (ko) * 2005-09-12 2007-03-23 삼성전기주식회사 전자부품을 내장하는 인쇄회로기판의 제조방법
TWI336608B (en) * 2006-01-31 2011-01-21 Sony Corp Printed circuit board assembly and method of manufacturing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120037411A1 (en) 2010-08-13 2012-02-16 Unimicron Technology Corporation Packaging substrate having embedded passive component and fabrication method thereof
WO2014193641A1 (en) * 2013-05-31 2014-12-04 Qualcomm Incorporated Substrate comprising inorganic material that lowers the coefficient of thermal expansion (cte) and reduces warpage

Also Published As

Publication number Publication date
US20160234929A1 (en) 2016-08-11
KR20160097800A (ko) 2016-08-18

Similar Documents

Publication Publication Date Title
JP5989814B2 (ja) 埋め込み基板、印刷回路基板及びその製造方法
JP2006140502A (ja) 半導体パッケージ用回路基板及びその製造方法
US7730612B2 (en) Method of manufacturing component-embedded printed circuit board
KR102139755B1 (ko) 인쇄회로기판 및 그 제조방법
JP2008131039A (ja) 電子素子内蔵型印刷回路基板の製造方法
KR101181105B1 (ko) 방열회로기판 및 그 제조 방법
JP2015065400A (ja) 素子内蔵型印刷回路基板及びその製造方法
KR102483612B1 (ko) 인쇄회로기판 및 그 제조방법
JP5908003B2 (ja) 印刷回路基板及び印刷回路基板の製造方法
KR102356809B1 (ko) 인쇄회로기판 및 그 제조방법
KR20140108164A (ko) 배선 기판 및 그 제조 방법
JP2007214230A (ja) プリント配線板
JP5989329B2 (ja) プリント回路基板の製造方法
CN108633177B (zh) 印刷布线板
US20160374197A1 (en) Printed circuit board and method of manufacturing the same
KR20160080526A (ko) 인쇄회로기판 및 그 제조방법
KR101077392B1 (ko) 동박 적층판 및 그 제조방법
KR102442389B1 (ko) 인쇄회로기판 및 그 제조방법
KR101548786B1 (ko) 반도체 패키지 및 반도체 패키지 제조 방법
KR102211741B1 (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법
US20160353572A1 (en) Printed circuit board, semiconductor package and method of manufacturing the same
KR101516083B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
JP6714897B2 (ja) プリント回路基板及びその製造方法
EP2750172A1 (en) Wiring substrate
EP2542041B1 (en) Method of manufacturing printed circuit board

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E90F Notification of reason for final refusal
E90F Notification of reason for final refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant