KR102295105B1 - 회로기판 및 회로기판 제조방법 - Google Patents

회로기판 및 회로기판 제조방법 Download PDF

Info

Publication number
KR102295105B1
KR102295105B1 KR1020140192223A KR20140192223A KR102295105B1 KR 102295105 B1 KR102295105 B1 KR 102295105B1 KR 1020140192223 A KR1020140192223 A KR 1020140192223A KR 20140192223 A KR20140192223 A KR 20140192223A KR 102295105 B1 KR102295105 B1 KR 102295105B1
Authority
KR
South Korea
Prior art keywords
heat transfer
circuit board
insulating
insulating layer
layer
Prior art date
Application number
KR1020140192223A
Other languages
English (en)
Other versions
KR20160080826A (ko
Inventor
민태홍
강명삼
고영관
성민재
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020140192223A priority Critical patent/KR102295105B1/ko
Priority to JP2015254796A priority patent/JP6773366B2/ja
Priority to US14/981,378 priority patent/US10064291B2/en
Publication of KR20160080826A publication Critical patent/KR20160080826A/ko
Application granted granted Critical
Publication of KR102295105B1 publication Critical patent/KR102295105B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0207—Cooling of mounted components using internal conductor planes parallel to the surface for thermal conduction, e.g. power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Textile Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)

Abstract

열전도성 물질로 이루어지는 제1 구조체; 열전도성 물질로 이루어지는 제2 구조체; 및 상기 제1 구조체와 상기 제2 구조체 사이를 절연시키는 구조체 절연부;를 포함하는 열전도성 구조체의 적어도 일부가 절연부에 삽입되는 회로기판이 개시된다.

Description

회로기판 및 회로기판 제조방법{CIRCUIT BOARD AND MANUFACTURING METHOD THEREOF}
본 발명의 일실시예는 회로기판 및 회로기판 제조방법에 관련된다.
전자기기의 경량화, 소형화, 고속화, 다기능화, 고성능화 추세에 대응하기 위하여 인쇄회로기판(Printed Circuit Board; PCB) 등의 회로기판에 복수의 배선층을 형성하는 이른바 다층기판 기술들이 개발되었으며, 더 나아가, 능동소자나 수동소자 등의 전자부품을 다층기판에 탑재하는 기술도 개발되었다.
한편, 다층기판에 연결되는 어플리케이션 프로세서(Application processor; AP)등이 다기능화 및 고성능화 됨에 따라, 발열량이 현저하게 증가되고 있는 실정이다.
JP 2000-349435 A1 JP 1999-284300 A1
본 발명의 일 측면은, 회로기판의 방열성능 향상, 경박단소화, 신뢰성 향상, 노이즈 감소, 제조효율 향상 중 적어도 하나가 가능한 회로기판을 제공할 수 있다.
본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 예시적인 실시예에 따른 회로기판은 열전달용 구조체를 포함하며, 열전달용 구조체는 구조체 절연부를 경계로 서로 절연되는 제1 구조체 및 제2 구조체를 포함한다.
일실시예에서, 열전달용 구조체의 외면에는 밀착력 향상부가 구비되어 열전달용 구조체와 절연부 사이의 밀착력을 높일 수 있다.
일실시예에서, 제1 구조체 및 제2 구조체 중 적어도 하나는 금속 재질 등 전도성 재질로 이루어진다.
본 발명의 예시적인 실시예에 따른 회로기판 제조방법은 제1 구조체, 구조체 절연부 및 제2 구조체가 구비된 열전달용 구조체의 적어도 일부가 절연부에 삽입하는 단계를 포함한다.
일실시예에서, 제1 금속층, 절연재층 및 제2 금속층이 적층된 상태에서 다이싱 공정을 수행함으로써 제1 구조체, 절연부 및 제2 구조체를 포함하는 열전달용 구조체가 대량으로 제조될 수 있다.
일실시예에서, 열전달용 구조체는, 제1 구조체 및 제2 구조체 중 하나를 경유하는 신호전송 경로와 다른 하나를 경유하는 신호전송 경로가 서로 절연되도록 회로기판에 배치된다.
본 발명의 일실시예에 따르면, 회로기판의 방열성능을 향상시키면서도 신호전송경로가 더 확보될 수 있다.
또한, 회로기판의 방열성능을 향상시키면서도 제조효율이 향상될 수 있다.
도 1은 본 발명의 일실시예에 따른 회로기판을 개략적으로 예시한 단면도이다.
도 2는 본 발명의 다른 실시예에 따른 회로기판을 개략적으로 예시한 단면도이다.
도 3은 본 발명의 일실시예에 따른 회로기판 제조방법 중 일부를 설명하기 위한 도면이다.
도 4는 본 발명의 일실시예에 따른 회로기판 제조방법 중 일부를 설명하기 위한 도면이다.
도 5는 본 발명의 일실시예에 따른 회로기판 제조방법 중 일부를 설명하기 위한 도면이다.
도 6은 본 발명의 일실시예에 따른 회로기판의 평면형상을 개략적으로 예시한 도면이다.
도 7은 본 발명의 일실시예에 따른 회로기판을 개략적으로 예시한 수평단면도이다.
도 8은 본 발명의 다른 실시예에 따른 회로기판을 개략적으로 예시한 수평단면도이다.
도 9a는 열전달용 구조체의 표면에 프라이머층을 구비한 상태에서 리플로우 테스트를 수행한 결과를 개략적으로 예시한 도면이다.
도 9b는 열전달용 구조체의 표면에 프라이머층을 구비한 상태에서 솔더팟 테스트를 수행한 결과를 개략적으로 예시한 도면이다.
도 10a는 열전달용 구조체에 직접 절연부를 접촉시킨 상태에서 리플로우 테스트를 수행한 결과를 개략적으로 예시한 도면이다.
도 10b는 열전달용 구조체에 직접 절연부를 접촉시킨 상태에서 솔더팟 테스트를 수행한 결과를 개략적으로 예시한 도면이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 기술 등은 첨부되는 도면들과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있다. 본 실시예는 본 발명의 개시가 완전하도록 함과 더불어, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공될 수 있다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서 사용된 용어들은 실시예를 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprise)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
도시의 간략화 및 명료화를 위해, 도면은 일반적 구성 방식을 도시하고, 본 발명의 설명된 실시예의 논의를 불필요하게 불명료하도록 하는 것을 피하기 위해 공지된 특징 및 기술의 상세한 설명은 생략될 수 있다. 부가적으로, 도면의 구성요소는 반드시 축척에 따라 그려진 것은 아니다. 예컨대, 본 발명의 실시예의 이해를 돕기 위해 도면의 일부 구성요소의 크기는 다른 구성요소에 비해 과장될 수 있다. 서로 다른 도면의 동일한 참조부호는 동일한 구성요소를 나타내고, 유사한 참조부호는 반드시 그렇지는 않지만 유사한 구성요소를 나타낼 수 있다.
명세서 및 청구범위에서 "제 1", "제 2", "제 3" 및 "제 4" 등의 용어는, 만약 있는 경우, 유사한 구성요소 사이의 구분을 위해 사용되며, 반드시 그렇지는 않지만 특정 순차 또는 발생 순서를 기술하기 위해 사용된다. 그와 같이 사용되는 용어는 여기에 기술된 본 발명의 실시예가, 예컨대, 여기에 도시 또는 설명된 것이 아닌 다른 시퀀스로 동작할 수 있도록 적절한 환경하에서 호환 가능한 것이 이해될 것이다. 마찬가지로, 여기서 방법이 일련의 단계를 포함하는 것으로 기술되는 경우, 여기에 제시된 그러한 단계의 순서는 반드시 그러한 단계가 실행될 수 있는 순서인 것은 아니며, 임의의 기술된 단계는 생략될 수 있고/있거나 여기에 기술되지 않은 임의의 다른 단계가 그 방법에 부가 가능할 것이다.
명세서 및 청구범위의 "왼쪽", "오른쪽", "앞", "뒤", "상부", "바닥", "위에", "아래에" 등의 용어는, 만약 있다면, 설명을 위해 사용되는 것이며, 반드시 불변의 상대적 위치를 기술하기 위한 것은 아니다. 그와 같이 사용되는 용어는 여기에 기술된 본 발명의 실시예가, 예컨대, 여기에 도시 또는 설명된 것이 아닌 다른 방향으로 동작할 수 있도록 적절한 환경하에서 호환 가능한 것이 이해될 것이다. 여기서 사용된 용어 "연결된"은 전기적 또는 비 전기적 방식으로 직접 또는 간접적으로 접속되는 것으로 정의된다. 여기서 서로 "인접하는" 것으로 기술된 대상은, 그 문구가 사용되는 문맥에 대해 적절하게, 서로 물리적으로 접촉하거나, 서로 근접하거나, 서로 동일한 일반적 범위 또는 영역에 있는 것일 수 있다.
이하에서는 첨부된 도면을 참조하여 본 발명의 구성 및 작용효과를 설명한다.
도 1은 본 발명의 일실시예에 따른 회로기판(100)을 개략적으로 예시한 단면도이고, 도 2는 본 발명의 다른 실시예에 따른 회로기판(100)을 개략적으로 예시한 단면도이며, 도 3은 본 발명의 일실시예에 따른 회로기판 제조방법 중 일부를 설명하기 위한 도면이고, 도 4는 본 발명의 일실시예에 따른 회로기판 제조방법 중 일부를 설명하기 위한 도면이며, 도 5는 본 발명의 일실시예에 따른 회로기판 제조방법 중 일부를 설명하기 위한 도면이고, 도 6은 본 발명의 일실시예에 따른 회로기판(100)의 평면형상을 개략적으로 예시한 도면이고, 도 7은 본 발명의 일실시예에 따른 회로기판(100)을 개략적으로 예시한 수평단면도이며, 도 8은 본 발명의 다른 실시예에 따른 회로기판(100)을 개략적으로 예시한 수평단면도이다.
본 발명의 일실시예에 따른 회로기판(100)은 열전달용 구조체(110)를 포함하며, 열전달용 구조체(110)는 적어도 일부가 절연부(120)에 삽입된다. 이때, 열전달용 구조체(110)는 열전도성이 높은 재료로 이루어진다. 그리고, 열전달용 구조체(110)는 덩어리 형상으로 이루어진다. 일실시예에서, 열전달용 구조체(110)는 원기둥 또는 다각기둥 형상으로 이루어질 수 있다.
일실시예에서, 절연부(120)는 한 개의 절연층으로 이루어지거나, 복수의 절연층으로 이루어진다. 여기서, 도 1에는 절연부(120)가 3개의 절연층(10, 121, 121')으로 이루어지고, 중심부에 위치되는 절연층이 코어부(10)인 경우가 예시되어 있지만, 이에 한정되는 것은 아니다.
일실시예에서, 열전달용 구조체(110)는 절연부(120)의 중간에 위치된다. 도시된 바와 같이 코어부(10)가 구비된 경우, 코어부(10)를 관통하는 캐비티(C1)가 형성되어 캐비티(C1) 내에 열전달용 구조체(110)가 삽입될 수 있다.
일실시예에서, 열전달용 구조체(110)는 제1 구조체(112), 제2 구조체(113) 및 구조체 절연부(114)를 포함할 수 있다. 이때, 제1 구조체(112)와 제2 구조체(113)는 각각 금속재질로 이루어질 수 있고, 열전도도 및 전기 전도도가 높은 구리 재질로 이루어질 수 있다. 그리고, 구조체 절연부(114)는 일반적인 절연물질로 이루어질 수 있다. 또한, 구조체 절연부(114)에는 유리섬유(Glass fiber) 등의 보강재가 포함될 수 있다. 한편, 구조체 절연부(114)는 제1 구조체(112)와 제2 구조체(113) 상호 간의 절연성을 확보하는 기능을 수행한다. 즉, 구조체 절연부(114)가 제1 구조체(112)에 인가된 전기신호와 제2 구조체(113)에 인가된 전기신호가 혼선되지 않도록 하는 기능을 수행할 수 있다는 것이다.
한편, 도 3 내지 도 5를 참조하면, 본 발명의 일실시예에 따른 회로기판 제조방법은, 절연재층 양면에 금속층을 형성함으로써 전술한 열전달용 구조체(110)를 구현하는 것일 수 있다.
이때, 소정의 면적을 갖는 금속층들과 절연재층을 이용하여 열전달용 구조체를 대량으로 제조할 수 있다. 예컨대, 두께에 비해서 상대적으로 면적이 넓은 시트 형상이 되도록 금속층과 절연재층을 구현할 수 있는데, 이들을 이용하여 제1 금속층(112-1)-절연재층(114-1)-제2 금속층(113-1)을 구현한 상태에서 다이싱공정을 수행함으로써 제1 구조체(112), 구조체 절연부(114) 및 제2 구조체(113)를 포함하는 열전달용 구조체(110)를 대량으로 제조할 수 있다. 여기서, 제1 금속층(112-1)에 해당되는 부분은 다이싱공정 수행 후 제1 구조체(112)가 되고, 제2 금속층(113-1)에 해당되는 부분은 다이싱공정 수행 후 제2 구조체(113-1)가 되며, 절연재층(114-1)에 해당되는 부분은 다이싱공정 수행 후 구조체 절연부(114)가 될 수 있다. 도면에 예시된 바에 따르면, 제1 금속층(112-1)-절연재층(114-1)-제2 금속층(113-1)이 적층 방식으로 구현되는 것으로 이해될 수 있지만, 절연재층(114-1)의 상면과 하면 방향으로 각각 도금공정을 수행하여 제1 금속층(112-1) 및 제2 금속층(113-1)을 형성할 수도 있다. 또한, 제1 금속층(112-1) 및 제2 금속층(113-1) 중 하나는 시트 형상으로 미리 제공된 상태에서 절연재층(114-1)이 형성되고, 다음으로 나머지 한 금속층이 도금 방식으로 형성될 수도 있다.
일실시예에서, 절연부(120)에 형성되는 비아가 열전달용 구조체(110)에 접촉될 수 있다. 이하에서는, 열전달용 구조체(110)의 상부에 위치하는 비아를 제1 비아(V1), 하부에 위치하는 비아를 제2 비아(V2)라 칭한다. 이때, 제1 비아(V1) 중에서 제1 구조체(112)에 접촉되는 것을 제1 접촉비아(Vc1), 제2 구조체(113)에 접촉되는 것을 제2 접촉비아(Vc2)로 칭한다. 또한, 제2 비아(V2) 중에서 제1 구조체(112)에 접촉되는 것을 제3 접촉비아(Vc3), 제2 구조체(113)에 접촉되는 것을 제4 접촉비아(Vc4)로 칭한다.
한편, 절연부(120)에는 적어도 하나의 금속패턴이 구비될 수 있으며, 이하에서는, 제1 비아(V1)에 접촉되는 금속패턴을 제1 금속패턴(131), 제2 비아(V2)에 접촉되는 금속패턴을 제2 금속패턴(141)이라 칭한다. 또한, 절연부(120)에는 제4 비아(V4) 및 제5 비아(V5)가 구비될 수 있으며, 제4 비아(V4)의 일단에 접촉되는 금속패턴을 제3 금속패턴(133), 제5 비아(V5)의 타단에 접촉되는 금속패턴을 제4 금속패턴(142)이라 칭한다.
일실시예에서, 열전달용 구조체(110)는 열을 머금는 기능을 수행할 수 있으며, 이러한 기능은 열전달용 구조체(110)의 부피가 클수록 증가한다. 따라서, 도 1 등에 도시된 바와 같이, 열전달용 구조체(110)는 기둥 형상으로 이루어질 수 있다. 이렇게 기둥 형상으로 이루어짐에 따라, 하면의 면적이 동일하다면 열전달용 구조체(110)의 체적을 최대화할 수 있다. 그리고, 열전달용 구조체(110)의 하면 및 상면 형상이 다각형 특히 사각형을 이루게 되면, 열전달용 구조체(110)의 하면 및 상면 형상이 원형이나 타원형인 경우에 비하여 제1 전자부품(500)의 소형화 추세나 회로기판(100)의 소형화, 패턴 피치의 미세화 등에 부응할 수 있다. 또한, 도시된 바와 같이, 열전달용 구조체(110)는 제1 비아(V1) 내지 제7 비아(V7)와 같은 일반적인 비아에 비하여 체적이 월등히 크다. 따라서, 열전달용 구조체(110)의 표면, 특히 상면이나 하면에는 비아가 복수 개 접촉될 수 있다. 즉, 열전달용 구조체(110)의 상면 및 하면의 면적 자체가 통상의 비아들보다는 클 뿐만 아니라, 전체 체적 또한 2배 이상 크다는 것이다. 이에 따라, 열원으로부터 열을 신속하게 흡수하여, 열전달용 구조체(110)와 연결된 다른 경로로 분산시킬 수 있다. 또한, 열전달용 구조체(110)의 두께를 증가시키면 열전달용 구조체(110)와 핫스팟 사이의 거리가 감소되어 핫스팟의 열이 열전달용 구조체(110)로 이동되는 시간이 더 단축될 수 있다.
일실시예에서, 회로기판(100)의 일방에는 제1 전자부품(500)이 실장될 수 있다. 또한, 회로기판(100)은 메인보드 등 부가기판(800)의 일방에 실장될 수 있다. 여기서, 제1 전자부품(500)은 어플리케이션 프로세서(Application Processor;AP) 등의 전자부품일 수 있으며, 동작시 열이 발생될 수 있다.
한편, 제1 전자부품(500)이 동작함에 따라 열이 발생되는데, 발생된 열을 감지해보면 상대적으로 발열이 심해서 온도가 높게 측정되는 영역이 존재한다. 이러한 영역을 핫스팟(Hot spot)이라 칭하기도 한다. 이러한 핫스팟은 회로기판(100) 중 소정의 영역에 형성될 수 있으며, 특히 제1 전자부품(500) 전체 또는 일부 부근에 핫스팟이 형성된다. 또한, 이러한 핫스팟은 제1 전자부품(500)의 전원단자 부근이나, 스위칭 소자가 상대적으로 밀집된 영역에 형성되기도 한다.
다른 한편으로, 제1 전자부품(500)은 상대적으로 고성능 스펙을 갖는 영역과, 상대적으로 저성능 스펙을 갖는 영역을 각각 포함할 수 있다. 예컨대, 클럭 스피드(Clock Speed)가 1.8GHz인 코어들이 연결된 프로세서와 클럭 스피드가 1.2GHz인 코어들이 연결된 프로세서가 제1 전자부품(500)에서 영역을 달리하여 구비될 수 있다는 것이다. 도 6을 참조하면, 일실시예에서, 제1 전자부품(500)은 제1 단위영역(510) 및 제2 단위영역(520)을 포함할 수 있다. 이때, 제1 단위영역(510)은 제2 단위영역(520)에 비해서 더 빠른 속도로 연산과정을 수행하며, 이에 따라, 제1 단위영역(510)은 제2 단위영역(520)보다 더 많은 전력을 소모하게 되고, 제1 단위영역(510)은 제2 단위영역(520)보다 더 많은 열을 발생시킬 수 있다.
본 발명의 일실시예에 따른 회로기판(100)은 핫스팟에 인접한 영역에 열전달용 구조체(110)가 위치한다. 이에 따라, 핫스팟에서 발생된 열을 신속하게 전달받고, 회로기판(100)의 다른 영역이나, 회로기판(100)이 결합되는 메인보드(예컨대, 도 1의 부가기판(800)) 등의 다른 디바이스로 열을 신속하게 분산시킬 수 있다.
일실시예에서, 열전달용 구조체(110)의 적어도 일부는 제1 전자부품(500)의 수직 하방 영역에 위치한다.
한편, 본 발명의 일실시예에 따른 회로기판(100)에는 제2 전자부품(200)이 더 구비될 수 있다. 이때, 캐패시터, 인덕터, 저항 등의 소자가 제2 전자부품(200)에 해당할 수 있다.
제1 전자부품(500)이 어플리케이션 프로세서인 경우, 전원 노이즈를 감소시키기 위하여 캐패시터 등이 어플리케이션 프로세서와 연결될 수 있다. 이때, 캐패시터와 어플리케이션 프로세서 사이의 경로가 짧아질수록 전원 노이즈의 감소 효과가 증대된다.
따라서, 제2 전자부품(200)의 적어도 일부는 제1 전자부품(500)의 수직 하방 영역에 위치될 수 있고, 이에 따라, 전원 노이즈의 감소 효과를 높일 수 있다.
일실시예에서, 제1 전자부품(500) 수직 하방 영역에 열전달용 구조체(110)의 대부분이 위치될 수 있다. 또한, 열전달용 구조체(110) 상면의 면적은 제1 전자부품(500) 상면의 면적보다 작을 수 있다. 더 나아가, 열전달용 구조체(110) 상면의 면적은 제1 전자부품(500)의 핫스팟 영역의 너비에 대응되도록 결정될 수 있다.
이에 따라, 핫스팟의 열이 열전달용 구조체(110)로 신속하게 이동될 수 있다. 또한, 회로기판(100)의 경량화 및 워피지 감소에 유리하다. 그뿐만 아니라, 열전달용 구조체(110)를 회로기판(100)에 배치시키는 공정의 효율성이 향상될 수 있다.
한편, 제1 전자부품(500)의 수직 하방 영역에 제2 전자부품(200)의 대부분이 위치될 수 있다. 이때, 제1 전자부품(500)의 수직 하방 영역 중에서, 전술한 열전달용 구조체(110)가 위치하지 않는 영역에 제2 전자부품(200)이 위치될 수 있다. 또한, 열전달용 구조체(110)는 제2 전자부품(200)에 비하여 핫스팟에 가까운 영역에 위치될 수 있다.
도 1 등을 참조하면, 코어부(10)에 구비된 캐비티들(C1, C2) 내부에 열전달용 구조체(110)들과 제2 전자부품(200)들이 삽입될 수 있음이 이해될 수 있을 것이다. 즉, 코어부(10)에 제1 캐비티(C1) 및 제2 캐비티(C2)가 구비되어, 제1 캐비티(C1)에는 열전달용 구조체(110)가 삽입되며, 제2 캐비티(C2)에는 제2 전자부품(200)이 삽입될 수 있다는 것이다. 또한, 제1 전자부품(500)의 수직 하방 영역에서 열전달용 구조체(110)들과 제2 전자부품(200)들이 인접되게 배치될 수 있으며, 특히 열전달용 구조체(110)들은 도 6에 예시된 핫스팟 부근에 집중적으로 배치될 수 있음이 이해될 수 있을 것이다. 한편, 도 7에는 절연부(120)에 코어부(10)가 없는 경우의 평면형상이 개략적으로 예시되어 있다.
이에 따라, 제2 전자부품(200)에 의한 전원 노이즈 감소 효과를 최대화하면서도 핫스팟의 열을 신속하게 이동시킬 수 있다.
일실시예에서, 제1 전자부품(500)은 솔더(S) 등에 의하여 회로기판(100)에 결합될 수 있다. 이때, 제1 전자부품(500)은 솔더(S)에 의하여 전술한 제1 금속패턴(131), 제3 금속패턴(133), 제7 금속패턴(134) 등에 결합될 수 있다.
또한, 회로기판(100)의 제2 금속패턴(141), 제4 금속패턴(142), 제5 금속패턴(143), 제6 금속패턴(144) 등은 솔더(S)를 매개로 메인보드 등의 부가기판(800)에 연결될 수 있다. 일실시예에서, 제2 금속패턴(141)과 부가기판(800) 사이에는 일반적인 솔더(S)가 아니라 열전달용 구조체(110)와 유사한 재질 및 형상으로 이루어지는 제3 열전달용 구조체(L1)가 구비될 수 있다. 즉, 열전달용 구조체(110)의 열을 부가기판(800)으로 신속하게 전달하기 위하여, 일반적인 솔더(S)보다 열전도성이 큰 물질로 덩어리 형상을 이루는 제3 열전달용 구조체(L1)를 이용하여 제2 금속패턴(141)과 부가기판(800)을 연결할 수 있다는 것이다. 또한, 제3 열전달용 구조체(L1)의 열을 신속하게 받아 분산 또는 발산할 수 있도록 부가기판(800)에 방열부(L2)를 구비할 수 있다. 이 방열부(L2)는 부가기판(800)의 상면 방향으로 노출되며, 필요에 따라 하면 방향으로도 노출되어 열 발산 효율을 향상시킬 수 있다.
이에 따라, 핫스팟에서 발생된 열이 제1 금속패턴(131)-제1 비아(V1)-열전달용 구조체(110)-제2 비아(V2)-제2 금속패턴(141)의 경로를 거쳐 부가기판(800)으로 신속하게 전달될 수 있다. 뿐만 아니라, 제1 구조체(112)와 제2 구조체(113)가 구조체 절연부(114)에 의하여 절연된 상태이므로, 제1 접촉비아(Vc1)-제1 구조체(112)-제3 접촉비아(Vc3)로 이루어지는 경로와, 제2 접촉비아(Vc2)-제2 구조체(113)-제4 접촉비아(Vc4)로 이루어지는 경로 각각으로 서로 다른 전기신호가 통과될 수 있다. 즉, 제1 전자부품(500)에서 발생된 열이 열전달용 구조체(110)를 통해서 이동될 수 있을 뿐만 아니라, 제1 전자부품(500)에서 출력되거나 제1 전자부품(500)으로 입력되는 신호 또한 열전달용 구조체(110)를 경유할 수 있다. 이에 따라, 열전달용 구조체(110)가 차지하는 공간이 신호 전송을 위해서도 활용될 수 있으므로, 방열목적 만으로 활용되는 경우에 비해서 공간 효율이나 신호전송경로 설계의 자유도가 향상될 수 있으며, 그 결과 회로기판의 소형화에 이바지할 수 있다.
한편, 도 1에 예시된 바와 같이 제1 내지 제7 금속패턴이 절연부(120) 외면으로 노출되게 구비되는 경우, 제1 내지 제7 금속패턴은 일종의 접속패드로써의 기능을 수행할 수 있다. 또한, 도시되지는 않았지만, 금속패턴의 일부를 노출시키면서 금속패턴의 다른 부분들과 절연부(120) 등을 보호하기 위하여 솔더레지스트층이 구비될 수도 있다. 또한, 솔더레지스트층 외부로 노출된 금속패턴들의 표면에는 니켈-금 도금층 등 다양한 표면처리층이 구비될 수 있다.
다른 한편으로, 제1 전자부품(500)의 단자 중에서 제1 금속패턴(131)에 연결되는 단자가 신호 송수신용 단자인 경우에는 제1 비아(V1), 열전달용 구조체(110), 제2 비아(V2), 제2 금속패턴(141)을 포함하는 경로는 신호전송 기능을 수행할 수 있다. 이때, 제2 금속패턴(141)에 연결되는 부가기판(800)의 접속패드 또는 단자들 또한 신호전송 기능을 수행할 수 있다.
반면, 제1 전자부품(500)의 단자 중에서제1 금속패턴(131)에 연결되는 단자가 신호 송수신용 단자가 아닌 경우에는 제1 비아(V1), 열전달용 구조체(110), 제2 비아(V2), 제2 금속패턴(141)을 포함하는 경로는 미도시된 별도의 접지단자(Ground terminal)와 전기적으로 연결될 수 있다. 이때, 제2 금속패턴(141)에 연결되는 부가기판(800)의 접속패드 또는 단자들 또한 미도시된 별도의 접지단자와 전기적으로 연결될 수 있다. 여기서, 접지단자는 회로기판(100)이나 부가기판(800) 중 적어도 하나에 구비될 수 있다.
또한, 제1 전자부품(500)의 단자 중에서 제1 금속패턴(131)에 연결되는 단자가 전원단자인 경우에는, 제1 비아(V1), 열전달용 구조체(110), 제2 비아(V2), 제2 금속패턴(141)을 포함하는 경로는 미도시된 별도의 전원 제공회로와 전기적으로 연결될 수 있다. 이때, 제2 금속패턴(141)에 연결되는 부가기판(800)의 접속패드 또는 단자들 또한 미도시된 별도의 전원 제공회로와 전기적으로 연결될 수 있다. 여기서 전원 제공회로는 회로기판(100)이나 부가기판(800) 중 적어도 하나에 구비될 수 있다.
또한, 제1 전자부품(500)의 단자 중에서 제1 금속패턴(131)에 연결되는 단자가 더미단자일 수 있다. 이때, 더미단자는 제1 전자부품(500)의 열을 제1 전자부품(500) 외부로 전달하는 통로로써의 기능만을 수행하는 것일 수도 있다.
도 1 등을 참조하면, 본 발명의 일실시예에 따른 회로기판(100)은 코어부(10)를 포함할 수 있다. 코어부(10)는 회로기판(100)의 강성을 보강하여 워피지로 인한 문제를 완화시키는 역할을 수행할 수 있다. 또한, 열전도성이 큰 물질을 코어부(10)에 포함시킴으로써, 전술한 핫스팟 등의 국지적 영역에서 발생된 열을 회로기판(100)의 다른 부분으로 신속하게 분산시켜 과열로 인한 문제를 완화시킬 수도 있다.
한편, 코어부(10)의 상면에는 제1 상부 절연층(121)이 구비되고, 코어부(10)의 하면에는 제1 하부 절연층(121')이 구비될 수 있다. 또한, 필요에 따라 제2 상부 절연층(122) 및 제2 하부 절연층(122')이 더 구비될 수도 있다.
일실시예에서, 코어부(10)에는 제2 열전달용 구조체가 포함될 수 있다. 예컨대, 코어부(10)는 그라파이트 또는 그래핀 등으로 이루어진 제1 코어층(11)을 포함할 수 있다. 여기서, 그라파이트 등은 XY 평면 방향으로의 열전도도가 월등히 높으며, 이에 따라, 열을 효과적이고 신속하게 확산시킬 수 있다.
일실시예에서, 제2 열전달용 구조체는 열전달용 구조체(110)의 측면에 직접 접촉될 수 있다. 예컨대, 코어부(10)에 구비되는 제1 캐비티(C1)로 제2 열전달용 구조체의 측면이 노출되고, 열전달용 구조체(110)가 제1 캐비티(C1)에 접촉될 수 있다는 것이다. 다른 실시예에서, 제2 열전달용 구조체와 열전달용 구조체(110) 사이의 영역에 열전도성이 높은 물질이 구비될 수도 있다. 이때 열전도성이 높은 물질로 써멀 인터페이스 머터리얼(Thermal Interface Material; TIM)을 적용할 수 있다. 이 TIM에는 고분자-금속 복합재료, 세라믹 복합재료 및 탄소계 복합 재료 등이 포함될 수 있다. 예컨대, 에폭시와 탄소섬유 충전제가 혼합된 물질(열전도도 약 660W/mk), 질화실리콘(Silicon Nitride; Si3N4, 열전도도 약 200~320W/mk), 에폭시와 질화붕소(Boron Nitride; BN, 열전도도 약 19W/mk)가 써멀 인터페이스 머터리얼로 적용될 수 있다. 이에 따라, 열전달용 구조체(110)로 유입된 열이, 수직방향으로 이동될 뿐만 아니라, 제2 열전달용 구조체를 통해 수평방향으로도 신속하게 분산될 수 있다.
이렇게, 열전달용 구조체(110)와 제2 열전달용 구조체가 직접 접촉되거나 TIM을 매개로 연결됨에 따라, 제1 전자부품(500) 등의 열이 열전달용 구조체(110)로 신속하게 이동된 후, 하방으로만 전달되는 경우에 비하여 더 신속하게 열이 분산될 수 있다. 또한, 회로기판(100)의 관점에서 핫스팟 등의 특정 영역만 과도하게 온도가 상승하는 경우에 비하여, 회로기판(100) 전체에 고르게 열이 분산됨에 따라 회로기판(100)에 탑재된 각종 부품이나 요소들 각각의 온도 편차가 완화될 수 있으므로 신뢰성이 향상될 수 있다. 또한, 회로기판(100) 전체로 신속하게 열이 분산되므로, 회로기판(100) 전체가 일종의 방열판 역할을 수행하게 되어 결과적으로 방열 면적이 증가되는 효과를 구현할 수 있다.
일실시예에서, 코어부(10)의 표면에는 제1 회로패턴(P1) 및 제2 회로패턴(P2) 등이 구비될 수 있고, 코어부(10)를 관통하는 스루비아(TV)에 의하여 제1 회로패턴(P1)과 제2 회로패턴(P2)이 전기적으로 연결될 수 있다. 또한, 제1 회로패턴(P1)은 제4 비아(V4)에 의하여 제3 금속패턴(133)과 연결될 수 있고, 제2 회로패턴(P2)은 제5 비아(V5)에 의하여 제4 금속패턴(142)과 연결될 수 있다. 그리고, 제3 금속패턴(133)은 솔더(S)에 의하여 제1 전자부품(500)과 연결될 수 있으며, 제4 금속패턴(142)은 솔더(S)에 의하여 부가기판(800)의 접속패드(810)와 연결될 수 있다. 이에 따라, 제1 전자부품(500)과 부가기판(800) 사이에 전기적 신호를 송수신할 수 있는 경로가 더 확보될 수 있다.
한편, 제1 코어층(11)의 일면에는 제2 코어층(12)이 구비되고, 제1 코어층(11)의 타면에는 제3 코어층(13)이 구비될 수 있다. 일실시예에서, 제2 코어층(12) 및 제3 코어층(13) 중 적어도 하나는 PPG 등의 절연물질로 이루어질 수 있다. 다른 실시예에서, 제2 코어층(12) 및 제3 코어층(13)은 구리나 인바(Invar) 등의 금속으로 이루어질 수도 있다. 또 다른 실시예에서, 제1 코어층(11)이 인바(Invar)로 이루어지고 제2 코어층(12) 및 제3 코어층(13)이 구리로 이루어질 수도 있다. 여기서, 제2 코어층(12) 및 제3 코어층(13)중 적어도 하나가 도전성 물질로 이루어진 경우에는, 코어부(10) 표면에 제1 회로패턴(P1)이나 제2 회로패턴(P2) 등이 구비됨에 따라 의도하지 않은 경로로 신호가 전송되는 문제가 발생될 수 있으므로, 코어부(10)의 표면에 절연성을 확보하기 위한 수단이 구비될 수 있다.
일실시예에서, 코어부(10)의 제2 캐비티(C2)에는 제2 전자부품(200)이 삽입된다. 그리고, 제2 전자부품(200)은 제6 비아(V6)에 의하여 제7 금속패턴(134)과 연결되고, 제7 비아(V7)에 의하여 제6 금속패턴(144)과 연결될 수 있다. 한편, 제2 전자부품(200)은 인덕터, 캐패시터 등의 수동소자일 수 있으며, 필요에 따라 IC 등의 능동소자가 제2 전자부품(200)으로써 탑재될 수도 있다. 특히, 제2 전자부품(200)이 캐패시터인 경우, 제7 금속패턴(134)과 연결되는 제1 전자부품(500)의 단자는 전원단자일 수 있다. 즉, 제2 전자부품(200)이 디커플링 캐패시터로써 탑재되어 제1 전자부품(500)의 전원 노이즈를 감소시키는 역할을 수행할 수 있다는 것이다.
이 경우, 제2 전자부품(200)과 제1 전자부품(500) 사이의 경로가 짧아질 수록 노이즈 감소효과가 향상되는데, 이를 위하여 본 발명의 일실시예에 따른 회로기판(100)에서는 제2 전자부품(200)의 적어도 일부가 제1 전자부품(500)의 수직 하방 영역에 배치한다.
도시되지는 않았지만, 코어부(10)를 관통하는 캐비티 대신 코어부(10)의 일부가 함몰된 리세스부가 구비될 수 있으며, 이 리세스부에 열전달용 구조체(110)나 제2 전자부품(200)을 삽입할 수 있다.
한편, 도 1을 참조하면, 열전달용 구조체(110)의 두께는 제2 회로패턴(P2)의 하면 부터 제1 회로패턴(P1)의 상면 까지의 두께보다 두껍게 구현될 수 있다. 더 나아가, 열전달용 구조체(110)의 상면은 제1 회로패턴(P1)의 상면에 비하여 회로기판(100)의 상면에 가깝게 위치될 수 있다. 이에 따라, 열전달용 구조체(110)의 열용량이 증가되어 열을 머금는 기능이 향상될 수 있다. 또한, 열전달용 구조체(110)와 핫스팟 사이의 거리가 감소되어 핫스팟의 열이 열전달용 구조체(110)로 이동되는 시간이 더 단축될 수 있다.
일실시예에서, 열전달용 구조체(110)의 저면은 제2 회로패턴(P2)의 하면과 동일한 수평면 상에 위치될 수 있다. 이 경우에도, 열전달용 구조체(110)의 두께는 제2 회로패턴(P2)의 하면 부터 제1 회로패턴(P1)의 상면 까지의 두께보다 크도록 함으로써 열전달용 구조체의 열용량을보다 증가시키고, 핫스팟과의 거리를 단축시킬 수 있다.
도시되지는 않았지만, 다른 실시예에서, 열전달용 구조체(110)의 상면이 제1 회로패턴(P1)의 상면과 동일한 수평면에 위치될 수 있다. 이 경우에도, 열전달용 구조체(110)의 두께는 제2 회로패턴(P2)의 하면 부터 제1 회로패턴(P1)의 상면 까지의 두께보다 크도록 함으로써 열전달용 구조체의 열용량을보다 증가시킬 수 있다.이상에서는 이론적이거나 이상적인 기하학적 관계에 대하여 설명하였지만, 이러한 구조를 실제 설계에 반영하여 제품으로 구현할 경우, 제조공정에서 반영되는 각종 편차가 발생된다. 예컨대, 코어부의 양면이 완전한 평면을 이루지 않거나, 코어부에 회로패턴을 형성하는 과정에서 회로패턴간의 두께편차가 발생될 수도 있다는 것이다. 따라서, 본 발명의 권리범위를 해석함에 있어서, 현실적인 공정편차 등이 고려되어야 할 것이다. 또한, 전자제품의 슬림화 및 배선패턴의 고밀도화 추세 등에 의하여 회로기판을 제조하는 과정에서 어느 정도의 휨 현상(Warpage)이 발생될 수 있다. 이러한 휨 현상이 심화되면 배선의 단락이나 크랙 등의 문제를 유발하므로 휨 현상을 최소화하고자 하는 노력이 계속되고 있다. 그러나, 현실적으로 휨 현상을 완전히 배제하기는 어려우며, 소정의 허용범위 내에서는 휨 현상이 발생되더라도 양품으로 취급할 수 있다. 따라서, 본 발명의 일실시예에 따른 회로기판 역시, 실제 구현될 경우 소정의 범위 내에서의 휨 현상은 허용될 것이며, 전술한 열전달용 구조체(110)의 두께나 위치에 대한 설명을 이해함에 있어서, 휨 현상의 허용범위도 고려되어야 할 것이다.
또한, 도 2를 참조하면, 제1 상부 절연층(121) 상에 제2 상부 절연층(122)이 형성될 수도 있지만, 이 경우에도, 회로기판(100)의 외면과 열전달용 구조체(110) 사이에 구비되는 제1 비아(V1) 또는 제2 비아(V2)의 높이는 회로기판(100)의 외면과 내층패턴(P1', P2') 사이를 연결하는 비아의 높이보다 작도록 함으로써 열전달용 구조체(110)의 열용량을 증가시키는 동시에 열 분산 속도를 향상시킬 수 있음이 이해될 수 있을 것이다. 도시되지는 않았지만, 열전달용 구조체의 상부면이 제1 상부 절연층으로 덮혀질 수 있다. 그리고, 열전달용 구조체에 일면이 접촉되는 비아의 타면이 제1 상부 절연층에 구비되는 회로패턴에 접촉될 수 있다. 그리고, 제2 상부 절연층을 관통하는 다른 비아 및 제2 상부 절연층 표면에 구비되는 다른 회로패턴 및 솔더볼을 거쳐 제1 전자부품과 연결될 수도 있다. 즉, 열전달용 구조체(110) 상에 형성되는 빌드업 층의 수는 필요에 따라 변경될 수 있다는 것이며, 다만, 적어도 열용양 측면에서는 열전달용 구조체의 두께가 클수록 유리하다는 점이 이해될 수 있을 것이다.
한편, 본 발명의 일실시예에 따른 회로기판(100)에 포함되는 열전달용 구조체(110)는 절연부(120)와의 밀착력 향상을 위한 밀착력 향상부를 구비한다.
열전달용 구조체(110)의 표면이 절연부(120)와 직접 접촉될 경우 리플로우(Reflow) 공정이나 솔더팟(Solder pot) 공정 등을 진행하는 과정에서 열전달용 구조체(110)와 절연부(120) 사이가 벌어지는 현상이 발생될 수 있으며, 이러한 현상을 디라미네이션(Delamination) 현상이라고 칭하기도 한다. 이때, 절연부(120)와의 밀착력을 향상시키기 위한 수단으로써, 열전달용 구조체(110)의 표면에 구비된 프라이머층(111)을 포함할 수 있다. 일실시예에서, 프라이머층(111)은 이소프로필알코올(Iso Propyl alcohol) 및 아크릴(Acryl) 계 실란(Silan)을 포함하는 프라이머로 이루어질 수 있다.
또한, 프라이머층(111)은 MPS(3-(trimethoxysilyl)propylmethacrylate)로 이루어질 수 있으며, 프라이머층(111)에는 실란계 첨가제가 추가될 수 있다.
도 9a는 열전달용 구조체의 표면에 프라이머층(111)을 구비한 상태에서 리플로우 테스트를 수행한 결과를 개략적으로 예시하고, 도 9b는 열전달용 구조체의 표면에 프라이머층(111)을 구비한 상태에서 솔더팟 테스트를 수행한 결과를 개략적으로 예시한다. 그리고, 도 10a는 열전달용 구조체에 직접 절연부(120)를 접촉시킨 상태에서 리플로우 테스트를 수행한 결과를 개략적으로 예시하고, 도 10b는 열전달용 구조체에 직접 절연부(120)를 접촉시킨 상태에서 솔더팟 테스트를 수행한 결과를 개략적으로 예시한다.
도 9a 내지 도 10b를 참조하면, 프라이머층(111)이 없을 경우 리플로우 공정을 수행하거나 솔더팟 공정을 수행하게 되면 열전달용 구조체와 절연부(120) 사이에 들뜬 공간(D)이 형성되지만, 열전달용 구조체의 표면에 프라이머가 구비됨에 따라 열전달용 구조체와 절연부(120) 사이의 밀착력이 향상될 수 있음이 이해될 수 있을 것이다. 여기서, 열전달용 구조체는 전술한 열전달용 구조체(110) 또는 제2 열전달용 구조체 중 적어도 하나를 의미할 수 있다.
한편, 열전달용 구조체(110)의 표면에 흑화처리 및 조면화처리 등의 표면처리를 수행함에 따라 열전달용 구조체(110)와 절연부(120) 사이의 밀착력이 향상될 수도 있다.
다만, 열전달용 구조체(110)의 표면에 전술한 바와 같은 표면처리를 하게 되면, 제조공정에서 일부 문제가 발생될 수 있다. 예컨대, 표면처리로 인하여 열전달용 구조체(110)의 색상이 달라질 수 있는데, 이 경우, 열전달용 구조체(110) 등을 절연부(120) 상의 소정의 위치에 실장하는 자동화 장비가 열전달용 구조체(110)를 인식하는 과정에서 잦은 오류가 유발될 수 있다.
이에 따라, 본 발명의 일실시예에 따른 회로기판(100)은 열전달용 구조체(110)와 절연부(120) 사이의 디라미네이션 현상이 감소될 수 있다.
한편, 도 1 등을 다시 참조하면, 열전달용 구조체(110)의 표면에 프라이머층(111)이 구비된 경우, 전술한 제1 비아(V1)나 제2 비아(V2)는 프라이머층(111) 역시 관통하여 열전달용 구조체(110)와 직접 접촉될 수 있다. 이에 따라, 프라이머층(111)으로 인한 열전달 성능 및 신호전송 성능의 감소를 최소화할 수 있다. 여기서, 프라이머층(111)에 대한 이해를 돕기 위하여 도면에서는 프라이머층(111)의 두께를 과장되게 표현한 경우가 있다. 그러나, 프라이머층(111)은 얇은 막 형태로 구현될 수 있는 바, 실제로 구현된 회로기판에서는 도시된 것보다 현저히 얇은 두께를 가질 수 있다. 따라서, 본 발명을 이해함에 있어서, 도면의 과장된 표현 역시 고려되어야 할 것이다. 특히, 도 1에는 프라이머층(111)의 하면이 제2 회로패턴(P2)과 동일한 평면에 위치하는 것으로 표현되어 있으며, 이에 따라, 프라이머층(111)을 제외한 열전달용 구조체(110)의 저면이 제2 회로패턴(P2)보다 약간 높은 곳에 위치하는 것으로 표현되어 있다. 그러나, 프라이머층(111)의 두께는 제2 회로패턴(P2)의 두께나 열전달용 구조체(110)의 두께에 비하여 매우 작으므로 열전달용 구조체(110)와 제2 회로패턴(P2)의 위치관계를 이해함에 있어서는 프라이머층(111)의 두께가 무시될 수 있다.
100 : 회로기판
110 : 열전달용 구조체
111 : 프라이머층
112 : 제1 구조체
113 : 제2 구조체
114 : 구조체 절연부
120 : 절연부
121 : 제1 상부 절연층
121': 제1 하부 절연층
122 : 제2 상부 절연층
122': 제2 하부 절연층
131 : 제1 금속패턴
133 : 제3 금속패턴
134 : 제7 금속패턴
141 : 제2 금속패턴
142 : 제4 금속패턴
143 : 제5 금속패턴
144 : 제6 금속패턴
S : 솔더
200 : 제2 전자부품
V1 : 제1 비아
Vc1 : 제1 접촉비아
Vc2 : 제2 접촉비아
V2 : 제2 비아
Vc3 : 제3 접촉비아
Vc4 : 제4 접촉비아
V4 : 제4 비아
V5 : 제5 비아
V6 : 제6 비아
V7 : 제7 비아
10 : 코어부
11 : 제1 코어층
12 : 제2 코어층
13 : 제3 코어층
P1 : 제1 회로패턴
P2 : 제2 회로패턴
TV : 스루비아
500 : 제1 전자부품
800 : 부가기판
810 : 접속패드
L1 : 제3 열전달용 구조체
L2 : 방열부
C1 : 제1 캐비티
C2 : 제2 캐비티

Claims (13)

  1. 열전도성 물질로 이루어지는 제1 구조체;
    열전도성 물질로 이루어지는 제2 구조체; 및
    상기 제1 구조체와 상기 제2 구조체 사이를 절연시키는 구조체 절연부;
    를 포함하는 열전달용 구조체의 적어도 일부가 절연부에 삽입되고,
    상기 제1 구조체 상면에 접촉되는 제1 접촉비아;
    상기 제2 구조체 상면에 접촉되는 제2 접촉비아;
    상기 제1 구조체 하면에 접촉되는 제3 접촉비아; 및
    상기 제2 구조체 하면에 접촉되는 제4 접촉비아;를 포함하고,
    상기 제1 접촉비아, 상기 제1 구조체 및 상기 제3 접촉비아를 경유하는 제1 전송 경로와, 상기 제2 접촉비아, 상기 제2 구조체 및 상기 제4 접촉비아를 경유하는 제2 전송 경로는 서로 절연되는 회로기판.
  2. 청구항 1에 있어서,
    상기 열전달용 구조체와 상기 절연부 사이의 밀착력을 높이는 밀착력 향상부가 상기 열전달용 구조체의 표면에 구비되는 회로기판.
  3. 청구항 2에 있어서,
    상기 밀착력 향상부는 아크릴계 실란을 포함하는 프라이머로 이루어지는 회로기판.
  4. 청구항 1에 있어서,
    상기 구조체 절연부에 유리섬유가 포함되는 회로기판.
  5. 삭제
  6. 삭제
  7. 제1 절연층의 캐비티에 적어도 일부가 삽입되는 열전달용 구조체;
    상기 제1 절연층의 상면에 구비되는 제1 도체패턴;
    상기 제1 절연층의 하면에 구비되는 제2 도체패턴;
    상기 제1 절연층 상방에 구비되는 제2 절연층을 통과하는 상부 비아;
    상기 제1 절연층 하방에 구비되는 제3 절연층을 통과하는 하부 비아;
    상기 제2 절연층 외면에 구비되며 상기 상부 비아의 일단이 접촉되는 제1 접속패드; 및
    상기 제3 절연층 외면에 구비되며 상기 하부 비아의 일단이 접촉되는 제2 접속패드;
    를 포함하며,
    상기 열전달용 구조체는, 상기 제2 절연층, 상기 제1 절연층 및 상기 제3 절연층이 적층된 방향에 수직인 방향으로 제1 구조체, 구조체 절연부 및 제2 구조체가 순차적으로 결합되어 이루어지되, 상기 제2 절연층 및 상기 제3 절연층을 이루는 물질과 상기 열전달용 구조체 사이의 밀착력을 높이는 밀착력 향상부가 상기 열전달용 구조체의 표면에 구비되는 회로기판.
  8. 청구항 7에 있어서,
    상기 상부 비아는 상기 제1 구조체에 접촉되는 제1 비아 및 상기 제2 구조체에 접촉되는 제2 비아를 포함하고,
    상기 하부 비아는 상기 제1 구조체에 접촉되는 제3 비아 및 상기 제2 구조체에 접촉되는 제4 비아를 포함하는 회로기판.
  9. 청구항 7에 있어서,
    상기 상부 비아 및 상기 하부 비아는 상기 밀착력 향상부를 관통하여 상기 제1 구조체 및 상기 제2 구조체에 각각 접촉되는 회로기판.
  10. 청구항 1 내지 청구항 4 중 어느 한 항에 따른 회로기판을 제조하는 회로기판 제조방법에 있어서,
    절연재층의 일면에는 제1 금속층을 형성하고 상기 절연재층의 타면에는 제2 금속층을 형성하는 기초유닛 형성단계;
    상기 기초유닛 형성단계에서 만들어진 기초유닛을 미리 정해진 크기로 다이싱하여 상기 열전달용 구조체를 형성하는 단계; 및
    상기 열전달용 구조체의 적어도 일부를 상기 절연부에 삽입하는 단계;
    를 포함하고,
    상기 제1 구조체 및 상기 구조체 절연부의 경계면 또는 상기 제2 구조체 및 상기 구조체 절연부의 경계면이 상기 회로기판의 상면 또는 하면과 수직을 이루도록 상기 열전달용 구조체가 배치되는 회로기판 제조방법.
  11. 청구항 10에 있어서,
    상기 기초유닛을 다이싱하면 복수의 상기 열전달용 구조체가 형성되는 회로기판 제조방법.
  12. 청구항 10에 있어서,
    상기 열전달용 구조체의 표면에 밀착력 향상부를 형성하는 단계를 더 포함하는 회로기판 제조방법.
  13. 삭제
KR1020140192223A 2014-12-29 2014-12-29 회로기판 및 회로기판 제조방법 KR102295105B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020140192223A KR102295105B1 (ko) 2014-12-29 2014-12-29 회로기판 및 회로기판 제조방법
JP2015254796A JP6773366B2 (ja) 2014-12-29 2015-12-25 回路基板及び回路基板の製造方法
US14/981,378 US10064291B2 (en) 2014-12-29 2015-12-28 Circuit board and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140192223A KR102295105B1 (ko) 2014-12-29 2014-12-29 회로기판 및 회로기판 제조방법

Publications (2)

Publication Number Publication Date
KR20160080826A KR20160080826A (ko) 2016-07-08
KR102295105B1 true KR102295105B1 (ko) 2021-08-31

Family

ID=56166048

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140192223A KR102295105B1 (ko) 2014-12-29 2014-12-29 회로기판 및 회로기판 제조방법

Country Status (3)

Country Link
US (1) US10064291B2 (ko)
JP (1) JP6773366B2 (ko)
KR (1) KR102295105B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3093271B1 (fr) * 2019-02-25 2021-11-05 Safran Electronics & Defense Carte électronique comprenant des composants dans des cavités et des plages de brasage partagées
JP7249907B2 (ja) * 2019-08-08 2023-03-31 新光電気工業株式会社 配線基板の製造方法及び積層構造
EP3944726A1 (en) 2020-07-23 2022-01-26 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with protruding thermally conductive tongue and corresponding method of manufacturing
TWI754457B (zh) * 2020-11-17 2022-02-01 欣興電子股份有限公司 具有散熱塊的線路基板及其封裝結構
US11412618B2 (en) 2020-12-29 2022-08-09 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier and method of manufacturing the same
US11439018B2 (en) 2020-12-29 2022-09-06 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier and method of manufacturing the same
WO2023238537A1 (ja) * 2022-06-07 2023-12-14 株式会社村田製作所 モジュール

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005053218A (ja) * 2003-07-22 2005-03-03 Mitsui Mining & Smelting Co Ltd 極薄接着剤層付銅箔及びその極薄接着剤層付銅箔の製造方法
JP2010080572A (ja) * 2008-09-25 2010-04-08 Denso Corp 電子装置
JP2012235089A (ja) * 2011-05-03 2012-11-29 Kyokutoku Kagi Kofun Yugenkoshi パッケージキャリアおよびその製造方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3088907B2 (ja) * 1994-07-05 2000-09-18 エイ ブイ エックス コーポレイション 固体コンデンサとその製作方法
JP3459186B2 (ja) * 1998-12-29 2003-10-20 マルコン電子株式会社 積層セラミック電子部品の製造方法
JP4187352B2 (ja) 1999-06-02 2008-11-26 イビデン株式会社 ビルドアップ多層プリント配線板及びビルドアップ多層プリント配線板の製造方法
JP4740406B2 (ja) * 2000-02-09 2011-08-03 日本特殊陶業株式会社 配線基板およびその製造方法
JP3815174B2 (ja) * 2000-04-13 2006-08-30 日新電機株式会社 積層セラミックコンデンサ
JP2003077757A (ja) * 2001-09-05 2003-03-14 Soshin Electric Co Ltd チップコンデンサ、およびその製造方法
US6873529B2 (en) * 2002-02-26 2005-03-29 Kyocera Corporation High frequency module
JP3969370B2 (ja) * 2003-05-27 2007-09-05 松下電工株式会社 高熱伝導性回路部品の製造方法
TWI249978B (en) * 2004-05-11 2006-02-21 Via Tech Inc Circuit substrate and manufacturing method of plated through slot thereof
US20080019097A1 (en) * 2005-10-11 2008-01-24 General Electric Company Thermal transport structure
JP5092136B2 (ja) * 2009-03-19 2012-12-05 メック株式会社 積層体の形成方法
JP2011003612A (ja) * 2009-06-16 2011-01-06 Kyocera Chemical Corp 電子部品およびその製造方法
TWI435393B (zh) * 2011-01-19 2014-04-21 Subtron Technology Co Ltd 封裝載板及其製作方法
TWI505755B (zh) * 2012-04-13 2015-10-21 Subtron Technology Co Ltd 封裝載板及其製作方法
US8908383B1 (en) * 2012-05-21 2014-12-09 Triquint Semiconductor, Inc. Thermal via structures with surface features
KR20140021910A (ko) * 2012-08-13 2014-02-21 삼성전기주식회사 코어기판 및 이를 이용한 인쇄회로기판
DE102012215788B4 (de) * 2012-09-06 2014-05-22 Osram Gmbh Mehrlagige LED-Leiterplatte
TWI489918B (zh) * 2012-11-23 2015-06-21 Subtron Technology Co Ltd 封裝載板
KR101472638B1 (ko) * 2012-12-31 2014-12-15 삼성전기주식회사 수동소자 내장기판
EP2894950B1 (en) * 2013-05-31 2020-07-29 Dialog Semiconductor GmbH Embedded heat slug to enhance substrate thermal conductivity
US9433077B2 (en) * 2014-02-14 2016-08-30 International Business Machines Corporation Substrate device and electric circuit arrangement having first substrate section perpendicular to second substrate section
US20150271915A1 (en) * 2014-03-24 2015-09-24 Kinsus Interconnect Technology Corp. Enhanced chip board package structure
KR102268386B1 (ko) * 2014-09-30 2021-06-23 삼성전기주식회사 회로기판
KR102253473B1 (ko) * 2014-09-30 2021-05-18 삼성전기주식회사 회로기판
KR102194720B1 (ko) * 2014-09-30 2020-12-23 삼성전기주식회사 방열 구조체를 포함하는 회로기판
KR102262906B1 (ko) * 2014-11-13 2021-06-09 삼성전기주식회사 회로기판
KR102374256B1 (ko) * 2015-02-23 2022-03-15 삼성전기주식회사 회로기판 및 회로기판 제조방법
KR102411997B1 (ko) * 2015-04-08 2022-06-22 삼성전기주식회사 회로기판 및 회로기판 제조방법
KR102411999B1 (ko) * 2015-04-08 2022-06-22 삼성전기주식회사 회로기판

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005053218A (ja) * 2003-07-22 2005-03-03 Mitsui Mining & Smelting Co Ltd 極薄接着剤層付銅箔及びその極薄接着剤層付銅箔の製造方法
JP2010080572A (ja) * 2008-09-25 2010-04-08 Denso Corp 電子装置
JP2012235089A (ja) * 2011-05-03 2012-11-29 Kyokutoku Kagi Kofun Yugenkoshi パッケージキャリアおよびその製造方法

Also Published As

Publication number Publication date
JP6773366B2 (ja) 2020-10-21
JP2016127290A (ja) 2016-07-11
US20160192471A1 (en) 2016-06-30
US10064291B2 (en) 2018-08-28
KR20160080826A (ko) 2016-07-08

Similar Documents

Publication Publication Date Title
KR102268386B1 (ko) 회로기판
KR102295105B1 (ko) 회로기판 및 회로기판 제조방법
KR102374256B1 (ko) 회로기판 및 회로기판 제조방법
KR102253473B1 (ko) 회로기판
US9832856B2 (en) Circuit board
CN106031315B (zh) 电路基板及电路基板组件
KR102411997B1 (ko) 회로기판 및 회로기판 제조방법
KR102262906B1 (ko) 회로기판
JP2014107542A (ja) パッケージキャリア
KR101702717B1 (ko) 밀리미터파 회로 보드를 위한 시스템 및 방법
KR102194720B1 (ko) 방열 구조체를 포함하는 회로기판
KR101796519B1 (ko) 회로기판 및 회로기판 조립체
KR101109190B1 (ko) 인쇄회로기판 및 그 제조방법
JP2016127275A (ja) 回路基板、これを含む多層基板及び回路基板の製造方法
KR20150131932A (ko) 회로기판, 이를 포함하는 다층기판 및 회로기판 제조방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant