JP3459186B2 - 積層セラミック電子部品の製造方法 - Google Patents

Description

【発明の詳細な説明】 【０００１】 【発明の属する技術分野】本発明は、信頼性に優れ、基
板実装が容易な積層セラミック電子部品の製造方法に関
する。 【０００２】 【従来の技術】一般に角形チップ形状の積層セラミック
電子部品、例えば、積層セラミックコンデンサ、積層バ
リスタ、積層フィルタ等は、小形で高性能、高密度実装
が可能なことから広く用いられている。 【０００３】しかして、これら角形チップ形状の電子部
品は、図６に示すように直方体のセラミック焼結体２１
の内部に複数の内部電極層２２が埋め込まれ、これら内
部電極層２２の一方端部は交互に対向するセラミック焼
結体２１の端面に露出し、外部電極２３と接続してい
る。外部電極２３は銀、ニッケル、銅等の金属粉末とガ
ラス粉末、樹脂、溶剤をペースト状に混練し、前記内部
電極層２２の露出端面に塗布し、乾燥後、ガラスが溶融
する温度、一般的には６００〜８００℃で焼成すること
によって形成される。そして、焼成後の外部電極２３と
セラミック焼結体２１の接着は主にガラスによることか
ら、外部電極２３中のガラスの量が多いほど外部電極２
３とセラミック焼結体２１の接着強度は増すが、一方で
は、外部電極２３のはんだ濡れ性が低下し、基板にはん
だ付け実装する際に、はんだ付け不良が起きる恐れがあ
る。また、銀は、大気中で焼成できることから一般化し
ているが、高温の溶融はんだ中に拡散するためフローは
んだ付け方式ができない問題を抱えている。 【０００４】そのため、これらの問題を解決する手段と
して、図７に示すように銀を焼き付けてなる外部電極２
３の表面にニッケル膜２４、更にその上にはんだめっき
膜２５をそれぞれ電気めっき法によって形成することに
より、銀の拡散防止とはんだ付け性の確保を図ってい
る。 【０００５】しかしながら、めっき工程のコストが高い
という問題があることは元より、めっき液が外部電極を
介してセラミック焼結体の内部に浸透して信頼性を大幅
に低下させる欠点を有し、特に酸化亜鉛系のバリスタの
場合はセラミック焼結体の表面が導電性であるためセラ
ミック焼結体表面までめっきされる問題を有していた。 【０００６】また、これら積層セラミック電子部品は、
外表面がセラミックであることから、機械的な衝撃に弱
くクラックが入り易く、微小なクラックでも内部電極層
に達していると使用中に空気中の水分が浸透しショート
や絶縁抵抗低下になる場合があり、特に問題になるの
は、図８に示すように、実装した基板２６に外力による
曲げ、捩じれが生じたり、急激な温度変化による膨張・
収縮が起こった場合、応力が外部電極２３のはんだ付け
部２７に集中して外部電極２３からセラミック焼結体２
１の内部までクラック２８が入り、その結果、電気的特
性が低下するのみならず、使用中に水分と電界の作用に
より内部電極層２２間で電極イオンのマイグレーション
が起こりショートになる問題を抱える結果となってい
た。 【０００７】 【発明が解決しようとする課題】以上述べたように、従
来の角形チップ形状の積層セラミック電子部品は、基板
へ実装する場合、前述のように多くの特性劣化要因を抱
える結果となり、実用上解決すべき課題を抱えていた。 【０００８】本発明は、上記の点に鑑みてなされたもの
で、はんだ付性、はんた耐熱性に優れ、フローはんだ付
けが可能で、マイクロクラックが生じ難く、基板実装時
及び実装後の対応力性に優れた高信頼性の積層セラミッ
クを製造することができる製造方法を提供しようとする
ものである。【０００９】 【課題を解決するための手段】本願発明は、積層セラミ
ック電子部品を効率良く作製する製造方法に関するもの
であり、 一対の金属板間に、予め作製したセラミック焼
結体の内部に複数の内部電極層が埋め込まれ、これら内
部電極層の一方端部を交互に対向端面に露出し、この露
出端面に外部電極を形成したセラミック素子複数個を、
複数個間で一定の間隔を保持し、外部電極部と金属板と
の当設部を導電性接着剤を介して接着して一体化し、し
かる後、一対の金属板の間隔となる三面部を蓋にて閉塞
し、残り一面の口から注型用の液状エポキシ樹脂を注入
−硬化させ、予め前記金属板面に付してある切断線とな
る枡目に沿って切断し、単位の積層セラミック電子部品
を得ことを特徴とする。【００１０】この発明の積層セラミック電子部品の製造
方法によれば、 金属板間に複数の積層セラミック素子を
固着し、予め金属板に付した切断線となる枡目に沿って
切断することで一度に多数の信頼性に富む積層セラミッ
ク電子部品を得ることができる特徴を有するものであ
る。【００１１】そして、この発明によって製造された積層
セラミック電子部品では、基板への 接続部が外部電極に
接続したはんだ付け良好な金属板となっているため、は
んだ付け方法や条件に左右されず良好なリフローはんだ
付けは元より、良好なフローはんだ付けが可能であると
同時に、セラミック焼結体の表面が樹脂で被覆されてい
るため、振動フィーダ等での部品同士のぶつかり合いや
チップマウンターの吸着ノズルの衝撃があってもクラッ
ク発生となることはない。 【００１２】したがって、基板実装の際の制約もなく、
且つ、特性劣化要因も解消され、信頼性に富む積層セラ
ミック電子部品が得られる。 【００１３】 【発明の実施の形態】本発明の積層セラミック電子部品
は、スラリーをドクターブレード法によりグリーンシー
トに成形し、このグリーンシートに電極ペーストをパタ
ーン状にスクリーン印刷し、これを一定寸法に打ち抜
き、印刷パターンが切断後交互に切断面に露出するよう
に位置合せして複数枚積み重ね、上下に印刷していない
ダミーシートを所定枚数重ね、加熱、加圧することによ
り圧着一体化し積層体を形成し、しかる後、この積層体
を所定の位置で個々のチップ状に切断−焼結し積層セラ
ミック焼結体を作製し、この積層セラミック焼結体の内
部電極が露出している両端面に、外部電極を形成し積層
セラミック素子を形成する。 【００１４】次に、切断線となる格子状の罫線によって
形成された複数の枡目を設けた金属板の前記枡目の中央
に外部電極の一方面を接着し複数個の積層セラミック素
子を固着し、更に、外部電極の他方面部に、前述と同様
に形成した金属板を同一方法で接着し、金属板に挟ん
で、この金属板と複数個の積層セラミック素子を一体化
した状態とする。 【００１５】次に、前記一対の金属板の間隔となる三面
部を蓋にて閉塞し、残り一面の口から注型用の樹脂を注
入−硬化させ、しかる後、蓋を取り除き一体化物を形成
する。 【００１６】次に、この一体化物の金属板面に付してあ
る切断線となる枡目に沿って切断することによって、外
部電極に金属板が固着され、積層セラミック素子全面が
絶縁樹脂で被覆されたチップ形の積層セラミック電子部
品を得るものである。 【００１７】 【実施例】以下に、積層形セラミックコンデンサを例示
して図面を参照して説明する。まず、誘電体組成とし
て、例えば、マグネシウムニオブ酸鉛、亜鉛ニオブ酸
鉛、チタン酸鉛の三成分からなり、さらにこの内の鉛の
一部をバリウムで置換した鉛系複合ペロブスカイト構造
を持つ誘電体粉末を作製した。次に、この粉末にバイン
ダとしてポリブチラール樹脂、ＤＯＰ，溶剤を加え混合
することにより得られたスラリーをドクターブレード法
により厚さ１５μｍのグリーンシートに成形し、このグ
リーンシートに銀／パラジウムを含む電極ペーストをパ
ターン状にスクリーン印刷し、これを一定寸法に打ち抜
き、印刷パターンが切断後交互にに切断面に露出するよ
うに位置合せして１００枚積み重ね、上下に印刷してい
ないダミーシートを各２０枚重ね、加熱、加圧すること
により圧着一体化し積層体を形成し、しかる後、この積
層体を所定の位置で個々のチップ状に切断し、１０００
℃で焼結しセラミックコンデンサ焼結体を作製し、この
セラミックコンデンサ焼結体の内部電極が露出している
両端面に、銀粉末を含む電極ペーストを塗布し、８００
℃で焼成して外部電極を形成し長さ５．２ｍｍ，幅４．
７ｍｍ，厚さ１．５ｍｍのチップ形の積層セラミックコ
ンデンサ素子を形成する。 【００１８】次に図２に示すように、錫９０／鉛１０の
組成で厚さ１０μｍのめっきを施した厚さ０．１５ｍｍ
で１５０ｍｍ角状で、表裏両面に切断線となる格子状の
罫線５によって形成された５．３×２．１ｍｍの枡目６
を設けた金属銅板７を用い、図３〜図４に示すように、
この金属銅板７の前記罫線５によって得られたそれぞれ
の枡目６中央に、前述のような手段によって得られたチ
ップ状の積層セラミックコンデンサ素子４の外部電極３
の一方面を銀粉末と樹脂からなる導電性接着剤８を用い
て接着硬化させ、外部電極３の他方面に、前述と同様に
形成した金属銅板７を同一方法で接着し、金属銅板７に
挟んで、この金属銅板７と複数個のチップ形の積層セラ
ミックコンデンサ素子４を一体化した状態とする。 【００１９】次に、前記一対の金属銅板７の間隔となる
三面部を蓋（図示せず）にて閉塞し、残り一面の口から
注型用の液状エポキシ樹脂を注入−硬化させ、蓋を取り
除き図５に示す一体化物９を形成する。 【００２０】次に、この一体化物９の金属銅板７面に付
してある罫線５によって形成された枡目６に沿って、厚
さ０．３ｍｍの回転ダイヤモンドブレードのカッターで
切断することによって、図１に示すように、長さ５．７
ｍｍ，幅５．０ｍｍ，厚さ１．８ｍｍの積層セラミック
コンデンサを完成させる。図中、１は内部電極、２はセ
ラミックコンデンサ焼結体、１０は絶縁樹脂である。 【００２１】次に、上記実施例によって作製した図１に
示す本発明品（Ａ）と、図６に示す従来構造品（Ｂ）の
比較試験について表１に示す。 【００２２】なお、試験項目及び条件は以下の通りで、
従来構造品（Ｂ）の組成及び内部電極材は、本発明品
（Ａ）と同一である。 （１）耐衝撃性：プラスチック製のタッパー容器２個を
準備し、本発明品及び従来構造品それぞれを１００個ず
つ入れて、振幅１００ｍｍ，２サイクル／秒で１０秒振
動させ、１５倍の拡大鏡を用いて表面のクラックの有無
を調べ、クラックのあるものを不良とした。 （２）耐基板曲げ性：ＪＩＳ Ｃ ６４２９附属書２に
示されている方法。ただし、撓み量を３ｍｍとした試験
をそれぞれ１００個の試料について行い、静電容量が１
０％以上減少したもの、及びクラックが発生したものを
不良とした。 （３）耐ヒートサイクル／耐湿性複合試験：ＪＩＳ Ｃ
６４２９に規定する試験用基板Ａに、それぞれ１００
個の試料をはんだ付けし、−５５℃／＋１２５℃各３０
分で１００サイクルの温度サイクル試験を行った後、温
度８５℃、相対湿度８５％でＤＣバイアス２５Ｖを５０
０時間連続印加後、耐電圧（定格電圧の２５０％）、静
電容量、絶縁抵抗を測定し、初期規格値を満足しないも
のを不良とした。 （４）はんだ耐熱性：ＪＩＳ Ｃ ６４２９附属書３に
示されている方法。ただし、はんだ温度２８０℃、浸漬
回数を２回とした試験をそれぞれ１００個の試料につい
て行い、試験後、電極の消失部分があるものを不良とし
た。 【００２３】 【表１】 【００２４】なお、上記実施例では、積層セラミックコ
ンデンサを例示して説明したが、積層バリスタ、又は積
層フィルタ等に適用できることは勿論である。 【００２５】 【発明の効果】以上述べたように、本発明によれば、は
んだ付け性、はんだ耐熱性に優れ、リフローはんだ付け
は基より、フローはんだ付けが可能で、マイクロクラッ
クが生じ難く、基板実装時及び実装後の対応力性に優れ
た積層セラミック電子部品の製造方法を提供できる。

【図面の簡単な説明】 【図１】本発明に係る積層セラミックコンデンサを示す
断面図。 【図２】本発明に係る金属銅板を示す平面図。 【図３】本発明に係り製造途中の積層セラミックコンデ
ンサ素子と金属銅板を一体化した状態を示す斜視図。 【図４】図３の矢印方向から見た正面図。 【図５】本発明に係り製造途中の積層セラミックコンデ
ンサ素子と金属銅板を一体化し金属銅板間に樹脂を注入
−硬化させて形成した一体化物を示す斜視図。 【図６】従来例に係る積層セラミック電子部品を示す断
面図。 【図７】他の従来例に係る積層セラミック電子部品を示
す断面図。 【図８】従来例に係り積層セラミック電子部品を基板に
搭載し、基板を撓ませたときの積層セラミック電子部品
不具合状態を示す断面図。 【符号の説明】 １ 内部電極層 ２ セラミックコンデンサ焼結体 ３ 外部電極 ４ 積層セラミックコンデンサ素子 ５ 罫線 ６ 枡目 ７ 金属銅板 ８ 導電性接着剤 ９ 一体化物 １０ 絶縁樹脂

Claims (1)

1. (57)【特許請求の範囲】【請求項１】 一対の金属板間に、セラミック焼結体の
   内部に複数の内部電極層が埋め込まれ、この内部電極層
   の一方端部を交互に対向端面に露出し、この露出端部が
   位置する前記セラミック焼結体面に前記内部電極の露出
   端部と接続して外部電極を形成した複数個の積層セラミ
   ック素子を、複数個間で一定の間隔を保持し、外部電極
   と金属板との当設部を導電性接着剤を介して接着一体化
   する工程と、一対の金属板間に配設された複数の積層セ
   ラミック素子間の空隙部に絶縁樹脂を注入−硬化させて
   一体化物を形成する工程と、この一体化物の前記金属板
   面に予め付してある切断線となる枡目に沿って切断し、
   前記積層セラミック素子の外部電極部に金属板が接続さ
   れ、且つセラミック焼結体部が絶縁樹脂にて被覆された
   単位積層セラミック電子部品を得る工程とを順次経るこ
   とを特徴とする積層セラミック電子部品の製造方法。