JP4740406B2 - 配線基板およびその製造方法 - Google Patents

配線基板およびその製造方法 Download PDF

Info

Publication number
JP4740406B2
JP4740406B2 JP2001030827A JP2001030827A JP4740406B2 JP 4740406 B2 JP4740406 B2 JP 4740406B2 JP 2001030827 A JP2001030827 A JP 2001030827A JP 2001030827 A JP2001030827 A JP 2001030827A JP 4740406 B2 JP4740406 B2 JP 4740406B2
Authority
JP
Japan
Prior art keywords
resin
electronic component
wiring board
organic compound
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001030827A
Other languages
English (en)
Other versions
JP2002151846A (ja
Inventor
英司 小寺
育丈 堀田
幸樹 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Spark Plug Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2001030827A priority Critical patent/JP4740406B2/ja
Publication of JP2002151846A publication Critical patent/JP2002151846A/ja
Application granted granted Critical
Publication of JP4740406B2 publication Critical patent/JP4740406B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、絶縁性の基板または配線基板本体に電子部品を内蔵する配線基板、およびこの配線基板の製造方法に関する。
【0002】
【従来の技術】
近年における配線基板の小型化および配線基板内における配線の高密度化に対応するため、配線基板の第1主面上にICチップなどの電子部品を搭載するだけでなく、コア基板の内部に電子部品を内蔵する配線基板が提案されている。
例えば、図7(A)に示す配線基板120は、絶縁基板121に形成した貫通孔122にチップコンデンサ(電子部品)123を挿入し、その両端の電極124をハンダ128を介して、上記絶縁基板121と隣接する絶縁層126との間に形成したランド127と接続している。上記貫通孔122内に樹脂129を充填することで、コンデンサ123を固着して内臓する。かかるコンデンサ123内には内部電極125が内設されている。
【0003】
また、図7(B)に示す配線基板130は、絶縁基板131に穿孔された貫通孔132の一方の開口部を、予め図示しない粘着性の仮固定膜により塞ぎ、この仮固定膜に内部電極135を有するチップコンデンサ(電子部品)133を貼り付けた状態で、貫通孔132内に樹脂139を充填し固化させた後、上記仮固定膜を除去したものである。該配線基板130は、上記コンデンサ133の両端に位置する電極134,134を、予め絶縁基板131とこれに隣接する絶縁層136との間に設けたランド137,137にハンダ138を介して接続している。
【0004】
【発明が解決すべき課題】
しかしながら、以上のような配線基板120,130では内臓するコンデンサ123,133などの電子部品とこれを固着する樹脂129,139との密着不良を生じ易く、これに起因してハンダ128,138が割れたり剥離して、電子部品と内部の配線層間の接続不良や断線などの不具合を招くことがある、という問題があった。
本発明は、以上に説明した従来の技術における問題点を解決し、内蔵される電子部品とこれを埋設する樹脂の密着性を高め、かかる電子部品と内部の配線層や第1主面上に搭載するICチップ間の接続が確実で安定した配線基板、およびこの配線基板の製造方法を提供することを課題とする
【0005】
【課題を解決するための手段】
本発明は、上記課題を解決するため、内蔵する電子部品の表面に予め有機系化合物(カップリング剤)の皮膜を被覆することに着想して成されたものである。
即ち、本発明の配線基板(請求項1)は、絶縁性の基板を有する配線基板において、かかる配線基板内に樹脂を介して内蔵され且つ表面に有機系化合物が予め被覆されている電子部品を含上記樹脂は、エポキシ樹脂を主成分とし且つ無機フィラを含有し上記有機系化合物は、チタン系、アルミニウム系、シラン系の何れかからなる有機系化合物、またはこれら有機系化合物の混合物であり上記電子部品は、BaTiO3を主成分とするセラミックの本体と、複数の電極とからなり該電極を除いた電子部品の本体の表面は、上記有機系化合物および樹脂に被覆され上記電子部品の電極の端面は、上記樹脂の表面に露出している、ことを特徴とする。
【0006】
れによれば、前記無機フィラを含む樹脂と、前記セラミックからなる本体および電極を有する電子部品とは、後者の表面に被覆した前記チタン系などの有機系化合物と上記樹脂とのカップリング作用により、無機物である電子部品の表面とこれを埋設する有機物である上記樹脂との密着性が向上する。このため、上記電子部品から内部の配線層に接続するためのハンダ等が割れたり剥離せず、あるいは電子部品と配線層とを接続する配線も断線せず安定した導通となる。
従って、小型化し且つ配線が高密度する配線基板において、例えばその配線基板本体(コア基板や複数の絶縁層と配線層とを交互に積層した多層基板など)に内蔵する電子部品を安定して活用でき且つ耐久性に優れたものにできる。
尚、電子部品は、配線基板本体に内蔵する形態に限らず、その表裏面上に形成された絶縁層(絶縁性の基板)内に設けた貫通孔や凹部内に樹脂を介して固着した形態や、配線基板本体を有しない配線基板の絶縁層(絶縁性の基板)内に内蔵する形態においても、上述したのと同様な効果を奏することができる。
【0007】
尚また、上記電子部品の電極と配線基板本体の上方に形成される配線層とをハンダよりも高融点の金属でメッキすることにて接続することが望ましい。これにより、第1主面上にICチップをハンダ付けにて搭載する際でも、かかるハンダを溶融するための加熱により溶出して断線する事態を防ぐことが可能となる。上記メッキに用いる金属には、例えば銅、Au,Niやこれらの合金が用いられる。
【0008】
更に、前記電子部品は、前記基板に形成した貫通孔または凹部内に前記樹脂を介して内蔵されている、配線基板(請求項2)も本発明に含まれる
また、前記基板は、単一の絶縁層(コア基板)、または複数の絶縁層と配線層とを交互に積層した多層基板の何れかである、配線基板(請求項3)も本発明に含まれる。
これによれば単一の絶縁層からなるコア基板はもとより、上記の多層基板における複数の絶縁層に跨がるように設けた貫通孔や凹部内で、樹脂と電子部品との密着性を向上させ得る。特に、多層基板の形態では、電子部品の電極と第1主面に搭載するICチップとの導通経路を、絶縁層の厚み分だけ短くできるため、かかる経路におけるループインダクタンス、スイッチングノイズ、クロストークノイズなどが低減でき、配線基板内の電気的特性を向上させることができる。また、多層基板の配線基板本体は、その内部の配線層と表・裏面の配線層との間がスルーホール導体で接続されるため、これら配線層間におけるビア導体の形成を省略でき、製造コストも低減可能となる。
【0009】
尚、前記有機系化合物の混合物には、チタン系とアルミニウム系、チタン系とシラン系、アルミニウム系とシラン系、チタン系とアルミニウム系とシラン系、チタン系と別のチタン系、アルミニウム系と別のアルミニウム系、シラン系と別のシラン系、あるいはこれらの3種類以上の組合せによる混合物などが含まれる。
【0010】
尚、前記有機系化合物は、厚さ約0.5μm以下(但し0は含まず)の皮膜にして被覆するのが望ましい。また、電子部品の表面の他、貫通孔または凹部の内面と共に、配線基板本体(コア基板または多層基板)の表・裏面にも被覆されていても良い。かかる被膜の厚さを0.5μm以下としたのは、これよりも厚くなると表面にゼリー状の固まりが生じ、有機系化合物による密着性や防水作用が低下するためである。更に望ましくは、前記有機系化合物は、厚さ約0.2μm以下(但し0は含まず)の皮膜にして被覆するのが望ましい。これにより、表面にゼリー状の固まりが生じにくくなり、より一層の密着性が得られるためである。
尚また、上記電子部品には、コンデンサ、インダクタ、フィルタ、抵抗、またはトランジスタなどが含まれ、且つこれらをチップ状にしたものや、かかるチップ状の電子部品を複数個セットした電子部品ユニットも含まれる。更に、ビルドアップ層は、絶縁層と所要パターンの配線層とを交互に積層する多層構造部分を指す。
【0011】
更に、前記有機系化合物またはこれら有機系化合物の混合物のうち、親水基を有する有機系化合物が、5wt%以下である、配線基板(請求項4)も本発明に含まれる。
これによれば、有機系化合物の被膜にはポリイミドのような吸湿性の成分が少ないため、水分が前記樹脂に一層浸透しにくくなる。このため、かかる樹脂自体が加水分解してカルボン酸などに変質したり、これに起因する剥離およびクラックの発生を確実に予防することができる。しかも、被膜の吸水性が低い(防水性が高い)ため、電子部品の電極の溶出(マイグレーション)を防止し、且つ電極同士間における短絡を防ぐこともできる。
尚、親水基とは、例えばヒドロキシル基、エポキシ基、カルボキシル基、無水カルボン酸、アミノ基、スルホン基であり、これを有する化合物が5wt%を越えると、水分が配線基板本体(コア基板や多層基板)から前記樹脂へ浸透する可能性があるため、かかる範囲を除外したものである。
【0012】
加えて、前記有機系化合物またはこれら有機系化合物の混合物のうち、疎水基を有する有機系化合物が、20wt%以上である、配線基板(請求項5)も本発明に含まれる。
これによっても、水分が前記樹脂に一層浸透しにくくなるため、前記樹脂の変質やこれによる剥離およびクラックを確実に予防することができると共に、電子部品の電極の溶出(マイグレーション)を防止し、且つ電極同士間における短絡を防ぐこともできる。
尚、疎水基とは、例えばアルキル基やハロゲン化アルキル基であり、これを含む化合物が20wt%未満になると、やはり水分がコア基板などから前記樹脂へ浸透する可能性があるため、かかる範囲を除外したものである。
【0013】
付言すると、本発明は、絶縁性の基板を有する配線基板内に樹脂を介して内蔵される電子部品であって、当該電子部品の表面に有機系化合物が被覆されている、配線基板内蔵用電子部品とすることも可能である。これによる場合、電子部品を上記貫通孔または凹部内において樹脂で固着し且つ内した際に、上記カップリング作用が働き、無機物たる電子部品の表面とこれを埋設する有機物たる上記樹脂との密着性が向上する。このため、上記電子部品を内部の配線層に接続するためのハンダ等に割れや剥離が生じず、あるいは電子部品と配線層とを接続する配線も断線せず、安定した導通を取ることが可能となる。
また、前記有機系化合物が、チタン系、アルミニウム系、シラン系の何れからなる化合物、あるいはこれら有機系化合物の混合物である、配線基板内蔵用電子部品とすることもできる。これによる場合、上記カップリング作用を一層確実に生じさせることが可能となる。
【0014】
一方、本発明による第1の配線基板の製造方法(請求項)は、予め有機系化合物を表面に被覆されている電子部品を、一対の樹脂シート間に挟み込み、または、樹脂封止することにより、絶縁性の基板を有する配線基板内に上記電子部品を内蔵する工程を含上記樹脂は、エポキシ樹脂を主成分とし且つ無機フィラを含有し上記有機系化合物は、チタン系、アルミニウム系、シラン系の何れかからなる有機系化合物、またはこれら有機系化合物の混合物であり上記電子部品は、BaTiO3を主成分とするセラミックの本体と、複数の電極とからなり、該電極の端面は、上記樹脂の表面に露出している、ことを特徴とする。
これによれば、絶縁性の基板を形成し且つ無機フィラを含有する一対の樹脂シート間に、または絶縁性の基板を形成し且つ無機フィラを含有するモールド樹脂中に、予め、前記チタン系などの有機系化合物を、前記電極を除いたセラミックの本体に被覆した電子部品を配置することにより、かかる電子部品と形成される絶縁性の基板との密着性を確実に得ることができる。
尚、上記絶縁性の基板には、単一の絶縁層(コア基板)、および複数の絶縁層と配線層とを交互に積層した多層基板とが含まれる。
【0015】
また、本発明による第2の配線基板の製造方法(請求項)は、絶縁性の基板を有する配線基板内に貫通孔または凹部を形成する工程と、この貫通孔または凹部内に予め電極を除いた表面に有機系化合物を被覆された電子部品を挿入する工程と、上記貫通孔または凹部内に樹脂を充填し且つ固化することにより上記電子部品を絶縁性の基板に内蔵する工程と、を含上記樹脂は、エポキシ樹脂を主成分とし且つ無機フィラを含有し上記有機系化合物は、チタン系、アルミニウム系、シラン系の何れかからなる有機系化合物、またはこれら有機系化合物の混合物であり上記電子部品は、BaTiO3を主成分とするセラミックの本体と、複数の電極とからなり、該電極の端面は、上記樹脂の表面に露出している、ことを特徴とする。
これによれば、電子部品を上記貫通孔または凹部内において無機フィラを含む樹脂で固着した際、上記カップリング作用が働いて、電子部品のセラミックからなる本体の表面とこれを埋設する上記樹脂との密着性が向上する。このため、上記電子部品を内部の配線層に接続するためのハンダ等に割れや剥離が生じず、あるいは電子部品と配線層とを接続する配線も断線せず安定した導通が得られる。従って、小型化し配線が高密度する配線基板において、絶縁性の基板、例えば配線基板本体(コア基板または多層基板)に内蔵した電子部品を安定して活用でき且つ耐久性にも優れた配線基板を確実且つ安定して提供することができる。
付言すると、前記有機系化合物が、チタン系、アルミニウム系、シラン系の何れからなる有機系化合物、あるいはこれら有機系化合物の混合物である、配線基板の製造方法とすることも可能である。これによる場合、前記カップリング作用を一層確実に生じせしめて、上記のような配線基板を一層確実に提供することができる。
【0016】
尚、前記チタン系の有機系化合物(カップリング剤)には、γ−アミノプロピルトリメトキシチタン、γ−アミノプロピルトリエトキシチタン、γ−アミノプロピルジメトキシメチルチタン、γ−グリシドキシプロピルトリメトキシチタン、γ−グリシドキシプロピルトリエトキシチタン、γ−グリシドキシプロピルジメトキシメチルチタンなどが含まれるが、これらに限るものではない。
また、前記アルミニウム系の有機系化合物(カップリング剤)には、γ−アミノプロピルトリメトキシアルミニウム、γ−アミノプロピルトリエトキシアルミニウム、γ−アミノプロピルジメトキシメチルアルミニウム、γ−グリシドキシプロピルトリメトキシアルミニウム、γ−グリシドキシプロピルトリエトキシアルミニウム、γ−グリシドキシプロピルジメトキシメチルアルミニウムなどが含まれるが、これらに限るものではない。
【0017】
更に、前記シラン系の有機系化合物(カップリング剤)には、γ−グリシドキシプロピルトリメトキシシラン、γ−グリシドキシプロピルトリエトキシシラン、γ−グリシドキシプロピルジメトキシメチルシラン、γ−メルカプトプロピルトリメトキシシラン、γ−メルカプトプロピルトリエトキシシラン、γ−メルカプトプロピルジメトキシメチルシラン、γ−アミノプロピルトリメトキシシラン、γ−アミノプロピルトリエトキシシラン、γ−アミノプロピルジメトキシシラン、γ−ウレイドプロピルトリメトキシシラン、γ−ウレイドプロピルトリエトキシシラン、N−β−アミノエチル−γ−アミノプロピルトリメトキシシラン、N−β−アミノエチル−γ−アミノプロピルメチルジメトキシシラン、N−β−アミノエチル−γ−アミノプロピルトリエトキシシラン、ビニルトリメトキシシラン、ビニルトリエトキシシラン、ビニルトリクロルシラン、テトラメトキシシラン、テトラエトキシシラン、γ−クロロプロピロルトリメトキシシラン、ヘキシルトリメトキシシランなどが含まれるが、これらに限るものではない。
【0018】
加えて、以上の有機系化合物(カップリング剤)を用いる場合、これらに対し予め加水分解処理や更に進んで縮合反応を生じさせておくことが望ましい。これらの処理により、上記有機系化合物を、より短時間に反応させ得る。このため、樹脂との密着力を一層向上させることができる。また、上記有機系化合物が高分子量化あるいは3次元化するため、密着力の向上効果が長時間に渉って得られる。
尚、例えば上記有機系化合物を分散させための分散触媒には、水、エタノール、メタノール、イソプロピルアルコールなどのアルコール類を単独または混合して用いる。また、上記有機系化合物は、カップリング処理液中で、0.5〜10wt%、望ましくは1〜5wt%の濃度とすることが良い。
【0019】
【発明の実施の形態】
以下において本発明の実施に好適な形態を図面と共に説明する。
図1は、本発明の一形態の配線基板48における主要部の断面を示す。
配線基板48は、絶縁性の基板でもある配線基板本体(コア基板)1と、その表・裏面2,3上に形成した複数の絶縁層28,29,32,33,38,40および配線層24,25,30,31,36,37とを有する。
上記絶縁層28などの厚さは約30μm程度であり、上記配線層24などの厚さは約15μm程度である。このうち、最外層の絶縁層38,40は、ソルダーレジスト層として用いられる。上記配線基板本体(絶縁性の基板または絶縁層、以下、コア基板という)1は、例えばガラス−エポキシ樹脂の複合材からなり平面視で矩形を呈する絶縁性の基板で、縦・横約40mmずつで厚さ0.5mm程度のサイズを有し、そのほぼ中央に平面視でほぼ正方形で表・裏面2,3間を貫通する貫通孔4を有する。この貫通孔4内には、箱形状の電子部品6がエポキシ樹脂を主成分とし、シリカフィラなどの無機フィラを含有する電子部品内用の樹脂10を介して埋設され内されている。
【0020】
上記電子部品6の表面には、チタン系、アルミニウム系、またはシラン系などの有機系化合物(カップリング剤)やこれら有機系化合物の混合物(カップリング剤)からなり、親水基を有する有機系化合物が5wt%以下で且つ疎水基を有する有機系化合物が20wt%以上である防水性を有する有機系化合物の皮膜8が予め被覆されている。例えば、かかる有機系化合物にシラン系化合物の混合物を用いる場合、γ−グリシドキシプロピルトリメトキシシランとヘキシルトリメトキシシランとの混合物(重量比1:20)を用いる。この場合、親水基を有する化合物は約5wt%で、疎水基を有する化合物は約95wt%となる。このため、樹脂10とのカップリング作用により、樹脂10と電子部品6との密着性を高められると共に、電子部品6の次述する電極7,7間における短絡も防ぐことができる。
尚、電子部品6には、例えばBaTiOを主成分とする高誘電体セラミックからなる本体と、Cuを主成分とする電極7とからなり、内部にNiからなる内部電極を多層で形成しているセラミックコンデンサが用いられる。
【0021】
また、上記電子部品6の上面および底面には、複数の電極7が形成され、それらの上・下端には、上記配線層24,25内の配線が接続している。
図1に示すように、コア基板1の貫通孔4の両側には、直径約250μm程度のスルーホール20がドリルまたはレーザ加工にて穿孔されると共に、その内部に円筒状のスルーホール導体22および充填樹脂21が形成されている。コア基板1の表・裏面2,3および樹脂10の表・裏面上には、公知のサブトラクティブ法により所定パターンを有する銅製の配線層24,25が形成され、これらは前記電子部品6の各電極7の上・下端と接続されている。即ち、表・裏面2,3の全面に無電解および電解銅メッキを施して導体層を形成すると共に、かかる導体層の表面に所定パターンのエッチングレジストを形成し、このレジストに覆われていない部分をエッチングすることにより、配線層24,25が形成される。
【0022】
更に、配線層24,25の上には、エポキシ樹脂にシリカフィラなどの無機フィラを含む絶縁材料からなる絶縁層28,29と、その上の配線層30,31とが形成される。且つ、上下の配線層24,30間や配線層25,31間を接続するビア導体(フィルドビア)26,27が、ハンダよりも高融点の銅メッキによって絶縁層28,29を貫通して形成されている。
同様にして、配線層30,31の上下には、絶縁層32,33、配線層36,37、およびビア導体(フィルドビア)34,35が形成されている。尚、配線層30,31,36,37やビア導体26,27,34,35はサブトラクティブ法のほか、セミアディテイブ法やフルアディテイブ法等により形成しても良い。また、ビア導体形成前のビアホールの穴明けは、絶縁層が感光性の材料である場合には、公知のフォトリソグラフィ技術により行い、非感光性の材料である場合にはレーザ(CO,YAG,エキシマなど)を照射することにより行う。
【0023】
そして、絶縁層32の上に形成したソルダーレジスト層(絶縁層)38には、配線層36上に位置し且つ上端が第1主面39上に突出するハンダ(Sn−Ag)製のフリップチップバンプ(接続端子)42が複数貫通する。
各バンプ42の上部には、第1主面39上に搭載されるICチップ(電子部品)44の底面の接続端子(図示せず)が個別に接続される。また、絶縁層33の下側には、ソルダーレジスト層(絶縁層)40が形成され、第2主面41に向けて開口した複数の開口部43内には、上記配線層37内の配線46が露出する。かかる配線46は、その表面に薄いNiおよびAuメッキが被覆され、図示しないマザーボードなどと接続する接続端子を形成している。
【0024】
以上のような配線基板48によれば、コア基板(絶縁性の基板、絶縁層)1の貫通孔4内に、樹脂10を介して固着される電子部品6に、予めその表面に有機系化合物からなる皮膜8が被覆されているので、これと上記樹脂10との間で生じるカップリング作用により、電子部品6と樹脂10との密着性を高められる。このため、電子部品6の各電極7と配線層24,25との接続部分も断線しにくくなり、電子部品6と第1主面39上に搭載したICチップ44との間も短い配線で安定した導通を得ることができる。しかも、防水(撥水)性の皮膜8を用いた場合には、電子部品6における電極7,7間の短絡も防止することができる。
【0025】
上記防水性の皮膜8は、本明細書では防水仕様という。即ち、防水仕様とは不飽和型超加速度寿命(HAST)試験において、電極7のマイグレーション(溶出)を生じない程度の仕様である。具体的には、配線基板48に対し、HAST試験(条件:温度131℃、相対湿度85%、気圧213kPa=2.1atm、印加電圧1.8V、試験時間:100時間)を行った場合、電極7付近における有機化合物の被膜8に水分が多く存在すると、かかる電極7がマイグレーションを生じるため、電極7,7間で短絡が生じる。しかし、本発明では、有機系化合物の被膜8が存在することにより、かかる短絡のおそれがなくなる。
ここで、電極7,7間の短絡とは、1個の電子部品6を樹脂10でモールドする場合には、かかる1個の電子部品6内の電極7,7間の短絡を指す。また、後述するように、複数の電子部品を樹脂10でモールドする場合には、1個の電子部品内の電極間または隣接する各電子部品の電極間の短絡を指す。
【0026】
また、電子部品6と第2主面41側の接続端子46とも短い配線で安定した導通が得られ、且つ配線基板48自体を搭載するマザーボードなどとの接続も確実となる。従って、小型化し且つ配線が高密度する配線基板48において、そのコア基板1に内蔵する電子部品6を安定して活用することができ、且つかかる電子部品6の耐久性を向上させることができる。
尚、電子部品6には、複数のチップ状電子部品を用いても良く、それらの表面に有機系化合物の皮膜8を被覆したものを用いても良い。また、フィルドビア導体26,27,34,35を用い、これらを垂直方向に連続して接続する図1のスタックトビアとすることにより、電子部品6とICチップ44およびマザーボードを最短の配線で導通でき、電気的特性を良好にできる。
【0027】
ここで、前記配線基板48を得るため、本発明における第2の製造方法の主要な工程を図2により説明する。
図2(A)は、平面視での縦横が約9mmずつで厚さが約0.5mmのサイズを有する前記電子部品6の表面に、各電極7を除いて例えばシラン系の有機系化合物からなる厚さ約0.1μmの皮膜8を被覆した状態を示す。この皮膜8は、上記化合物がエタノールの溶媒に溶解する溶液中に電子部品6を浸漬することにより形成され、浸漬後に100℃に約1時間に渉って加熱して乾燥することにより溶媒が除去される。その後、エタノールによって洗浄し、所望の厚みの有機系化合物を得る。更に、120℃に約1時間に渉って加熱することにより、上記化合物はキュアされ硬化する。尚、各電極7は厚さ数10μmで、その表面側にAuなどの薄いメッキ層を含んでおり、上記加熱・乾燥の後で各電極7上を覆っている皮膜8が剥離され、図2(A)に示すように、露出される。
【0028】
次に、図2(B)に示すように、かかる電子部品6を、厚さ約0.5mmのコア基板(絶縁層)1のほぼ中央に形成した縦横が12mmずつの貫通孔4内に挿入する。この際、貫通孔4の裏面3側の開口部は、予め粘着面を上向きにしたテープ9で閉塞されており、電子部品6はその底面側の各電極7を介して所定の位置に接着される。また、電子部品6の上面側の各電極7は、コア基板1の表面2とほぼ同じ高さにあるため、図2(B)に示すように、貫通孔4内のほぼ中央付近に電子部品6が配置される。かかる状態で、貫通孔4内にコア基板1の表面2側から液体状の樹脂10を注入してモールドした後、加熱するキュア処理を施す。
【0029】
その結果、図2(C)に示すように、貫通孔4内には固化した樹脂10が充填されると共に、かかる樹脂10は電子部品6の表面に被覆された有機系化合物の被膜8との間でカップリング作用を生じる。このため、樹脂10と電子部品6とは後者の表面において強力に密着するので、電子部品6を樹脂10内において強固に密着させて埋設することができると共に、被膜8が防水仕様の場合には、電極7のマイグレーションを防止でき、電極7,7間を確実に絶縁できる。
次いで、前記テープ9を剥離した後、図2(C)中で示す樹脂10の盛り上がった表面10aに対し、例えばベルトサンダによる研磨およびラップ研磨による仕上げ研磨を施すことより、コア基板1の表面2と同一平面になるように平坦に整面する。尚、貫通孔4内に内臓される電子部品6の各電極7上を覆っている被膜8を予め剥離せず、上記整面時の研磨により樹脂10と共に上記被膜8を除去して各電極7の上端面を露出させても良い。
【0030】
この結果、図2(D)に示すように、樹脂10の新たに形成される表面10cには、電子部品6の上面側に位置する各電極7の上端が露出する。また、樹脂10の平坦な裏面10bには、電子部品6の底面側に位置する各電極7の下端面が露出する。尚、裏面10bも前記同様に整面する研磨により平坦化しても良い。
他方において、コア基板1の表・裏面2,3間を貫通する前記スルーホール導体22が形成され、その内側に充填樹脂21が穴埋めされる。
以降は、公知のビルドアップ工程によって、コア基板1の表面2上と裏面3下に絶縁層28,29,32,33,38,40、配線層24,25,30,31,36,37、およびビア導体26,27,34,35が形成される。更に、第1・第2主面39,41に前記バンプ42や配線(接続端子)46を形成することにより、前記図1に示した配線基板48を得ることができる。
【0031】
【実施例】
ここで、配線基板48におけるコア基板1の貫通孔4内に樹脂10を介して電子部品6を埋設した上記コア基板1についての具体的な実施例を、比較例と共に説明する。
縦横が9mmずつで厚さが0.5mmのサイズを有する前記電子部品6を、複数個用意した。これらのうち、アルミニウム系、シラン系の化合物の溶液中に浸漬し、表面に上記化合物からなる厚さ約0.1μmの皮膜8を被覆したものを実施例1〜3とし、全く被覆しないものを比較例とした。上記アルミニウム系の化合物(日立化成社製商品名:PIQ−COUPER3)に浸漬したものを実施例1、シラン系の化合物(ジャパンエナジー社製商品名:IS−3000)に浸漬したものを実施例2、別のシラン系の化合物(信越化学社製商品名:EH−300i)に浸漬したものを実施例3とした。
実施例1〜3の電子部品6は、浸漬後に100℃乃至120℃に約1時間加熱して、表面の化合物の被膜8を乾燥させ後、各電極7上の皮膜8を剥離した。
【0032】
次に、厚さ約0.5mmのビスマレイミド・トリアジン(BT)樹脂からなる同じサイズのコア基板1を複数枚用意した。各コア基板1の中央には、一辺が12mmの正方形の貫通孔4が穿孔され、その中央に上記実施例1〜3および比較例の電子部品6を個別に挿入した。更に、各貫通孔4内にエポキシ樹脂を主成分とし固化後の熱膨張率(CTE)が32ppm/℃の樹脂10を注入して充填した後、同じ条件のキュア処理を施した。固化して整面した樹脂10内に前記電子部品6を埋設したコア基板1を電子部品6と同じく実施例1〜3および比較例とし、且つ各例毎に4個ずつ形成した。
各例の電子部品6を内したコア基板1に対し、+125℃と−55℃との間を1000回(サイクル)ずつ加熱と冷却とを繰り返す信頼性テストを行った。
上記テストにおいて、各例の電子部品6の周囲で樹脂10に剥離やクラックが生じたか否かをテスト前、500回(サイクル)終了後、および1000回(サイクル)終了後においてそれぞれ観察した。それらの結果を表1に示す。
【0033】
【表1】
Figure 0004740406
【0034】
表1の結果によれば、比較例の電子部品6を埋設したコア基板1は、500回までは剥離等が生じなかったが、1000回までに4個全てが剥離やクラックを生じた。一方、実施例1〜3の電子部品6を埋設したコア基板1は、1000回になっても全てが剥離やクラックを生じなかった。この結果から、実施例1〜3では、電子部品6の表面に予め被覆した前記アルミニウム系またはシラン系の化合物の皮膜8が、樹脂10とのカップリング作用を生じたため、両者の界面において密着性が高まり、上記テストによっても何ら影響されないことが判明した。
従って、本発明の電子部品6を上記皮膜8を介して内したコア基板1、およびこれを用いる配線基板48の効果が裏付けられたことが容易に理解されよう。
【0035】
図3は、第2の製造方法における異なる形態の主要な工程に関する。尚、以下において、前記形態と同様な部分や要素には共通する符号を用いるものとする。
図3(A)は、上面に複数の電極7を、底面に電極と接続した複数の接続パット7aを有する電子部品6に対し、その表面に前記有機系化合物からなる皮膜8を被覆した状態を示す。この皮膜8を加熱して乾燥した後、各電極7およびパット7a上の皮膜8を剥離しておく。図3(B)は、コア基板(絶縁性の基板、配線基板本体(絶縁層))1aの表面2側に開口する凹部5内に、上記皮膜8を有する電子部品6を挿入した状態を示す。尚、凹部5を有するコア基板1aは、貫通孔(5)を有する図示しない厚めの絶縁板と薄肉で平板の絶縁板とを、予め接着シートを介して積層し加熱および圧着することにより形成されている。また、凹部5は、単一の絶縁板をルータなどを用いて座ぐり加工により形成しても良い。
【0036】
図3(B)に示すように、凹部5の底面とコア基板1aの裏面3との間には、複数のスルーホール13内に円筒形のスルーホール導体14が貫通して形成され、それらの上端に接続パッド11を形成している。凹部5内に挿入された上記電子部品6の底面における各接続パット7aと上記接続パッド11とを、例えばSn−Ag系の合金からなるロウ材(ハンダ)12を介してそれぞれ個別に接続する。
次いで、被膜8を有する電子部品6と凹部5との間に、前記同様の樹脂10を注入した後、キュア処理を施す。この結果、図3(C)に示すように、電子部品6は凹部5内に充填された樹脂10に埋設されると共に、電子部品6の表面における被膜8とこれに接する樹脂10との間でカップリング作用を生じるため、電子部品6は樹脂10と強固に密着する。しかも、防水仕様の皮膜8を用いた場合には、電極7のマイグレーションを防止でき、電子部品6における電極7,7間の短絡も防止できる。更に、樹脂10の盛り上がった表面10aはキュア処理後の研磨により、図3(D)に示すような平坦な表面10cに整面される。その結果、樹脂10の新たな表面10cには、図3(D)に示すように、電子部品6の上面側に位置する各7電極の上端面が露出する。
【0037】
以降は、前記同様にしてコア基板1aの表面2上と裏面3下とに、前記図1で示した絶縁層28,29などや、配線層24,25など、およびビア導体26,27などが形成される。この際、各電極7は配線層24と接続され、上記スルーホール導体14は配線層25と接続される。また、コア基板1aには、これを貫通する前記スルーホール導体22などが形成されると共に、第1・第2主面39,41に前記バンプ42や配線(接続端子)46が形成されることにより、凹部5に電子部品6を内蔵したコア基板1aを有する配線基板を得ることができる。
【0038】
図4は、第2の製造方法における更に異なる形態の主要な工程に関する。
図4(A)は、上・下端に一対ずつの電極(図示せず)を有する複数のチップ状電子部品6aを用意し、それらの表面に前記有機化合物からなる防水性の皮膜8を被覆し且つこの皮膜8を加熱して乾燥した後、各電子部品6aの底面の皮膜8を剥離した状態を示す。各電子部品6aは、それぞれの底面に位置する一対の電極(図示せず)を露出させている。図4(B)は、前記同様の貫通孔4を有するコア基板(絶縁性の基板、配線基板本体(絶縁層))1において、貫通孔4の裏面3側の開口部を、粘着面を貫通孔4内に向けたテープ9により閉塞した後、かかるテープ9の粘着面上に皮膜8を有する複数のチップ状電子部品6aをチップマウンタにより挿入し、且つ皮膜8のない底面で接着して配置した状態を示す。
【0039】
次に、図4(C)に示すように、貫通孔4内に表面2側から溶けた樹脂10を注入し且つキュア処理する。この際、各チップ状電子部品6aは、テープ9と接着した底面を除き、表面の被膜8がこれと接する樹脂10との間でカップリング作用を生じるため、樹脂10と強固に密着しつつ係る樹脂10内に埋設される。しかも、防水性の被膜8を用いた場合には、電子部品6aの上端における電極同士の短絡も防止できる。
更に、テープ9を剥離すると、固化した樹脂10の裏面10bには、電子部品6aの底面における各電極が露出する。その後、図4(C)中で破線で示す盛り上がった樹脂10の表面10aをバフ研磨等により平坦な表面10cに整面する。
【0040】
次いで、図4(D)に示すように、樹脂10の表面10cに対しレーザ(YAG,エキシマ,CO等)照射を行うことより、複数の透孔16を穿設する。この際、樹脂10と共に被膜8の所定部分が除去され透孔16が形成される。この結果、各透孔16の底部には、チップ状電子部品6aの上端に位置する各電極の上端が個別に露出する。そして、透孔16内にPd触媒を塗布した後、無電解銅メッキおよび電解銅メッキを施すことにより、各透孔16内に接続導体18を形成する。各接続導体18のうち表面10c上に突出する上端部は研磨により除去される。
【0041】
以降は、前記同様にして、コア基板1の表・裏面2,3上に前記図1で示した絶縁層28,29などや、配線層24,25など、およびビア導体26,27などが形成される。この際、各電子部品6a上端の各接続導体18は配線層24と接続され、且つ各電子部品6a下端の各電極は配線層25と接続される。更に、コア基板1を貫通するスルーホール導体22が形成される、且つ第1・第2主面39,41側に前記バンプ42や配線46が形成されることにより、複数のチップ状電子部品6aを内臓したコア基板1を有する配線基板を得ることができる。
尚、それぞれカップリング処理された複数のチップ状電子部品6a同士を予め互いの側面間で接着した電子部品集合ユニットとして、貫通孔4内に挿入して樹脂10中に埋設しても良い。
【0042】
図5(A),(B)は、前記配線基板48を得るための本発明における第1の製造方法の主要な工程を示す。
図5(A)は、複数のチップ状電子部品(チップコンデンサ)6bの上下に、これらを挟み込むようにして、BT樹脂からなりシリカフィラを含有する樹脂シート1b,1cを配置した状態を示す。チップコンデンサ6bの表面には、予め前記有機化合物からなり防水仕様の皮膜8が被覆されている。また、樹脂シート1b,1cは、各チップコンデンサ6bの高さの約半分の厚みを有する。
【0043】
図5(A)中の矢印で示すように、樹脂シート1b,1cを加熱しつつ垂直方向に沿って互いに接近するように加圧する。その結果、図5(B)に示すように、樹脂シート1b,1cは溶融し合うと共に、チップ状電子部品6b,6b間に入り込んで一体化したコア基板(絶縁性の基板、配線基板本体(絶縁層))1となる。この際、コア基板1の表・裏面2,3は、チップ状電子部品6bの上下端における各電極7の端面が露出する程度に、研磨され整面される。従って、図5(B)に示すように、各チップ状電子部品6bの表面とコア基板1との界面において、有機系化合物の皮膜8のカップリング作用により、両者が密着する。また、チップ状電子部品6bの電極7,7間の短絡も防ぐことができる。尚、これ以降は、前記同様の公知のビルドアップ工程(セミアディティブ法、フルアディティブ法、サブトラクティブ法、フォトリソグラフィ技術、レーザ加工によるビアホールの穿孔など)により、前記配線基板48を製造することができる。
【0044】
図5(C),(D)は、前記配線基板48を得るための第1の製造方法における異なる形態の主要な工程を示す。図5(C)に示すように、予め防水仕様の皮膜8が被覆された複数のチップ状電子部品(チップコンデンサ)6bを、先ず成形型M内に挿入する。次に、かかる成形型M内に液状の樹脂を注入し且つ固化する。その結果、図5(D)に示すように、複数のチップ状電子部品6bは固化した樹脂からなるコア基板(絶縁性の基板、配線基板本体(絶縁層))1中に封止される。この後、コア基板1の表・裏面2,3を、チップ状電子部品6bの上下端における各電極7の端面が露出する程度に研磨して整面することにより、前記図5(B)と同様の状態になる。この方法においても、各チップ状電子部品6bの表面とコア基板1とは、皮膜8のカップリング作用により密着し、且つチップ状電子部品6bの電極7,7間の短絡も防ぐことができる。尚、以降は、前記同様の公知のビルドアップ工程により、前記配線基板48を製造することができる。
【0045】
図6(A)は、異なる形態の配線基板50の主要部の断面を示す。
配線基板50は、図6(A)に示すように、多層基板の配線基板本体(絶縁性の基板)51と、その表面54a上と裏面55a下とに形成した配線層66,72,67,73と、絶縁層68,74,69,75とを有する。
配線基板本体51は、ガラス−エポキシ樹脂からなる絶縁層52と、エポキシ樹脂からなる絶縁層54,55と、これらの間に形成した配線層64,65とからなる多層基板である。かかる配線基板本体51を貫通するスルーホール57には、スルーホール導体58およびその内側の充填樹脂59が形成されている。
尚、スルーホール導体58の中間と配線層64とが接続されると共に、スルーホール導体58の上下端と配線層66,67とが接続されている。但し、スルーホール導体58は、配線基板本体51内の配線層65とは接続せず、かかる配線層65に明けた丸孔65a内を貫通している。もちろん、この配線層65をスルーホール導体58の中間と接続しても良い。
【0046】
また、配線基板本体51には、その表・裏面54a,55a間を貫通孔56が貫通している。この貫通孔56には、複数のチップ状電子部品(チップコンデンサ)60が(埋込)樹脂63を介して内蔵されている。各電子部品60は、上下端の電極61,62を除いて、その表面に予め有機化合物からなる防水仕様の被膜(カップリング剤)8が塗布されている。このため、各電子部品60は、樹脂63と強固に密着し、且つかかる樹脂63を介して配線基板本体51内に内蔵される。
尚、各チップ状電子部品60の上下端の電極61,62は、樹脂63の表・裏面に露出し、且つ配線層66,67と接続されている。また、前記絶縁層54,55内に、配線層64,66間、または配線層65,67間を接続するビア導体(図示せず)を形成しても良い。
【0047】
図6(A)に示すように、絶縁層68,69には、配線層66,72間または配線層67,73間を接続するフィルドビア導体70,71が配置され、且つ配線層72の上には、絶縁層(ソルダーレジスト層)74を貫通し、第1主面76よりも高く突出するハンダバンプ78が形成されている。配線層73において、絶縁層(ソルダーレジスト層)75に設けた開口部77から第2主面75a側に露出する配線(接続端子)79には、表面にNiおよびAuメッキが被覆されている。
以上のような配線基板50によれば、チップコンデンサ60の電極61と第1主面76に搭載するICチップとの導通経路を、絶縁層54の厚み分だけ短くできるため、かかる経路におけるループインダクタンス、スイッチングノイズ、クロストークノイズなどが低減でき、基板50内の電気的特性を向上させることができる。また、配線基板本体51内の配線層64とその表・裏面54a,55aの配線層66,67との間がスルーホール導体58で接続されるため、これらの間に位置する絶縁層54などにおけるビア導体の形成を省略でき、その製造コストを低減することも可能となる。
【0048】
図6(B)は、更に異なる形態の配線基板80の主要部の断面を示す。配線基板80は、図6(B)に示すように、多層基板の配線基板本体(絶縁性の基板)81と、その表面84a上および裏面85a下に形成した配線層98,104,99,105と、絶縁層100,106,101,107とを有する。
配線基板本体81も、ガラス−エポキシ樹脂からなる絶縁層82,84,85と、これらの間に形成した配線層94,95とからなる多層基板である。かかる基板本体81の表・裏面84a,85a間を貫通するスルーホール87には、スルーホール導体88およびその内側の充填樹脂89が形成されている。また、スルーホール導体88の中間と配線層94とが接続されると共に、かかるスルーホール導体88の上下端と配線層98,99とが接続されている。但し、スルーホール導体88は、配線基板本体81内の配線層95とは接続せず、かかる配線層95に明けた丸孔95a内を貫通している。もちろん、この配線層95をスルーホール導体88の中間と接続しても良い。
【0049】
また、図6(B)に示すように、配線基板本体81には、その表面84a側に開口する凹部86がルータ加工などにより形成されている。かかる凹部86は、配線基板本体81のうち、絶縁層82,84をルータ加工するか、または予めこれらに貫通孔を穿孔した後、絶縁層85と積層することにより形成される。
図6(B)に示すように、凹部86中には(埋込)樹脂93を介して、複数のチップ状電子部品(チップコンデンサ)90が内蔵されている。かかる電子部品90は、上下端の電極91,92を除いて、予めその表面に前記同様の防水仕様の被膜8が塗布されている。このため、各電子部品90は、樹脂93と強固に密着すると共に、かかる樹脂93を介して配線基板本体81に内蔵される。
また、電子部品90の上端の電極91は、樹脂93の表面に露出して、配線層98と接続される。更に、チップ状電子部品90の下端の電極92は、凹部86の底面と配線基板本体81の裏面85aとの間を貫通するスルーホール導体96上端のパットと予め接続され、且つこれらを介して配線層99と導通している。尚、スルーホール導体96の内側には、充填樹脂97が充填・形成されている。
【0050】
図6(B)に示すように、絶縁層100,101には、配線層98,104間または配線層99,105間を接続するフィルドビア導体102,103が配置され、配線層104の上には、絶縁層(ソルダーレジスト層)106を貫通し、第1主面108よりも高く突出するハンダバンプ110が形成されている。また、配線層105のうち、絶縁層(ソルダーレジスト層)107に設けた開口部109から第2主面113側に露出する配線111には、その表面にNiおよびAuメッキが被覆されている。尚、チップ状電子部品90に替えて、上端のみに電極を有するチップ状電子部品を用いても良い。この場合には、凹部86の底面と配線基板本体81の裏面85aとの間を貫通するスルーホール導体96を省略できる。
【0051】
本発明は、以上において説明した各形態に限定されるものではない。
記配線基板本体(コア基板)1,1aや配線基板本体(多層基板)51,81以外の絶縁層に、複数の貫通孔4,56または凹部5,86を形成したり、あるいは、貫通孔4,56と凹部5,86とを併設することも可能である。
【0052】
また、前記電子部品6,6bの電極7をハンダ付けにより、配線層24,25やこれに接続するランドに接続することも可能である。
更に、本発明の配線基板には、前記配線基板本体(コア基板)1,1aや配線基板本体(多層基板)51,81の表・裏面2,3,54a,55a,84a,85a上のみに配線層24,25などを有する形態も含まれる。
また、配線基板本体(コア基板)1,1aや配線基板本体(多層基板)51,81における絶縁層52,82などの材質は、前記ガラス−エポキシ樹脂系の複合材料の他、同様の耐熱性、機械強度、可撓性、加工容易性などを有するガラス織布や、ガラス織布などのガラス繊維とエポキシ樹脂、ポリイミド樹脂、またはBT樹脂などの樹脂との複合材料であるガラス繊維−樹脂系の材料を用いても良い。あるいは、ポリイミド繊維などの有機繊維と樹脂との複合材料や、連続気孔を有するPTFEなどの3次元網目構造のフッ素系樹脂にエポキシ樹脂などの樹脂を含浸させた樹脂−樹脂系の複合材料などを用いることも可能である。
【0053】
更に、絶縁層28,29などの材質は、前記エポキシ樹脂を主成分とするものの他、同様の耐熱性、パターン成形性などを有するポリイミド樹脂、BT樹脂、PPE樹脂、あるいは、連続気孔を有するPTFEなどの3次元網目構造のフッ素系樹脂にエポキシ樹脂などの樹脂を含浸させた樹脂−樹脂系の複合材料などを用いることもできる。尚、絶縁層の形成には、絶縁性の樹脂フィルムを熱圧着する方法のほか、液状の樹脂をロールコータにより塗布する方法を用いても良い。
また、配線層24,25などの材質は、前記銅メッキの他、Ag、Ni、Ni−Au等にしても良く、あるいは、金属メッキを用いず、導電性樹脂を塗布するなどの方法によって形成することも可能である。
【0054】
更に、ICチップ44との接続端子には、前記バンプ42,78,110の他、フリップチップパッド、ワイヤボンディングパッド、またはTAB接続用パッドを形成したものなどを用いても良い。且つ、これらバンプなどは、Sn−Pb、Sn−Sb、Sn−Zn、Sn−Ag−Cu系などのハンダを用いても良い。
た、前記電子部品6,6b,60,90の電極7,61,62,91,92の材質は、Cuを主成分としたが、電子部品6などとの適合性を有するPt,Ag,Ag−Pt,Ag−Pd,Pd,Au,Niなどを用いることができる。
加えて、電子部品6などのコンデンサは、高誘電体セラミックを主成分とする誘電体層やAg−Pd等からなる電極層と、樹脂やCuメッキ、Niメッキ等からなるビア導体や配線層とを複合させたコンデンサとしたものとしても良い。
【0055】
【発明の効果】
以上において説明した本発明の配線基板によれば、前記樹脂と電子部品の表面に被覆された有機系化合物からなる皮膜とのカップリング作用により、無機物である電子部品の表面とこれを埋設する有機物である上記樹脂との密着性が向上する。このため、上記電子部品から内部の配線層に接続するためのハンダが割れたり剥離せず、あるいは、電子部品と配線層を接続する配線も断線せず安定した導通となる。しかも、皮膜が防水仕様である場合には、電子部品の電極同士間の短絡を防ぐこともできる。従って、小型化し且つ配線が高密度する配線基板において、その絶縁性の基板や配線基板本体(コア基板、多層基板)や絶縁層に内蔵する電子部品を安定して活用でき且つ耐久性に優れたものとすることができる。
【0056】
また、本発明における第1の配線基板の製造方法によれば、予め表面に有機系化合物が被覆された電子部品を樹脂シート間に挟み込むかまたは封止する際に、カップリング作用が働くため、かかる電子部品と得られる絶縁性の基板(配線基板本体(コア基板または多層基板))との密着性が確保される。
更に、本発明における第2の配線基板の製造方法によれば、予め表面に有機系化合物が被覆された前記電子部品を貫通孔または凹部内において樹脂で固着した際、上記カップリング作用が働き、電子部品の表面とこれを埋設する上記樹脂との密着性が向上する。このため、上記電子部品を内部の配線層に接続するハンダに割れや剥離が生じず、あるいは電子部品と配線層を接続する配線も断線せず安定した導通が得られる。また、防水仕様の皮膜を用いた場合、電子部品の電極同士間の短絡も予防できる。従って、小型化し配線が高密度する配線基板において、絶縁性の基板(配線基板本体(コア基板または多層基板))や絶縁層に内蔵した電子部品を安定して活用でき且つ耐久性にも優れた配線基板を確実且つ安定して提供することができる。
【図面の簡単な説明】
【図1】本発明の一形態の配線基板における主要部を示す断面図。
【図2】 (A)乃至(D)は、図1の配線基板を得るための本発明における第2の製造方法における主要な工程を示す概略図。
【図3】 (A)乃至(D)は、本発明の第2の製造方法における異なる形態の主要な工程を示す概略図。
【図4】 (A)乃至(D)は、本発明の第2の製造方法における更に異なる形態の主要な工程を示す概略図。
【図5】 (A),(B)および(C),(D)は、図1の配線基板を得るための本発明における第1の製造方法において、それぞれ異なる形態の主要な工程を示す概略図。
【図6】 (A)および(B)は異なる形態の配線基板の主要部を示す断面図。
【図7】 (A)および(B)は従来の配線基板を示す概略図。
【符号の説明】
1,1a………………………………コア基板(絶縁性の基板、配線基板本体)
1b,1c……………………………樹脂シート
2,54a,84a…………………表面
3,55a,85a…………………裏面
4,56………………………………貫通孔
5,86………………………………凹部
6,6a,6b,60,90………電子部品/チップ状電子部品
8………………………………………有機系化合物の皮膜
10,63,93……………………樹脂
48,50,80……………………配線基板
51,81……………………………配線基板本体(絶縁性の基板、多層基板)
52,54,55,82,84,85…絶縁層
64,65,94,95……………配線層

Claims (7)

  1. 絶縁性の基板を有する配線基板において、かかる配線基板内に樹脂を介して内蔵され且つ表面に有機系化合物が予め被覆されている電子部品を含
    上記樹脂は、エポキシ樹脂を主成分とし且つ無機フィラを含有し
    上記有機系化合物は、チタン系、アルミニウム系、シラン系の何れかからなる有機系化合物、またはこれら有機系化合物の混合物であり
    上記電子部品は、BaTiO3を主成分とするセラミックの本体と、複数の電極とからなり
    上記電極を除いた電子部品の本体の表面は、上記有機系化合物および樹脂に被覆され
    上記電子部品の電極の端面は、上記樹脂の表面に露出している
    ことを特徴とする配線基板。

  2. 前記電子部品は、前記基板に形成した貫通孔または凹部内に前記樹脂を介して内蔵されている
    ことを特徴とする請求項1に記載の配線基板。
  3. 記基板は、単一の絶縁層、または複数の絶縁層と配線層とを交互に積層した多層基板の何れかである、
    ことを特徴とする請求項1または2に記載の配線基板。
  4. 前記有機系化合物またはこれら有機系化合物の混合物のうち、親水基を有する有機系化合物が、5wt%以下である
    ことを特徴とする請求項1乃至3の何れかに記載の配線基板。
  5. 前記有機系化合物またはこれら有機系化合物の混合物のうち、疎水基を有する有機系化合物が、20wt%以上である
    ことを特徴とする請求項1乃至4の何れかに記載の配線基板。
  6. 予め有機系化合物を表面に被覆されている電子部品を、一対の樹脂シート間に挟み込み、または、樹脂封止することにより、絶縁性の基板を有する配線基板内に上記電子部品を内蔵する工程を含
    上記樹脂は、エポキシ樹脂を主成分とし且つ無機フィラを含有し
    上記有機系化合物は、チタン系、アルミニウム系、シラン系の何れかからなる有機系化合物、またはこれら有機系化合物の混合物であり
    上記電子部品は、BaTiO3を主成分とするセラミックの本体と、複数の電極とからなり、該電極の端面は、上記樹脂の表面に露出している
    ことを特徴とする配線基板の製造方法
  7. 絶縁性の基板を有する配線基板内に貫通孔または凹部を形成する工程と、
    上記貫通孔または凹部内に予め電極を除いた表面に有機系化合物を被覆された電子部品を挿入する工程と、
    上記貫通孔または凹部内に樹脂を充填し且つ固化することにより上記電子部品を絶縁性の基板に内蔵する工程と、を含
    上記樹脂は、エポキシ樹脂を主成分とし且つ無機フィラを含有し
    上記有機系化合物は、チタン系、アルミニウム系、シラン系の何れかからなる有機系化合物、またはこれら有機系化合物の混合物であり
    上記電子部品は、BaTiO3を主成分とするセラミックの本体と、複数の電極とからなり、該電極の端面は、上記樹脂の表面に露出している
    ことを特徴とする配線基板の製造方法。
JP2001030827A 2000-02-09 2001-02-07 配線基板およびその製造方法 Expired - Fee Related JP4740406B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001030827A JP4740406B2 (ja) 2000-02-09 2001-02-07 配線基板およびその製造方法

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2000038068 2000-02-09
JP2000038068 2000-02-09
JP2000259912 2000-08-29
JP2000-38068 2000-08-29
JP2000259912 2000-08-29
JP2000-259912 2000-08-29
JP2001030827A JP4740406B2 (ja) 2000-02-09 2001-02-07 配線基板およびその製造方法

Publications (2)

Publication Number Publication Date
JP2002151846A JP2002151846A (ja) 2002-05-24
JP4740406B2 true JP4740406B2 (ja) 2011-08-03

Family

ID=27342381

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001030827A Expired - Fee Related JP4740406B2 (ja) 2000-02-09 2001-02-07 配線基板およびその製造方法

Country Status (1)

Country Link
JP (1) JP4740406B2 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4641588B2 (ja) * 2000-05-18 2011-03-02 イビデン株式会社 コンデンサおよび多層プリント配線板
JP4753470B2 (ja) * 2000-12-27 2011-08-24 イビデン株式会社 コンデンサ、多層プリント配線板および多層プリント配線板の製造方法
JP4859270B2 (ja) * 2000-12-27 2012-01-25 イビデン株式会社 コンデンサ、多層プリント配線板および多層プリント配線板の製造方法
WO2004034759A1 (ja) 2002-10-08 2004-04-22 Dai Nippon Printing Co., Ltd. 部品内蔵配線板、部品内蔵配線板の製造方法
JP2005223166A (ja) * 2004-02-06 2005-08-18 Hitachi Ltd 半導体パッケージ
JP4398305B2 (ja) 2004-06-02 2010-01-13 カシオ計算機株式会社 半導体装置およびその製造方法
KR100700922B1 (ko) 2005-10-17 2007-03-28 삼성전기주식회사 수동 소자를 내장한 기판 및 그 제조 방법
KR100762758B1 (ko) 2006-03-09 2007-10-02 삼성전기주식회사 전자소자 내장형 인쇄회로기판 및 그 제조 방법
KR100773985B1 (ko) 2006-06-19 2007-11-08 삼성전기주식회사 전자 소자 내장형 인쇄회로기판의 제조방법
KR100771306B1 (ko) 2006-07-25 2007-10-29 삼성전기주식회사 칩 내장형 인쇄회로기판의 제조방법
JP5260067B2 (ja) * 2007-02-01 2013-08-14 日本特殊陶業株式会社 配線基板、半導体パッケージ
KR100832653B1 (ko) 2007-06-08 2008-05-27 삼성전기주식회사 부품 내장형 인쇄회로기판 및 그 제조방법
JP2010050335A (ja) * 2008-08-22 2010-03-04 Murata Mfg Co Ltd 部品内蔵モジュールの製造方法および部品内蔵モジュール
JP2010123865A (ja) * 2008-11-21 2010-06-03 Murata Mfg Co Ltd セラミック電子部品および部品内蔵基板
JP5589735B2 (ja) * 2010-10-06 2014-09-17 日本電気株式会社 電子部品内蔵基板及びその製造方法
CN102253636B (zh) * 2011-07-14 2013-01-09 珠海艾派克微电子有限公司 一种成像盒芯片、成像盒和成像设备
JP5400235B1 (ja) 2012-11-09 2014-01-29 太陽誘電株式会社 電子部品内蔵基板
US20140153204A1 (en) * 2012-11-30 2014-06-05 Samsung Electro-Mechanics Co., Ltd. Electronic component embedded printing circuit board and method for manufacturing the same
KR101514518B1 (ko) * 2013-05-24 2015-04-22 삼성전기주식회사 전자부품 내장 인쇄회로기판 및 그 제조방법
KR101522780B1 (ko) * 2013-10-07 2015-05-26 삼성전기주식회사 전자부품 내장 인쇄회로기판 및 그 제조방법
KR102295105B1 (ko) * 2014-12-29 2021-08-31 삼성전기주식회사 회로기판 및 회로기판 제조방법
CN114945252B (zh) * 2022-04-28 2023-11-10 四会富仕电子科技股份有限公司 一种金属填通孔的方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH028077A (ja) * 1988-06-28 1990-01-11 Nec Data Terminal Ltd プリンタの自動用紙厚調整機構
JP3322575B2 (ja) * 1996-07-31 2002-09-09 太陽誘電株式会社 ハイブリッドモジュールとその製造方法
JP2000151112A (ja) * 1998-11-10 2000-05-30 Toshiba Corp 配線基板及びその製造方法
JP2002118367A (ja) * 1999-09-02 2002-04-19 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法

Also Published As

Publication number Publication date
JP2002151846A (ja) 2002-05-24

Similar Documents

Publication Publication Date Title
JP4740406B2 (ja) 配線基板およびその製造方法
US8863378B2 (en) Method for manufacturing a wiring board
US8324740B2 (en) Semiconductor device, and method of manufacturing multilayer wiring board and semiconductor device
JP4427874B2 (ja) 多層配線板の製造方法および多層配線板
EP1154471B1 (en) Semiconductor chip with bump contacts
US8901431B2 (en) Printed wiring board and method for manufacturing printed wiring board
JP3853219B2 (ja) 半導体素子内蔵基板および多層回路基板
JP4953499B2 (ja) プリント配線板
WO2003067656A1 (fr) Carte de montage pour puce a semiconducteur, realisation correspondante, et module a semiconducteur
JP5505433B2 (ja) プリント配線板
JP4201436B2 (ja) 多層配線基板の製造方法
JP2009231818A (ja) 多層プリント配線板及びその製造方法
JP4497548B2 (ja) 配線基板
JP4685251B2 (ja) 配線基板の製造方法
JP4416874B2 (ja) 半導体チップの製造方法
JP2002151847A (ja) 配線基板およびその製造方法
JP4685979B2 (ja) 配線基板
JP4885366B2 (ja) 配線基板の製造方法
JP4004196B2 (ja) 半導体チップ
JP4778148B2 (ja) 多層配線基板
JP4851652B2 (ja) 配線基板及びその製造方法
JP4695289B2 (ja) 配線基板の製造方法
JP4054216B2 (ja) 配線基板の製造方法
JP2005123547A (ja) インターポーザ、多層プリント配線板
JP4780857B2 (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100903

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100914

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101112

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110405

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110429

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140513

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140513

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees