KR100771306B1 - 칩 내장형 인쇄회로기판의 제조방법 - Google Patents

칩 내장형 인쇄회로기판의 제조방법 Download PDF

Info

Publication number
KR100771306B1
KR100771306B1 KR1020060069772A KR20060069772A KR100771306B1 KR 100771306 B1 KR100771306 B1 KR 100771306B1 KR 1020060069772 A KR1020060069772 A KR 1020060069772A KR 20060069772 A KR20060069772 A KR 20060069772A KR 100771306 B1 KR100771306 B1 KR 100771306B1
Authority
KR
South Korea
Prior art keywords
component
circuit board
printed circuit
dry film
thin film
Prior art date
Application number
KR1020060069772A
Other languages
English (en)
Inventor
조석현
민병렬
유제광
조한서
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020060069772A priority Critical patent/KR100771306B1/ko
Application granted granted Critical
Publication of KR100771306B1 publication Critical patent/KR100771306B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H05K13/046—Surface mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

본 발명은 공정시간 및 제조비용을 줄임과 아울러 인쇄회로기판에 부품이 정밀하게 삽입되지 않더라도 인쇄회로기판과 부품을 전기적으로 연결할 수 있는 칩 내장형 인쇄회로기판의 제조방법에 관한 것이다.
검출장치, UV 레이저, 뒤틀림, 부품

Description

칩 내장형 인쇄회로기판의 제조방법{Fabricating Method of Embedded Chip Printed Circuit Board}
도 1a 내지 도 1i는 본 발명의 실시 예에 따른 칩 내장형 인쇄회로기판의 제조공정을 나타내는 도면이다.
<도면의 주요 부분에 대한 부호의 설명>
10 : 원판 11 : 절연층
12 : 동박 14, 22 : 인식 마크
16 : 개구부 17 : 홈
18 : 부품 20 : 패드
24 : 레진 26 : 드라이 필름
본 발명은 칩 내장형 인쇄회로기판의 제조방법에 관한 것으로, 특히 공정시 간 및 제조비용을 줄임과 아울러 인쇄회로기판에 부품이 정밀하게 삽입되지 않더라도 인쇄회로기판과 부품을 전기적으로 연결할 수 있는 칩 내장형 인쇄회로기판의 제조방법에 관한 것이다.
기판 내부에 부품이 내장되지 않은 종래의 인쇄회로기판 제조기술에서는 솔더 기술을 이용한 접속 및 와이어 본딩 기술을 이용한 접속을 사용하였으나, 부품이 기판 내부에 내장되면서 새로운 전기적 접속 방법이 필요하게 되었다. 또한, 종래에는 삽입되는 부품과 완성된 기판을 1:1로 전기적으로 접속시키면 되던 문제가 대면적의 기판 제조 공정 중간에 부품을 삽입해야 하므로 기판과 부품 간의 전기적 접속 문제 및 위치 정밀도에 대한 문제가 해결되어야 한다.
그리고, 삽입되는 부품의 패드(베어 IC와 같이 패드가 작은 경우)가 넓은 것이 아니므로 패드 크기(size) 및 간격이 더욱 작아질 경우 기판과 부품 간의 정합 정밀도를 더욱 높여야 하는 문제가 있다.
즉, 유럽 출원번호 EP 03700815호(한국 공개특허 제2004-73606호)에 개시된 바와 같이 인쇄회로기판에 부품을 삽입할 경우 기판과 부품 간의 정합 정밀도는 인쇄회로기판에 부품을 삽입하는 장비의 정밀도에 의존하게 된다.
그러나, 유럽 출원번호 EP 03700815호(한국 공개특허 제2004-73606호)에 개시된 바와 같이 테이프를 사용하여 부품을 고정하게 되면, 인쇄회로기판과 삽입되는 부품의 정밀도는 삽입하는 장비의 정밀도와 삽입된 부품을 지지하는 테이프의 성능에 절대적으로 의존하게 된다.
이에 따라, 종래에는 부품을 인쇄회로기판에 정밀하게 삽입하기 위해 고가의 장비 및 점착 테이프 등을 사용해야 하기 때문에 인쇄회로기판의 제조비용이 증가할 뿐만 아니라 정밀도를 향상시키기 위해 부품의 삽입 속도가 느려져 공정시간이 증가하는 문제가 있다. 또한, 부품 삽입 시 정밀도에 한계가 있을 경우 부품 혹은 베어 IC의 패드를 크게 형성하여 부품을 삽입해야 하는 문제가 있다.
따라서, 본 발명은 공정시간 및 제조비용을 줄일 수 있는 칩 내장형 인쇄회로기판의 제조방법을 제공하는 것을 목적으로 한다.
또한, 본 발명은 인쇄회로기판에 부품이 정밀하게 삽입되지 않더라도 인쇄회로기판과 부품을 전기적으로 연결할 수 있는 칩 내장형 인쇄회로기판의 제조방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 칩 내장형 인쇄회로기판의 제조방법은 (a) 가장자리 영역에 제 1 인식 마크가 형성된 원판 내부에 패드 및 제 2 인식 마크가 형성된 부품을 실장 하는 단계; (b) 검출장치로 상기 제 1 인식 마크와 상기 제 2 인식 마크의 위치를 검출하여 상기 원판과 상기 부품의 뒤틀림 정도와 상기 부품의 패드 위치를 판단하는 단계; 및 (c) 상기 뒤틀림 정도에 맞추어 상기 원판과 상기 부품의 패드를 전기적으로 연결하기 위한 회로패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 상세하게 설명한다.
도 1a 내지 도 1은 본 발명의 실시 예에 따른 칩 내장형 인쇄회로기판의 제조공정을 나타내는 도면이다. 이때, 각각의 도면에서 (a)는 칩 내장형 인쇄회로기판의 제조공정을 나타내는 평면도이고, 나머지 도면은 (a)의 A-A'를 절단한 단면도이다.
먼저, 도 1a에 도시된 바와 같이 절연층(11)의 양면에 동박(12)이 적층 된 동박적층판인 원판(10)을 준비한다. 이러한, 원판(10)은 그 가장자리 영역에 원판(10)의 위치를 확인하기 위한 제 1 인식 마크(14)를 포함한다.
여기서, 절연층(11)은 기초 재료로 수지가 사용되고, 전기적인 특성은 뛰어나지만 기계적 강도가 불충분하고 온도에 의한 치수 변화(열팽창률)가 금속의 10배 정도로 큰 수지의 결점을 보완하기 위해 종이, 유리섬유 및 유지부직포 등이 보강기재가 혼합된다.
이러한, 원판(10)은 유리/에폭시 동박적층판, 내열수지 동박적층판, 종이/페놀 동박적층판, 고주파용 동박적층판 및 플렉시블 동박적층판 등 여러 가지가 있으나 일반적으로 유리/에폭시 동박적층판이 사용된다.
또한, 동박(12)은 통상 전해 동박이 사용되고, 수지와의 접착력을 높이기 위해 동박 형성 시 동박이 수지와 화학적으로 반응하여 수지 쪽으로 소정 깊이로 파고들도록 만들어진다.
여기서, 원판(10)은 절연층(11)의 양면에 동박(12)이 적층 된 구조가 아닌 사용 목적 또는 용도에 따라 내층에 소정의 회로패턴 및 개구부 등이 형성된 다층 구조를 갖는 원판이 사용될 수 있다. 또한, 원판(10)은 다수의 절연층이 적층 되고, 적층 된 다수의 절연층의 최 외각층 양면에 동박이 적층 된 원판이 사용될 수도 있다. 그리고, 원판(10)은 절연층(11) 만으로 이루어질 수 있다. 즉, 절연층(11)의 양면에 동박(12)이 적층 되지 않고, 절연층(11) 만으로 이루어진 재료를 원판(10)으로 사용될 수 있다.
이후, 드릴 공정을 통해 도 1b에 도시된 바와 같이 부품을 내장될 부분의 원판(10)에 개구부(16)를 형성한다. 이때, 개구부(16)는 도 1b의 (b)에 도시된 바와 같이 절연층(11)을 관통하는 관통홀로 형성되거나 도 1b의 (c)에 도시된 바와 같이 절연층(11)의 일부가 파인 홈(17) 형태 즉, 원판(10)을 완전히 관통하지 않는 것이거나, 원판(10)의 동박을 제거하여 형성될 수 있다. 여기서, 개구부(16)를 홈(17) 형태로 형성할 경우 홈(17)의 너비는 그 내부에 실장 될 부품의 너비보다 크고, 그 높이는 부품의 높이와 동일하거나 더 높은 높이를 갖도록 형성된다.
이러한, 드릴 공정에서 드릴은 CNC 드릴(Computer Numerical Control Drill) 또는 레이저 드릴이 사용되고, 레이저는 YAG 레이저(Yttrium Aluminum Garnet Laser)나 이산화탄소 레이저(CO2 Laser)가 이용된다.
개구부(16)를 형성한 후에는 도 1c에 도시된 바와 같이 개구부(16) 내부에 부품(18)을 실장 한 후 부품(18)이 실장 된 부분을 제외한 나머지 부분의 개구부(16) 내부에 레진(24)을 충진 한다. 이에 따라, 부품(18)은 레진(24)에 의해 개 구부(16) 내부에 고정되게 된다.
이때, 부품(18)은 베어(bare) IC 칩, 수동부품, 임의의 모듈로 패키지 된 부품 및 여러 가지 부품이 패키지 된 모듈 기판 중 어느 하나이거나 적어도 둘 이상이 사용된다. 또한, 부품(18)에 형성된 패드(20)는 도 1b에 도시된 바와 같이 부품(18)의 양 측면에 모두 형성될 수 있을 뿐만 아니라 부품(18)의 상부, 하부 및 중간 부분에만 형성될 수 있다. 그리고, 부품(18)은 그 가장자리 영역에 부품(18)의 위치를 확인하기 위한 제 2 인식 마크(22)를 포함한다.
이와 같이, 개구부(16) 내부에 부품(18)을 실장 할 경우 부품(18)은 도 1c의 (b) 및 (d)에 도시된 바와 같이 완전히 묻히도록 개구부(16) 내부에 실장 되거나 도 1c의 (c), (e) 및 (f)에 도시된 바와 같이 부품(18)의 일부 즉, 윗부분이 노출되도록 개구부(16) 내부에 부품(18)이 실장 된다.
여기서, 도 1c의 (b) 및 (d)와 같이 부품(18)을 개구부(16) 내부에 완전히 묻히도록 실장 시킨 후에는 CCD 카메라 또는 X-ray와 같은 검출장치로 원판(10)과 부품(18)에 형성된 인식 마크(14, 22)의 위치를 검출하여 원판(10)과 부품(18)의 뒤틀림 정도 즉, 정합 정밀도와 부품(18)의 패드(20) 위치를 확인하게 된다.
이후, 드릴 공정으로 부품(18)의 패드(20)가 형성된 부분과 일치한 부분에 개구부을 형성하고, 무전해 동도금 공정을 통해 도 1d에 도시된 바와 같이 부품(18)이 실장 된 원판(10)의 양면에 전도성 박막(12a)을 형성한다.
그러나, 도 1c의 (c), (e) 및 (f)에 도시된 바와 같이 부품(18)의 일부 즉, 윗부분이 노출되도록 개구부(16) 내부에 부품(18)이 실장 될 경우에는 도 1d에 도 시된 바와 같이 무전해 동도금 공정을 통해 부품(18)이 실장 된 원판(10)의 양면에 전도성 박막(12a)을 형성하거나 CCD 카메라 또는 X-ray와 같은 검출장치로 원판(10)과 부품(18)에 형성된 인식 마크(14, 22)의 위치를 검출하여 원판(10)과 부품(18)의 뒤틀림 정도 즉, 정합 정밀도와 부품(18)의 패드(20) 위치를 확인한 후 도 1d에 도시된 바와 같이 무전해 동도금 공정을 통해 부품(18)이 실장 된 원판(10)의 양면에 전도성 박막(12a)을 형성한다.
이때, 부품(18)의 일부분이 노출되도록 개구부(16) 내부에 실장 된 도 1c의 (c), (e) 및 (f)에서 원판(10)의 양면에 형성되는 회로패턴과 부품(18)을 전기적으로 접속하기 위해 개구부를 형성할 경우에는 도 1c의 (b) 및 (d)의 공정과 동일한 공정으로 인쇄회로기판을 제조하게 된다.
전도성 박막(12a)을 형성한 후에는 도 1e에 도시된 바와 같이 전도성 박막(12a) 위에 드라이 필름(26)을 도포한다.
이때, 도 1d에 도시된 전도성 박막(12a) 형성 공정과 도 1e에 도시된 드라이 필름(26) 도포 공정은 도 1e의 (c), (e) 및 (f)에 도시된 바와 같이 부품(18)의 일부가 노출되도록 실장 될 경우 그 순서가 서로 바뀔 수 있다.
다시 말해, 도 1e의 (c), (e) 및 (f)에 도시된 바와 같이 부품(18)의 일부가 노출되도록 개구부(16) 내부에 실장 될 경우 부품(18)을 개구부(16) 내부에 실장 한 후 원판(10)의 양면에 드라이 필름(26)을 도포하고, 드라이 필름(26) 위에 전도성 박막(12a)을 형성할 수 있다.
여기서, 도 1c의 (c), (e) 및 (f)에 도시된 바와 같이 부품(18)의 일부 즉, 윗부분이 노출되도록 개구부(16) 내부에 부품(18)이 실장 될 경우에는 개구부(16) 내부에 레진(24) 충진 후나 전도성 박막(12a) 형성 후 또는 드라이 필름(26) 도포 후 CCD 카메라 또는 X-ray와 같은 검출장치로 원판(10)과 부품(18)에 형성된 인식 마크(14, 22)의 위치를 검출하여 원판(10)과 부품(18)의 뒤틀림 정도 즉, 정합 정밀도와 부품(18)의 패드(20) 위치를 확인하게 된다.
드라이 필름(26)을 도포한 후에는 부품(18)의 뒤틀림 정도에 맞추어 부품(18)의 패드(20)에서부터 원판(10) 상의 회로와 연결될 가상의 부분까지 연결되는 회로를 형성하기 위한 자외선(UV) 노광을 실시한다. 이때, UV 노광은 아트워크 필름 없이 UV 레이저를 이용하여 직접 노광한다.
UV 노광 후 탄산나트륨(1%의 Na2CO3) 또는 탄산칼륨(K2CO3)과 같은 현상액으로 드라이 필름(26)을 현상시킨다. 이에 따라, UV 레이저에 의해 노광 되어 경화된 부분을 제외한 나머지 부분의 드라이 필름(26)이 현상 되어 도 1f와 같은 회로를 형성하게 된다. 드라이 필름(26)을 현상한 후에는 기판에 잔류하는 현상액을 제거하기 위해 수세 및 건조 공정을 수행한다.
이후, 도 1g에 도시된 바와 같이 드라이 필름(26)이 제거된 부분 즉, 회로 영역에 도전층(12b)을 형성한다.
이때, 도전층(12b)은 전해 동도금 공정에 의해 형성되거나 전도성 물질을 잉크젯 방식으로 충진 함으로써 형성된다. 또한, 도전층(12b)은 열적 반응 혹은 화학적 반응에 의해서 전도성을 나타내는 잉크를 충진 하는 방법으로 형성될 수 있다.
이러한, 도전층(12b) 형성 공정에 의해 기판 즉, 원판(10)에 패드로 사용되는 회로패턴이 형성되고, 도전층(12b)에 의해 개구부(16) 내부에 실장 된 부품(18)의 패드(20)와 회로패턴이 전기적으로 연결되게 된다.
도전층(12b)을 형성한 후에는 수산화나트륨(NaOH) 또는 수산화칼륨(KOH) 등이 포함된 박리액을 이용하여 도 1h에 도시된 바와 같이 드라이 필름(26)을 박리시킨다.
이후, 플래쉬 에칭(Flash Etching)으로 전도성 박막(12a)을 제거하고, 에칭액을 이용하여 회로패턴(12)을 제외한 나머지 부분에 형성된 동박(12)을 제거하여 도 1i와 같은 회로패턴(12)을 형성한다.
이러한, 회로패턴(12)은 다음과 같은 방법에 의해 형성될 수 있다. 즉, 도 1d에 도시된 바와 같이 무전해 동도금 공정으로 전도성 박막(12a)을 형성한 후 전해 동도금 공정으로 전도성 박막(12a) 위에 도전층(12b)을 형성하고, 도전층(12b) 위에 드라이 필름(26)을 도포한다. 이후, UV 레이저로 노광하고, 현상, 건조, 수세 및 세척 공정 후 에칭액으로 전도성 박막(12a), 도전층(12b) 및 동박(12)을 제거함으로써 회로패턴(12)을 형성할 수 있다. 이때, 드라이 필름(26)은 회로패턴(12)이 형성되는 부분에 UV 레이저에 의해 경화된다.
회로패턴(12)을 형성한 후에는 회로패턴(12) 위에 솔더 레지스트를 도포하고, 노광, 현상 및 건조를 통해 전원의 공급 및 신호의 교환을 위해 외부 단자와 연결되는 부분 즉, 와이어 본딩 패드 및 솔더볼 패드로 사용되는 부분을 제외한 나머지 부분에 솔더 레지스트층을 형성한다.
솔더 레지스트층을 형성한 후에는 금, 니켈 및 로듐 등과 같이 경도가 높고 도전성이 좋은 금속으로 와이어 본딩 패드 및 솔더 볼 패드로 사용되는 부분에 금도금층을 형성한다.
이와 같이 본 발명의 실시 예에 따른 칩 내장형 인쇄회로기판의 제조방법은 CCD 카메라 또는 X-ray와 같은 검출장치를 통해 기판과 부품(18)에 형성된 인식 마크(14, 22)의 위치 및 부품(18)의 패드(20) 위치를 검출하여 검출된 정보에 따라 회로패턴을 형성하기 때문에 도 1i의 B에 도시된 바와 같이 부품(18)이 개구부(16) 내부에 정밀하게 삽입되지 않더라도 인쇄회로기판에 형성된 회로패턴(12)과 부품(18)의 패드(20)를 전기적으로 연결시킬 수 있게 된다.
또한, 본 발명의 실시 예에 따른 칩 내장형 인쇄회로기판의 제조방법은 부품(18)을 고정시키기 위한 점착 테이프를 사용하지 않기 때문에 제조비용을 줄일 수 있을 뿐만 아니라 개구부(16) 내부에 실장 되는 부품(18)을 정확하게 삽입하지 않아도 되기 때문에 공정시간을 줄일 수 있게 된다.
그리고, 본 발명의 실시 예에 따른 칩 내장형 인쇄회로기판의 제조방법은 아트워크 필름을 사용하지 않고 UV 레이저로 드라이 필름(26)을 노광하여 회로패턴을 형성하기 때문에 패드 사이즈를 크게 하지 않아도 되므로 미세회로패턴을 구현할 수 있게 된다.
상술한 바와 같이, 본 발명은 CCD 카메라나 X-ray와 같은 검출장치를 이용하 여 인쇄회로기판과 부품의 정합 정밀도를 검출하여 회로패턴을 형성하므로 인쇄회로기판 내부에 부품이 정확하게 삽입되지 않더라도 부품의 패드와 인쇄회로기판에 형성된 패드를 전기적으로 정확하게 연결시킬 수 있다.
또한, 본 발명은 인쇄회로기판 내부에 부품을 정밀하게 삽입하지 않아도 되기 때문에 공정시간을 줄일 수 있을 뿐만 아니라 부품 고정용 테이프를 사용하지 않기 때문에 제조비용을 줄일 수 있다.
그리고, 본 발명은 아트워크 필름 없이 회로패턴을 형성하기 때문에 패드 사이즈를 크게 하지 않아도 되므로 미세회로패턴을 구현할 수 있다.
여기서, 상술한 본 발명에서는 바람직한 실시 예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경할 수 있음을 이해할 수 있을 것이다.

Claims (20)

  1. (a) 가장자리 영역에 제 1 인식 마크가 형성된 원판 내부에 패드 및 제 2 인식 마크가 형성된 부품을 삽입하는 단계;
    (b) 검출장치로 상기 제 1 인식 마크와 상기 제 2 인식 마크의 위치를 검출하여 상기 원판과 상기 부품의 뒤틀림 정도와 상기 부품의 패드 위치를 판단하는 단계; 및
    (c) 상기 뒤틀림 정도에 맞추어 상기 원판과 상기 부품의 패드를 전기적으로 연결하기 위한 회로패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 칩 내장형 인쇄회로기판의 제조방법.
  2. 제 1 항에 있어서,
    상기 (a) 단계는 상기 원판에 개구부를 형성하는 단계;
    상기 개구부 내부에 상기 부품을 삽입하는 단계; 및
    상기 부품이 삽입된 영역을 제외한 개구부의 나머지 영역을 레진으로 함침하는 단계를 포함하는 것을 특징으로 하는 칩 내장형 인쇄회로기판의 제조방법.
  3. 제 2 항에 있어서,
    상기 원판은 절연층, 절연층의 양면에 동박이 적층 된 동박적층판 및 내층에 소정의 회로패턴 및 개구부 등이 형성된 다층 구조 중 어느 하나인 것을 특징으 로 하는 칩 내장형 인쇄회로기판의 제조방법.
  4. 제 3 항에 있어서,
    상기 개구부는 상기 원판을 관통하는 관통홀이거나 상기 원판을 완전히 관통하지 않는 것이거나 상기 원판의 동박을 제거하여 형성한 것을 특징으로 하는 칩 내장형 인쇄회로기판의 제조방법.
  5. 제 4 항에 있어서,
    상기 부품은 베어 IC 칩, 수동부품, 임의의 모듈로 패키지 된 부품 및 여러 가지 부품이 패키지 된 모듈 기판 중 어느 하나이거나 적어도 둘 이상인 것을 특징으로 하는 칩 내장형 인쇄회로기판의 제조방법.
  6. 제 5 항에 있어서,
    상기 부품은 상기 개구부 내부에 완전히 묻히도록 실장 되는 것을 특징으로 하는 칩 내장형 인쇄회로기판의 제조방법.
  7. 제 6 항에 있어서,
    상기 (c) 단계는
    (c-1) 상기 부품의 패드가 노출되도록 상기 레진에 개구부을 형성하는 단계;
    (c-2) 상기 레진 위에 전도성 박막을 형성하는 단계;
    (c-3) 상기 전도성 박막 위에 드라이 필름을 도포하여 노광, 현상 및 건조한 후 상기 드라이 필름이 제거된 부분의 전도성 박막 위에 도전층을 형성하는 단계; 및
    (c-4) 상기 전도성 박막 위에 남겨진 드라이 필름을 제거한 후 상기 드라이 필름이 제거된 부분의 전도성 박막을 제거하는 단계를 포함하는 것을 특징으로 하는 칩 내장형 인쇄회로기판의 제조방법.
  8. 제 7 항에 있어서,
    상기 도전층은 전해 동도금 공정에 의한 방법, 잉크젯 방식으로 전도성 물질이 충전하는 방법 또는 열적 반응 혹은 화학적 반응에 의해서 전도성을 나타내는 잉크를 충진 하는 방법 중 어느 하나의 방법에 의해 형성되는 것을 특징으로 하는 칩 내장형 인쇄회로기판의 제조방법.
  9. 제 7 항에 있어서,
    상기 드라이 필름은 UV 레이저에 의해 노광 되는 것을 특징으로 하는 칩 내장형 인쇄회로기판의 제조방법.
  10. 제 6 항에 있어서,
    상기 (c) 단계는
    (c-1) 상기 부품의 패드가 노출되도록 상기 레진에 개구부을 형성하는 단계;
    (c-2) 상기 레진 위에 전도성 박막을 형성하는 단계;
    (c-3) 상기 전도성 박막 위에 도전층을 형성하는 단계; 및
    (c-4) 상기 도전층 위에 드라이 필름을 도포하여 노광, 현상 및 건조한 후 상기 드라이 필름이 제거된 부분의 도전층을 제거하는 단계를 포함하는 것을 특징으로 하는 칩 내장형 인쇄회로기판의 제조방법.
  11. 제 10 항에 있어서,
    상기 도전층은 전해 동도금 공정에 의한 방법, 잉크젯 방식으로 전도성 물질이 충전하는 방법 또는 열적 반응 혹은 화학적 반응에 의해서 전도성을 나타내는 잉크를 충진 하는 방법 중 어느 하나의 방법에 의해 형성되는 것을 특징으로 하는 칩 내장형 인쇄회로기판의 제조방법.
  12. 제 10 항에 있어서,
    상기 드라이 필름은 UV 레이저에 의해 노광 되는 것을 특징으로 하는 칩 내장형 인쇄회로기판의 제조방법.
  13. 제 5 항에 있어서,
    상기 부품은 윗부분이 노출되도록 상기 개구부 내부에 실장 되는 것을 특징으로 하는 칩 내장형 인쇄회로기판의 제조방법.
  14. 제 13 항에 있어서,
    상기 (c) 단계는
    (c-1) 상기 레진 위에 전도성 박막을 형성하는 단계;
    (c-2) 상기 전도성 박막 위에 드라이 필름을 도포하여 노광, 현상 및 건조한 후 상기 드라이 필름이 제거된 부분의 전도성 박막 위에 도전층을 형성하는 단계; 및
    (c-3) 상기 전도성 박막 위에 남겨진 드라이 필름을 제거한 후 상기 드라이 필름이 제거된 부분의 전도성 박막을 제거하는 단계를 포함하는 것을 특징으로 하는 칩 내장형 인쇄회로기판의 제조방법.
  15. 제 14 항에 있어서,
    상기 도전층은 전해 동도금 공정에 의한 방법, 잉크젯 방식으로 전도성 물질이 충전하는 방법 또는 열적 반응 혹은 화학적 반응에 의해서 전도성을 나타내는 잉크를 충진 하는 방법 중 어느 하나의 방법에 의해 형성되는 것을 특징으로 하는 칩 내장형 인쇄회로기판의 제조방법.
  16. 제 14 항에 있어서,
    상기 드라이 필름은 UV 레이저에 의해 노광 되는 것을 특징으로 하는 칩 내장형 인쇄회로기판의 제조방법.
  17. 제 13 항에 있어서,
    상기 (c) 단계는
    (c-1) 상기 레진 위에 전도성 박막을 형성하는 단계;
    (c-2) 상기 전도성 박막 위에 도전층을 형성하는 단계; 및
    (c-3) 상기 도전층 위에 드라이 필름을 도포하여 노광, 현상 및 건조한 후 상기 드라이 필름이 제거된 부분의 도전층을 제거하는 단계를 포함하는 것을 특징으로 하는 칩 내장형 인쇄회로기판의 제조방법.
  18. 제 17 항에 있어서,
    상기 도전층은 전해 동도금 공정에 의한 방법, 잉크젯 방식으로 전도성 물질이 충전하는 방법 또는 열적 반응 혹은 화학적 반응에 의해서 전도성을 나타내는 잉크를 충진 하는 방법 중 어느 하나의 방법에 의해 형성되는 것을 특징으로 하는 칩 내장형 인쇄회로기판의 제조방법.
  19. 제 17 항에 있어서,
    상기 드라이 필름은 UV 레이저에 의해 노광 되는 것을 특징으로 하는 칩 내장형 인쇄회로기판의 제조방법.
  20. 제 1 항에 있어서,
    상기 검출장치는 CCD 카메라 또는 X-ray인 것을 특징으로 하는 칩 내장형 인 쇄회로기판의 제조방법.
KR1020060069772A 2006-07-25 2006-07-25 칩 내장형 인쇄회로기판의 제조방법 KR100771306B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060069772A KR100771306B1 (ko) 2006-07-25 2006-07-25 칩 내장형 인쇄회로기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060069772A KR100771306B1 (ko) 2006-07-25 2006-07-25 칩 내장형 인쇄회로기판의 제조방법

Publications (1)

Publication Number Publication Date
KR100771306B1 true KR100771306B1 (ko) 2007-10-29

Family

ID=38816247

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060069772A KR100771306B1 (ko) 2006-07-25 2006-07-25 칩 내장형 인쇄회로기판의 제조방법

Country Status (1)

Country Link
KR (1) KR100771306B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105376963A (zh) * 2015-11-04 2016-03-02 江门崇达电路技术有限公司 一种抓取内层补偿系数的方法
US10720365B2 (en) 2016-07-20 2020-07-21 Samsung Electronics Co., Ltd. Method of measuring misalignment of chips, a method of fabricating a fan-out panel level package using the same, and a fan-out panel level package fabricated thereby

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001332863A (ja) 2000-02-25 2001-11-30 Ibiden Co Ltd 多層プリント配線板の製造方法
JP2002111172A (ja) 2000-09-29 2002-04-12 Sumitomo Bakelite Co Ltd アライメント方法
JP2002151846A (ja) 2000-02-09 2002-05-24 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
JP2002374071A (ja) 2001-05-23 2002-12-26 Fujitsu Ltd 多層プリント回路ボード及び金属配線層形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002151846A (ja) 2000-02-09 2002-05-24 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
JP2001332863A (ja) 2000-02-25 2001-11-30 Ibiden Co Ltd 多層プリント配線板の製造方法
JP2002111172A (ja) 2000-09-29 2002-04-12 Sumitomo Bakelite Co Ltd アライメント方法
JP2002374071A (ja) 2001-05-23 2002-12-26 Fujitsu Ltd 多層プリント回路ボード及び金属配線層形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105376963A (zh) * 2015-11-04 2016-03-02 江门崇达电路技术有限公司 一种抓取内层补偿系数的方法
US10720365B2 (en) 2016-07-20 2020-07-21 Samsung Electronics Co., Ltd. Method of measuring misalignment of chips, a method of fabricating a fan-out panel level package using the same, and a fan-out panel level package fabricated thereby

Similar Documents

Publication Publication Date Title
KR100733253B1 (ko) 고밀도 인쇄회로기판 및 그 제조방법
US8893380B2 (en) Method of manufacturing a chip embedded printed circuit board
US8129828B2 (en) Wiring substrate with reinforcement
US7886433B2 (en) Method of manufacturing a component-embedded PCB
KR100697980B1 (ko) 전자부품을 내장하는 인쇄회로기판의 제조방법
KR100896810B1 (ko) 인쇄회로기판 및 그 제조방법
US8692391B2 (en) Embedded ball grid array substrate and manufacturing method thereof
KR100633850B1 (ko) 캐비티가 형성된 기판 제조 방법
US9433085B2 (en) Electronic component, method for manufacturing the same and method for manufacturing multilayer printed wiring board
KR100619348B1 (ko) 무전해 니켈 도금을 이용한 패키지 기판의 제조 방법
KR100789531B1 (ko) 리지드-플렉서블 인쇄회로기판의 제조방법
KR100771306B1 (ko) 칩 내장형 인쇄회로기판의 제조방법
KR101582547B1 (ko) 반도체 칩을 내장하는 반도체 패키지와, 이를 제조하는 방법
KR20090062709A (ko) 칩 내장형 인쇄회로기판 및 그 제조방법
KR100754061B1 (ko) 인쇄회로기판의 제조방법
KR100704911B1 (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
JP2004146668A (ja) 多層プリント配線板及びその製造方法
KR100547349B1 (ko) 반도체 패키지 기판 및 그 제조 방법
KR100498977B1 (ko) Ｅ-ｂｇａ 인쇄회로기판의 공동 내벽을 도금하는 방법
KR100771320B1 (ko) 칩 내장형 인쇄회로기판 및 그 제조방법
KR100807487B1 (ko) 인쇄회로기판의 제조방법
KR101084776B1 (ko) 전자소자 내장 기판 및 그 제조방법
KR101811941B1 (ko) 칩 내장형 회로기판 제조방법
KR100789532B1 (ko) 인쇄회로기판
KR100815323B1 (ko) 인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151005

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161004

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171011

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20181002

Year of fee payment: 12