JP2002374071A - 多層プリント回路ボード及び金属配線層形成方法 - Google Patents

多層プリント回路ボード及び金属配線層形成方法

Info

Publication number
JP2002374071A
JP2002374071A JP2002149054A JP2002149054A JP2002374071A JP 2002374071 A JP2002374071 A JP 2002374071A JP 2002149054 A JP2002149054 A JP 2002149054A JP 2002149054 A JP2002149054 A JP 2002149054A JP 2002374071 A JP2002374071 A JP 2002374071A
Authority
JP
Japan
Prior art keywords
substrate
circuit board
integrated electronic
electronic component
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002149054A
Other languages
English (en)
Inventor
Mark Thomas Mccormack
トーマス マコーマック マーク
Hunt Hang Jiang
ハン ジュアン ハント
Michael G Peters
ジー．ピーターズ マイケル
Yasuhito Takahashi
康仁 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JP2002374071A publication Critical patent/JP2002374071A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 多層基板内に電子部品を埋め込むための効率
的でコスト低減効果のある方法及び構造の実現。 【解決手段】 回路ボード基板12の第１の基板表面14に
第１の集積電子部品20を取り付け、第１の基板表面及び
第１の集積電子部品の上に第１の誘電体層30を配置し、
第１の基板表面上に金属層40を配置して集積電子部品ア
センブリィと作り、集積電子部品アセンブリィ内に金属
層と接触する金属ライニングを有する少なくとも１つの
ビア40,50を作り、ビア及び金属層の上に第２の誘電体
層60を配置し、第１の集積される電子部品20の少なくと
も一部を露出するように第２の誘電体層及び第１の誘電
体層内に少なくとも１つの開口70を作り、及び開口内に
第１の集積電子部品に接続される金属ライニング72を形
成して集積電子部品を有する回路ボードを作る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、多層基板に関す
る。特に、本発明は、多層基板、特にプリント回路ボー
ド内に電子部品を埋め込んだ回路装置及び埋め込むため
の方法を提供する。
【０００２】
【従来の技術】特許性についての調査が行なわれ、Ehma
n, et al.に付与された米国特許第6,021,050号、Cole,
Jr., et al.に付与された米国特許第5,745,984号、及び
Dineen, et al. に付与された米国特許第5,745,984号が
発見された。これらの米国特許は、以後頻繁に参照され
る。
【０００３】Ehman, et al.に付与された米国特許第6,0
21,050号は、抵抗、容量及び誘導子（インダクタ）を含
む複数の埋め込み型受動部品を有する多層プリント回路
ボードを開示している。受動部品は、層内において、プ
リント回路ボード上にスクリーン印刷され、回路ボード
材料が耐えられる温度で焼成された厚膜ポリマーインク
フィルムから形成される。特定の部品が必要である時に
は、回路ボード内に適当な導電層が含まれる。フィルム
層が、抵抗のための抵抗性ペースト又はポリマーイン
ク、容量のための誘電性のインク、及びインダクタのた
めの磁性又はフェライトポリマーインクを含むことが開
示されている。多層プリント回路ボードを作るためのEh
man, et al.の方法は、しばしばコストのために、回路
ボード内の個別の抵抗性、容量性及び誘導性要素無しに
受動部品が作り上げられるというのが現実である。
【０００４】Cole, Jr., et al.に付与された米国特許
第5,745,984号は、マルチチップパッケージ化における
接着剤の使用を開示している。接着剤は、高周波電子機
器のＭＣＭ構成での使用が特に有用であるより低い損失
タンジェントをもたらす誘電性特性を有する。Cole, J
r., et al.に付与された米国特許第5,745,984号は、更
に部品として使用されるが他の部品を固定するための回
路ボードとしては使用されないカプセル化されたモジュ
ールを開示している。Cole, Jr., et al.に付与された
米国特許第5,745,984号は、あらかじめ作られた部品を
有するプリント回路基板を作る改良されコスト低減に効
果のある方法は開示していない。
【０００５】Dineen, et al. に付与された米国特許第
5,745,984号は、所定の厚さを有する複数の電子部品を
平坦な基板に正確な位置及び向きで固定することを含む
層板状の基板アセンブリのチップ優先のマルチチップモ
ジュールを作る方法を教示している。機械的なスペーサ
層が硬化されたフィルムを含み、接着剤が基板上及び部
品の周りに付けられることが開示されている。機械的な
スペーサ層は、部品とほぼ同一の所定の厚さを有し、基
板上に固定された部品を正確な位置と向きにする複数の
穴を有する。カバー層が機械的なスペーサ層及び部品の
上面に付けられることが開示されている。このように、
Dineen, et al. に付与された米国特許第5,745,984号
は、部品を薄くするステップ及び／又は一様な上面高さ
を維持するために個別の部品の周りにスペーサを付加す
ることを伴う、マルチチップモジュールの製作方法に向
けられている。Dineen, et al. に付与された米国特許
第5,745,984号は、部品をプリント回路ボード内に埋め
込むための効率的な手段は開示していない。
【０００６】
【発明が解決しようとする課題】従って、必要とされそ
して発明したことは、プリント回路ボードのような多層
基板内に電子部品を埋め込むための効率的でコスト低減
効果のある方法により作られるコスト面で効果的な電気
的なアセンブリである。部品は、通常は離されている集
積電子部品又は受動部品を含み、特定の実施例ではＰＺ
Ｔ及びＢＳＴのようなペロブスカイト(petrovskite)容
量材料を含む。部品の埋め込みは、高周波数応用でのバ
イパスに応用するための多数のマイクロファラッド程度
の容量を可能にする。
【０００７】
【課題を解決するための手段】本発明の実施例は、集積
された電子部品（集積電子部品）を有する回路ボードを
製造する方法を提供し、この方法は、第１の基板表面と
第２の基板表面を有する回路ボード基板を準備し、前記
第１の基板表面に第１の集積電子部品を取り付け、そし
て前記第１の基板表面及び前記第１の集積電子部品の上
に第１の誘電体層を配置する。この方法は、更に、集積
電子部品アセンブリを作るように、前記第１の基板表面
上に金属層を配置し、前記集積電子部品アセンブリ内
に、前記金属層と接触する金属配線層を有する少なくと
も１つのビアを作り、前記ビア及び前記金属層の上に第
２の誘電体層を配置し、前記第１の集積電子部品の少な
くとも一部を露出するように、前記第２の誘電体層及び
前記第１の誘電体層内に少なくとも１つの開口を作る。
少なくとも１つの集積電子部品を有する回路ボードを作
るように、前記開口内に前記第１の集積電子部品に接続
される金属配線層が形成される。前記回路ボード基板
は、前記第１の基板表面上に配置される第１の金属層
と、前記第２の基板表面上に配置される第２の金属層と
を有する。前記回路ボード基板は、多層コア基板を備
え、そして前記回路ボードを通って前記第１の基板表面
から前記第２の基板表面に至る少なくとも１つのビアを
有する。この方法は、前記第１の基板表面の少なくとも
一部を露出するために、前記第１の金属層をパターンニ
ングすることを更に備えることが望ましい。前記第１の
集積電子部品は、前記第１の基板表面の露出部分に取り
付けられる。この方法は、前記第２の基板表面の少なく
とも一部を露出するために、前記第２の金属層をパター
ンニングし、そして第２の集積電子部品を前記第２の基
板表面の前記少なくとも一部に接続することを更に備え
る。空洞が前記第２の基板表面の前記少なくとも一部に
形成され、第２の集積電子部品が前記空洞に配置され
る。前記第１の集積電子部品は、前記開口内の前記金属
配線層に接触する少なくとも１つのパッドを有すること
が望ましい。少なくとも１つの金属製ブラインドビア
が、前記金属層及び前記第１の誘電体層を通り、前記金
属層に接続されるように作られる。
【０００８】本発明の実施例は、少なくとも１つのあら
かじめ作られた集積された電子部品（集積電子部品）を
有する多層プリント回路ボードを提供し、このボード
は、第１の基板表面と第２の基板表面を有する回路ボー
ド基板を備える。第１の集積電子部品は、前記第１の基
板表面に取り付けられ、そして第１の誘電体層が、前記
第１の基板表面及び前記第１の集積電子部品の上に配置
される。金属層が、前記第１の誘電体層と前記第１の誘
電体層を通過する少なくとも１つのビアの上に配置さ
れ、前記金属層と接触する金属配線層を有する。多層プ
リント回路ボードは、前記ビアと前記金属層上に配置さ
れた第２の誘電体層を更に有する。前記第１の誘電体層
及び前記第２の誘電体層は、前記第１の集積電子部品の
少なくとも一部を露出する少なくとも１つの金属製の開
口を規定する構造を有する。前記第１のパターン化され
た金属層が前記第１の基板表面上に配置され、前記第２
のパターン化された金属層が前記第２の基板表面上に配
置される。
【０００９】本発明は、更に、集積された電子部品（集
積電子部品）を有する回路ボードを製造する方法も提供
し、この方法は、第１の基板表面と第２の基板表面を有
する回路ボード基板を準備し、前記第１の基板表面に第
１の集積電子部品を取り付け、前記第１の基板表面及び
前記第１の集積電子部品の上に第１の誘電体層を配置
し、少なくとも１つのビアを作り、集積電子部品アセン
ブリを作るように、前記第１の基板表面上及び前記ビア
内に金属層を配置し、前記金属層の上に第２の誘電体層
を配置し、前記第１の集積電子部品の少なくとも一部を
露出するように、前記第２の誘電体層及び前記第１の誘
電体層内に少なくとも１つの開口を作り、及び前記少な
くとも１つの集積電子部品を有する回路ボードを作るよ
うに、前記開口内に前記第１の集積電子部品に接続され
る金属配線層を形成することを備える。
【００１０】以下の説明が進むに従って当業者には明ら
かになるであろう各種の補助的な構成を伴うこれらの構
成及び特徴は、本発明及び付属の図面を参照して示され
るその好適な実施例の方法及び電子回路ボードにより得
られる。なお、実施例は、単なる例として示されるだけ
であり、本発明はこれに限定されるものではない。
【００１１】
【発明の実施の形態】本発明の各種の好適な実施例の図
面を参照すると、一般的には参照番号１０で示されるコ
ア基板アセンブリが示されており、これは金属層１４と
１６をそれぞれ支持する対向する基板表面１２ａと１２
ｂを有するコア１２を有する。金属層１４と１６は、ラ
ミネーション、蒸着、スパッタリング又は化学蒸着（Ｃ
ＶＤ）のような適当な手段により表面１２ａと１２ｂ上
にそれぞれ配置される。コア１２は、図１に示すよう
に、単層であるか、又は図１０にもっともよく示される
ように、多層であり、そこでは図示のように、コア１２
は金属層１２ｃとコア層１２ｄと１２ｅを備える。コア
基板アセンブリ１０は、一般的には図１０で参照番号１
８で示される１個以上の導電性のスルービアも有する。
【００１２】金属層１４と１６は、適当なフォトレジス
トで基板表面１２ａと１２ｂをそれぞれ選択的に露光し
て適切にパターン化される。金属層１４と１６のパター
ン化は、所望のパターン化された金属形状を現像するよ
うにエッチングすることにより達成される。金属層１４
と１６は、ウエットエッチング又はプラズマ処理装置に
よって、又はアプライドマテリアル社（カイフォルニア
州サンタクララボワーズアベニュー3050(95054-3299))
が所有しているAME8100 EtchTM、又はPrecisionEtch 50
00TM、又はPrecision Etch 5000TMの商標の下で販売さ
れている反応性イオンエッチ（ＲＩＥ）プラズマ処理装
置で行うような、適当な方法でエッチされる。金属層１
４と１６をエッチするための他の適当なプラズマ処理装
置は、同様にアプライドマテリアル社が所有しているMe
tal Etch DPS CenturaTM の商標の下で販売されている
プラズマ処理装置である。ＥＣＲHelocon Resonanceな
どのような他の反応性イオンエッチャを使用することも
できる。
【００１３】（図２に示すように）基板表面１２ａと１
２ｂを露出するように金属層１４と１６が適当にパター
ン化された後、あらかじめ作られた集積回路部品２０
は、図３に示すように基板表面１２ａに付けられるか、
又は図１１に示すように両方の基板表面１２ａと１２ｂ
に付けられる。本発明の他の実施例では、基板表面１２
ａと１２ｂの一方又は両方は、図１２において参照番号
２４で示される空洞を有する。空洞２４は、ミリング
（フライス加工）又はドリリング（ドリル加工）による
ような適当な手段で形成される。あらかじめ集積された
回路部品（集積回路部品）２０（例えば抵抗、容量、イ
ンダクタなど）は、図１３に示すように空洞２４内に適
当に配置される。
【００１４】集積回路部品２０は、１つ以上の導通パッ
ド２６を有し、ＧＨｚ以上の速度も可能にする十分なバ
イパス容量を提供し、ＬＩＣＡのような数百の個別受動
部品により占有されるよりモジュール面の占有空間が小
さいＰＺＴ及びＢＳＴのような埋め込まれたペロブスカ
イト容量材料を有するものを含んだ適当な集積回路部品
２０である。更に、ペロブスカイト容量材料を有するそ
のような集積回路部品は適当な半導体素子の直ぐ下に配
置され、そこでは典型的にはＬＩＣＡが周辺に沿って配
置される。各集積回路部品２０は、適当な接着剤で所望
の位置に固定される。本発明のいくつかの実施例では、
集積回路部品２０は、基板表面１２ａと１２ｂではなく
（図示していない）適当な金属パッド又は層に電気的に
固定される。付加的なアンダーフィル（欠肉:underfil
l）、グロップ・トップ(glop-top)、又は他の接着性／
シーラント材料が、熱処理の前に集積回路部品２０上に
適宜施される。
【００１５】１個以上の集積回路部品２０が所望の位置
に適当に配置された後、（図４にもっともよく示されて
いるように）誘電体層３０と３２が、集積回路部品２０
上、パターン化された金属層１４上、基板表面の１２ａ
の露出した部分の上、及び基板表面の１２ｂの露出した
部分を含むパターン化された金属層１６上に、それぞれ
配置されるか、流されるか又は層状にされる。既に述べ
たように、付加的なアンダーフィル、グロップ・トップ
又は他の接着性／シーラント材料が、次の処理の前に集
積回路部品２０上に適宜施される。次に、図６にもっと
もよく示されるように、１組の金属（例えば銅）層４０
と４２が誘電体層３０と３２上に配置され、回路ボード
アセンプリィが作られる。
【００１６】次に、１個以上の金属製のビアが図５の回
路ボードアセンプリィに形成される。図６には、図５の
回路ボードアセンプリィ全体を通るようにドリルによる
開口加工で形成された１組の金属製のビア４６と５０が
示されている。より詳しくは、この開口は、金属層４０
と４２を通り、誘電体層３０と３２を通り、パターン化
された金属層１４と１６のうちの残っている金属層を通
り、そしてコア１２を通る。ビア４６と５０のための開
口は、当業者には良く知られている電解メッキと組み合
わされた無電界メッキのような適当なプロセスにより、
金属配線層４６ａと５０ａを有するように金属化（例え
ば銅化）される。図６にもっとも良く示されているよう
に、金属配線層４６ａと５０ａは、パターン化された金
属層１４と１６のうちから残っている金属層と電気的に
接触するようにそれぞれ形成される。誘電体材料４６ｂ
と５０ｂがビア４６と５０のフィラー材料を提供する。
本発明のいくつかの実施例では、（図示していないが）
ビア４６と５０の金属（例えば銅）キャップがある。本
発明の他の好適な実施例では、図７にもっとも良く示さ
れるように、金属製ブラインドビア５４と５８のような
１個以上の金属製ブラインドビアが形成される。金属製
ブラインドビア５４と５８を形成するために、金属層４
０と４２を通りそして誘電体層３０と３２を通ってパタ
ーン化された金属層１４と１６のうちの残りの適当な金
属層までブラインドビア開口がそれぞれドリル加工され
る。形成されたブラインドビア開口は、次にスパッタリ
ング又は電解メッキと組み合わされたＥレスメッキによ
り金属（例えば銅）配線層５４ａと５８ａを有するよう
に金属化され、更に続いて誘電体スパッタリングで又は
スクリーン印刷又は層状化により配置されるフィラー材
料５４ｂと５８ｂにより満たされる。金属配線層５４ａ
と５８ａは、パターン化された金属層１４と１６のうち
の残った金属層と電気的に接触する。
【００１７】図５の回路ボードアセンブリに所望の個数
のビアが形成された後、金属層４０と４２が所望のよう
にパターン化される。続いて、図８にもっとも良く示さ
れるように、誘電体層６０と６４がパターン化された金
属層４０と４２の上及びビア４６と５０の上にそれぞれ
配置される。（ここで、誘電体層６０と６４のための材
料が適宜フィラー材料５４ｂと５８ｂを形成することに
注目されたい。）１組の開口７０が、誘電体層６０を通
過して、そして誘電体層３０を少なくとも部分的に通過
して、集積回路部品２０のパッドを露出するように、
（レーザー穴加工などにより）形成される。開口７０
は、適当な金属（例えば銅）７２による金属化によりパ
ッド２６と電気的に接触する。このような金属化は、ス
パッタリング又はＥレスメッキと電解メッキの組み合わ
せのような従来のプロセスにより達成される。開口７０
に加えて、複数の付加的な開口７６と８０が、個別の誘
電体層６０と６４を通過してパターン化された金属層４
０と４２のうちの残った金属層まで、それぞれ形成され
る。開口７６と８０は、開口７６と８０において金属配
線層７８と８２をそれぞれ配置する従来のプロセスによ
り金属化される。次に、金属層９４と９８は誘電体層６
０と６４内に配置され、残りの金属層９４と９８がそれ
ぞれ金属配線層７８と８２によりそれを通してそれぞれ
残りの金属層４０と４２につながれるようにパターン化
される。図９のプリント回路ボードアセンブリは、当業
者には良く知られた手段（例えば、積み重ねビア構築構
造のための後（ポスト）メッキ）による誘電体構築が利
用できる集積電子部品埋め込み層化ボードを備える。
【００１８】コア１２用の適当な誘電体材料及び／又は
フィラー材料４６ｂと５０ｂ及び／又は誘電体層３０、
３２、６０及び６４は、ポリイミド(polyimides)、エポ
キシ樹脂(epoxy resins)、ポリウレタン(polyurethane
s)又はシリコン(silicons)のようなこの分野の当業者に
は良く知られたＢ段階(B-stage)高分子化合物(polymeri
c compounds)を含む。付加的な適当な材料は、光イメー
ジ化(photoimageable)、レーザーアブレーション(laser
ablation)、プラズマ及び／又は化学エッチングのうち
の１つ以上の方法でビアが形成される材料を含む。但
し、この方法は例に過ぎない。例えば、適当な材料は、
これまでに参照した米国特許第5,579,573号に示され
た、高ガラス転移無水物硬化エポキシ化合物(high glas
s transitionanhydride-cured epoxy composition)のよ
うな熱硬化(thermosetting)材料を含む。特に、適当な
熱硬化材料は、これには限定されないが、エポキシ(epo
xies)及び改質エポキシ(modified epoxies)と、メラミ
ン・ホルムアルデヒド(melamine-formaldehydes)と、ユ
リアホルムアルデヒド(urea formaldehydes)、フェノー
ル樹脂(phelonic resins)、ポリ（ビス−マレイミド）
(poly(bis-maleimides))、アセチレン末端基ＢＰＡ樹脂
(acethlene-terminated BPA resins)、ＩＰＮポリマー
(IPN polymers)、三塩基樹脂(tiazine resins)、及びそ
れらの混合物で構成されるグループから選択された１つ
以上の化合物を含む。適当な材料を「Ｂ段階になり得
る」("B-stageable)熱可塑性プラスチックのような材料
(thermoplastic-like materials)に部分的に反応させる
のに、次の加熱ステップを行うことが望ましく、そこで
はコア１２の材料及び／又はフィラー材料４６ｂと５０
ｂ及び／又は誘電体層３０、３２、６０及び６４を熱及
び圧力に付加的にさらして３進マトリックス(ternary m
atrix)にリフロー及び／又は硬化させることができる。
コア１２及び／又はフィラー材料４６ｂと５０ｂ及び／
又は誘電体層３０、３２、６０及び６４のための付加的
な材料は、液晶ポリエステル(liquid crystal polyeste
rs)（例えば、XydarTM又はVectraTM）、ポリ−（エーテ
ル エーテル ケトン）(poly-(ether ether ketones),
又はポリ（アリール エーテル ケトン）(poly(aryl e
ther ketones)のような高温熱可塑性プラスチック材料
を含む。更に、適当な付加的な可塑性プラスチック材料
は、単なる例としては、ＡＢＳ含有樹脂系材料(ABS-con
taining resinous materials)（ABS/PC、ABS/ポリスル
ホン(polysulfone)、ＡＢＳ／ＰＶＣ）、アセタールア
クリル(acetals acrylics)、アルキド(alkyds)、アリル
エーテル(allylic ethers)、セルロースエステル(cellu
losic esters)、塩素化ポリアルキレンエーテル(chlori
nated polyalkylene ethers)、シアナート(cyanate)、
シアナミド(cyanamides)、フラン(furans)、ポリアルキ
レンエーテル(polyalkylene ethers)、ポリアミド(poly
amides)（ナイロン）、ポリアリレンエーテル(polyaryl
ene ethers)、ポリブタジエン(polybutadienes)、ポリ
カーボネート(polycarbonates)、ポリエステル(polyest
ers)、ポリ過フッ化炭化水素(polyfluorocarbons)、ポ
リイミド(polyimides)、ポリフェニレン(polyphenylene
s)、ポリフェニレンサルファイド(polyphenylene sulfi
des)、ポリプロピレン(polypropylenes)、ポリスチレン
(polystyrenes)、ポリスルホン(polysulfones)、ポリウ
レタン(polyurethanes)、ポリ酢酸ビニル(polyvinylace
tates)、ポリ塩化ビニル(polyvinyl chlorides)、ポリ
塩化ビニル／塩化ビニリデン(polyvinyl chloride/viny
lidine chlorides)、ポリエーテルイミド(polyetherimi
des)など、及びそれらの混合物を含む。
【００１９】
【発明の効果】このように、本発明の実行により、プリ
ント回路ボードのような電子基板の製造において、部品
を含む及び／又は埋め込んだ装置及びそのための方法が
提供される。電子部品は、ＰＺＴ及びＢＳＴのようなペ
ロブスカイト(petrovskite）容量材料を含む特定の実施
例では、通常は離れている集積電子部品又は受動電子部
品を含む。これらの電子材料のいくつかは高温（例えば
＞６００°Ｃ）の処理が必要であるが、そのために高温
の処理に耐えられないＰＣＢのような材料上に直接作り
上げることはできない。部品の埋め込みは高周波数への
応用を可能にし、プリント回路上のスペースを開放す
る。
【００２０】ここまで特定の実施例を参照して本発明を
説明したが、変形の程度、各種の変化及び置き換えがこ
れまでの開示のなかで可能であり、いくつかの例では、
本発明の範囲及び趣旨を逸脱しない範囲で、本発明の特
徴のいくつかを使用して他の特徴を使用しないといった
ことも可能である。従って、本発明の範囲及び趣旨を逸
脱しない範囲で、特定の状況や材料を本発明の教示した
内容に適用することで、多くの変形例が可能であること
が分かる.本発明はこの発明を実行することを意図した
最適なモードとして開示した特定の実施例に限られるも
のではなく、本発明はすべての実施例及び特許請求の範
囲内にある等価物を含む。
【００２１】（付記１） 集積電子部品を有する回路ボ
ードを製造する方法であって、第１の基板表面と第２の
基板表面を有する回路ボード基板を準備し、前記第１の
基板表面に第１の集積電子部品を取り付け、前記第１の
基板表面及び前記第１の集積電子部品の上に第１の誘電
体層を配置し、集積電子部品アセンブリを作るように、
前記第１の基板表面上に金属層を配置し、前記集積電子
部品アセンブリ内に、前記金属層と接触する金属配線層
を有する少なくとも１つのビアを作り、前記ビア及び前
記金属層の上に第２の誘電体層を配置し、前記第１の集
積電子部品の少なくとも一部を露出するように、前記第
２の誘電体層及び前記第１の誘電体層内に少なくとも１
つの開口を作り、及び前記少なくとも１つの集積電子部
品を有する回路ボードを作るように、前記開口内に前記
第１の集積電子部品に接続される金属配線層を形成する
方法。
【００２２】（付記２） 前記回路ボード基板は、前記
第１の基板表面上に配置される第１の金属層と、前記第
２の基板表面上に配置される第２の金属層とを有する付
記１に記載の方法。
【００２３】（付記３） 前記回路ボード基板は、多層
コア基板を備える付記１又は２に記載の方法。
【００２４】（付記４） 前記回路ボード基板は、前記
回路ボードを通って前記第１の基板表面から前記第２の
基板表面に至る少なくとも１つのビアを有する付記１か
ら３のいずれかに記載の方法。
【００２５】（付記５） 前記第１の集積される電子部
品が取り付けられる前記第１の基板表面の少なくとも一
部を露出するために、前記第１の金属層をパターンニン
グすることを更に備える付記２に記載の方法。
【００２６】（付記６） 前記第２の基板表面の少なく
とも一部を露出するために、前記第２の金属層をパター
ンニングすることを更に備える付記５に記載の方法。
【００２７】（付記７） 第２の集積電子部品を前記第
２の基板表面の前記少なくとも一部に接続することを更
に備える付記６に記載の方法。
【００２８】（付記８） 前記第２の基板表面の前記少
なくとも一部に空洞を形成し、前記空洞に第２の集積電
子部品を配置することを更に備える付記６に記載の方
法。
【００２９】（付記９） 前記第１の集積電子部品は、
前記開口内の前記金属配線層に接触する少なくとも１つ
のパッドを有する付記１に記載の方法。
【００３０】（付記１０） 前記第１の集積電子部品ア
センブリ内に、前記金属層及び前記第１の誘電体層を通
り、前記金属層に接続される金属ビアにつながるブライ
ンドビアを作ることを更に備える付記１に記載の方法。
【００３１】（付記１１） 前記ビアは、前記集積電子
部品アセンブリを完全に通過するように延びる付記１又
は１０に記載の方法。
【００３２】（付記１２） 前記第２の誘電体層上にパ
ターン化された金属層を配置することを更に備える付記
５に記載の方法。
【００３３】（付記１３） 少なくとも１つのあらかじ
め集積電子部品を有する多層プリント回路ボードであっ
て、第１の基板表面と第２の基板表面を有する回路ボー
ド基板と、前記第１の基板表面に取り付けられる第１の
集積電子部品と、前記第１の基板表面及び前記第１の集
積電子部品の上に配置された第１の誘電体層と、前記第
１の基板表面上に配置された金属層と、前記第１の誘電
体層を通り、前記金属層と接触する金属配線層を有する
少なくとも１つのビアと、前記ビア及び前記金属層の上
に配置された第２の誘電体層とを備え、を配置し、前記
第１の誘電体層及び前記第２の誘電体層は、前記第１の
集積電子部品の少なくとも一部を露出する少なくとも１
つの開口を規定する構造を有し、前記開口は、前記第１
の集積電子部品に連結される金属配線層を支持している
多層プリント回路ボード。
【００３４】（付記１４） 前記第１の基板表面上に配
置される第１の金属層と、前記第２の基板表面上に配置
される第２の金属層とを更に備える付記１３に記載の多
層プリント回路ボード。
【００３５】（付記１５） 前記回路ボード基板は、多
層コア基板を備える付記１３に記載の多層プリント回路
ボード。
【００３６】（付記１６） 前記少なくとも１つのビア
は、前記第１の基板表面から前記第２の基板表面まで通
過する付記１３又は１４に記載の多層プリント回路ボー
ド。
【００３７】（付記１７） 前記第１の金属層は、前記
第１の基板表面の少なくとも一部を露出して前記第１の
集積電子部品が取り付けられるパターン化した第１の金
属層を備える付記１４に記載の多層プリント回路ボー
ド。
【００３８】（付記１８） 前記第２の金属層は、前記
第２の基板表面の少なくとも一部を露出するパターン化
した第２の金属層を備える付記１４に記載の多層プリン
ト回路ボード。
【００３９】（付記１９） 前記第２の基板表面の露出
された部分に取り付けられる第２の集積電子部品を更に
備える付記１８に記載の多層プリント回路ボード。
【００４０】（付記２０） 前記第２の基板表面の露出
された部分は空洞を有する付記１８に記載の多層プリン
ト回路ボード。
【００４１】（付記２１） 前記空洞に配置された第２
の集積電子部品を更に備える付記２０に記載の多層プリ
ント回路ボード。
【００４２】（付記２２） 前記第１の集積電子部品上
に配置され、前記金属総と接触する少なくとも１つの第
１のパッドを更に備える付記１３、２０又は２１のいず
れかに記載の多層プリント回路ボード。
【００４３】（付記２３） 前記金属層及び前記第１の
誘電体層を通過して伸びる少なくとも１つの金属製のビ
アを更に備える付記１３、２０、２１又は２２のいずれ
かに記載の多層プリント回路ボード。
【００４４】（付記２４） 前記第２の誘電体層上に配
置されたパターン化された金属層を更に備える付記２３
に記載の多層プリント回路ボード。
【００４５】（付記２５） 集積電子部品を有する回路
ボードを製造する方法であって、第１の基板表面と第２
の基板表面を有する回路ボード基板を準備し、前記第１
の基板表面に第１の集積電子部品を取り付け、前記第１
の基板表面及び前記第１の集積電子部品の上に第１の誘
電体層を配置し、少なくとも１つのビアを作り、集積さ
れる電子部品アセンブリを作るように、前記第１の基板
表面上及び前記ビア内に金属層を配置し、前記金属層の
上に第２の誘電体層を配置し、前記第１の集積電子部品
の少なくとも一部を露出するように、前記第２の誘電体
層及び前記第１の誘電体層内に少なくとも１つの開口を
作り、及び前記少なくとも１つの集積電子部品を有する
回路ボードを作るように、前記開口内に前記第１の集積
電子部品に接続される金属配線層を形成する方法。
【図面の簡単な説明】
【図１】図１は、上側及び下側金属層を有するコア基板
アセンブリの側正面図である。
【図２】図２は、上側及び下側金属層をパターン化した
後の図１のコア基板アセンブリの側正面図である。
【図３】あらかじめ作られた集積電子部品がコア基板の
表面面の一部に取り付けられた後の図２のコア基板アセ
ンブリの側正面図である。
【図４】パターン化された上側金属層及びあらかじめ作
られた集積電子部品の上に第１の誘電体層が配置され、
そしてパターン化された下側金属層の上に第２の誘電体
層が配置された後の図３のコア基板アセンブリの側正面
図である。
【図５】第１の金属層が第１の誘電体層上に層状に形成
され、第２の金属層が第２の誘電体層上に層状に形成さ
れた後の図４のコア基板アセンブリの側正面図である。
【図６】１組の金属製ビアが第１の金属層から第２の金
属層までそれらを通って形成された後の図５のコア基板
アセンブリの側正面図である。
【図７】１組の金属製ブラインドビアが開けられた後の
図６のコア基板アセンブリの側正面図である。
【図８】第１及び第２の金属層がパターン化され、そし
て上側誘電体層がパターン化された第１の金属層上に配
置され、下側誘電体層がパターン化された第２の金属層
上に配置された後の図７のコア基板アセンブリの側正面
図である。
【図９】複数の金属製開口が上側及び下側誘電体層を通
過してそれぞれパターン化された第１及び第２の金属層
まで形成され、そして１組の金属製開口が上側誘電体層
を通過してあらかじめ作られた集積電子部品上のパッド
まで形成された後の図８のコア基板アセンブリの側正面
図である。
【図１０】上側及び下側金属層と導電性スルービアを有
する多層コア基板アセンブリの側正面図である。
【図１１】上側及び下側金属層がパターン化され、上側
及び下側のあらかじめ作られた集積回路部品が露出した
上側及び下側基板表面に接続された後の図１のコア基板
アセンブリの側正面図である。
【図１２】空洞が露出した上側基板に配置された後の図
２のコア基板アセンブリの側正面図である。
【図１３】あらかじめ作られた集積回路部品が空洞内に
配置された後の図１２のコア基板アセンブリの側正面図
である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ハント ハン ジュアン アメリカ合衆国，カリフォルニア 95129, サンノゼ，レジェンシー ノール ドライ ブ 1045 (72)発明者 マイケル ジー．ピーターズ アメリカ合衆国，カリフォルニア 95051, サンタ クララ，ジアニニ ドライブ 485 (72)発明者 高橋 康仁 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 Ｆターム(参考） 5E346 AA02 AA13 AA42 AA43 CC09 CC10 CC12 CC13 CC14 CC21 CC32 CC55 DD02 DD03 DD12 DD32 DD48 EE06 EE08 EE20 EE39 FF07 FF22 FF45 GG08 GG17 GG22 GG28 HH06 HH33 HH40

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 少なくとも１つのあらかじめ集積電子部
    品を有する多層プリント回路ボードであって、 第１の基板表面と第２の基板表面を有する回路ボード基
    板と、 前記第１の基板表面に取り付けられる第１の集積電子部
    品と、 前記第１の基板表面及び前記第１の集積電子部品の上に
    配置された第１の誘電体層と、 前記第１の基板表面上に配置された金属層と、 前記第１の誘電体層を通り、前記金属層と接触する金属
    配線層を有する少なくとも１つのビアと、 前記ビア及び前記金属層の上に配置された第２の誘電体
    層とを備え、 前記第１の誘電体層及び前記第２の誘電体層は、前記第
    １の集積電子部品の少なくとも一部を露出する少なくと
    も１つの開口を規定する構造を有し、 前記開口は、前記第１の集積電子部品に連結される金属
    配線層を支持している多層プリント回路ボード。
  2. 【請求項２】 前記第１の基板表面上に配置される第１
    の金属層と、前記第２の基板表面上に配置される第２の
    金属層とを更に備える請求項１に記載の多層プリント回
    路ボード。
  3. 【請求項３】 前記少なくとも１つのビアは、前記第１
    の基板表面から前記第２の基板表面まで通過する請求項
    １又は２に記載の多層プリント回路ボード。
  4. 【請求項４】 集積電子部品を有する回路ボードを製造
    する方法であって、 第１の基板表面と第２の基板表面を有する回路ボード基
    板を準備し、 前記第１の基板表面に第１の集積電子部品を取り付け、 前記第１の基板表面及び前記第１の集積電子部品の上に
    第１の誘電体層を配置し、 集積電子部品アセンブリを作るように、前記第１の基板
    表面上に金属層を配置し、 前記集積電子部品アセンブリ内に、前記金属層と接触す
    る金属配線層を有する少なくとも１つのビアを作り、 前記ビア及び前記金属層の上に第２の誘電体層を配置
    し、 前記第１の集積電子部品の少なくとも一部を露出するよ
    うに、前記第２の誘電体層及び前記第１の誘電体層内に
    少なくとも１つの開口を作り、及び 前記少なくとも１つの集積電子部品を有する回路ボード
    を作るように、前記開口内に前記第１の集積電子部品に
    接続される金属配線層を形成する方法。
  5. 【請求項５】 前記回路ボード基板は、前記第１の基板
    表面上に配置される第１の金属層と、前記第２の基板表
    面上に配置される第２の金属層とを有する請求項４に記
    載の方法。
JP2002149054A 2001-05-23 2002-05-23 多層プリント回路ボード及び金属配線層形成方法 Pending JP2002374071A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/866092 2001-05-23
US09/866,092 US20020175402A1 (en) 2001-05-23 2001-05-23 Structure and method of embedding components in multi-layer substrates

Publications (1)

Publication Number Publication Date
JP2002374071A true JP2002374071A (ja) 2002-12-26

Family

ID=25346894

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002149054A Pending JP2002374071A (ja) 2001-05-23 2002-05-23 多層プリント回路ボード及び金属配線層形成方法

Country Status (2)

Country Link
US (2) US20020175402A1 (ja)
JP (1) JP2002374071A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004247706A (ja) * 2003-01-23 2004-09-02 Shinko Electric Ind Co Ltd 電子部品実装構造及びその製造方法
JP2007266197A (ja) * 2006-03-28 2007-10-11 Ngk Spark Plug Co Ltd 配線基板
KR100771306B1 (ko) 2006-07-25 2007-10-29 삼성전기주식회사 칩 내장형 인쇄회로기판의 제조방법
US7696442B2 (en) 2005-06-03 2010-04-13 Ngk Spark Plug Co., Ltd. Wiring board and manufacturing method of wiring board

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002111222A (ja) * 2000-10-02 2002-04-12 Matsushita Electric Ind Co Ltd 多層基板
TW550997B (en) * 2001-10-18 2003-09-01 Matsushita Electric Ind Co Ltd Module with built-in components and the manufacturing method thereof
TWI255001B (en) * 2001-12-13 2006-05-11 Matsushita Electric Ind Co Ltd Metal wiring substrate, semiconductor device and the manufacturing method thereof
TW200302685A (en) * 2002-01-23 2003-08-01 Matsushita Electric Ind Co Ltd Circuit component built-in module and method of manufacturing the same
JP2003249763A (ja) * 2002-02-25 2003-09-05 Fujitsu Ltd 多層配線基板及びその製造方法
US9691635B1 (en) * 2002-05-01 2017-06-27 Amkor Technology, Inc. Buildup dielectric layer having metallization pattern semiconductor package fabrication method
JP4181510B2 (ja) * 2003-02-28 2008-11-19 日本特殊陶業株式会社 樹脂製配線基板
EP1636842B1 (en) * 2003-06-03 2011-08-17 Casio Computer Co., Ltd. Stackable semiconductor device and method of manufacturing the same
FI20031201A (fi) * 2003-08-26 2005-02-27 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi ja elektroniikkamoduuli
US7180169B2 (en) * 2003-08-28 2007-02-20 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for manufacturing the same
TWI278048B (en) * 2003-11-10 2007-04-01 Casio Computer Co Ltd Semiconductor device and its manufacturing method
DE102004005300A1 (de) * 2004-01-29 2005-09-08 Atotech Deutschland Gmbh Verfahren zum Behandeln von Trägermaterial zur Herstellung von Schltungsträgern und Anwendung des Verfahrens
JP2005286112A (ja) * 2004-03-30 2005-10-13 Airex Inc プリント配線板及びその製造方法
JP3925809B2 (ja) * 2004-03-31 2007-06-06 カシオ計算機株式会社 半導体装置およびその製造方法
JP4541753B2 (ja) * 2004-05-10 2010-09-08 新光電気工業株式会社 電子部品実装構造の製造方法
US20060000542A1 (en) * 2004-06-30 2006-01-05 Yongki Min Metal oxide ceramic thin film on base metal electrode
US7290315B2 (en) * 2004-10-21 2007-11-06 Intel Corporation Method for making a passive device structure
US20060099803A1 (en) * 2004-10-26 2006-05-11 Yongki Min Thin film capacitor
US20060220177A1 (en) * 2005-03-31 2006-10-05 Palanduz Cengiz A Reduced porosity high-k thin film mixed grains for thin film capacitor applications
US7629269B2 (en) 2005-03-31 2009-12-08 Intel Corporation High-k thin film grain size control
US7375412B1 (en) * 2005-03-31 2008-05-20 Intel Corporation iTFC with optimized C(T)
US7453144B2 (en) * 2005-06-29 2008-11-18 Intel Corporation Thin film capacitors and methods of making the same
KR100656751B1 (ko) * 2005-12-13 2006-12-13 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조방법
TWI326484B (en) * 2006-09-21 2010-06-21 Advanced Chip Eng Tech Inc Chip package and chip package array
US7834464B2 (en) * 2007-10-09 2010-11-16 Infineon Technologies Ag Semiconductor chip package, semiconductor chip assembly, and method for fabricating a device
US7727887B2 (en) 2007-10-30 2010-06-01 International Business Machines Corporation Method for improved power distribution in a three dimensional vertical integrated circuit
US7701064B2 (en) * 2007-10-31 2010-04-20 International Business Machines Corporation Apparatus for improved power distribution in a three dimensional vertical integrated circuit
US8125766B2 (en) 2008-06-13 2012-02-28 Kemet Electronics Corporation Concentrated capacitor assembly
US20110156261A1 (en) * 2009-03-24 2011-06-30 Christopher James Kapusta Integrated circuit package and method of making same
US9299661B2 (en) * 2009-03-24 2016-03-29 General Electric Company Integrated circuit package and method of making same
US20110089570A1 (en) * 2009-10-20 2011-04-21 Atmel Nantes S.A.S. Multi-Layer Connection Cell
JP5100878B1 (ja) * 2011-09-30 2012-12-19 株式会社フジクラ 部品内蔵基板実装体及びその製造方法並びに部品内蔵基板
US8552556B1 (en) 2011-11-22 2013-10-08 Amkor Technology, Inc. Wafer level fan out package
CN103219306A (zh) * 2012-01-19 2013-07-24 欣兴电子股份有限公司 嵌埋有电子组件的封装结构及其制法
TWI497645B (zh) * 2012-08-03 2015-08-21 矽品精密工業股份有限公司 半導體封裝件及其製法
JP6144058B2 (ja) * 2013-01-31 2017-06-07 新光電気工業株式会社 配線基板及び配線基板の製造方法
CN103220879B (zh) * 2013-05-02 2015-09-16 安伏（苏州）电子有限公司 磁性元器件与电路板连接结构
CN103458630B (zh) * 2013-08-09 2016-12-28 高德（无锡）电子有限公司 一种克服印刷电路板覆铜基板薄板作业限制的方法
US20150255331A1 (en) * 2014-03-04 2015-09-10 GlobalFoundries, Inc. Integrated circuits with a copper and manganese component and methods for producing such integrated circuits
US9913385B2 (en) * 2015-07-28 2018-03-06 Bridge Semiconductor Corporation Methods of making stackable wiring board having electronic component in dielectric recess
CN108091621A (zh) * 2017-12-21 2018-05-29 乐健科技（珠海）有限公司 内嵌开关芯片的器件模组及其制作方法
CN111315108B (zh) * 2018-12-12 2022-06-17 珠海方正科技高密电子有限公司 电路板及电器设备
KR20220130916A (ko) * 2021-03-19 2022-09-27 삼성전기주식회사 전자부품 내장기판
CN113451292A (zh) * 2021-08-09 2021-09-28 华天科技（西安）有限公司 一种高集成2.5d封装结构及其制造方法

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49131863U (ja) * 1973-03-10 1974-11-13
US4642160A (en) * 1985-08-12 1987-02-10 Interconnect Technology Inc. Multilayer circuit board manufacturing
JPH074995B2 (ja) * 1986-05-20 1995-01-25 株式会社東芝 Ｉｃカ−ド及びその製造方法
FR2599893B1 (fr) * 1986-05-23 1996-08-02 Ricoh Kk Procede de montage d'un module electronique sur un substrat et carte a circuit integre
JP2579937B2 (ja) * 1987-04-15 1997-02-12 株式会社東芝 電子回路装置およびその製造方法
US5108825A (en) * 1989-12-21 1992-04-28 General Electric Company Epoxy/polyimide copolymer blend dielectric and layered circuits incorporating it
US5081563A (en) * 1990-04-27 1992-01-14 International Business Machines Corporation Multi-layer package incorporating a recessed cavity for a semiconductor chip
US5241456A (en) * 1990-07-02 1993-08-31 General Electric Company Compact high density interconnect structure
US5073814A (en) * 1990-07-02 1991-12-17 General Electric Company Multi-sublayer dielectric layers
JPH0719964B2 (ja) * 1990-08-08 1995-03-06 日本電気株式会社 銀系配線セラミック基板
US5111278A (en) * 1991-03-27 1992-05-05 Eichelberger Charles W Three-dimensional multichip module systems
US5255431A (en) * 1992-06-26 1993-10-26 General Electric Company Method of using frozen epoxy for placing pin-mounted components in a circuit module
US6274391B1 (en) * 1992-10-26 2001-08-14 Texas Instruments Incorporated HDI land grid array packaged device having electrical and optical interconnects
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US5353195A (en) * 1993-07-09 1994-10-04 General Electric Company Integral power and ground structure for multi-chip modules
TW256013B (en) * 1994-03-18 1995-09-01 Hitachi Seisakusyo Kk Installation board
US5524339A (en) * 1994-09-19 1996-06-11 Martin Marietta Corporation Method for protecting gallium arsenide mmic air bridge structures
US5527741A (en) * 1994-10-11 1996-06-18 Martin Marietta Corporation Fabrication and structures of circuit modules with flexible interconnect layers
US5739188A (en) * 1994-10-14 1998-04-14 Desai; Nirav Thermoplastic polymer compositions with improved processability and method of processing
US5745984A (en) * 1995-07-10 1998-05-05 Martin Marietta Corporation Method for making an electronic module
US5769858A (en) * 1995-10-20 1998-06-23 Medtronic, Inc. Locking stylet for extracting implantable lead or catheter
US5866952A (en) * 1995-11-30 1999-02-02 Lockheed Martin Corporation High density interconnected circuit module with a compliant layer as part of a stress-reducing molded substrate
US5672546A (en) * 1995-12-04 1997-09-30 General Electric Company Semiconductor interconnect method and structure for high temperature applications
US5567657A (en) * 1995-12-04 1996-10-22 General Electric Company Fabrication and structures of two-sided molded circuit modules with flexible interconnect layers
US5841193A (en) * 1996-05-20 1998-11-24 Epic Technologies, Inc. Single chip modules, repairable multichip modules, and methods of fabrication thereof
DE19681758B4 (de) * 1996-06-14 2006-09-14 Ibiden Co., Ltd. Einseitiges Schaltkreissubstrat für mehrlagige Schaltkreisplatine, mehrlagige Schaltkreisplatine und Verfahren zur Herstellung selbiger
KR100232214B1 (ko) * 1996-06-19 1999-12-01 김영환 패키지 양면 실장형 피.씨.비 카드 및 그 제조방법
US5874770A (en) * 1996-10-10 1999-02-23 General Electric Company Flexible interconnect film including resistor and capacitor layers
JP4234205B2 (ja) * 1996-11-08 2009-03-04 ダブリュ．エル．ゴア アンド アソシエイツ，インコーポレイティド 電子アセンブリおよび電子物品内でのヴァイアのインダクタンスを低減する方法
US6229203B1 (en) * 1997-03-12 2001-05-08 General Electric Company Semiconductor interconnect structure for high temperature applications
US6150719A (en) * 1997-07-28 2000-11-21 General Electric Company Amorphous hydrogenated carbon hermetic structure and fabrication method
JP3305627B2 (ja) * 1997-08-06 2002-07-24 富士通株式会社 半導体装置とその製造方法
US6025995A (en) * 1997-11-05 2000-02-15 Ericsson Inc. Integrated circuit module and method
US6110806A (en) * 1999-03-26 2000-08-29 International Business Machines Corporation Process for precision alignment of chips for mounting on a substrate
JP3792445B2 (ja) * 1999-03-30 2006-07-05 日本特殊陶業株式会社 コンデンサ付属配線基板
US6242282B1 (en) * 1999-10-04 2001-06-05 General Electric Company Circuit chip package and fabrication method
US6271469B1 (en) * 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package
US6154366A (en) * 1999-11-23 2000-11-28 Intel Corporation Structures and processes for fabricating moisture resistant chip-on-flex packages
JP3670917B2 (ja) * 1999-12-16 2005-07-13 新光電気工業株式会社 半導体装置及びその製造方法
KR100890534B1 (ko) * 2000-02-25 2009-03-27 이비덴 가부시키가이샤 다층프린트배선판 및 다층프린트배선판의 제조방법
US6586836B1 (en) * 2000-03-01 2003-07-01 Intel Corporation Process for forming microelectronic packages and intermediate structures formed therewith
JP2001320171A (ja) * 2000-05-08 2001-11-16 Shinko Electric Ind Co Ltd 多層配線基板及び半導体装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004247706A (ja) * 2003-01-23 2004-09-02 Shinko Electric Ind Co Ltd 電子部品実装構造及びその製造方法
JP4489411B2 (ja) * 2003-01-23 2010-06-23 新光電気工業株式会社 電子部品実装構造の製造方法
US7696442B2 (en) 2005-06-03 2010-04-13 Ngk Spark Plug Co., Ltd. Wiring board and manufacturing method of wiring board
US8863378B2 (en) 2005-06-03 2014-10-21 Ngk Spark Plug Co., Ltd. Method for manufacturing a wiring board
JP2007266197A (ja) * 2006-03-28 2007-10-11 Ngk Spark Plug Co Ltd 配線基板
JP4497548B2 (ja) * 2006-03-28 2010-07-07 日本特殊陶業株式会社 配線基板
KR100771306B1 (ko) 2006-07-25 2007-10-29 삼성전기주식회사 칩 내장형 인쇄회로기판의 제조방법

Also Published As

Publication number Publication date
US20050153060A1 (en) 2005-07-14
US7513037B2 (en) 2009-04-07
US20020175402A1 (en) 2002-11-28

Similar Documents

Publication Publication Date Title
JP2002374071A (ja) 多層プリント回路ボード及び金属配線層形成方法
US5224265A (en) Fabrication of discrete thin film wiring structures
KR101013325B1 (ko) 베이스에 부품을 삽입하고 콘택을 형성하는 방법
US6928726B2 (en) Circuit board with embedded components and method of manufacture
JPH088412B2 (ja) 電子回路パッケージの層の製造方法及び電子回路パッケージの製造方法
US20090101400A1 (en) Method for manufacturing component-embedded substrate and component-embedded substrate
US7377033B2 (en) Method of making circuitized substrate with split conductive layer and information handling system utilizing same
EP1951015A1 (en) Printed wiring board and method for manufacturing printed wiring board
KR19980064661A (ko) 프린트배선기판과 전자구성부품
KR20060066115A (ko) 전자 모듈 제조 방법
US20030121699A1 (en) Multi-layered printed wiring board having via holes, circuit module comprising circuit elements mounted on the multi-layered printed wiring board, and method of manufacturing the multi-layered printed wiring board
US20100328913A1 (en) Method for the producing an electronic subassembly, as well as electronic subassembly
JP2008159973A (ja) 電子部品モジュールおよびこれを内蔵した部品内蔵回路基板
CA2457299A1 (en) Circuitized substrate and method of making same
US11882648B2 (en) Dielectric layer for component carrier with varying material properties
US8598467B2 (en) Multi-layer circuit assembly and process for preparing the same
CA2505315C (en) Multi-layer circuit assembly and process for preparing the same
JP2004063722A (ja) 受動素子内蔵プリント配線板及びその製造方法
JPH0446479B2 (ja)
RU2149526C1 (ru) Многослойная печатная плата
RU2070778C1 (ru) Многослойная печатная плата
JP2003338668A (ja) 回路基板及び多層回路基板並びにそれらの製造方法
KR100338668B1 (ko) 다층 인쇄회로기판 제조방법
KR20030047382A (ko) 레이저를 이용한 인쇄회로기판의 회로형성방법
JP2004088099A (ja) 回路基板の製造方法、通信機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071023

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071225

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080513