KR20220130916A - 전자부품 내장기판 - Google Patents

전자부품 내장기판 Download PDF

Info

Publication number
KR20220130916A
KR20220130916A KR1020210035765A KR20210035765A KR20220130916A KR 20220130916 A KR20220130916 A KR 20220130916A KR 1020210035765 A KR1020210035765 A KR 1020210035765A KR 20210035765 A KR20210035765 A KR 20210035765A KR 20220130916 A KR20220130916 A KR 20220130916A
Authority
KR
South Korea
Prior art keywords
heat dissipation
electronic component
component embedded
disposed
cavity
Prior art date
Application number
KR1020210035765A
Other languages
English (en)
Inventor
함호형
형건휘
장준형
민태홍
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020210035765A priority Critical patent/KR20220130916A/ko
Priority to US17/339,451 priority patent/US20220301975A1/en
Priority to CN202110936561.2A priority patent/CN115119402A/zh
Publication of KR20220130916A publication Critical patent/KR20220130916A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0207—Cooling of mounted components using internal conductor planes parallel to the surface for thermal conduction, e.g. power planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/021—Components thermally connected to metal substrates or heat-sinks by insert mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/036—Multilayers with layers of different types
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0275—Fibers and reinforcement materials
    • H05K2201/0281—Conductive fibers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

본 개시는 코어층; 상기 코어층에 형성된 제1 캐비티; 상기 제1 캐비티에 배치되며, 제2 캐비티가 형성된 방열부재; 및 상기 제2 캐비티에 배치되는 전자부품; 을 포함하며, 상기 방열부재는, CFRP(Carbon Fabric Reinfoeced Polymer)를 포함하는, 전자부품 내장기판에 관한 것이다.

Description

전자부품 내장기판{SUBSTRATE WITH ELECTRONIC COMPONENT EMBEDDED THEREIN}
본 개시는 전자부품 내장기판, 그 중에서도 방열부재가 내장된 전자부품 내장기판에 관한 것이다.
전자부품 내장기판의 캐비티 내에 칩을 실장하는 방법으로 칩을 내장하는 경우, 기판의 두께가 얇아지는 이점이 될 수 있다. 그러나 칩이 내장된 기판의 경우, 칩 내부를 감싸는 절연재의 방열 특성이 낮을 수 있고, 이로 인해 칩에서 발생하는 열이 효과적으로 배출되지 않게 되어 기판 전체의 온도가 증가함에 따라 작동 성능 및 휨에 취약한 상태가 된다. 따라서 내장된 칩에서 발생하는 열을 효과적으로 배출할 수 있도록 방열 구조의 개발이 필요하다.
특히, 다수의 칩이 내장되는 모듈형태의 패키지 전자부품 내장기판에서의 경우 발생되는 열이 더욱 증가되어 기판 내부에서 발생하는 열을 해결하는 과제가 시급하다.
본 개시의 여러 목적 중 하나는 전자부품이 캐비티에 내장되어 박형화가 가능한 전자부품 내장기판을 제공하는 것이다.
본 개시의 여러 목적 중 다른 하나는, 방열부재가 캐비티에 내장되어 방열 특성이 향상된 전자부품 내장기판을 제공하는 것이다.
본 개시의 여러 목적 중 다른 하나는, 방열부재 내에 캐비티에 전자부품이 내장되어 방열 특성이 향상된 전자부품 내장기판을 제공하는 것이다.
본 개시의 여러 목적 중 다른 하나는, CTE(Coefficient of Thermal Expansion)가 낮은 방열부재를 활용하여, 워피지 제어가 가능한 전자부품 내장기판을 제공하는 것이다.
본 개시를 통하여 제안하는 여러 해결 수단 중 하나는 별도의 접착제 없이 코어층 내의 캐비티에 방열부재를 내장하며, 또한 방열부재에 형성된 다른 캐비티 내에 전자부품이 배치되어, 기판의 박형화 및 방열에 유리한 전자부품 내장기판을 제공하는 것이다.
예를 들면, 일례에 따른 전자부품 내장기판은 코어층; 상기 코어층에 형성된 제1 캐비티; 상기 제1 캐비티에 배치되며, 제2 캐비티가 형성된 방열부재; 및 상기 제2 캐비티에 배치되는 전자부품; 을 포함하며, 상기 방열부재는, CFRP(Carbon Fabric Reinfoeced Polymer)를 포함하는 것일 수 있다.
또는, 일례에 따른 전자부품 내장기판은 코어층; 상기 코어층에 형성된 복수의 제1 캐비티; 상기 코어층의 일면에 배치되는 제1 배선층; 상기 복수의 제1 캐비티의 적어도 일부에 내장되는 전자부품; 및 상기 복수의 제1 캐비티의 적어도 일부에 내장되는 방열부재; 를 포함하는 것일 수도 있다.
본 개시의 여러 효과 중 하나로서, 전자부품이 캐비티에 내장되어 박형화가 가능한 전자부품 내장기판을 제공할 수 있다.
본 개시의 여러 효과 중 다른 하나로서, 방열부재가 캐비티에 내장되어 방열 특성이 향상된 전자부품 내장기판을 제공할 수 있다.
본 개시의 여러 효과 중 다른 하나로서, 방열부재 내에 캐비티에 전자부품이 내장되어 방열 특성이 향상된 전자부품 내장기판을 제공할 수 있다.
본 개시의 여러 효과 중 다른 하나로서, CTE가 낮은 방열부재를 활용하여, 워피지 제어가 가능한 전자부품 내장기판을 제공할 수 있다.
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도 3은 전자부품 내장기판의 일례를 개략적으로 나타낸 단면도다.
도 4는 도 3의 전자부품 내장기판의 개략적인 Ⅰ-Ⅰ' 절단 평면도다.
도 5는 도 3의 전자부품 내장기판에 패시베이션층이 더 배치된 구조를 개략적으로 나타낸 단면도다.
도 6은 도 5의 전자부품 내장기판에 관통비아가 더 배치된 구조를 개략적으로 나타낸 단면도다.
도 7은 전자부품 내장기판의 다른 일례를 개략적으로 나타낸 단면도다.
도 8은 도 7의 전자부품 내장기판에 패시베이션층이 더 배치된 구조를 개략적으로 나타낸 단면도다.
도 9는 도 8의 전자부품 내장기판에 관통비아가 더 배치된 구조를 개략적으로 나타낸 단면도다.
도 10은 전자부품 내장기판의 다른 일례를 개략적으로 나타낸 단면도다.
도 11은 도 10의 전자부품 내장기판의 개략적인 Ⅱ-Ⅱ' 절단 평면도다.
도 12는 도 10의 전자부품 내장기판에 패시베이션층이 더 배치된 구조를 개략적으로 나타낸 단면도다.
도 13은 전자부품 내장기판의 다른 일례를 개략적으로 나타낸 단면도다.
도 14은 도 13의 전자부품 내장기판의 개략적인 Ⅲa-Ⅲa' 절단 평면도다.
도 15는 도 13의 전자부품 내장기판의 개략적인 Ⅲb-Ⅲb' 절단 평면도다.
도 16은 도 13의 전자부품 내장기판의 개략적인 Ⅲc-Ⅲc' 절단 평면도다.
도 17는 도 13의 전자부품 내장기판에 패시베이션층이 더 배치된 구조를 개략적으로 나타낸 단면도다.
도 18은 도 17의 전자부품 내장기판에 관통비아가 더 배치된 구조를 개략적으로 나타낸 단면도다.
도 19는 전자부품 내장기판의 다른 일례를 개략적으로 나타낸 단면도다.
도 20은 도 19의 전자부품 내장기판에 패시베이션층이 더 배치된 구조를 개략적으로 나타낸 단면도다.
도 21은 도 20의 전자부품 내장기판에 관통비아가 더 배치된 구조를 개략적으로 나타낸 단면도다.
도 22는 전자부품 내장기판의 다른 일례를 개략적으로 나타낸 단면도다.
도 23은 도 22의 전자부품 내장기판에 패시베이션층이 더 배치된 구조를 개략적으로 나타낸 단면도다.
도 24는 도 23의 전자부품 내장기판에 관통비아가 더 배치된 구조를 개략적으로 나타낸 단면도다.
도 25 내지 도 34는 도 13의 전자부품 내장기판의 제조 일례를 개략적으로 나타낸 공정 단면도들이다.
이하, 첨부된 도면을 참조하여 본 개시에 대해 설명한다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장되거나 축소될 수 있다.
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도다.
도면을 참조하면, 전자기기(1000)는 메인보드(1010)를 수용한다. 메인보드(1010)에는 칩 관련부품(1020), 네트워크 관련부품(1030), 및 기타부품(1040) 등이 물리적 및/또는 전기적으로 연결되어 있다. 이들은 후술하는 다른 전자부품과도 결합되어 다양한 신호라인(1090)을 형성한다.
칩 관련부품(1020)으로는 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩; 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩; 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩 등이 포함된다. 다만, 이에 한정되는 것은 아니고, 이러한 칩 외에도 기타 다른 형태의 칩 관련부품이 포함될 수도 있다. 또한, 이들 칩 관련부품이 서로 조합될 수도 있다. 칩 관련부품(1020)은 상술한 칩을 포함하는 패키지 형태일 수도 있다.
네트워크 관련부품(1030)으로는, Wi-Fi(IEEE 802.11 패밀리 등), WiMAX(IEEE 802.16 패밀리 등), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPS, GPRS, CDMA, TDMA, DECT, Bluetooth, 3G, 4G, 5G 및 그 이후의 것으로 지정된 임의의 다른 무선 및 유선 프로토콜들이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다수의 무선 또는 유선 표준들이나 프로토콜들 중의 임의의 것이 포함될 수 있다. 또한, 네트워크 관련부품(1030)이 칩 관련부품(1020)과 조합되어 패키지 형태로 제공될 수도 있다.
기타부품(1040)으로는, 고주파 인덕터, 페라이트 인덕터, 파워 인덕터, 페라이트 비즈, LTCC(low Temperature Co-Firing Ceramics), EMI(Electro Magnetic Interference) filter, MLCC(Multi-Layer Ceramic Condenser) 등이 포함된다. 다만, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다양한 용도를 위하여 사용되는 칩 부품 형태의 수동소자 등이 포함될 수 있다. 또한, 기타부품(1040)이 칩 관련부품(1020) 및/또는 네트워크 관련부품(1030)과 조합되어 패키지 형태로 제공될 수도 있다.
전자기기(1000)의 종류에 따라, 전자기기(1000)는 메인보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 전자부품을 포함할 수 있다. 다른 전자부품의 예를 들면, 카메라 모듈(1050), 안테나 모듈(1060), 디스플레이(1070), 배터리(1080) 등이 있다. 다만, 이에 한정되는 것은 아니고, 오디오 코덱, 비디오 코덱, 전력 증폭기, 나침반, 가속도계, 자이로스코프, 스피커, 대량 저장 장치(예컨대, 하드디스크 드라이브), CD(compact disk), DVD(digital versatile disk) 등일 수도 있다. 이 외에도 전자기기(1000)의 종류에 따라 다양한 용도를 위하여 사용되는 기타 전자부품 등이 포함될 수 있음은 물론이다.
전자기기(1000)는, 스마트폰(smart phone), 개인용 정보 단말기(personal digital assistant), 디지털 비디오 카메라(digital video camera), 디지털 스틸 카메라(digital still camera), 네트워크 시스템(network system), 컴퓨터(computer), 모니터(monitor), 태블릿(tablet), 랩탑(laptop), 넷북(netbook), 텔레비전(television), 비디오 게임(video game), 스마트 워치(smart watch), 오토모티브(Automotive) 등일 수 있다. 다만, 이에 한정되는 것은 아니며, 이들 외에도 데이터를 처리하는 임의의 다른 전자기기일 수 있음은 물론이다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도면을 참조하면, 전자기기는, 예를 들면, 스마트폰(1100)일 수 있다. 스마트폰(1100)의 내부에는 마더보드(1110)가 수용되어 있으며, 이러한 마더보드(1110)에는 다양한 전자부품(1120)들이 물리적 및/또는 전기적으로 연결되어 있다. 또한, 카메라 모듈(1130) 및/또는 스피커(1140) 등이 내부에 수용되어 있다. 전자부품(1120) 중 일부는 상술한 칩 관련부품일 수 있으며, 예를 들면, 전자부품 내장기판 (1121)일 수 있으나, 이에 한정되는 것은 아니다. 전자부품 내장기판(1121)은 다층 전자부품 내장기판 내에 전자부품이 내장된 형태일 수 있으나, 이에 한정되는 것은 아니다. 한편, 전자기기는 반드시 스마트폰(1100)에 한정되는 것은 아니며, 상술한 바와 같이 다른 전자기기일 수도 있음은 물론이다.
도 3은 전자부품 내장기판의 일례를 개략적으로 나타낸 단면도다.
도 4는 도 3의 전자부품 내장기판의 개략적인 Ⅰ-Ⅰ' 절단 평면도다.
도면을 참조하면, 제1 실시예에 따른 전자부품 내장기판(100A)은 제1 캐비티(C1)가 형성된 코어층(101), 제1 캐비티(C1) 내에 배치되며 제2 캐비티(C2)가 형성된 방열부재(200), 제2 캐비티(C2) 내에 배치된 전자부품(300), 코어층(101)의 일면 상에 배치되어 제1 캐비티(C1)의 적어도 일부를 채우며 방열부재(200)의 적어도 일부를 덮는 제1 봉합재(111), 코어층(101)의 타면에 배치되어 제2 캐비티(C2)의 적어도 일부를채우며 방열부재(200) 및 전자부품(300) 각각의 적어도 일부를 덮는 제2 봉합재(112), 코어층(101)의 일면 및 타면 상에 각각 배치되는 제1 및 제2 배선층(121, 122), 제1 및 제2 봉합재(111, 112) 상에 각각 배치되는 제3 및 제4 배선층(123, 124), 제1 및 제3 배선층(121, 123)을 전기적으로 연결하는 제1 비아(131), 및 제2 및 제4 배선층(122, 124)를 전기적으로 연결하는 제2 비아(132)를 포함할 수 있다.
예를 들면, 제1 실시예에 따른 전자부품 내장기판(100A)은, 후술하는 공정에서와 같이, 코어층(101)에 제1 캐비티(C1)를 가공한 이후, 제1 캐비티(C1)에 방열부재(200)를 내장하여 제조할 수 있다. 이 경우, 제1 캐비티(C1) 내에 방열부재(200)가 내장되는 바, 기판의 박형화 및 소형화가 가능하고, 전자부품 내장기판(100A)의 방열 특성을 향상시킬 수 있으며, 구체적으로 수평 방향에서의 방열 특성 향상에 보다 유리할 수 있다. 또한, 낮은 CTE(Coefficient of Thermal Expansion)를 갖는 방열부재(200)의 특성으로 인하여, 기판 전체의 워피지(Warpage) 제어에 보다 유리할 수 있다.
한편, 제1 실시예에 따른 전자부품 내장기판(100A)은 방열부재(200)에 형성된 제2 캐비티(C2)에 전자부품(300)이 내장될 수 있다. 방열부재(200) 및 전자부품(300)을 동시에 배치함에도 불구하고 박형화에 유리한 전자부품 내장기판(100A)을 제공할 수 있다. 또한, 전자부품(300)으로부터 발생되는 열을 효과적으로 방출시킬 수 있으며, 특히 수평 방향에 있어서의 열 전도에 더욱 유리할 수 있다.
한편, 제1 실시예에 따른 전자부품 내장기판(100A)은 방열부재(200) 및 전자부품(300)이 제1 및 제2 봉합재(111, 112) 중 적어도 하나에 의하여 덮일 수 있다. 이 경우, 별도의 접착필름 및 별도의 스타퍼용 금속패턴 없이 방열부재(200) 및 전자부품(300)을 제1 및 제2 봉합재(111, 112) 중 적어도 하나에 매립시킬 수 있고, 방열부재(200) 및 전자부품(300)을 제1 캐비티(C1) 내에 배치할 수 있는 바, 박형화에 유리한 전자부품 내장기판(100A)을 제공할 수 있다. 더불어, 전체 두께를 낮추어서, 기판의 상부와 하부 사이의 중심축을 전자부품(300)에 가깝게 할 수 있으며, 또한 전자부품(300)이 기판 내에서 차지하는 면적 비율이 증가할 수 있는바, 워피지 개선에 유리할 수 있다.
한편, 제1 실시예에 따른 전자부품 내장기판(100A)은 복수의 배선층(121, 122, 123, 124)을 포함할 수 있으며, 코어층(101)을 기준으로 일면 측에 제1 및 제3 배선층(121, 123)이 배치되고, 상기 일면과 마주하는 타면 측에 제2 및 제4 배선층(122, 124)이 배치될 수 있다. 제1 및 제2 배선층(121, 122)은 각각 코어층(101)의 일면 및 타면 상에 배치될 수 있고, 제3 및 제4 배선층(123, 124)은 각각 제1 및 제2 봉합재(111, 112) 상에 배치될 수 있다. 또한, 제1 및 제2 봉합재(111, 112)는 제1 및 제2 배선층(121, 122) 각각의 적어도 일부를 덮을 수 있다.
한편, 제1 실시예에 따른 전자부품 내장기판(100A)은 제1 및 제3 배선층(121, 123)을 전기적으로 연결하는 제1 비아(131), 및 제2 및 제4 배선층(122, 124)를 전기적으로 연결하는 제2 비아(132)를 포함할 수 있다. 제1 및 제2 비아(131, 132)는 서로 반대방향으로 테이퍼(taper)진 형상을 가질 수 있다. 제1 및 제2 비아(131, 132)는, 각각 제1 및 제2 봉합재(111, 112) 각각의 적어도 일부를 관통할 수 있다. 한편 제2 비아(132)의 적어도 일부는, 제2 봉합재(112)의 적어도 일부를 관통하며 제4 배선층(124)과 전자부품(300)을 전기적으로 연결할 수도 있다. 이 경우, 제2 비아(132) 중, 제2 배선층(122)과 연결된 제2 비아(132)와 전자부품(300)과 연결된 제2 비아(132)의 높이 및/또는 직경이 상이할 수 있다.
한편, 제1 실시예에 따른 전자부품 내장기판(100A)은, 후술하는 공정의 결과, 코어층(101)의 타면과 제1 봉합재(111) 및 방열부재(200) 각각의 타면이 공면을 이룰 수 있다. 또한, 제2 봉합재(112)는 코어층(101). 제1 봉합재(111) 및 방열부재(200) 각각의 타면을 덮으며 제2 캐비티(C2)를 채울 수 있다.
이하에서는, 도면을 참조하여 제1 실시예에 따른 전자부품 내장기판(100A)의 구성요소에 대하여 보다 자세히 설명한다.
코어층(101)은 구체적인 재료에 따라 전자부품 내장기판(100A)의 강성을 보다 개선시킬 수 있으며, 제1 및 제2 봉합재(111, 112)의 두께 균일성 확보 등의 역할을 수행할 수 있다. 코어층(101)은 이를 관통하는 제1 캐비티(C1)를 가진다. 제1 캐비티(C1)는 네 측부가 모두 막힌 닫힌 공간일 수 있으나, 필요에 따라서는 일부 영역에서 불연속적인 부분, 예컨대 외부로 열린 부분이 존재할 수도 있다. 필요에 따라서는, 제1 캐비티(C1)가 다수 개로 존재할 수도 있으며, 각각에 서로 동일하거나 상이한 전자부품(300)이 배치될 수도 있다. 코어층(101)의 두께는 추후 코어층(101)의 일측 및 타측에 배치될 수 있는 빌드업 절연층 각각의 두께보다 두꺼울 수 있다. 코어층(101)의 재료로는 절연물질이 사용될 수 있으며, 절연물질로는 에폭시 수지와 같은 열경화성 수지나 폴리이미드와 같은 열가소성 수지를 이용할 수 있다. 또한, 이들 수지에 실리카 등의 무기필러와 유리섬유 등의 보강재가 포함된 것을 이용할 수도 있다. 예를 들면, 프리프레그(prepreg)가 이용될 수 있으나, 이에 한정되는 것은 아니다.
방열부재(200)는, 코어층(101)의 제1 캐비티(C1) 내에 내장될 수 있다. 방열부재(200)는 방열 특성에 유리한 탄소(Carbon)성분 즉, 흑연 또는 그래파이트(Graphite) 재질을 포함할 수 있으며, 탄소 섬유(Carbon fabric)를 포함할 수도 있다. 예를 들면, 방열부재(200)는 탄소 섬유로 구성되는 CFRP(Carbon Fabric Reinforced Polymer)를 포함할 수 있다. CFRP 내에는 수평 방향으로 배치되는 탄소 섬유가 포함될 수 있고, 이에 따라 방열부재(200)가 CFRP를 포함하는 경우, 수평 방향으로의 열 전도도가 향상되어, 방열에 유리할 수 있다. 본 발명에서 수평 방향의 의미는, 꼭 중력 방향에 직교하는 방향이 아니라, 전자부품 내장기판(100A)의 적층 방향과 직교하는 방향을 의미할 수 있으며, 완벽히 동일한 방향을 의미하는 것이 아닌, 소정 오차 범위 내 대략적인 방향을 의미한다. 방열부재(200) 내 탄소 섬유의 배치 방향에 의하여, 방열부재(200)는 수평 방향으로의 열 전도에 매우 유리할 수 있다. 즉, 전자부품 내장기판(100A) 내에서 발생하는 열을 수평으로 보다 효과적으로 방출하여, 방열 특성을 향상시키는데 기여할 수 있다. 방열부재(200)는 입체 형상의 블록(Block) 형태를 가질 수 있으나 이에 제한되는 것은 아니다. 방열부재(200)에는, 제2 캐비티(C2)가 형성될 수 있다. 제2 캐비티(C2)는, 상술한 제1 캐비티(C1)의 형상과 달리, 방열부재(200)의 전체를 관통하지는 않을 수 있다. 즉, 제2 캐비티(C2)는 블라인드 캐비티(Blind Cavity) 형태를 가질 수 있으며 네 측부 뿐만아니라, 그 하면이 닫힌 공간일 수 있다. 한편, 필요에 따라서는 일부 영역에서 불연속적인 부분, 예컨대 외부로 열린 부분이 존재할 수도 있다. 상기 방열부재(200)의 제2 캐비티(C2)는, 블라스트(Blast) 공법을 이용하여 가공될 수 있으며, 예를 들면, 샌드 블라스트(Sand Blast), 습식 블라스트(Wet Blast), 마이크로 블라스트(Micro Blast) 등이 이용될 수 있으나, 이에 제한되는 것은 아니다.
한편, 방열부재(200)가 CFRP를 포함하는 경우, 낮은 CTE(Coefficient of Thermal Expansion)를 갖는 CFRP의 특성으로 인하여, 기판 전체의 워피지(Warpage) 제어가 가능할 수 있다.
전자부품(300)은 소자 수백 내지 수백만 개 이상이 하나의 칩 안에 집적화된 집적회로(IC: Integrated Circuit) 다이일 수 있다. 예를 들면, 전자부품(300)은 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 필드 프로그램어블 게이트 어레이(FPGA), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 프로세서칩, 구체적으로는 어플리케이션 프로세서(AP: Application Processor)일 수 있으나, 이에 한정되는 것은 아니며, 그 외에도 기타 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리나, 아날로그-디지털 컨버터, 또는 ASIC(application-specific IC) 등의 로직 등일 수도 있다. 필요에 따라서는, 전자부품(300)은 칩 형태의 수동부품, 예를 들면, 칩 형태의 인덕터나 칩 형태의 커패시터 등일 수도 있다. 전자부품(300)은 접속패드(300P)를 포함할 수 있으며, 전자부품(300)은 접속패드(300P)가 배치된 면이 코어층(101)의 타면을 향하도록, 그리고 그 반대측 면이 코어층(101)의 일면을 향하도록 배치될 수 있다. 전자부품(300)의 접속패드(300P)는 구리(Cu), 알루미늄(Al) 등의 금속물질을 포함할 수 있으며, 제2 비아(132)와 연결될 수 있다.
전자부품(300)의 적어도 일부는 방열부재(200)의 제2 캐비티(C2) 내에 배치될 수 있다. 따라서, 전자부품(300)은 그 크기에 따라 완전히 제2 캐비티(C2)내에 내장될 수도 있고, 일부가 제2 캐비티(C2) 외부로 돌출될 수도 있다. 도 3에 개시된 바와 같이, 전자부품(300)은 접착필름(300T)를 이용하여 방열부재(200)의 제2 직접 부착될 수 있다. 한편, 접착필름(300T)의 구성은 생략 가능하며, 이 경우 제2 봉합재(112)가 전자부품(300)의 적어도 일부를 덮으며 제2 캐비티(C2)의 일부를 채움으로써 별도의 접착필름 없이도 전자부품(300)이 제2 캐비티(C2) 내에 부착될 수 있다. 이 경우, 전자부품(300)은 방열부재(200)의 제2 캐비티(C2)의 하면과 물리적으로 접할 수 있게 되고, 전자부품(300)으로부터 발생하는 열을 보다 효율적으로 전도시킬 수 있다.
한편, 도 3에 도시된 바에 따르면, 제2 캐비티(C2)의 폭이 전자부품(300)보다 클 수 있다. 따라서, 제2 캐비티(C2)의 내벽과 전자부품(300)의 측면은 소정 거리 이격될 수 있고, 그 사이를 제2 봉합재(112)가 채울 수 있다. 그러나, 본원발명은 이에 한정되지 않고, 제2 캐비티(C2)의 폭과 전자부품(300)의 폭이 실질적으로 동일하여, 제2 캐비티(C2)의 측면과 전자부품(300)의 측면이 물리적으로 접할 수 있다. 이 경우, 방열부재(200)와 전자부품(300) 각각의 측면이 물리적으로 접하게 되어, 보다 전자부품(300)에서 발생하는 열을 효과적으로 외부로 방출할 수 있다.
제1 및 제2 봉합재(111, 112)는 각각 코어층(101)의 일면 및 타면 상에 배치될 수 있다. 구체적으로, 제1 봉합재(111)는 코어층(101)의 일면에 배치되어 코어층(101)의 일면과 방열부재(200)의 일면 각각의 적어도 일부를 덮을 수 있다. 또한, 제1 봉합재(111)는 제1 캐비티(C1)의 적어도 일부를 채울 수 있으며, 그 결과 방열부재(200)의 일면 및 상기 일면과 연결되는 측면 각각의 적어도 일부도 덮을 수 있다. 예를 들면, 제1 봉합재(111)는 방열부재(200)의 일면과 측면 각각의 적어도 일부와 물리적으로 접할 수 있다. 제2 봉합재(112)는 코어층(101)의 타면에 배치되어 코어층(101)의 타면과 방열부재(200)의 타면 각각의 적어도 일부를 덮을 수 있다. 또한, 제2 봉합재(112)는 제2 캐비티(C2)의 적어도 일부를 채울 수 있으며, 그 결과 전자부품(300)의 상면 및 측면 각각의 적어도 일부도 덮을 수 있다. 예를 들면, 제2 봉합재(112)는 전자부품(300)의 상면과 측면 각각의 적어도 일부와 물리적으로 접할 수 있다.
제1 및 제2 봉합재(111, 112)의 재료는 특별히 한정되는 않으나 절연물질이 사용될 수 있으며, 예를 들어, 에폭시 수지와 같은 열경화성 수지나 폴리이미드와 같은 열가소성 수지를 이용할 수 있다. 또한, 이들에 유리 섬유 및/또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들면, 프리프레그, ABF(Ajinomoto Build-up Film) 등이 사용될 수 있다. 또한, EMC(Epoxy Molding Compound) 등의 공지의 몰딩 재료를 사용할 수 있다. 일부 실시예에서는, 유리 섬유 및/또는 무기 필러와 절연 수지를 포함하는 재료를 사용하여 워피지를 효과적으로 개선할 수 있다. ABF는 RCC(Resin Coated Copper) 형태로 제공될 수 있으나, 이에 한정되는 것은 아니다. 필요에 따라서는, PID(Photo Image-able Dielectric) 등의 감광성 재료가 이용될 수도 있다.
한편, 제1 및 제2 봉합재(111, 112)는 전자파 차단을 위하여 도전성 입자를 포함할 수도 있다. 예를 들어, 도전성 입자는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 솔더(solder)를 포함할 수 있으며, 이에 한정되는 것은 아니다.
제1 및 제2 배선층(121, 122)은 각각 코어층(101)의 일면 및 타면 상에 배치될 수 있다. 제1 및 제2 배선층(121, 122) 각각의 적어도 일부는, 제1 및 제2 봉합재(111, 112)에 의해 덮일 수 있다. 또한, 제1 및 제2 배선층(121, 122) 각각은, 제1 및 제2 봉합재(111, 112) 각각의 적어도 일부를 관통하는 제1 및 제2 비아(131, 132)와 전기적으로 연결될 수 있다. 제1 및 제2 배선층(121, 122)의 재료로는 금속물질이 사용될 수 있으며, 금속물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등을 이용할 수 있다. 제1 및 제2 배선층(121, 122)은 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드 패턴, 파워 패턴, 신호 패턴 등을 포함할 수 있다. 이들 패턴은 각각 라인(line), 플레인(plane), 또는 패드(pad) 형태를 가질 수 있다. 제1 및 제2 배선층(121, 122)은 각각 AP(Additive Process), SAP(Semi AP), MSAP(Modified SAP), TT(Tenting) 등의 도금 공정으로 형성될 수 있으며, 그 결과 각각 무전해 도금층인 시드층과 이러한 시드층을 기초로 형성되는 전해 도금층을 포함할 수 있다. 제1 및 제2 배선층(121, 122)이 RCC형태로 제공되는 경우, 제1 및 제2 배선층(121, 122)은 동박 등의 금속박을 더 포함할 수 있으며, 필요에 따라서 금속박의 표면에는 프라이머 수지가 존재할 수도 있다.
제3 및 제4 배선층(123, 124)은, 각각 제1 및 제2 봉합재(111, 112) 상에 배치될 수 있다. 제3 및 제4 배선층(123, 124)는, 제1 및 제2 봉합재(111, 112) 각각의 적어도 일부를 관통하는 제1 및 제2 비아(131, 132)를 통해, 각각 제1 및 제2 배선층(121, 122)과 전기적으로 연결될 수 있다. 제3 및 제4 배선층(123, 124)의 재료로는 금속물질이 사용될 수 있으며, 금속물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등을 이용할 수 있다. 제3 및 제4 배선층(123, 124)은 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드 패턴, 파워 패턴, 신호 패턴 등을 포함할 수 있다. 이들 패턴은 각각 라인(line), 플레인(plane), 또는 패드(pad) 형태를 가질 수 있다. 제3 및 제4 배선층(123, 124)은 각각 AP(Additive Process), SAP(Semi AP), MSAP(Modified SAP), TT(Tenting) 등의 도금 공정으로 형성될 수 있으며, 그 결과 각각 무전해 도금층인 시드층과 이러한 시드층을 기초로 형성되는 전해 도금층을 포함할 수 있다. 제3 및 제4 배선층(123, 124)이 RCC 형태로 제공되는 경우, 제3 및 제4 배선층(123, 124)은 동박 등의 금속박을 더 포함할 수 있으며, 필요에 따라서 금속박의 표면에는 프라이머 수지가 존재할 수도 있다.
제1 및 제2 비아(131, 132)는, 각각 제1 및 제2 봉합재(111, 112)의 적어도 일부를 관통할 수 있다. 제1 비아(131)는 제1 및 제3 배선층(121, 123)을 전기적으로 연결할 수 있고, 제2 비아(132)의 적어도 일부는 제2 및 제4 배선층(122, 124)을 전기적으로 연결할 수 있다. 한편, 제2 비아(132)의 다른 적어도 일부는, 제4 배선층(124)과 전자부품(300)의 접속패드(300P)를 전기적으로 연결할 수 있다. 이 경우, 제2 배선층(122)과 연결된 제2 비아(132) 및 전자부품(300)의 접속패드(300P)와 연결된 제2 비아(132)의 높이 및/또는 직경은 서로 상이할 수 있다. 제1 및 제2 비아(131, 132)의 재료로는 금속물질이 사용될 수 있으며, 금속물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등을 이용할 수 있다. 제1 및 제2 비아(131, 132)는 설계 디자인에 따라서 신호용 비아, 그라운드용 비아, 파워용 비아 등을 포함할 수 있다. 제1 및 제2 비아(131, 132)는 각각 비아홀이 금속물질로 완전히 충전된 것일 수 있고, 또는 금속물질이 비아홀의 벽면을 따라 형성된 것일 수도 있다. 제1 및 제2 비아(131, 132)도 도금 공정, 예를 들면, AP, SAP, MSAP, TT 등의 공정으로 형성될 수 있으며, 무전해 도금층인 시드층과 이러한 시드층을 기초로 형성되는 전해 도금층을 포함할 수 있다. 제1 및 제2 비아(131, 132)는 일면의 폭이 타면의 폭보다 큰 테이퍼 형상을 가질 수 있으며, 제1 및 제2 비아(131, 132)는 서로 반대방향으로 테이퍼진 형상을 가질 수 있다.
한편, 도시되지는 않았으나, 전자부품 내장기판(100A)에 다양한 배선 경로를 제공하기 위하여, 전자부품 내장기판(100A)의 일면 및 타면 중 적어도 일부에는 빌드업 구조체가 추가적으로 배치될 수 있다. 빌드업 구조체는 복수의 절연층, 복수의 배선층 및 복수의 비아층을 포함할 수 있다. 한편, 빌드업 구조체는, 코어층(101)의 일면 측과 타면 측에 반드시 대칭적으로 적층되어야 하는 것은 아니며, 필요에 따라 비대칭 구조를 갖도록 서로 상이한 개수의 층으로 적층될 수 있다. 예를 들면, 전자부품 내장기판(100A)의 일면에 배치된 복수의 절연층의 개수와 타면에 배치된 복수의 절연층의 개수가 서로 상이할 수 있고, 그에 따라 복수의 배선층 및 복수의 비아층의 개수 역시 서로 상이할 수 있다.
복수의 절연층의 재료로는 절연물질이 사용될 수 있으며, 절연물질로는 에폭시 수지와 같은 열경화성 수지나 폴리이미드와 같은 열가소성 수지를 이용할 수 있다. 또한, 이들 수지에 실리카 등의 무기필러와 유리섬유 등의 보강재가 포함된 것을 이용할 수도 있다. 예를 들면, 복수의 절연층의 재료로는 프리프레그가 이용될 수 있으나, 이에 한정되는 것은 아니며, 유리섬유 등의 보강재는 포함하지 않는 재료, 예를 들면, ABF 등이 이용될 수도 있다. 필요에 따라서는, PID과 같은 감광성 절연재료가 이용될 수도 있다.
복수의 배선층의 재료로는 금속물질이 사용될 수 있으며, 금속물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등을 이용할 수 있다.
복수의 비아층의 재료로는 금속물질이 사용될 수 있으며, 금속물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등을 이용할 수 있다.
도 5는 도 3의 전자부품 내장기판에 패시베이션층이 더 배치된 구조를 개략적으로 나타낸 단면도다.
도 6은 도 5의 전자부품 내장기판에 관통비아가 더 배치된 구조를 개략적으로 나타낸 단면도다.
제1 및 제2 패시베이션층(510, 520)은 내부 구성요소를 외부의 물리적 화학적 손상 등으로부터 보호할 수 있다. 제1 및 제2 패시베이션층(510, 520)은 각각 복수의 제1 및 제2 개구(510h, 520h)를 가질 수 있다. 복수의 제1 개구(510h)는 각각 제3 배선층(123)의 적어도 일부를 노출시킬 수 있다. 복수의 제2 개구(520h)는 각각 제4 배선층(124)의 적어도 일부를 노출시킬 수 있다. 제1 및 제2 패시베이션층(510, 520)의 재료는 절연물질이 사용될 수 있는데, 이때 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 무기필러와 혼합된 재료, 예를 들면, ABF가 사용될 수 있으나, 이에 한정되는 것은 아니며, 필요에 따라 PID 등의 감광성 절연물질이 사용될 수 있다. 이들을 통하여 내부 구성요소를 물리적 화학적 손상 등으로부터 보호할 수 있다.
한편, 전자부품 내장기판(100A) 상에 빌드업 구조체가 배치되는 경우, 제1 및 제2 패시베이션층(510, 520)은 빌드업 구조체의 최외층 상에 배치되어, 최외층에 배치된 회로층을 노출시킬 수 있다.
한편, 제1 및 제2 패시베이션층(510, 520)의 노출된 제1 및 제2 개구(510h, 520h)에는, 전기연결금속이 배치될 수 있으며, 이를 통해 전자부품 내장기판(100A)이 메인보드나 추가적인 BGA(Ball Grid Array) 기판 등의 다른 전자부품 내장기판에 실장될 수 있고, 표면실장부품이 표면실장될 수 있다. 표면실장 부품이 더 배치되는 경우, 전자부품 내장기판(100A)은 패키지 모듈, 예컨대 SiP(System in Package)로 활용될 수 있다. 전기연결금속은 각각 주석(Sn) 또는 주석(Sn)을 포함하는 합금, 예를 들면, 솔더 등으로 형성될 수 있으나, 이에 한정되는 것은 아니다. 전기연결금속은 각각 랜드(land), 볼(ball), 핀(pin) 등일 수 있다.
그 외에 다른 내용은 상술한 바와 실질적으로 동일한바, 중복되는 내용은 생략한다.
도 6을 참조하면, 도 5의 전자부품 내장기판에 관통비아(TV)가 더 배치된 구조가 도시된다. 관통비아(TV)는, 코어층(101)을 관통하며, 제1 및 제2 배선층(121, 122)을 전기적으로 연결할 수 있다. 관통비아(TV)는, 레이저 가공 등을 통해 코어층(101)에 형성될 수 있으며, 양면 가공 시 모래시계 형상을 가질 수 있으나, 이에 한정되는 것은 아니고, 경우에 따라 일 방향으로 테이퍼진 형상을 가질 수 있다.
관통비아(TV)의 재료로는 금속물질이 사용될 수 있으며, 금속물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등을 이용할 수 있다. 관통비아(TV)는 설계 디자인에 따라서 신호용 비아, 그라운드용 비아, 파워용 비아 등을 포함할 수 있다. 관통비아(TV)는 각각 비아홀이 금속물질로 완전히 충전된 것일 수 있고, 또는 금속물질이 비아홀의 벽면을 따라 형성된 것일 수도 있다. 관통비아(TV)도 도금 공정, 예를 들면, AP, SAP, MSAP, TT 등의 공정으로 형성될 수 있으며, 무전해 도금층인 시드층과 이러한 시드층을 기초로 형성되는 전해 도금층을 포함할 수 있으며, 그 외에 중복되는 내용은 생략한다.
도 7은 전자부품 내장기판의 다른 일례를 개략적으로 나타낸 단면도다.
도 7의 제2 실시예에 따른 전자부품 내장기판(100B)은, 제1 실시예에 따른 전자부품 내장기판(100A)과 비교하여, 방열비아(400)가 더 배치된 점에 차이가 있다. 따라서, 이하의 제2 실시예에 따른 전자부품 내장기판(100B)에 관한 설명에서는, 제1 실시예에 따른 전자부품 내장기판(100A)과 비교하여 차이점을 위주로 설명하고, 그 외 중복되는 구성에 대한 설명은 제1 실시예에 따른 전자부품 내장기판(100A)에서의 설명이 동일하게 적용될 수 있다.
도 7을 참조하면, 제1 봉합재(111)의 적어도 일부를 관통하는 방열비아(400)가 더 배치될 수 있다. 방열부재(200)의 두께가 코어층(101)보다 얇을 경우, 방열비아(400)는 제1 캐비티(C1)의 일부를 관통할 수 있다. 방열비아(400)는 레이저 드릴 가공 등의 기계적 공법 또는 블라스트 공법 등을 통하여 가공될 수 있다. 특히, 방열부재(200) 내 CFRP 재료의 손상을 방지하기 위하여, 블라스트 공정이 이용될 수 있다. 방열비아(400)는, 일 방향에서 타 방향으로 갈수록 횡단면적이 작아지도록 테이퍼진 형상을 가질 수도 있다.
특히, 방열비아(400)는 전자부품 내장기판(100B)의 제3 배선층(123)과 접하는 단면이 방열부재(200)와 접하는 단면의 폭보다 큰 테이퍼 형상을 가질 수 있다.
방열비아(400)는, 내부에 금속물질이 충전되어, 일단이 제3 배선층(123)의 적어도 일부와 전기적으로 연결될 수 있다. 한편, 방열비아(400)의 타단은 방열부재(200)와 접할 수 있다. 이 경우, 방열비아(400)의 일단의 폭이 타단의 폭보다 클 수 있다. 또한, 수평 방향으로의 열 전도도가 높은 방열부재(200)에 더하여, 방열비아(400)의 배치로 인해 수직 방향의 방열 특성 향상 효과를 달성할 수 있다. 방열비아(400)와 연결된 제3 배선층(123)으로는 방열기능을 수행을 위하여 신호가 전달되지 않을 수 있다. 방열비아(400)가 전자부품 내장기판(100B)의 적층 방향 또는 두께 방향으로 배치됨으로써, 전자부품 내장기판(100B)의 적층 방향 또는 두께 방향으로의 방열 특성이 향상될 수 있다.
즉, 전자부품 내장기판(100B)의 경우, 수평 방향에서의 방열 특성은 방열 부재(200)에 의해, 적층 방향에서의 방열 특성은 방열비아(400)에 의해 각각 향상될 수 있다.
방열비아(400)의 재료로는 금속물질이 사용될 수 있으며, 금속물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등을 이용할 수 있다. 방열비아(400)는 설계 디자인에 따라서 신호용 비아, 그라운드용 비아, 파워용 비아 등을 포함할 수 있다. 방열비아(400)는 각각 비아홀이 금속물질로 완전히 충전된 것일 수 있고, 또는 금속물질이 비아홀의 벽면을 따라 형성된 것일 수도 있다. 방열비아(400)도 도금 공정, 예를 들면, AP, SAP, MSAP, TT 등의 공정으로 형성될 수 있으며, 무전해 도금층인 시드층과 이러한 시드층을 기초로 형성되는 전해 도금층을 포함할 수 있으며, 그 외에 중복되는 내용은 생략한다.
방열비아(400)는 방열부재(200)의 일면과 접촉하며, 서로 이격되는 다수 개의 비아를 포함할 수 있다. 따라서, 제1 봉합재(111)를 관통하며 방열부재(200)로부터 전자부품 내장기판(100C)의 적층 방향으로 열을 방출시키는 기능을 수행할 수 있다. 한편, 도시되지는 않았으나, 방열비아(400)는 다수 개의 비아가 서로 일부가 중첩된 형상의 바-비아(Bar-via) 형상을 가질 수 있고, 다수 개의 비아가 서로 연결되어 방열부재(200)의 일면과 접촉하는 형상을 가질 수도 있다.
도 8은 도 7의 전자부품 내장기판에 패시베이션층이 더 배치된 구조를 개략적으로 나타낸 단면도다.
도 9는 도 8의 전자부품 내장기판에 관통비아가 더 배치된 구조를 개략적으로 나타낸 단면도다.
도 8을 참조하면, 제2 실시예에 따른 전자부품 내장기판(100B)에는 제1 및 제2 개구(510h, 520h)를 갖는 제1 및 제2 패시베이션층(510, 520)이 배치될 수 있으며, 제1 및 제2 패시베이션층(510, 520), 제1 및 제2 개구(510h, 520h)에 배치되는 전기연결금속 및 표면실장부품에 관한 설명은 제1 실시예에 따른 전자부품 내장기판(100A)에서와 동일하므로, 생략한다.
한편, 도 9를 참조하면, 제2 실시예에 따른 전자부품 내장기판(100B)에는 관통비아(TV)가 형성될 수 있으며, 관통비아(TV)에 관한 설명은 상술하였으므로, 생략한다.
도 10은 전자부품 내장기판의 다른 일례를 개략적으로 나타낸 단면도다.
도 11은 도 10의 전자부품 내장기판의 개략적인 Ⅱ-Ⅱ' 절단 평면도다.
도 10의 제3 실시예에 따른 전자부품 내장기판(100C)은, 제2 실시예에 따른 전자부품 내장기판(100B)과 비교하여, 방열비아(400)가 방열부재(200)의 측면에 인접하도록 배치된 점에 차이가 있다. 따라서, 이하의 제3 실시예에 따른 전자부품 내장기판(100C)에 관한 설명에서는, 제2 실시예에 따른 전자부품 내장기판(100B)과 비교하여 차이점을 위주로 설명하고, 그 외 중복되는 구성에 대한 설명은 제2 실시예에 따른 전자부품 내장기판(100B)에서의 설명이 동일하게 적용될 수 있다.
도 10의 제3 실시예에 따른 전자부품 내장기판(100C)을 참조하면, 제1 및 제2 봉합재(111, 112)를 관통하는 방열비아(400)가 형성된다. 따라서, 방열비아(400)는 제1 캐비티(C1)를 더 관통할 수 있다. 제2 실시예에 따른 전자부품 내장기판(100B)과 비교할 때, 제3 실시예에 따른 전자부품 내장기판(100C)의 방열비아(400)는, 제1 캐비티(C1)를 완전히 관통할 수 있다.
도 10 및 도 11을 참조하면, 방열비아(400)는 방열부재(200)과 소정 거리 이격되어 배치될 수 있으며, 레이저 드릴 가공 등의 기계적 공법 또는 블라스트 공법 등을 통하여 가공될 수 있다. 방열비아(400)는, 제2 실시예에 따른 전자부품 내장기판(100B)에서와 달리, 일단과 타단의 단면적에 비하여 중앙부 부근의 횡단면적이 작은 모래시계 형상을 가질 수 있으나, 필요에 따라 제2 실시예에 따른 전자부품 내장기판(100B)에서와 같이 일 방향에서 타 방향으로 갈수록 횡단면적이 작아지도록 테이퍼진 형상을 가질 수도 있다.
방열비아(400)는, 내부에 금속물질이 충전되어, 제3 및 제4 배선층(123, 124) 각각의 적어도 일부를 전기적으로 연결할 수 있다. 방열비아(400)와 연결된 각각의 제3 및 제4 배선층(123, 124)에는 방열기능을 수행을 위하여 신호가 전달되지 않을 수 있다. 방열비아(400)가 전자부품 내장기판(100C)의 적층 방향 또는 두께 방향으로 배치됨으로써, 전자부품 내장기판(100C)의 적층 방향 또는 두께 방향으로의 방열 특성이 향상될 수 있다.
도 11을 참조하면, 방열비아(400)는, 방열부재(200)와 소정 거리 이격되면서 방열부재(200)의 측면을 둘러싸도록 다수 개 배치될 수 있다. 따라서, 수평 방향에서의 방열에 유리한 방열부재(200)를 통해 방열부재(200)의 측면으로 전도된 열이 제1 봉합재(111)로 전도되는 경우, 방열비아(400)를 통해 다시 전자부품 내장기판(100C)의 적층 방향으로 열을 방출시키는 기능을 수행할 수 있다. 한편, 도시되지는 않았으나, 방열비아(400)는 다수 개의 비아가 서로 일부가 중첩된 형상의 바-비아(Bar-via) 형상을 가질 수 있고, 다수 개의 비아가 서로 연결되어 방열부재(200)를 둘러싸는 형상을 가질 수도 있다.
도 12는 도 10의 전자부품 내장기판에 패시베이션층이 더 배치된 구조를 개략적으로 나타낸 단면도다.
도 12를 참조하면, 제3 실시예에 따른 전자부품 내장기판(100C)에는 제1 및 제2 개구(510h, 520h)를 갖는 제1 및 제2 패시베이션층(510, 520)이 배치될 수 있으며, 제1 및 제2 패시베이션층(510, 520), 제1 및 제2 개구(510h, 520h)에 배치되는 전기연결금속 및 표면실장부품에 관한 설명은 제1 실시예에 따른 전자부품 내장기판(100A)에서와 동일하므로, 생략한다.
한편, 도 12에 개시된 바와 같이, 제3 및 제4 배선층(123, 124) 각각의 적어도 일부는 방열비아(400)와 연결될 수 있다. 다만, 도 12에 개시된 바와 같이 제3 및 제4 배선층(123, 124) 중 방열비아(400)와 연결된 영역이 반드시 제1 및 제2 개구(510h, 520h)를 통해 노출되어야 하는 것은 아니고, 하나의 배선층이 제1 또는 제2 개구(510h, 520h)로 노출되고, 다른 배선층은 제1 또는 제2 패시베이션층(510, 520)에 의해 덮일 수 있다. 예를 들어, 도시되지는 않았지만, 방열비아(400)와 연결된 제3 배선층(123)은 제1 패시베이션층(510)에 의해 덮여 외부로 노출되지 않고, 방열비아(400)와 연결된 제4 배선층(124)은 제2 패시베이션층(520)에 형성된 제2 개구(520h)를 통해 외부로 노출되는 구조가 도출될 수도 있다.
이 경우, 선택적으로 부품 내부의 주된 방열통로를 설계할 수 있으며, 표면 실장부품 또는 메인보드 등의 주변 다른 부품과의 관계를 고려하여, 전자부품(300)으로부터 발생하는 열이 주로 방열되는 방향을 설정할 수 있다는 점에서 제품 설계 자유도가 향상될 수 있다.
상술한 방열비아(400)와 연결된 배선층의 비대칭적인 노출 구조는, 이하 설명할 다른 일례에 따른 전자부품 내장기판에서도 동일하게 적용될 수 있다.
도 13은 전자부품 내장기판의 다른 일례를 개략적으로 나타낸 단면도다.
도 13의 제4 실시예에 따른 전자부품 내장기판(100D)은, 제3 실시예에 따른 전자부품 내장기판(100C)과 비교하여, 방열비아(400)가 방열부재(200)와 접하도록 배치된 점에 차이가 있다. 따라서, 이하의 제4 실시예에 따른 전자부품 내장기판(100D)에 관한 설명에서는, 제3 실시예에 따른 전자부품 내장기판(100C)과 비교하여 차이점을 위주로 설명하고, 그 외 중복되는 구성에 대한 설명은 제3 실시예에 따른 전자부품 내장기판(100C)에서의 설명이 동일하게 적용될 수 있다.
제4 실시예에 따른 전자부품 내장기판(100D)에 따르면, 방열비아(400)는 방열부재(200)와 접촉하도록 배치될 수 있다. 즉, 방열비아(400) 내부의 금속물질로 구성되는 도금층이 방열부재(200)와 접촉함으로써, 보다 수평 방향 및 수직 "W향에 있어서의 방열 효과가 더욱 극대화 될 수 있다. 본 발명에서 수직 방향이라 함은, 대략적으로 전자부품 내장기판(100D)의 두께 방향 또는 적층 방향과 동일한 방향을 말하며, 반드시 동일하지 않더라도 소정의 오차 범위를 허용하는 방향을 의미한다 할 것이다.
도 14은 도 13의 전자부품 내장기판의 개략적인 Ⅲa-Ⅲa' 절단 평면도다.
도 15는 도 13의 전자부품 내장기판의 개략적인 Ⅲb-Ⅲb' 절단 평면도다.
도 16은 도 13의 전자부품 내장기판의 개략적인 Ⅲc-Ⅲc' 절단 평면도다.
도 14 내지 도 16은, 제4 실시예에 따른 전자부품 내장기판(100D)의 방열비아(400)가 가질 수 있는 형상을 예시적으로 나타내는 평면도다.
도 14을 참조하면, 다수 개의 방열비아(400)가 방열부재(200)의 측면에 접하면서 방열부재(200)의 측면을 둘러싸도록 배치될 수 있다. 본 구조에서는, 다수 개의 방열비아(400) 각각은 서로 소정 거리 이격되어 배치될 수 있으나, 각각의 방열비아(400)는 방열부재(200)의 측면과 접촉할 수 있다. 즉, 방열부재(200)가 각각의 방열비아(400)의 내벽으로부터 노출되어, 방열비아(400) 내부의 금속물질과 전기적으로 연결될 수 있다. 이 경우, 방열부재(200) 내 수평 방향의 열 전도를 담당하는 탄소 섬유와 방열비아(400) 내 수직 방향의 열 전도를 담당하는 도금층이 서로 접촉될 수 있으며, 이를 통해 수직/수평 방향에서의 전자부품 내장기판(100D)의 방열 특성이 더욱 극대화 될 수 있다.
도 15를 참조하면, 다수 개의 방열비아(400)의 적어도 일부가 서로 중첩되는 바-비아 형상을 갖도록 형성될 수 있다. 즉, 방열비아(400)의 적어도 일부는, 다수 개의 방열비아(400)의 횡단면적이 중첩되면서 중첩된 방열비아(400)의 내벽으로 방열부재(200)의 측면이 노출되도록 배치될 수 있다. 이로 인해, 다수 개의 방열비아(400)가 이격된 구조보다 횡단면적이 넓어질 수 있으며, 열 전도 시 저항이 감소될 수 있고, 그에 따라 방열 특성이 더욱 향상될 수 있다.
도 16을 참조하면, 방열비아(400)는, 다수개의 바-비아가 방열부재(200)의 측면에 접하는 구조일 수 있다. 도 16의 방열비아(400)는, 도 15의 방열비아(400)에 비하여 각각의 방열비아(400)가 소정 거리 연장되도록 배치된 구조를 가질 수 있다. 바-비아 형상의 방열비아(400)의 내벽으로 방열부재(200)의 측면이 노출될 수 있으며, 바=비아의 형상으로 인해 방열부재(200)의 노출면적이 증가할 수 있다. 그에 따라 수평/수직 방향으로의 방열 특성이 더욱 향상될 수 있다.
도 17는 도 13의 전자부품 내장기판에 패시베이션층이 더 배치된 구조를 개략적으로 나타낸 단면도다.
도 18은 도 17의 전자부품 내장기판에 관통비아가 더 배치된 구조를 개략적으로 나타낸 단면도다.
도 17를 참조하면, 제4 실시예에 따른 전자부품 내장기판(100D)에는 제1 및 제2 개구(510h, 520h)를 갖는 제1 및 제2 패시베이션층(510, 520)이 배치될 수 있다. 제1 및 제2 패시베이션층(510, 520), 제1 및 제2 개구(510h, 520h)에 배치되는 전기연결금속 및 표면실장부품에 관한 설명은 상술하였으므로, 생략한다.
한편, 도 18를 참조하면, 제4 실시예에 따른 전자부품 내장기판(100D)에는 관통비아(TV)가 형성될 수 있으며, 관통비아(TV)에 관한 설명은 상술하였으므로, 생략한다.
도 19는 전자부품 내장기판의 다른 일례를 개략적으로 나타낸 단면도다.
도 19의 제5 실시예에 따른 전자부품 내장기판(100E)은, 제4 실시예에 따른 전자부품 내장기판(100D)과 비교하여, 방열부재(200)에 복수의 제2 캐비티(C2A, C2B)가 형성되고, 각각의 제2 캐비티(C2A, C2B)에 복수의 전자부품(300A, 300B)이 내장된 점에 차이가 있다. 따라서, 이하의 제5 실시예에 따른 전자부품 내장기판(100E)에 관한 설명에서는, 제4 실시예에 따른 전자부품 내장기판(100D)과 비교하여 차이점을 위주로 설명하고, 그 외 중복되는 구성에 대한 설명은 제4 실시예에 따른 전자부품 내장기판(100D)에서의 설명이 동일하게 적용될 수 있다.
도 19을 참조하면, 방열부재(200)에는 제2 캐비티(C2A, C2B)가 다수 개 형성될 수 있다. 그에 따라, 각각의 제2 캐비티(C2A, C2B)에는 복수의 전자부품(300A, 300B)이 배치될 수 있어, 보다 다양한 기능을 수행하는 전자부품이 전자부품 내장기판(100E) 내에 내장될 수 있다. 각각의 전자부품(300A, 300B)에는, 접속패드(300AP, 300BP)가 배치되어 제2 비아(132)를 통해 제4 배선층(124)의 적어도 일부와 전기적으로 연결될 수 있다.
제5 실시예에 따른 전자부품 내장기판(100E)에서도 마찬가지로, 방열부재(200)의 측면이 방열비아(400)의 내벽으로 노출되도록, 방열부재(200)와 방열비아(400)가 접촉하는 구조를 가질 수 있다. 이로 인해, 복수의 전자부품(300A, 300B)에서 발생하는 열을 수평/수직 방향으로 효과적으로 전달시킬 수 있다.
도 20은 도 19의 전자부품 내장기판에 패시베이션층이 더 배치된 구조를 개략적으로 나타낸 단면도다.
도 21은 도 20의 전자부품 내장기판에 관통비아가 더 배치된 구조를 개략적으로 나타낸 단면도다.
도 20을 참조하면, 제5 실시예에 따른 전자부품 내장기판(100E)에는 제1 및 제2 개구(510h, 520h)를 갖는 제1 및 제2 패시베이션층(510, 520)이 배치될 수 있다. 제1 및 제2 패시베이션층(510, 520), 제1 및 제2 개구(510h, 520h)에 배치되는 전기연결금속 및 표면실장부품에 관한 설명은 상술하였으므로, 생략한다.
한편, 도 21을 참조하면, 제5 실시예에 따른 전자부품 내장기판(100E)에는 관통비아(TV)가 형성될 수 있으며, 관통비아(TV)에 관한 설명은 상술하였으므로, 생략한다.
도 22는 전자부품 내장기판의 다른 일례를 개략적으로 나타낸 단면도다.
도 22의 제6 실시예에 따른 전자부품 내장기판(100F)은, 제4 실시예에 따른 전자부품 내장기판(100D)과 비교하여, 코어층(101)에 복수의 제1 캐비티(C1A, C1B)가 형성되고, 각각의 제1 캐비티(C1A, C1B)에 방열부재(200A, 200B)가 배치되며, 복수의 방열부재(200A, 200B) 각각의 제2 캐비티(C2A, C2B)에 복수의 전자부품(300A, 300B)이 내장된 점에 차이가 있다. 따라서, 이하의 제6 실시예에 따른 전자부품 내장기판(100F)에 관한 설명에서는, 제4 실시예에 따른 전자부품 내장기판(100D)과 비교하여 차이점을 위주로 설명하고, 그 외 중복되는 구성에 대한 설명은 제4 실시예에 따른 전자부품 내장기판(100D)에서의 설명이 동일하게 적용될 수 있다.
도 22를 참조하면, 코어층(101)에는, 서로 이격된 복수 개의 제1 캐비티(C1A, C1B)가 형성될 수 있다. 복수 개의 제1 캐비티(C1A, C1B) 각각은 코어층(101)을 관통할 수 있으며, 상술한 제1 캐비티(C1)과 동일한 설명이 적용될 수 있다.
복수 개의 제1 캐비티(C1A, C1B) 각각에는, 방열부재(200A, 200B)가 내장될 수 있다. 방열부재(200A, 200B)에는, 각각 제2 캐비티(C2A, C2B)가 형성되어 있을 수 있으며, 복수 개의 제2 캐비티(C2A, C2B) 각각에는 전자부품(300A, 300B)가 배치될 수 있다. 복수 개의 전자부품(300A, 300B) 각각은, 접속패드(300AP, 300BP)를 포함할 수 있으며, 접속패드(300AP, 300BP)는 제2 비아(132)를 통해 제4 배선층(124)과 전기적으로 연결될 수 있다.
제6 실시예에 따른 전자부품 내장기판(100F)에서도 마찬가지로, 방열부재(200)의 측면이 방열비아(400)의 내벽으로 노출되도록, 방열부재(200)와 방열비아(400)가 접촉하는 구조를 가질 수 있다.
도 22를 참조할 경우, 방열비아(400)가 복수의 방열부재(200A, 200B) 각각의 측면을 둘러싸도록 배치될 수 있으며, 전자부품(300A, 300B)으로부터 발생하는 열을 효과적으로 전달시킬 수 있다.
이로 인해, 제6 실시예에 따른 전자부품 내장기판(100F)의 경우, 다양한 기능을 수행할 수 있는 전자부품(300A, 300B)의 내장이 가능함과 동시에, 전자부품 내장기판(100F)의 소형화, 박형화에 유리하고, 복수의 전자부품(300A, 300B)으로부터 발생하는 열을 효율적으로 수평/수직 방향으로 방출할 수 있도록 방열특성이 향상되는 구조를 가질 수 있다.
도 23은 도 22의 전자부품 내장기판에 패시베이션층이 더 배치된 구조를 개략적으로 나타낸 단면도다.
도 24은 도 23의 전자부품 내장기판에 관통비아가 더 배치된 구조를 개략적으로 나타낸 단면도다.
도 23을 참조하면, 제6 실시예에 따른 전자부품 내장기판(100F)에는 제1 및 제2 개구(510h, 520h)를 갖는 제1 및 제2 패시베이션층(510, 520)이 배치될 수 있다. 제1 및 제2 패시베이션층(510, 520), 제1 및 제2 개구(510h, 520h)에 배치되는 전기연결금속 및 표면실장부품에 관한 설명은 상술하였으므로, 생략한다.
한편, 도 22를 참조하면, 제6 실시예에 따른 전자부품 내장기판(100F)에는 관통비아(TV)가 형성될 수 있으며, 관통비아(TV)에 관한 설명은 상술하였으므로, 생략한다.
도 25 내지 도 34는 도 13의 전자부품 내장기판의 제조 일례를 개략적으로 나타낸 공정 단면도들이다.
도 25를 참조하면, 먼저 코어층(101)의 적어도 일면에 동박(102, 103)이 배치된 동박적층판(10; CCL, Copper Clad Laminate)를 준비한다.
도 26을 참조하면, 동박(102, 103)에 무전해/전해 도금 공정 및 패터닝 공정을 수행하여, 코어층(101)의 일면 및 타면에 제1 및 제2 배선층(121, 122)을 형성한다. 패터닝 공정은, 통상의 노광/현상 공정을 통하여 수행될 수 있으며, 방법이 제한되지는 않는다. 제1 및 제2 배선층(121, 122)은, 무전해도금이 진행될 경우 시드층을 포함할 수 있으며, 동박(102, 103)이 시드층으로서 기능할 수도 있다.
제1 및 제2 배선층(121, 122)이 배치된 이후, 제1 캐비티(C1)가 코어층(101)에 형성될 수 있다. 제1 캐비티(C1)는 레이저 가공이나 기계적 가공 등으로 형성될 수 있으며, CO2 레이저, YAG 레이저 또는 CNC 드릴 CNC(Computer Numerical Control drill) 등이 이용될 수 있고, 블라스트(Blast) 공법을 사용할 수도 있으나, 상대적으로 두꺼운 절연층인 코어층(101)을 관통할 수 있는 방법이라면 제한되지 않고 사용될 수 있다.
도 27를 참조하면, 테이프(T)를 이용하여, 제1 캐비티(C1) 내에 방열부재(200)를 배치시킬 수 있다.
도 28를 참조하면, 코어층(101)의 일면을 덮으며 제1 캐비티(C1)를 채우는 제1 봉합재(111)가 배치되고, 이후 테이프(T)를 박리한 뒤 테이프가 박리된 위치에 레지스트(R)를 배치할 수 있다. 제1 봉합재(111)가 배치될 때, 제1 봉합재(111)의 절연재는 미 경화 또는 반 경화 상태일 수 있다. 따라서, 유동성 또는 흐름성이 높아, 제1 캐비티(C1)의 잉여 공간을 채울 수 있고, 이후 경화 처리를 통해 경화될 수 있다.
레지스트(R)는, 코어층(101)의 타면 및 제1 봉합재(111)와 방열부재(200)의 적어도 일부를 덮도록 배치될 수 있으며, 드라이 필름(Dry Film Resist) 등의 감광성 절연필름이 이용될수 있다.
도 29 및 도 30을 참조하면, 레지스트(R)에 노광 및 현상 공정을 통하여 개구부를 형성하고, 개구부로 노출된 방열부재(200)에 블라스트(Blast) 공정을 통하여 제2 캐비티(C2)를 형성할 수 있다. 블라스트 공정으로는 통상의 블라스트 공정이면 제한되지 않고 이용될 수 있으며, 예를 들면 샌드 블라스트, 습식 블라스트 등이 이용될 수 있다.
방열부재(200)의 제2 캐비티(C2)가 블라스트 공정으로 형성됨에 따라, 레이저 가공 등의 기계적 가공 방식에 비하여 방열부재(200) 내부의 탄소 섬유의 손상이 방지될 수 있다. 일례로, 방열부재(200) 내부에 수평 방향에 가깝도록 배치된 탄소 섬유는 레이저 가공 등의 기계적 가공 방식에 의해 가공 시 손상될 수 있는데 반해, 블라스트 공정으로 방열부재(200)를 가공할 경우, 방열부재(200) 내부의 탄소 섬유의 손상을 최소화 하여, 수평 방향으로의 열 전도도를 높이는 데 유리하다.
도 31 및 도 32를 참조하면, 접속패드(300P)가 구비된 전자부품(300)이 접착필름(300T)을 이용해 제2 캐비티(C2) 내에 부착되고, 이후 코어층(101)의 타면을 덮으며 제2 캐비티(C2)의 적어도 일부를 채우는 제2 봉합재(112)가 배치된다. 제2 봉합재(112)가 배치될 때, 제1 봉합재(112)의 절연재는 미 경화 또는 반 경화 상태일 수 있다. 따라서, 유동성 또는 흐름성이 높아, 제2 캐비티(C2)의 잉여 공간을 채울 수 있고, 이후 경화 처리를 통해 경화될 수 있다.
한편, 접착필름(300T)으로는 통상의 다이 부착 필름(Die Attach Film, DAF)이 이용될 수 있고, 접착필름(300T)은 생략 가능한 구성으로서, 접착필름(300T)이 없이도 제2 봉합재(112)의 경화 처리를 통해 전자부품(300)이 고정될 수 있다. 이 경우, 전자부품(300)과 방열부재(200)가 접촉하여, 방열특성이 더욱 향상될 수 있다.
도 33을 참조하면, 제1 봉합재(111)의 적어도 일부를 관통하는 제1 비아홀(131h), 제2 봉합재(112)의 적어도 일부를 관통하는 제2 비아홀(132h), 제1 및 제2 봉합재(111, 112) 및 제1 캐비티(C1)를 관통하는 방열비아홀(400h)이 형성될 수 있다.
제1 및 제2 비아홀(131h, 132h)의 경우, 레이저 가공 등의 기계적 가공 또는 블라스트 공법 등을 이용하여 형성될 수 있다. 따라서, 일 방향에서 타 방향으로 갈수록 횡단면적이 좁아지는 테이퍼진 형상을 가질 수 있으며, 특히 제1 및 제2 비아홀(131h, 132h)은 코어층(101)에서 먼 쪽 단면이 코어층(101)과 가까운 쪽 단면보다 큰 형상을 가질 수 있다. 따라서, 제1 및 제2 비아홀(131h, 132h)은 서로 반대 방향으로 테이퍼진 형상을 가질 수 있다.
방열비아홀(400h) 역시, 레이저 가공 등의 기계적 가공 또는 블라스트 공법 등을 이용하여 형성될 수 있다. 방열비아홀(400h)의 가공 시, 방열부재(200)와 이격되도록 방열비아홀(400h)이 가공될 수 있고, 이렇게 방열부재(200)와 이격되어 배치된 방열비아홀(400h) 내부를 도금하여 방열비아(400)가 형성될 수 있다. 이 경우, 방열비아(400)가 방열부재(200)와 이격되는 제3 실시예에 따른 전자부품 내장기판(100C)의 구조가 도출될 수 있다.
한편, 방열비아홀(400h)이 방열부재(200)와 접하는 제3 내지 제5 실시예에 따른 전자부품 내장기판(100D, 100E, 100E)의 제조 공정 시에도, 먼저 방열부재(200) 주위를 둘러싸며 방열부재(200)와 소정 거리 이격된 위치에 방열비아홀(400h)이 가공된다. 이후에, 디스미어(Desmear) 공정을 통해 방열비아홀(400h)의 내벽을 가공하여, 결과적으로 방열비아홀(400h)의 횡단면적이 확장될 수 있다. 방열부재(200)로부터 방열비아홀(400h)이 이격된 거리만큼 확장됨에 따라서, 방열비아홀(400h)의 내벽으로 방열부재(200)의 측면이 노출될 수 있고, 이러한 구조는 도 33에 도시되어 있다.
방열비아홀(400h)의 측면이 디스미어 처리 됨에 따라, 방열비아홀(400h)의 내벽의 불순물 제거 및 도금의 신뢰성 및 균일성 확보에 유리할 수 있다.
도 34는, 제1 및 제2 비아홀(131h, 132h)과 방열비아홀(400h)에 각각 도금 처리를 통해 제1 및 제2 비아(131, 132)과 방열비아(400)가 형성된 구조를 개시하며, 이는 제4 실시예에 따른 전자부품 내장기판(100D)의 단면도와 동일하다.
그 외에 다른 내용은 상술한 바와 실질적으로 동일한바, 중복되는 내용은 생략한다.
본 개시에서 측부, 측면 등의 표현은 편의상 도면을 기준으로 좌/우 방향 또는 그 방향에서의 면을 의미하는 것으로 사용하였고, 상측, 상부, 상면 등의 표현은 편의상 도면을 기준으로 위 방향 또는 그 방향에서의 면을 의미하는 것으로 사용하였으며, 하측, 하부, 하면 등은 편의상 아래 방향 또는 그 방향에서의 면을 의미하는 것으로 사용하였다. 더불어, 측부, 상측, 상부, 하측, 또는 하부에 위치한다는 것은 대상 구성요소가 기준이 되는 구성요소와 해당 방향으로 직접 접촉하는 것뿐만 아니라, 해당 방향으로 위치하되 직접 접촉하지는 않는 경우도 포함하는 개념으로 사용하였다. 다만, 이는 설명의 편의상 방향을 정의한 것으로, 특허청구범위의 권리범위가 이러한 방향에 대한 기재에 의하여 특별히 한정되는 것이 아니며, 상/하의 개념 등은 언제든지 바뀔 수 있다.
본 개시에서 연결된다는 의미는 직접 연결된 것뿐만 아니라, 접착제 층 등을 통하여 간접적으로 연결된 것을 포함하는 개념이다. 또한, 전기적으로 연결된다는 의미는 물리적으로 연결된 경우와 연결되지 않은 경우를 모두 포함하는 개념이다. 또한, 제1, 제2 등의 표현은 한 구성요소와 다른 구성요소를 구분 짓기 위해 사용되는 것으로, 해당 구성요소들의 순서 및/또는 중요도 등을 한정하지 않는다. 경우에 따라서는 권리범위를 벗어나지 않으면서, 제1 구성요소는 제2 구성요소로 명명될 수도 있고, 유사하게 제2 구성요소는 제1 구성요소로 명명될 수도 있다.
본 개시에서 사용된 일례 라는 표현은 서로 동일한 실시 예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공된 것이다. 그러나, 상기 제시된 일례들은 다른 일례의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 일례에서 설명된 사항이 다른 일례에서 설명되어 있지 않더라도, 다른 일례에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 일례에 관련된 설명으로 이해될 수 있다.
본 개시에서 사용된 용어는 단지 일례를 설명하기 위해 사용된 것으로, 본 개시를 한정하려는 의도가 아니다. 이때, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
전자부품 내장기판: 100A, 100C, 100D, 100E, 100F
코어층: 101
제1 캐비티: C1, C1A, C1B
제1 및 제2 봉합재: 111, 112
제1 내지 제4 배선층: 121, 122, 123, 124
제1 및 제2 비아: 131, 132
방열부재: 200, 200A, 200B
제2 캐비티: C2, C2A, C2B
전자부품: 300, 300A, 300B
접착필름: 300T
접속패드: 300P, 300AP, 300BP
방열비아: 400
관통비아: TV
레지스트: R
테이프: T
제1 및 제2 패시베이션층: 510, 520

Claims (16)

  1. 코어층;
    상기 코어층에 형성된 제1 캐비티;
    상기 제1 캐비티에 배치되며, 제2 캐비티가 형성된 방열부재; 및
    상기 제2 캐비티에 배치되는 전자부품; 을 포함하며,
    상기 방열부재는, CFRP(Carbon Fabric Reinfoeced Polymer)를 포함하는, 전자부품 내장기판.
  2. 제1 항에 있어서,
    상기 코어층의 일면 상에 배치되어 상기 제1 캐비티의 적어도 일부를 채우고, 상기 방열부재의 적어도 일부를 덮는 제1 봉합재; 를 더 포함하는, 전자부품 내장기판.
  3. 제2 항에 있어서,
    상기 제1 봉합재의 적어도 일부를 관통하며, 상기 방열부재에 인접하도록 배치되는 방열비아; 를 더 포함하는 전자부품 내장기판.
  4. 제3 항에 있어서,
    상기 방열비아의 일단은 상기 방열부재와 접하며,
    상기 방열비아의 일단의 폭은 상기 방열비아의 타단의 폭보다 큰, 전자부품 내장기판.
  5. 제3 항에 있어서,
    상기 방열부재의 적어도 일부는 상기 방열비아의 내벽으로 노출되는, 전자부품 내장기판.
  6. 제5 항에 있어서,
    상기 방열비아는, 바-비아(Bar-via) 형상를 갖는, 전자부품 내장기판.
  7. 제6 항에 있어서,
    상기 코어층의 일면과 마주하는 타면 상에 배치되는 제2 봉합재; 를 더 포함하고,
    상기 제2 봉합재는 상기 제2 캐비티의 적어도 일부를 채우며, 상기 전자부품의 적어도 일부를 덮는, 전자부품 내장기판.
  8. 제7 항에 있어서,
    상기 코어층의 일면 및 타면에 각각 배치되는 제1 및 제2 배선층; 및
    상기 제1 및 제2 봉합재 각각의 적어도 일부를 관통하는 제1 및 제2 비아; 를 더 포함하고,
    상기 제1 및 제2 봉합재는 각각 상기 제1 및 제2 배선층의 적어도 일부를 덮는 전자부품 내장기판.
  9. 제7 항에 있어서,
    상기 코어층을 관통하며, 상기 제1 캐비티를 둘러싸도록 배치되는 관통비아; 를 더 포함하며,
    상기 관통비아는 상기 제1 및 제2 배선층을 전기적으로 연결하는, 전자부품 내장기판.
  10. 제4 항에 있어서,
    상기 제2 캐비티의 하면과 상기 전자부품 사이에 배치되는 접착필름; 을 더 포함하는, 전자부품 내장기판.
  11. 제4 항에 있어서,
    상기 제2 캐비티는 상기 방열부재에 복수로 형성되며,
    상기 전자부품은 복수의 상기 제2 캐비티 각각에 배치되는, 전자부품 내장기판.
  12. 코어층;
    상기 코어층에 형성된 복수의 제1 캐비티;
    상기 코어층의 일면에 배치되는 제1 배선층;
    상기 복수의 제1 캐비티의 적어도 일부에 내장되는 전자부품; 및
    상기 복수의 제1 캐비티의 적어도 일부에 내장되는 방열부재; 를 포함하는, 전자부품 내장기판.
  13. 제13 항에 있어서,
    상기 방열부재 중 적어도 일부에는 제2 캐비티가 형성되며,
    상기 전자부품의 적어도 일부는, 상기 제2 캐비티 내에 배치되는, 전자부품 내장기판.
  14. 제13 항에 있어서,
    상기 방열부재는, CFRP(Carbon Fabric Reinfoeced Polymer)를 포함하는, 전자부품 내장기판.
  15. 제14 항에 있어서,
    상기 복수의 제1 캐비티를 관통하는 방열비아; 를 더 포함하며,
    상기 방열부재의 측면의 적어도 일부는 상기 방열비아의 내벽으로부터 노출되는, 전자부품 내장기판.
  16. 제15 항에 있어서,
    상기 코어층의 일면에 배치되어, 상기 복수의 제1 캐비티의 적어도 일부를 채우는 제1 봉합재; 및
    상기 코어층의 타면에 배치되어, 상기 제2 캐비티의 적어도 일부를 채우는 제2 봉합재; 를 더 포함하는, 전자부품 내장기판.
KR1020210035765A 2021-03-19 2021-03-19 전자부품 내장기판 KR20220130916A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210035765A KR20220130916A (ko) 2021-03-19 2021-03-19 전자부품 내장기판
US17/339,451 US20220301975A1 (en) 2021-03-19 2021-06-04 Electronic component-embedded substrate
CN202110936561.2A CN115119402A (zh) 2021-03-19 2021-08-16 电子组件嵌入式基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210035765A KR20220130916A (ko) 2021-03-19 2021-03-19 전자부품 내장기판

Publications (1)

Publication Number Publication Date
KR20220130916A true KR20220130916A (ko) 2022-09-27

Family

ID=83284166

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210035765A KR20220130916A (ko) 2021-03-19 2021-03-19 전자부품 내장기판

Country Status (3)

Country Link
US (1) US20220301975A1 (ko)
KR (1) KR20220130916A (ko)
CN (1) CN115119402A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11792928B2 (en) * 2021-12-17 2023-10-17 Acleap Power Inc. Printed circuit boards with plated blind slots for improved vertical electrical and/or thermal connections
CN116782506B (zh) * 2023-08-24 2023-11-24 荣耀终端有限公司 电路板组件及其加工方法、电路板堆叠结构和电子设备

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001217359A (ja) * 2000-01-31 2001-08-10 Shinko Electric Ind Co Ltd 放熱用フィン及びその製造方法並びに半導体装置
US20020175402A1 (en) * 2001-05-23 2002-11-28 Mccormack Mark Thomas Structure and method of embedding components in multi-layer substrates
JP2003347741A (ja) * 2002-05-30 2003-12-05 Taiyo Yuden Co Ltd 複合多層基板およびそれを用いたモジュール
US8237259B2 (en) * 2007-06-13 2012-08-07 Infineon Technologies Ag Embedded chip package
US8134085B2 (en) * 2007-10-29 2012-03-13 Mitsubishi Electric Corporation Printed interconnection board having a core including carbon fiber reinforced plastic
WO2010074121A1 (ja) * 2008-12-25 2010-07-01 三菱電機株式会社 プリント配線板の製造方法
CN102712173B (zh) * 2010-01-13 2015-10-14 三菱电机株式会社 电路基板及其制造方法
JP6009228B2 (ja) * 2012-05-30 2016-10-19 新光電気工業株式会社 電子部品内蔵基板の製造方法
JP6228851B2 (ja) * 2014-01-10 2017-11-08 新光電気工業株式会社 配線基板、配線基板の製造方法
KR101601815B1 (ko) * 2014-02-06 2016-03-10 삼성전기주식회사 임베디드 기판, 인쇄회로기판 및 그 제조 방법
US9887167B1 (en) * 2016-09-19 2018-02-06 Advanced Semiconductor Engineering, Inc. Embedded component package structure and method of manufacturing the same
KR101999608B1 (ko) * 2016-11-23 2019-07-18 삼성전자주식회사 팬-아웃 반도체 패키지
WO2018123480A1 (ja) * 2016-12-28 2018-07-05 タツタ電線株式会社 放熱基板、放熱回路構成体、及びその製造方法
US10925161B2 (en) * 2018-12-17 2021-02-16 Samsung Electro-Mechanics Co., Ltd. Printed circuit board
CN113163572A (zh) * 2020-01-22 2021-07-23 奥特斯(中国)有限公司 具有覆盖有超薄过渡层的部件的部件承载件
US11342272B2 (en) * 2020-06-11 2022-05-24 Advanced Semiconductor Engineering, Inc. Substrate structures, and methods for forming the same and semiconductor package structures
KR20220010280A (ko) * 2020-07-17 2022-01-25 삼성전기주식회사 전자부품 내장기판

Also Published As

Publication number Publication date
US20220301975A1 (en) 2022-09-22
CN115119402A (zh) 2022-09-27

Similar Documents

Publication Publication Date Title
US10522451B2 (en) Fan-out semiconductor package
KR102015335B1 (ko) 전자부품 패키지 및 그 제조방법
KR102021886B1 (ko) 전자부품 패키지 및 패키지 온 패키지 구조
KR20220130916A (ko) 전자부품 내장기판
US11490503B2 (en) Substrate with electronic component embedded therein
US11638346B2 (en) Component package and printed circuit board for the same
US11587878B2 (en) Substrate having electronic component embedded therein
US11659665B2 (en) Connection structure embedded substrate
US20220151071A1 (en) Printed circuit board with embedded bridge
US10932368B1 (en) Substrate-embedded electronic component
KR102111302B1 (ko) 팬-아웃 반도체 패키지
US11075156B2 (en) Substrate having electronic component embedded therein
US11997788B2 (en) Printed circuit board and method of manufacturing the same
US11910527B2 (en) Substrate with electronic component embedded therein
US20230147912A1 (en) Printed circuit board
US20240196533A1 (en) Printed circuit board
US11627659B2 (en) Printed circuit board and electronic package comprising the same
US20230199956A1 (en) Printed circuit board and method for manufacturing the same
US20240147620A1 (en) Printed circuit board
KR20210123817A (ko) 인쇄회로기판
KR20230090619A (ko) 인쇄회로기판
KR20220036507A (ko) 전자부품 내장기판