CN112509939B - 芯片贴装装置及半导体器件的制造方法 - Google Patents

芯片贴装装置及半导体器件的制造方法 Download PDF

Info

Publication number
CN112509939B
CN112509939B CN202010729770.5A CN202010729770A CN112509939B CN 112509939 B CN112509939 B CN 112509939B CN 202010729770 A CN202010729770 A CN 202010729770A CN 112509939 B CN112509939 B CN 112509939B
Authority
CN
China
Prior art keywords
paste adhesive
substrate
image
time
inspection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010729770.5A
Other languages
English (en)
Other versions
CN112509939A (zh
Inventor
小桥英晴
牧浩
中岛宜久
高野晴之
内藤大辅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fasford Technology Co Ltd
Original Assignee
Fasford Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fasford Technology Co Ltd filed Critical Fasford Technology Co Ltd
Publication of CN112509939A publication Critical patent/CN112509939A/zh
Application granted granted Critical
Publication of CN112509939B publication Critical patent/CN112509939B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • G01N21/95607—Inspecting patterns on the surface of objects using a comparative method
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/756—Means for supplying the connector to be connected in the bonding apparatus
    • H01L2224/75611—Feeding means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/75981—Apparatus chuck
    • H01L2224/75982—Shape
    • H01L2224/75983—Shape of the mounting surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Health & Medical Sciences (AREA)
  • Automation & Control Theory (AREA)
  • Die Bonding (AREA)
  • Image Analysis (AREA)
  • Length Measuring Devices By Optical Means (AREA)

Abstract

提供一种能够检查涂布后发生形状变化的膏状粘结剂的外观的芯片贴装装置及半导体器件的制造方法。芯片贴装机构成为，在量产前的登记动作中，测量量产时从将膏状粘结剂涂布到金属框架的动作开始到对膏状粘结剂进行拍摄的动作为止的时间，在将膏状粘结剂涂布到金属框架之后等待该测量出的时间，然后对涂布于该金属框架的膏状粘结剂进行拍摄来获取参考检查图像。

Description

芯片贴装装置及半导体器件的制造方法
技术领域
本公开涉及芯片贴装装置，能够适用于例如具有涂布膏状粘结剂的功能的芯片贴装机。
背景技术
在半导体器件的制造工序的一部分中具有将半导体芯片(以下仅称为裸芯片)搭载到布线基板或引线框架等(金属、玻璃·环氧等有机基板)并组合封装的工序，在组合封装的工序的一部分中，具有从半导体晶片(以下仅称为晶片)分割出裸芯片的工序(切割工序)、和将分割出的裸芯片搭载到基板之上的贴装工序。贴装工序中使用的半导体制造装置为芯片贴装机。
芯片贴装机是将树脂膏、焊锡、镀金等作为接合材料，将裸芯片贴装(搭载并粘结)到基板或既已贴装好的裸芯片之上的装置。在将裸芯片例如贴装到基板的表面的芯片贴装机中，反复进行如下动作(作业)：使用被称为筒夹的吸附嘴从晶片吸附并拾取裸芯片，搬送到基板上，在赋予按压力的同时，将接合材料加热，由此进行贴装。
在使用树脂作为接合材料的情况下，Ag环氧及丙烯酸等的树脂膏被用作粘结剂(以下称为膏状粘结剂)。将裸芯片粘结到引线框架等的膏状粘结剂被封入注射机内，该注射机相对于引线框架上下移动，射出并涂布膏状粘结剂。即，通过封入有膏状粘结剂的注射机在规定位置以规定量涂布膏状粘结剂，将裸芯片压接在该膏状粘结剂上并烘干，从而粘结。在注射机附近安装有识别摄像头，通过该识别用摄像头确认所涂布的膏状粘结剂是否以规定形状、规定量涂布在规定位置。
现有技术文献
专利文献
专利文献1：日本特开2013-197277号公报
发明内容
为了提高将搭载到作为金属框架的引线框架等基板上的裸芯片封固的注塑树脂相对于基板的密接性，对基板进行梨皮面处理。但是，在涂布膏状粘结剂后，因形成于基板的细小凹凸而导致产生膏状粘结剂的渗出，所涂布的膏状粘结剂产生形状变化。因此，难以检查所涂布的膏状粘结剂。
本公开的课题为提供一种能够检查在涂布后发生形状变化的膏状粘结剂的外观的技术。
其他课题及新的特征可以从本说明书的记载及附图得以明确。
若简单说明本公开中的代表性的方案的概要，则如下所述。
即，芯片贴装机构成为，在量产前的登记动作中，测量量产时从将膏状粘结剂涂布到金属框架的动作开始到对膏状粘结剂进行拍摄的动作为止的时间，在将膏状粘结剂涂布到金属框架之后等待该测量出的时间，然后对涂布到该金属框架的膏状粘结剂进行拍摄来获取参考检查图像。
发明效果
根据上述芯片贴装装置，能够检查在涂布后发生形状变化的膏状粘结剂的外观。
附图说明
图1是对膏状粘结剂的涂布进行说明的图。
图2是对在进行了梨皮面处理的引线框架上涂布膏状粘结剂的情况下的问题点进行说明的图。
图3是对在进行了梨皮面处理的引线框架上涂布膏状粘结剂的情况下的问题点进行说明的图。
图4是对实施方式的概要进行说明的图。
图5是对第一实施方式中的膏状粘结剂的检查方法进行说明的图。
图6是对第一实施方式中的膏状粘结剂的检查方法进行说明的图。
图7是对第一变形例中的膏状粘结剂的检查方法进行说明的图。
图8是对第二实施方式中的膏状粘结剂的检查方法进行说明的图。
图9是对第二实施方式中的膏状粘结剂的检查方法进行说明的图。
图10是对第二实施方式中的膏状粘结剂的检查方法进行说明的图。
图11是对形状的预测方法的一例进行说明的图。
图12是对第二变形例中的膏状粘结剂的检查方法进行说明的图。
图13是对第三实施方式中的膏状粘结剂的检查方法进行说明的图。
图14是从上方观察实施例的芯片贴装机的概念图。
图15是图14的芯片贴装机的光学系统的结构图。
图16是表示图14的芯片贴装机的控制系统的概略结构的框图。
图17是表示半导体器件的制造方法的流程图。
附图标记说明
8：控制装置
10：芯片贴装机(芯片贴装装置)
33：粘结剂识别摄像头(拍摄装置)
35：贴装头
D：裸芯片
LF：引线框架(基板)
PA：膏状粘结剂
具体实施方式
以下，使用附图对实施方式、变形例及实施例进行说明。但是，在以下的说明中，存在对相同结构要素标注相同的附图标记并省略重复说明的情况。此外，为了更明确说明，存在附图与实际样态相比各部分的宽度、厚度、形状等被示意性表示的情况，但其仅为一例，并不限定对本发明的解释。
首先，使用图1对膏状粘结剂的涂布进行说明。图1的(a)是表示在呈格子状排列有接片(tab)的引线框架的接片上涂布的膏状粘结剂的拍摄图像的图，图1的(b)是表示图1的(a)的二值化图像的图。
膏状粘结剂向作为金属框架的引线框架的涂布例如由设于贴装部之前的预制部进行。首先，预制部使用识别摄像头进行涂布膏状粘结剂的引线框架LF的定位。定位与贴装头部同样地利用图案匹配等进行。接着，预制部从封入有膏状粘结剂PA的注射机的前端的喷嘴射出，按照喷嘴的轨迹进行涂布。注射机根据想要涂布的形状而在XYZ轴上驱动，根据其轨迹，描绘×标记形状或十字形状等自由轨迹而进行涂布。最后，预制部使用识别摄像头在涂布后检查膏状粘结剂PA的状态(进行外观检查)。根据需要检查膏状粘结剂PA的有无、涂布面积、涂布形状(缺少、溢出)等。除了利用图1的(b)所示的二值化处理在将膏区域分离后数出像素数的方法以外，也可以利用对差异的比较、比较基于图案匹配得到的分数的方法等进行检查。以下，以膏状粘结剂PA的涂布图案为×标记形状进行说明。
如图1的(a)所示，根据膏状粘结剂的涂布状态，存在缺少(图1的(a)的中层)、溢出(图1的(a)的下层)等。此外，图1的(a)的上层是膏状粘结剂的涂布状态正常的情况。
为了提高与对作为贴装有裸芯片的基板的引线框架进行封固的注塑树脂之间的密接性，对引线框架进行梨皮面处理。使用图2、3对在进行了梨皮面处理的引线框架上涂布膏状粘结剂的情况下的问题点进行说明。图2的(a)是表示刚在进行了梨皮面处理的引线框架的表面涂布膏状粘结剂之后的拍摄图像的图，图2的(b)是表示从图2的(a)经过规定时间的状态下的拍摄图像的图，图2的(c)是图2的(b)的A-A线处的概念剖视图，图2的(d)是表示图2的(a)的二值化图像的图，图2的(e)是表示图2的(b)的二值化图像的图。图3是表示在呈格子状排列有接片的引线框架的接片上涂布的膏状粘结剂的拍摄图像的图。
当在进行了梨皮面处理的引线框架LF的作为裸芯片载置部的接片TB上涂布膏状粘结剂PA后，如图2的(b)、(c)所示，随着时间经过膏状粘结剂PA薄薄地渗出。进行了梨皮面处理的引线框架LF的表面不是平坦的，具有细小的凹凸。所涂布的膏状粘结剂PA以渗入该凹凸的方式渗出。在本说明书中，将该渗出部位称为扩散部BO。扩散部BO在初期随着时间经过而向均匀方向薄薄地扩张。此外，即使是没有进行梨皮面处理的引线框架，在膏状粘结剂的粘度小的情况下，膏状粘结剂也会随着时间经过而扩张。
在刚涂布膏状粘结剂PA之后进行外观检查的情况下，在扩散部BO扩张之前检查就会结束。但是，在因某些理由而需要再次检查或在经过规定时间后需要进行检查的情况下，需要考虑扩散部BO的变化。
在扩散部存在溶剂的渗出和膏自身的渗出。在膏自身的渗出的情况下扩散部BO有变化时，判定为不良。该情况下，能够利用涂布后经过规定时间后的图2的(e)的二值化图像和预先登记的刚涂布之后的图2的(d)的二值化图像进行检查。
另一方面，在扩散部BO几乎不对膏状粘结剂PA的涂布量带来影响、有扩散部BO这一情况自身不为不良的情况下，若使用在涂布膏状粘结剂PA之后经过一定程度的时间后通过设置于所涂布的膏状粘结剂PA的上方的识别摄像头进行拍摄得到的图像进行外观检查，则即使想要测量膏状粘结剂PA的量，也会因扩散部BO的影响而无法准确地检测出膏量(面积/涂布形状)。若对拍摄图像直接进行二值化，则如图2的(e)所示，扩散部BO也被看作膏涂布区域，因此无法实现膏部PST与扩散部BO的分离，在只能进行二维检查的当前的检查系统中会判定成涂布过多。
使用图3对涂布膏状粘结剂PA之后经过规定时间后需要进行检查的情况进行说明。
在图3中，从呈格子状排列有接片的引线框架LF的右上的接片向下方依次涂布膏状粘结剂PA，在向右下的接片涂布膏状粘结剂PAR后，从右数第二列的最上位置向下方依次涂布膏状粘结剂PA，然后，同样地，涂布第三列、第四列。由此，在第一列的最上的接片上涂布的膏状粘结剂PAS在涂布后经过时间最大，在第四列的最下的接片上涂布的膏状粘结剂PAE在涂布后经过时间最小。
如图3所示，若在涂布四列后、即在涂布膏状粘结剂PAE后对在四列全部的接片上涂布的膏状粘结剂进行外观检查，则如图3所述，扩散部BO的扩张在每个接片中不同。通常，由于膏状粘结剂的外观检查是按每列进行的，所以在该列的最先涂布的接片的膏状粘结剂与最后涂布的接片的膏状粘结剂中，扩散部BO的扩张在每个接片中不同。
在对一列或多列等的多个接片涂布后进行全部接片的检查的情况下，每个接片的从涂布到检查为止的时间不同，扩散部BO的扩张在每个接片中不同，检查结果根据接片的位置而变化。
接下来，使用图4对解决上述问题点的实施方式的概要进行说明。图4的(a)是表示刚在引线框架的表面涂布膏状粘结剂之后的拍摄图像的图，图4的(b)是表示从图4的(a)起经过规定时间的状态下的拍摄图像的图，图4的(c)是表示图4的(a)的二值化图像的图，图4的(d)是表示图4的(b)的二值化图像的图，图4的(e)是表示图4的(a)的二值化图像的图，图4的(f)是表示从图4的(b)除去了扩散部的变化的二值化图像的图。
在第一实施方式中，使成为基准的参考检查图像的登记时长与量产时的连续动作中的检查时长相匹配，如图4的(d)所示，通过也包括扩散部在内的图像识别进行检查判定。另一方面，在第二实施方式中，根据扩散部的扩张来预测原来的涂布量(形状)，如图4的(f)所示，除去扩散部的变化来进行检查判定。在第三实施方式中，利用照明将扩散部从膏部分离来进行检查判定。以下，详细说明各个检查方法。
(第一实施方式)
使用图5、6对第一实施方式中的膏状粘结剂的检查方法进行说明。图5是表示参考检查图像的获取方法的流程图。图6的(a)是表示刚在引线框架的表面涂布膏状粘结剂之后的拍摄图像的图，图6的(b)是表示从图6的(a)起经过A分钟的状态下的拍摄图像的图，图6的(c)是表示从图6的(a)起经过B分钟的状态下的拍摄图像的图，图6的(d)是表示图6的(a)的二值化图像的图，图6的(e)是表示图6的(b)的二值化图像的图，图6的(f)是表示图6的(c)的二值化图像的图。
如上述那样，在第一实施方式中，使成为基准的参考检查图像的登记时长与量产时的检查时长相匹配，通过也包含扩散部在内的图像识别来进行检查判定。以下说明的检查方法由芯片贴装机所具备的控制装置控制作为拍摄装置的识别摄像头等而进行。
首先，说明以实际的识别时长进行的登记(图像获取)动作。
(步骤S1：量产条件(识别时长)的获取)
实际没有涂布而进行空动作(步骤S11)，测量量产时的连续动作中的从涂布开始到以识别摄像头进行拍摄的外观检查(识别)为止的时长(时间)(步骤S12)。如以图3说明那样，在引线框架LF的多个接片TB上涂布膏状粘结剂PA后，从最先涂布的膏状粘结剂PAS到最后涂布的膏状粘结剂PAE依次进行外观检查的情况下，测量从各自的涂布到外观检查为止的时间。由此，获取量产时的外观检查时长。
(步骤S2：参考检查图像的获取)
实际实施膏状粘结剂PA的向作为第一基板的引线框架LF的接片TB的一次涂布，确定照明等的设定(步骤S21)。与涂布同时，开始测量经过时间。在正测量的经过时间成为步骤S12中所测量出的时间(实测时间)为止等待(步骤S22)，即，在作为量产的外观检查时长的实际识别时长中使用识别摄像头来获取膏状粘结剂PA的参考检查图像，保存并登记于控制装置所具备的存储装置(步骤S23)。例如，在步骤S12中测量出的时间为A分钟的情况下，图6的(b)的拍摄图像被登记为参考检查图像，在步骤S12中测量出的时间为B分钟的情况下，图6的(c)的拍摄图像被登记为参考检查图像。在步骤S11中测量出的时间为一个的情况下，获取一个检查图像，在步骤S11中测量出的时间有多个的情况下，获取各个时间下的多个参考检查图像。由此，获取量产时的外观检查时长下的参考检查图像。
量产时，在连续动作中进行检查实施及判定。在膏状粘结剂PA向作为第二基板的引线框架LF的接片TB涂布后的外观检查使用识别摄像头获取图像，与在步骤S23中登记的参考检查图像等进行比较来判定涂布是否正常进行。例如，将量产时的外观检查的拍摄图像二值化，在步骤S12中测量出的时间为A分钟的情况下，与图6的(e)所示的二值化图像进行比较，在步骤S12中测量出的时间为B分钟的情况下，与图6的(f)所示的二值化图像进行比较。
在第一实施方式中，由于识别登记时长考虑膏状粘结剂的二维形状的变化，所以能够区分初期涂布量和经时变化，能够根据参考检查图像的登记与量产时的外观检查中的检查图像的获取时长的条件一致而进行正确的检查判定。即，使参考检查图像的登记时长与量产(连续动作)时的检查图像的获取时长一致，来检查所涂布的膏状粘结剂的形状变化。由此，能够实现所涂布的膏状粘结剂的有无异常的判定的稳定化并进行正确的检查判定。另外，能够根据参考检查图像的登记时长的自动化(装置与量产条件匹配)而由作业者除去差异，也能够改善运转率。
以下，例示几个实施方式的代表性的变形例及其他实施方式。在以下的变形例及其他实施方式的说明中，对与上述实施方式中说明的部分具有相同的结构及功能的部分，能够使用与上述实施方式相同的附图标记。而且，对于该部分的说明，在没有技术层面的矛盾的范围内，能够适当援引上述实施方式中的说明。另外，上述实施方式的一部分和多个变形例及其他实施方式的全部或一部分，在没有技术层面的矛盾的范围内，能够适当地复合性适用。
(第一变形例)
也可以检查膏状粘结剂PA的涂布后的随时间的变化。使用图7对第一实施方式的变形例(第一变形例)中的基准检查图像的获取方法进行说明。图7是说明基准检查图像的获取方法的流程图。
在图5的步骤S2之后，使用识别摄像头获取在作为第一基板的引线框架LF的接片TB上涂布的膏状粘结剂PA的参考检查图像，并且取得获取参考检查图像的经过时间(步骤S24)。基于以前获取的参考检查图像及最新的参考检查图像来判断扩散部的扩张是否饱和(步骤S25)。重复步骤S24、S25，获取扩散部的扩张饱和的饱和时间(步骤S26)。
即，利用涂布后的时间经过，获取例如图6的(a)～(c)所示那样的多次参考检查图像。根据这些参考检查图像，进行经时间经过的变化确认及饱和时间的确认。在涂布后、装置停止前没有实施检查的情况下，进行基于从涂布起到装置重开后的检查为止的时间(在此称为装置停止时间)的量产重开时的判定。在装置停止时间为饱和时间以内的情况下，使用与装置停止时间对应的参考检查图像进行判定。在装置停止时间比饱和时间长的情况下，使用与饱和时间对应的参考检查图像进行判定。
(第二实施方式)
使用图8～11对第二实施方式中的膏状粘结剂的检查方法进行说明。图8是说明扩散部的扩张的登记的流程图。图9是说明开工时的外观检查的流程图。图10是说明刚涂布之后的膏状粘结剂的涂布量(形状)的预测的图。图10的(a)是表示刚在引线框架的表面涂布膏状粘结剂之后的拍摄图像的图，图10的(b)是表示从图10的(a)起经过A分钟的状态下的拍摄图像的图，图10的(c)是表示从图10的(a)起经过B分钟的状态下的拍摄图像的图。图10的(d)是表示从图10的(a)起经过A分钟的状态下的拍摄图像的图，图10的(e)是表示图10的(d)的二值化图像的图，图10的(f)是从图10的(d)的二值化图像计算出刚涂布之后的二值化图像。图10的(g)是表示从图10的(a)起经过B分钟的状态下的拍摄图像的图，图10的(h)是表示图10的(g)的二值化图像的图，图10的(i)是表示从图10的(h)的二值化图像计算出刚涂布之后的二值化图像。图11是对形状的预测方法的一例进行说明的图。
如上述那样，在第二实施方式中，根据扩散部的扩张来预测原来的涂布量(形状)，除去扩散部的变化来进行检查判定。以下，详细进行说明。
如图8所示，通过进行仿效动作(登记动作)，按不同品种调查扩散部的扩张速度并将其数据库化。以下，对仿效动作进行说明。
将作为第一基板的引线框架LF搬送至要涂布膏状粘结剂PA的地方(步骤S31)，确定照明值(步骤S32)。接着，在将膏状粘结剂PA涂布于作为第一基板的引线框架LF的接片TB的同时，开始测量经过时间(步骤S33)。涂布后，马上使用识别摄像头对膏状粘结剂PA进行拍摄得到图像，并且同时获取时间印章(步骤S34)，根据拍摄图像测量所涂布的膏状粘结剂的区域的面积及形状中的至少一方(步骤S35)。以后，按每个规定时间重复进行步骤S34及步骤S35直至扩散部的扩张饱和。
在开工时的连续动作中，如图9所示，将作为第二基板的引线框架LF搬送至要涂布膏状粘结剂PA的地方(步骤S41)，将膏状粘结剂PA涂布于作为第二基板的引线框架LF的接片TB(步骤S42)。在涂布膏状粘结剂PA的同时开始测量经过时间(步骤S43)。涂布后，在规定的定时使用识别摄像头对膏状粘结剂PA进行拍摄并得到图像，并且同时获取时间印章(步骤S44)。
基于根据步骤S44中获取的时间印章计算出的经过时间及仿效动作时获取的图像，来预测刚涂布之后的膏状粘结剂PA的区域的面积、形状(步骤S45)。此时，对步骤S44中获取的图像进行基于通常图像处理的检查。例如，在从涂布起的经过时间为A分钟的情况下，如图10的(e)所示，针对将所检测出的涂布区域二值化后的图像，基于利用仿效获取的、根据经过时间而决定的收缩量，实施收缩处理，计算出刚涂布之后的面积、形状。由此，生成图10的(f)所示的涂布时的预想图像，预想涂布时的涂布量并设为结果。在从涂布起的经过时间为B分钟的情况下，如图10的(h)所示，针对将所检测出的涂布区域二值化后的图像，基于利用仿效动作获取的、根据经过时间决定的收缩量，实施收缩处理，计算出刚涂布之后的面积、形状。由此，生成图10的(i)所示的涂布时的预想图像，预想涂布时的涂布量并设为结果。
作为形状的预测方法，可以是单纯的图像膨胀处理或图像收缩处理。根据仿效动作时获取的数据确定相对于经过时间的收缩次数或膨胀次数。图像膨胀处理或图像收缩处理以八方位或四方位进行。如图11所示，在×标记形状的光笔轨迹的各弯曲点(●标记)设置起点，事先求出仿效动作时相对于以箭头所示的轮廓线向外侧方向的平均单位时间的变化量，可以在预测计算时使用该平均单位时间的变化量进行计算。变化量的预测可以仅为面积。
基于步骤S45中预测出的面积、形状和仿效动作时的刚涂布之后的图像中的面积、形状来进行检查及判定(步骤S45)。例如，通过膏状粘结剂PA的预测出的涂布区域的面积或形状与存储了仿效动作时成为标准的涂布形状的比较等进行检查。对于涂布区域的面积的提取，对特定的亮度的像素进行计数(根据直方图数据进行的提取等)，或使用斑点(Blob)检测等。对于涂布区域的形状的比较，在仿效动作中获取能够比较二值化后的数据的标准数据并保持，利用该标准数据与预想的形状的数据的差分处理等进行比较。
第二实施方式的检查方法中，假定涂布后在一定时间内扩散部扩张的速度和方向如事前确认且确定的计算式那样重现。由此，扩散部均匀地持续扩张的上限时间也通过仿效动作而事前测量，也一并实施经过该上限时间后使测量结果无效的处理。
在第二实施方式中，由于扩散部在一定时间内前进一定量，所以能够确认除了扩散部部分的膏的涂布状态。
(第二变形例)
使用图8、12对第二实施方式的变形例(第二变形例)中的膏状粘结剂的检查方法进行说明。图12是说明开工时的外观检查的流程图。
第二变形例中的膏状粘结剂的检查方法对仿效动作时的每个经过时间的拍摄图像或形状和量产的开工时获取的拍摄图像或形状进行比较。与第二实施方式中的仿效动作及开工时的步骤S41～S44是相同的。
在仿效动作时在膏状粘结剂PA向作为第一基板的引线框架LF的接片TB涂布后的每个经过时间保持拍摄图像或形状数据(步骤S34、S35)。在开工时的连续动作中测量从膏状粘结剂PA向作为第二基板的引线框架LF的接片TB的涂布到检查为止的经过时间(步骤S43)。从该经过时间的值选择与仿效动作时的哪个图像进行比较。即，获取与经过时间对应的仿效动作时的图像或形状数据(步骤S45a)。根据步骤S44中获取的图像或基于该图像的形状数据和步骤45a中获取的图像或形状数据，来进行检查及判定(步骤S46a)。
(第三实施方式)
在第二实施方式中，根据扩散部的扩张来预测原来的涂布量(形状)，除去扩散部的变化而进行检查判定，但在第三实施方式中，利用照明将扩散部从膏部分离。使用图13对第三实施方式中的膏状粘结剂的检查方法进行说明。图13是表示第三实施方式中的拍摄装置及照明装置的图。
如图2的(c)所示，由于膏部PST和扩散部BO在立体上不同，所以将扩散部BO设为暗、将膏部PST设为明而进行分离。扩散部BO在涂布后的大多情形下相对于基板表面较暗映出(像下雨后的混凝土较暗映出的状态那样)。由此若从涂布前的图像进行涂布后的图像的差分处理，则扩散部BO必定会较暗映出(负的图像)。由此若在舍去负数的模式中进行差分处理，则能够将扩散部BO相应地排除在外。但是，不限于膏部PST为明。这其中存在以下情况：根据液面反射的特性，若以落射照明照射平行光，则膏部PST的周围部变暗。由此，如图13所示，并用斜光照明(优选为环形或方形类型)以使得膏部PST的周围部一定变明。
如图13所示，第三实施方式中的照明装置ID具备斜光照明OL和作为落射照明的同轴照明CL。同轴照明CL由照明LS和半透半反镜HM构成，沿着拍摄装置CAM的光学轴照射光。斜光照明OL相对于该光学轴倾斜地照射光。由于膏状粘结剂PA的涂布区域为液面，所以通过照明而发生镜面反射，产生以照明位置为基准的亮线、暗部。例如，通过斜光照明OL获取的图像在涂布区域的周边显现出亮线，在涂布区域的中心显现出暗部。这是由于在斜光照明OL中照明的入射方向低。另一方面，通过同轴照明CL获取的图像在涂布区域的中心显现出亮线，在涂布区域的周边显现出暗部。这是由于在同轴照明CL中照明的入射方向高。通过并用同轴照明CL和斜光照明OL，能够除去暗部。
【实施例】
使用图14～16对作为实施例的芯片贴装装置的芯片贴装机的结构进行说明。图14是从上方观察实施例的芯片贴装机的概念图。图15是图14的芯片贴装机的光学系统的结构图。图16是表示图14的芯片贴装机的控制系统的概略结构的框图。
芯片贴装机10大体具有晶片供给部1、工件供给及搬送部2和裸芯片贴装部3。
晶片供给部1具有晶片盒升降机11和拾取装置12。晶片盒升降机11具有填充晶片环16的晶片盒(未图示)，依次将晶片环16向拾取装置12供给。拾取装置12以能够从晶片环16拾取所希望的裸芯片D的方式，使晶片环16移动并顶起裸芯片D。
工件供给及搬送部2具有堆料装载器21、框架供给器22和卸载器23，将引线框架LF(参照图15)沿箭头方向搬送。堆料装载器21将要粘接裸芯片D的引线框架LF向框架供给器22供给。框架供给器22将引线框架LF经由框架供给器22上的两处处理位置向卸载器23搬送。卸载器23保管被搬送的引线框架LF。
裸芯片贴装部3具有预制部(膏涂布单元)31和贴装头部32。预制部31针对由框架供给器22搬送来的引线框架LF利用注射机36(参照图15)涂布环氧树脂等膏状粘结剂PA。注射机36在内部封入有膏状粘结剂PA，利用空气压从喷嘴前端向引线框架LF挤出膏状粘结剂PA而进行涂布。在引线框架LF为例如将多个单位引线框架横向排列成一列而一连串连续设置的连串引线框架的情况下，按单位引线框架的每个接片涂布膏状粘结剂PA。在此，引线框架LF被实施了梨皮面处理。贴装头部32从拾取装置12拾取裸芯片D并上升，使裸芯片D移动至框架供给器22上的贴装点。然后，贴装头部32在贴装点使裸芯片D下降，在涂布有膏状粘结剂PA的引线框架LF上贴装裸芯片D。
贴装头部32具有使贴装头35沿Z轴方向(高度方向)升降、沿Y轴方向移动的ZY驱动轴60和使贴装头35沿X轴方向移动的X驱动轴70。ZY驱动轴60具有在箭头C所示的Y轴方向、即、使贴装头35在拾取装置12内的拾取位置与贴装点之间往复移动的Y驱动轴40、和为了从晶片14拾取裸芯片D或贴装到引线框架LF上而升降的Z驱动轴50。X驱动轴70使ZY驱动轴60整体在作为搬送引线框架LF的方向的X方向上移动。
如图15所示，光学系统88具有掌握注射机36的涂布位置等的作为拍摄装置的粘结剂识别摄像头33、掌握贴装头35在搬送来的引线框架LF上进行贴装的贴装位置的基板识别摄像头34、和掌握贴装头35从晶片14拾取的裸芯片D的拾取位置的晶片识别摄像头15。各识别摄像头使用对对象进行照明的照明装置来进行拍摄。在晶片14中切割成网眼状而得到的裸芯片D固定于切割带17(该切割带17固定于晶片环16)。
根据该结构，能够利用注射机36将膏状粘结剂PA涂布到准确位置，通过贴装头35可靠地拾取裸芯片D，并贴装到引线框架LF的准确位置。
如图16所示，控制系统80具有控制装置8、驱动部86、信号部87和光学系统88。控制装置8大体主要具有由CPU(Central Processor Unit)构成的控制及运算装置81、存储装置82、输入输出装置83、总线84和电源部85。存储装置82具有：存储处理程序等的由RAM构成的主存储装置82a、和存储控制所需的控制数据和图像数据等的由HDD构成的辅助存储装置82b。输入输出装置83具有显示装置状态和信息等的监视器83a、输入操作员的指示的触摸面板83b、操作监视器的鼠标83c、和取得来自光学系统88的图像数据的图像取得装置83d。另外，输入输出装置83具有：控制晶片供给部1的XY台(未图示)和贴装头台的ZY驱动轴等的驱动部86的马达控制装置83e；取得各种传感器信号、从照明装置等的开关等信号部87取得信号或对其进行控制的I/O信号控制装置83f。在光学系统88中包括晶片识别摄像头15、粘结剂识别摄像头33、基板识别摄像头34。控制及运算装置81经由总线84取得所需数据并进行运算，将信息发送到贴装头35等的控制、监视器83a等。
控制装置8经由图像取得装置83d将光学系统88所拍摄得到的图像数据保存到存储装置82。基于所保存的图像数据，通过程序化的软件，使用控制及运算装置81来进行裸芯片D及引线框架LF的定位、膏状粘结剂PA的涂布图案的检查以及裸芯片D及引线框架LF的表面检查。基于控制及运算装置81所计算出的裸芯片D及引线框架LF的位置，通过软件经由马达控制装置83e使驱动部86动作。利用其程序进行晶片14上的裸芯片D的定位，通过晶片供给部1及裸芯片贴装部3的驱动部而动作，从而将裸芯片D贴装到引线框架LF上。光学系统88中使用的识别摄像头是灰色标度、彩色等，将光强度数值化。
接下来，使用图17对使用了实施例的芯片贴装机的半导体器件的制造方法进行说明。图17是表示半导体器件的制造方法的流程图。
(步骤S51：晶片及基板搬入工序)
将保持着粘贴有从晶片14分割出的裸芯片D的切割带17的晶片环16收纳到晶片盒(未图示)，并搬入芯片贴装机10。控制装置8从填充有晶片环16的晶片盒将晶片环16向晶片供给部1供给。另外，准备引线框架LF，并搬入到芯片贴装机10。控制装置8从堆料装载器21将引线框架LF向框架供给器22供给。
(步骤S52：拾取工序)
控制装置8以能够使拾取装置12从晶片环16拾取所希望的裸芯片D的方式，使晶片环16移动，并顶推裸芯片D，由此通过贴装头35从晶片14拾取剥离出的裸芯片D。
(步骤S53：贴装工序)
控制装置8利用粘结剂识别摄像头33获取涂布前的引线框架LF的表面的图像并确认应当涂布膏状粘结剂PA的面。若应当涂布的面没有问题，则控制装置8针对由框架供给器22搬送的引线框架LF从注射机36涂布膏状粘结剂PA。在引线框架LF为连串引线框架的情况下在全部接片上涂布膏状粘结剂PA。控制装置8利用第一实施方式、第二实施方式及第三实施方式以及它们的变形例中的某一个检查方法，通过粘结剂识别摄像头33在涂布后再次确认膏状粘结剂PA是否被正确涂布，来检查所涂布的膏状粘结剂PA。若涂布没有问题，则控制装置8将由贴装头35拾取的裸芯片D贴装到涂布有膏状粘结剂PA的引线框架LF上。
(步骤S54：基板搬出工序)
控制装置8通过框架供给器22将贴装了裸芯片D的引线框架LF向卸载器23供给。从芯片贴装机10搬出引线框架LF。
以上，基于实施方式、变形例及实施例具体地说明了由本发明人完成的发明，但本发明不限定于上述实施方式、变形例及实施例，当然能够进行各种变更。
例如，在实施方式1中，说明了在步骤S11中实际没有涂布而进行空动作的例子，但也可以在步骤S11中实际进行涂布。
另外，在实施方式2中，说明了通过进行仿效动作(登记动作)，按不同品种调查扩散部的扩张速度并数据库化的例子，但也可以是，能够从预制部到裸芯片贴装部之间以规定间隔设置多个识别摄像头，根据所通过的引线框架上涂布的膏形状的检查图像和引线框架的搬送速度，按不同品种计算扩散部的扩张速度并数据库化。另外，由于能够持续确认量产时的状况，所以也能够进行数据库的自动修正、利用数据偏差检查膏涂布的异常和变化点。
另外，在实施例中，说明了将通过贴装头35从晶片14拾取的裸芯片D贴装到引线框架LF的例子，但也可以是，在晶片14与引线框架LF之间设置中间载台，将通过拾取头从晶片14拾取的裸芯片D载置到中间载台，并通过贴装头35从中间载台再次拾取裸芯片D，并贴装到所搬送来的引线框架LF上。

Claims (13)

1.一种芯片贴装装置，其特征在于，具备：
拍摄装置，其对涂布于基板之上的膏状粘结剂进行拍摄；
贴装头，其将裸芯片搭载到涂布有所述膏状粘结剂的所述基板之上；和
控制装置，其基于所述拍摄装置拍摄到的所述膏状粘结剂的图像来进行外观检查，
所述控制装置构成为，
在量产前的登记动作中，
测量量产时的连续动作中的从将所述膏状粘结剂涂布到所述基板的动作开始到通过所述拍摄装置对所述膏状粘结剂进行拍摄的动作为止的时间，
将第一膏状粘结剂涂布到第一基板之后等待所测量出的所述时间，然后通过所述拍摄装置对涂布于所述第一基板的所述第一膏状粘结剂进行拍摄，获取参考检查图像，该参考检查图像作为在量产时的连续动作中的外观检查中获取的图像的比较对象。
2.如权利要求1所述的芯片贴装装置，其特征在于，
所述控制装置构成为，
在量产时，在将第二膏状粘结剂涂布到第二基板之后经过所测量出的所述时间时，通过所述拍摄装置对涂布于所述第二基板的第二膏状粘结剂进行拍摄，获取检查图像，
基于所述检查图像和所述参考检查图像来进行外观检查。
3.如权利要求2所述的芯片贴装装置，其特征在于，
所述控制装置构成为，
在所述登记动作中，利用涂布所述第一膏状粘结剂后的时间经过，通过所述拍摄装置对所述第一膏状粘结剂进行多次拍摄并获取多个参考检查图像。
4.一种芯片贴装装置，其特征在于，具备：
拍摄装置，其对涂布于基板之上的膏状粘结剂进行拍摄；
贴装头，其将裸芯片搭载到涂布有所述膏状粘结剂的所述基板之上；和
控制装置，其基于所述拍摄装置拍摄到的所述膏状粘结剂的图像来进行外观检查，
所述控制装置构成为，
测量从将第一膏状粘结剂涂布到第一基板起的经过时间，
通过所述拍摄装置对所述第一膏状粘结剂进行多次拍摄并获取多个图像及所述多个图像各自的拍摄时的经过时间，
基于所述多个图像的各个图像来测量各自的拍摄时的经过时间下的所述第一膏状粘结剂的面积或形状，
在量产时，
测量从将第二膏状粘结剂涂布到基板起的经过时间，
通过所述拍摄装置对所述第二膏状粘结剂进行拍摄并获取检查图像及所述检查图像的拍摄时的第二经过时间，
基于所述第二经过时间及拍摄时的经过时间下的所述第一膏状粘结剂的面积或形状，计算出所述第二膏状粘结剂的涂布时的预想面积或预想形状，
基于所述预想面积或所述预想形状进行外观检查。
5.一种芯片贴装装置，其特征在于，具备：
拍摄装置，其对涂布于基板之上的膏状粘结剂进行拍摄；
贴装头，其将裸芯片搭载到涂布有所述膏状粘结剂的所述基板之上；和
控制装置，其基于所述拍摄装置拍摄到的所述膏状粘结剂的图像来进行外观检查，
所述控制装置构成为，
测量将第一膏状粘结剂涂布到第一基板起的经过时间，
通过所述拍摄装置对所述第一膏状粘结剂进行多次拍摄，获取多个图像或基于所述多个图像的多个形状数据，并且获取所述多个图像各自的拍摄时的经过时间，
在量产时的连续动作中，
测量从将第二膏状粘结剂涂布到第二基板起的经过时间，
通过所述拍摄装置对所述第二膏状粘结剂进行拍摄，获取检查图像或基于所述检查图像的第二形状数据，并且获取所述检查图像的拍摄时的第二经过时间，
从所获取的所述多个图像或所述多个形状数据选择与所述第二经过时间相当的图像或形状数据，并基于所选择的图像或形状数据和所述检查图像或所述第二形状数据进行外观检查。
6.一种芯片贴装装置，其特征在于，具备：
拍摄装置，其对涂布于基板之上的膏状粘结剂进行拍摄；
斜光照明装置，其从斜向对所述膏状粘结剂照射光；
落射照明装置，其从上方对所述膏状粘结剂照射光；
贴装头，其将裸芯片搭载到涂布有所述膏状粘结剂的所述基板之上；和
控制装置，其基于所述拍摄装置拍摄到的所述膏状粘结剂的图像来进行外观检查，
所述控制装置构成为，
对没有涂布所述膏状粘结剂的所述基板进行拍摄而获取第一图像，
利用所述斜光照明装置及所述落射照明装置这两者对涂布有所述膏状粘结剂的所述基板进行照明，并拍摄而获取第二图像，
从所述第一图像进行所述第二图像的差分处理而计算出差分数据，
从所述差分数据除去负数而获取检查数据，
基于所述检查数据进行外观检查。
7.如权利要求1至6中任一项所述的芯片贴装装置，其特征在于，还具备：
晶片环保持器，其保持粘贴有所述裸芯片的切割带；和
注射机，其向所述基板之上涂布所述膏状粘结剂。
8.一种半导体器件的制造方法，其特征在于，包括以下工序：
对芯片贴装装置搬入第二基板的工序，其中所述芯片贴装装置具备：对涂布于基板之上的膏状粘结剂进行拍摄的拍摄装置、将裸芯片搭载到涂布有所述膏状粘结剂的所述基板之上的贴装头、和基于所述拍摄装置拍摄到的所述膏状粘结剂的图像进行外观检查的控制装置，所述控制装置在量产前的登记动作中，测量量产时的连续动作中的从将所述膏状粘结剂涂布到所述基板的动作开始到通过所述拍摄装置对所述膏状粘结剂进行拍摄的动作为止的时间，在将第一膏状粘结剂涂布到第一基板之后等待所测量出的所述时间，然后通过所述拍摄装置对涂布于所述第一基板的所述第一膏状粘结剂进行拍摄而获取参考检查图像，该参考检查图像作为在量产时的连续动作中的外观检查中获取的图像的比较对象；
在所述第二基板之上涂布第二膏状粘结剂的工序；和
在将所述第二膏状粘结剂涂布于所述第二基板起经过所测量出的所述时间时通过所述拍摄装置对涂布于所述第二基板的所述第二膏状粘结剂进行拍摄而获取检查图像，并基于所述检查图像和所述参考检查图像进行外观检查的工序。
9.如权利要求8所述的半导体器件的制造方法，其特征在于，
所述控制装置在所述登记动作中，利用涂布所述第一膏状粘结剂后的时间经过，通过所述拍摄装置对所述第一膏状粘结剂进行多次拍摄而获取多个参考检查图像。
10.一种半导体器件的制造方法，其特征在于，包括以下工序：
对芯片贴装装置搬入第二基板的工序，其中所述芯片贴装装置具备：对涂布于基板之上的膏状粘结剂进行拍摄的拍摄装置、将裸芯片搭载到涂布有所述膏状粘结剂的所述基板之上的贴装头、和基于所述拍摄装置拍摄到的所述膏状粘结剂的图像进行外观检查的控制装置，所述控制装置测量从将第一膏状粘结剂涂布到第一基板起的经过时间，通过所述拍摄装置对所述第一膏状粘结剂进行多次拍摄而获取多个图像及所述多个图像各自的拍摄时的经过时间，基于所述多个图像的各个图像而测量各自的拍摄时的经过时间下的所述第一膏状粘结剂的面积或形状；
在所述第二基板之上涂布第二膏状粘结剂的工序；和
测量从将所述第二膏状粘结剂涂布到所述第二基板起的经过时间，通过所述拍摄装置对所述第二膏状粘结剂进行拍摄而获取检查图像及所述检查图像的拍摄时的第二经过时间，基于所述第二经过时间及拍摄时的经过时间下的所述第一膏状粘结剂的面积或形状，计算出所述第二膏状粘结剂的涂布时的预想面积或预想形状，并基于所述预想面积或所述预想形状进行外观检查的工序。
11.一种半导体器件的制造方法，其特征在于，包括以下工序：
对芯片贴装装置搬入第二基板的工序，其中所述芯片贴装装置具备：对涂布于基板之上的膏状粘结剂进行拍摄的拍摄装置、将裸芯片搭载到涂布有所述膏状粘结剂的所述基板之上的贴装头、和基于所述拍摄装置拍摄到的所述膏状粘结剂的图像进行外观检查的控制装置，所述控制装置测量从将第一膏状粘结剂涂布到第一基板起的经过时间，通过所述拍摄装置对所述第一膏状粘结剂进行多次拍摄而获取多个图像或基于所述多个图像的形状数据，并且获取所述多个图像各自的拍摄时的经过时间，
在量产时的连续动作中，包括以下工序：
在所述第二基板之上涂布第二膏状粘结剂的工序；和
测量从将所述第二膏状粘结剂涂布到所述第二基板起的经过时间，通过所述拍摄装置对所述第二膏状粘结剂进行拍摄而获取检查图像或基于所述检查图像的第二形状数据，并且获取所述检查图像的拍摄时的第二经过时间，从所获取的所述多个图像或多个所述形状数据选择与所述第二经过时间相当的参考检查图像或形状数据，并基于所选择的图像或形状数据和所述检查图像或所述第二形状数据进行外观检查的工序。
12.一种半导体器件的制造方法，其特征在于，包括以下工序：
对芯片贴装装置搬入基板的工序，其中，所述芯片贴装装置具备：对涂布于基板之上的膏状粘结剂进行拍摄的拍摄装置、从斜向对所述膏状粘结剂照射光的斜光照明装置、将裸芯片搭载到涂布有所述膏状粘结剂的所述基板之上的贴装头、和基于所述拍摄装置拍摄到的所述膏状粘结剂的图像进行外观检查的控制装置；
在所述基板之上涂布所述膏状粘结剂的工序；和
对没有涂布所述膏状粘结剂的所述基板进行拍摄而获取第一图像，对涂布有所述膏状粘结剂的所述基板进行拍摄而获取第二图像，从所述第一图像进行所述第二图像的差分处理而计算出差分数据，从所述差分数据除去负数而获取检查数据，基于所述检查数据进行外观检查的工序。
13.如权利要求8至12中任一项所述的半导体器件的制造方法，其特征在于，还包括以下工序：
将保持粘贴有所述裸芯片的切割带的晶片环保持器搬入的工序；
从所述切割带拾取所述裸芯片的工序；和
将所拾取的裸芯片载置到所述基板的工序。
CN202010729770.5A 2019-09-13 2020-07-27 芯片贴装装置及半导体器件的制造方法 Active CN112509939B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-166864 2019-09-13
JP2019166864A JP7300353B2 (ja) 2019-09-13 2019-09-13 ダイボンディング装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN112509939A CN112509939A (zh) 2021-03-16
CN112509939B true CN112509939B (zh) 2024-03-01

Family

ID=74862503

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010729770.5A Active CN112509939B (zh) 2019-09-13 2020-07-27 芯片贴装装置及半导体器件的制造方法

Country Status (4)

Country Link
JP (2) JP7300353B2 (zh)
KR (2) KR102446631B1 (zh)
CN (1) CN112509939B (zh)
TW (2) TWI756160B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023041413A (ja) * 2021-09-13 2023-03-24 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
JP2023042715A (ja) 2021-09-15 2023-03-28 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5971608A (en) * 1995-12-18 1999-10-26 Nec Corporation Apparatus for inspecting bump junction of flip chips and method of inspecting the same
JP2003004661A (ja) * 2001-06-25 2003-01-08 Matsushita Electric Ind Co Ltd 塗布状態検査方法
US6597496B1 (en) * 1999-10-25 2003-07-22 The Board Of Trustees Of The University Of Illinois Silicon nanoparticle stimulated emission devices
JP2009078254A (ja) * 2007-09-27 2009-04-16 Nec Corp 塗布剤の劣化検査装置及び劣化検査方法並びに劣化検査プログラム
JP2010118468A (ja) * 2008-11-12 2010-05-27 Toshiba Corp 半導体装置の製造装置および半導体装置の製造方法
JP2011124487A (ja) * 2009-12-14 2011-06-23 Renesas Electronics Corp 半導体装置の製造方法
CN103372519A (zh) * 2012-04-19 2013-10-30 株式会社日立高新技术仪器 浆料涂布装置和浆料涂布方法以及芯片粘合装置
CN105308138A (zh) * 2013-06-13 2016-02-03 日立汽车系统株式会社 粘合片、使用该粘合片的半导体装置的制造方法、使用该粘合片的热式空气流量传感器的制造方法、以及热式空气流量传感器
CN105551930A (zh) * 2014-10-23 2016-05-04 松下知识产权经营株式会社 半导体装置的制造方法以及制造装置
CN106920762A (zh) * 2015-12-24 2017-07-04 捷进科技有限公司 半导体制造装置、半导体器件的制造方法及芯片贴装机

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2539015B2 (ja) * 1988-11-18 1996-10-02 株式会社日立製作所 ペレットボンディング方法およびその装置
JP3732082B2 (ja) * 2000-09-25 2006-01-05 株式会社新川 ボンディング装置およびボンディング方法
JP3591489B2 (ja) 2001-06-25 2004-11-17 松下電器産業株式会社 粘性材料塗布装置および粘性材料塗布方法
KR100566496B1 (ko) * 2001-12-07 2006-03-31 야마하 가부시키가이샤 반도체 장치 제조 장치
JP4869776B2 (ja) * 2006-04-28 2012-02-08 ヤマハ発動機株式会社 印刷検査装置及び印刷装置
US8129220B2 (en) * 2009-08-24 2012-03-06 Hong Kong Polytechnic University Method and system for bonding electrical devices using an electrically conductive adhesive
US9653424B2 (en) * 2009-09-21 2017-05-16 Alpha And Omega Semiconductor Incorporated Semiconductor package with adhesive material pre-printed on the lead frame and chip, and its manufacturing method
JP2011080888A (ja) 2009-10-08 2011-04-21 Panasonic Corp 塗布状態検査方法
JP5402774B2 (ja) 2010-03-26 2014-01-29 パナソニック株式会社 ペースト塗布装置およびペースト塗布方法
JP5666246B2 (ja) * 2010-10-29 2015-02-12 株式会社日立ハイテクインスツルメンツ ダイボンダ装置およびダイボンダ方法
JP5789436B2 (ja) * 2011-07-13 2015-10-07 ファスフォードテクノロジ株式会社 ダイボンダ
JP6022782B2 (ja) 2012-03-19 2016-11-09 ファスフォードテクノロジ株式会社 ダイボンダ
JP2014179560A (ja) 2013-03-15 2014-09-25 Hitachi High-Tech Instruments Co Ltd 斜め認識カメラ及びダイボンダ
CN107134422A (zh) * 2016-02-29 2017-09-05 上海微电子装备（集团）股份有限公司 芯片键合装置及方法
JP6912329B2 (ja) * 2017-09-06 2021-08-04 ヤマハ発動機株式会社 基板作業装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5971608A (en) * 1995-12-18 1999-10-26 Nec Corporation Apparatus for inspecting bump junction of flip chips and method of inspecting the same
US6597496B1 (en) * 1999-10-25 2003-07-22 The Board Of Trustees Of The University Of Illinois Silicon nanoparticle stimulated emission devices
JP2003004661A (ja) * 2001-06-25 2003-01-08 Matsushita Electric Ind Co Ltd 塗布状態検査方法
JP2009078254A (ja) * 2007-09-27 2009-04-16 Nec Corp 塗布剤の劣化検査装置及び劣化検査方法並びに劣化検査プログラム
JP2010118468A (ja) * 2008-11-12 2010-05-27 Toshiba Corp 半導体装置の製造装置および半導体装置の製造方法
JP2011124487A (ja) * 2009-12-14 2011-06-23 Renesas Electronics Corp 半導体装置の製造方法
CN103372519A (zh) * 2012-04-19 2013-10-30 株式会社日立高新技术仪器 浆料涂布装置和浆料涂布方法以及芯片粘合装置
CN105308138A (zh) * 2013-06-13 2016-02-03 日立汽车系统株式会社 粘合片、使用该粘合片的半导体装置的制造方法、使用该粘合片的热式空气流量传感器的制造方法、以及热式空气流量传感器
CN105551930A (zh) * 2014-10-23 2016-05-04 松下知识产权经营株式会社 半导体装置的制造方法以及制造装置
CN106920762A (zh) * 2015-12-24 2017-07-04 捷进科技有限公司 半导体制造装置、半导体器件的制造方法及芯片贴装机

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Inspection of microchip mounting tolerances by 3D vision;Stefan Behler and Martin von Arx;《Three-Dimensional Image Capture and Applications 2008》;680504-1-680504-8 *
基于视觉的表面贴装芯片引脚检测系统的研究;刘建群等;《中国机械工程》;1908-1912 *
贴装机的国内外现状和发展方向;贾忠中;;电子工艺技术(03) *

Also Published As

Publication number Publication date
KR20220054559A (ko) 2022-05-03
CN112509939A (zh) 2021-03-16
KR102447306B1 (ko) 2022-09-26
TW202119506A (zh) 2021-05-16
TWI750674B (zh) 2021-12-21
KR20210031811A (ko) 2021-03-23
JP7458532B2 (ja) 2024-03-29
TWI756160B (zh) 2022-02-21
TW202201570A (zh) 2022-01-01
JP2023099606A (ja) 2023-07-13
KR102446631B1 (ko) 2022-09-23
JP7300353B2 (ja) 2023-06-29
JP2021044466A (ja) 2021-03-18

Similar Documents

Publication Publication Date Title
CN108573901B (zh) 裸芯片接合装置及半导体器件的制造方法
JP7458532B2 (ja) ダイボンディング装置および半導体装置の製造方法
JP7029900B2 (ja) ダイボンディング装置および半導体装置の製造方法
JP7102271B2 (ja) 半導体製造装置および半導体装置の製造方法
JP2021193744A (ja) 半導体製造装置および半導体装置の製造方法
KR20220089639A (ko) 다이 본딩 장치 및 반도체 장치의 제조 방법
JP7161870B2 (ja) ダイボンダおよび半導体装置の製造方法
CN113436986B (zh) 芯片贴装装置及半导体器件的制造方法
CN111725086B (zh) 半导体制造装置以及半导体器件的制造方法
JPS635243A (ja) Ｉｃリード曲り検出方法
TWI786739B (zh) 晶粒接合裝置及半導體裝置之製造方法
JP7502493B1 (ja) 半導体製造装置、塗布装置および半導体装置の製造方法
JP3177083B2 (ja) 自動組立・実装装置及びその方法
CN116759329A (zh) 安装装置、检查装置及半导体器件的制造方法
JP2023100562A (ja) 半導体製造装置、検査装置および半導体装置の製造方法
TW202305959A (zh) 黏晶裝置及半導體裝置的製造方法
JP2024024567A (ja) 半導体製造装置および半導体装置の製造方法
CN116313891A (zh) 安装装置、照明系统的调整方法及半导体器件的制造方法
JP2024042228A (ja) 実装装置および半導体装置の製造方法
CN116403936A (zh) 半导体制造装置、检查装置及半导体器件的制造方法
CN115810560A (zh) 芯片贴装装置及半导体器件的制造方法
KR20050109360A (ko) 리드프레임 검사 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant