KR100566496B1 - 반도체 장치 제조 장치 - Google Patents

반도체 장치 제조 장치 Download PDF

Info

Publication number
KR100566496B1
KR100566496B1 KR20020077046A KR20020077046A KR100566496B1 KR 100566496 B1 KR100566496 B1 KR 100566496B1 KR 20020077046 A KR20020077046 A KR 20020077046A KR 20020077046 A KR20020077046 A KR 20020077046A KR 100566496 B1 KR100566496 B1 KR 100566496B1
Authority
KR
South Korea
Prior art keywords
cavity
resin
mold
bonding wire
delete delete
Prior art date
Application number
KR20020077046A
Other languages
English (en)
Other versions
KR20030047775A (ko
Inventor
시라사카겐이치
Original Assignee
야마하 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2001374323A external-priority patent/JP3722058B2/ja
Priority claimed from JP2002093179A external-priority patent/JP3656611B2/ja
Application filed by 야마하 가부시키가이샤 filed Critical 야마하 가부시키가이샤
Publication of KR20030047775A publication Critical patent/KR20030047775A/ko
Application granted granted Critical
Publication of KR100566496B1 publication Critical patent/KR100566496B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23P—METAL-WORKING NOT OTHERWISE PROVIDED FOR; COMBINED OPERATIONS; UNIVERSAL MACHINE TOOLS
    • B23P15/00—Making specific metal objects by operations not covered by a single other subclass or a group in this subclass
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B29C45/14639—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components
    • B29C45/14655—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components connected to or mounted on a carrier, e.g. lead frame
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23P—METAL-WORKING NOT OTHERWISE PROVIDED FOR; COMBINED OPERATIONS; UNIVERSAL MACHINE TOOLS
    • B23P13/00—Making metal objects by operations essentially involving machining but not covered by a single other subclass
    • B23P13/02—Making metal objects by operations essentially involving machining but not covered by a single other subclass in which only the machining operations are important
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B29C45/14065—Positioning or centering articles in the mould
    • B29C45/14073—Positioning or centering articles in the mould using means being retractable during injection
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C70/00—Shaping composites, i.e. plastics material comprising reinforcements, fillers or preformed parts, e.g. inserts
    • B29C70/68—Shaping composites, i.e. plastics material comprising reinforcements, fillers or preformed parts, e.g. inserts by incorporating or moulding on preformed parts, e.g. inserts or layers, e.g. foam blocks
    • B29C70/72—Encapsulating inserts having non-encapsulated projections, e.g. extremities or terminal portions of electrical components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • E—FIXED CONSTRUCTIONS
    • E06—DOORS, WINDOWS, SHUTTERS, OR ROLLER BLINDS IN GENERAL; LADDERS
    • E06B—FIXED OR MOVABLE CLOSURES FOR OPENINGS IN BUILDINGS, VEHICLES, FENCES OR LIKE ENCLOSURES IN GENERAL, e.g. DOORS, WINDOWS, BLINDS, GATES
    • E06B3/00—Window sashes, door leaves, or like elements for closing wall or like openings; Layout of fixed or moving closures, e.g. windows in wall or like openings; Features of rigidly-mounted outer frames relating to the mounting of wing frames
    • E06B3/70—Door leaves
    • E06B3/72—Door leaves consisting of frame and panels, e.g. of raised panel type
    • E06B3/76—Door leaves consisting of frame and panels, e.g. of raised panel type with metal panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3164—Partial encapsulation or coating the coating being a foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01067—Holmium [Ho]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

리드의 외부 단자(2b)가 패키지의 표면으로부터 노출되면서, 내부 단자(2a)가 본딩 와이어(3)와 상호접속되는 리드가 접속된 반도체 칩이 패키지(4)에 대응하는 수지에 완전히 실링되어 넣어지도록 반도체 장치가 제조된다. 제조시, 소정의 위치에 반도체 칩을 고정하는데 칩 고정 부재(13)가 사용되고, 소정의 위치에 본딩 와이어를 고정하는데 와이어 고정 부재(20)가 사용된다. 양 고정 부재는, 캐비티에서의 수지에 보이드 또는 충진되지 않은 부분의 형성을 피하도록 분할 금형에 수축된다. 검사시, 캐비티의 내부에 형성된 전극층(16)과 본딩 와이어(들) 사이의 전기 전도성이 검출되어, 캐비티에 생성된 반도체 장치가 자동적으로 제조 라인으로부터 제거된다.

Description

반도체 장치 제조 장치{APPARATUS FOR MANUFACTURING SEMICONDUCTOR DEVICE}
도 1은 본 발명의 바람직한 실시예에 의해 제조된 반도체 장치의 내부 구조를 도시하는 단면도,
도 2는 본 발명의 바람직한 실시예에 의한 반도체 장치의 제조에 사용하는 공정의 일례를 도식적으로 도시하는 플로 차트,
도 3은 도 2에 도시된 프레임 어셈블리 공정에서 생산된 반도체 칩을 포함하는 프레임 어셈블리의 외관을 도시하는 평면도,
도 4는 본 발명의 제1 실시예에 의해 도 2에 도시된 금형 셋업 공정의 마지막 단계에서 성립된 프레임 어셈블리를 유지하는 금형 유닛의 내부 구조를 도시하는 단면도,
도 5는 본 발명의 제1 실시예에 의해 도 2에 도시된 칩 고정 공정의 마지막 단계에서 성립된 칩 고정 부재에 의해 반도체 칩이 가압되는 프레임 어셈블리를 유지하는 금형 유닛의 내부 구조를 도시하는 단면도,
도 6은 보호막을 통한 칩 고정 부재에 의해 반도체 칩이 가압되는 프레임 어셈블리를 유지하는 금형 유닛의 내부 구조의 변형예를 도시하는 단면도,
도 7은 본 발명의 제1 실시예에 의해 도 2에 도시된 수지 고형화 공정의 마 지막 단계에서 성립된 수지에 반도체 칩이 넣어지는 금형 유닛의 내부 구조를 도시하는 단면도,
도 8은 본 발명의 제2 실시예에 의한 반도체 칩과 접촉되는 칩 고정 부재를 도시하는 사시도,
도 9는 도 8에 도시된 칩 고정 부재에 의해 반도체 칩이 가압되는 프레임 어셈블리를 유지하는 금형 유닛을 도시하는 단면도,
도 10은 반도체 칩의 4 코너와 접촉되는 칩 고정 부재를 도시하는 사시도,
도 11은 본 발명의 제3 실시예에 의한 칩 고정 부재에 의해 스테이지가 아래쪽으로 가압되는 프레임 어셈블리를 유지하는 금형 유닛의 내부 구조를 도시하는 단면도,
도 12는 칩 고정 부재에 의해 스테이지 바가 아래쪽으로 가압되는 프레임 어셈블리를 유지하는 금형 유닛의 내부 구조의 변형예를 도시하는 단면도,
도 13은 본 발명의 제4 실시예에 의한 캐비티의 내부의 소정의 위치에 본딩 와이어를 고정하는 와이어 고정 부재를 제공하는 금형 유닛의 상세한 구조를 도시하는 단면도,
도 14는 본 발명의 제4 실시예에 의한 반도체 장치의 제조방법의 개요를 도시하는 플로 차트,
도 15는 선단이 평탄한 형상인 와이어 고정 부재를 제공하는 금형 유닛의 구조의 변형예를 도시하는 단면도,
도 16은 칩 고정 부재와 와이어 고정 부재 모두가 인터록되는 금형 유닛의 구조의 다른 변형예를 도시하는 단면도,
도 17은 본 발명의 제5 실시예에 의한 반도체 장치의 제조와 검사를 위한 제조 라인의 일부를 도시하는 제조 흐름도,
도 18은 도 17에 도시된 제조 라인의 금형 셋업 공정에 의한 프레임 어셈블리를 유지하는 금형 유닛의 내부 구조를 도시하는 단면도,
도 19는 도 17에 도시된 제조 공정의 실링 공정에 의한 수지가 주입되어 본딩 와이어와 함께 돌발적으로 반도체 칩을 가압하는 프레임 어셈블리를 유지하는 금형 유닛의 내부 구조를 도시하는 단면도,
도 20a는 모가 있는 형상으로 형성된 본딩 와이어의 예를 도시하는 도면,
도 20b는 평탄한 상부 형상으로 형성된 본딩 와이어의 다른 예를 도시하는 도면,
도 20c는 이중 피크 상부 형상으로 형성된 본딩 와이어의 다른 예를 도시하는 도면,
도 21은 금형 셋업 공정 후에 셋업 상태 검사 공정을 제공하는 제조 라인의 변형예를 도시하는 제조 흐름도,
도 22는 본 발명의 제6 실시예에 의한 금형 셋업 공정에서 프레임 어셈블리를 유지하는 분할 금형의 구조를 도시하는 단면도,
도 23은 본 발명의 제7 실시예에 의한 금형 셋업 공정에서 프레임 어셈블리를 유지하는 분할 금형의 구조를 도시하는 단면도,
도 24는 각 캐비티에서 반도체 칩에 대한 전극층의 배치를 도시하는 사시도,
도 25는 본 발명의 제8 실시예에 의한 금형 셋업 공정에서 프레임 어셈블리를 유지하는 금형 유닛을 도시하는 단면도,
도 26은 본 발명의 제8 실시예에 의한 실링 공정에서 수지가 실링된 프레임 어셈블리를 유지하는 금형 유닛을 도시하는 단면도,
도 27은 종래의 방법에 의한 반도체 장치를 제조하는 금형 유닛의 구조를 도시하는 단면도,
도 28은 다른 종래의 방법에 의한 반도체 장치를 제조하기 위한 캐비티 변경부를 갖는 금형 유닛의 구조를 도시하는 단면도,
도 29는 종래의 방법에서의 문제를 설명하는데 사용되는 반도체 장치를 제조하는 금형 유닛의 구조를 도시하는 단면도,
도 30은 수지의 주입 흐름에 기인하여 반도체 칩이 위쪽으로 이동될 때 캐비티의 내부에 본딩 와이어의 불량이 생기는 금형 유닛의 구조를 도시하는 단면도이다.
〈도면의 주요부분에 대한 부호의 설명〉
1 : 반도체 칩 1p : 패드
2 : 리드 3 : 본딩 와이어
4 : 패키지 6 : 스테이지
본 발명은 패키지로 밀봉된 반도체 칩 등의 반도체 장치의 제조 및 검사를 위한 방법 및 장치에 관한 것이다.
일반적으로, 반도체 칩 등의 반도체 장치는 실링되어 패키지로 넣어지는데, 리드의 내부 단자가 본딩 와이어에 의해 반도체 칩과 접속되면서, 리드의 외부 단자가 패키지의 외부 쪽으로 노출된다. 즉, 반도체 칩, 본딩 와이어, 및 리드의 내부 단자는 모두 함께 결합되어 패키지에 대응하는 수지내에서 일체로 실링된다.
도 29는 종래의 반도체 장치의 제조 공정의 예를 도시하는데, 소정 수의 리드(2)가 배치되는 프레임(8)의 스테이지(6)에 반도체 칩(1)이 장착된다. 여기서, 반도체 칩(1)의 패드(1a)는 본딩 와이어(3)에 의해 리드(2)의 내부 단자(2a)와 접속된다. 따라서, 프레임 어셈블리(9)가 생성되어 금형 유닛(100)에 설치된다.
금형 유닛(100)은, 분할되어 수직으로 함께 결합되는 분할 금형(111a 및 111b)으로 구성되는 금형 본체(11), 금형 본체(11)의 내부에 형성된 캐비티(112), 및 고형화되어 패키지를 형성하는 수지의 주입에 사용되는 한 쌍의 런너(114)와 게이트(115)를 포함한다. 분할 금형(111a 및 111b)은 온도가 제어되며 또한 금형 드라이브 장치(도시하지 않음)에 의해 기밀하게 리드(2)의 외부 단자를 유지할 수 있다. 캐비티(112)는 반도체 장치를 밀봉하는 패키지의 외부 구성을 한정하는 소정의 형상으로 형성된다. 런너(114)와 게이트(115)는, 비경화된 열경화성 수지 화합물(이후, 간단히 수지라고 함)을 캐비티(112)에 주입하기 위한 통로를 형성하여, 이것이 금형 111a와 111b 사이의 분할면을 따라 형성되고 배치된다. 구체적으로, 런너(114)의 일단이 플런저(도시하지 않음)을 갖는 가열 포트와 연통되어 있고, 게 이트(115)는 캐비티(112)의 소정의 위치에서 개방되어 있다.
전술한 프레임 어셈블리(9)는 금형 유닛(100)에 설치된 다음에 밀폐된다. 그 다음, 런너(114)와 게이트(115)에 의해 수지가 캐비티(112)에 주입되어, 캐비티(112)에는 수지가 완전히 충진된다. 이후, 주입된 수지는 소정의 온도로 캐비티(112)에서 점차 경화되어, 잠시 유지한다. 수지의 경화의 완료 후에, 금형 유닛(100)은 개방되어, 수지로 실링된 프레임 어셈블리(9)가 추출된다. 리드(2)의 외부 단자(2b)는 절단되어 프레임 어셈블리(9)가 프레임(8)으로부터 분리된다. 따라서, 수지 패키지로 밀봉된 반도체 장치를 생성할 수 있다.
전술한 제조 방법은, 수지의 주입 중에, 본딩 와이어(3)가 캐비티(112)의 내부에서 변형되는 수지 충진 공정에 문제가 있을 수 있다. 구체적으로, 수지가 게이트(115)로부터 캐비티(112)에 주입되는 수지 충진 공정에서, 통상 금속 세선으로 구성된 본딩 와이어(3)가 수지의 흐름에 의해 가압되어 캐비티(112)에서 변형되거나 또는 비틀어진다. 이것은, 수지에 원하지 않는 보이드의 발생 뿐만 아니라, 본딩 와이어(3)의 불량 접촉, 단락, 및 단선을 야기할 수 있다. 때때로, 본딩 와이어(3)는 수지의 외부면의 바깥쪽으로 노출될 수 있다.
일본국 특허 제10-189631호 공보에는 본딩 와이어가 패키지의 외부면의 바깥쪽으로 노출되는 것을 방지하는 방법의 예가 개시되어 있다. 이 공보는 도 28에 도시된 바와 같이 캐비티에서의 본딩 와이어의 가압을 가르쳐 주는데, 함께 결합되어 캐비티(212)를 형성하는 분할 금형(211a 및 211b)을 구성하는 금형 유닛(220)에 대해 캐비티 변경부(220)가 부가적으로 제공된다. 구체적으로, 금형 유닛(200)의 상부 금형(211a)에 캐비티 변경부(220)가 배치되며 캐비티(212)로 하강되어, 본딩 와이어(3)의 상부의 높이가 수지 주입 전에 조절된다. 이 상태에서, 캐비티 변경부(220)를 관통하도록 형성된 수지 흐름 통로(221)를 통해 캐비티(212)에 수지가 주입된다. 캐비티(212)를 수지로 충진한 후 캐비티(212)에 수지의 경화 완료 전에, 캐비티 변경부(220)가 패키지의 표면에 대응하는 소정의 높이로 위쪽으로 끌어당겨져, 캐비티(212)의 내부에 충진되지 않은 공간이 형성된다. 그 다음, 이러한 공간에 수지가 더 충진된다. 그러나, 이 방법에서, 본딩 와이어(3)는, 수지의 흐름에 의해 캐비티(212)에 가압되어 변형되거나 비틀어져, 수지에 보이드의 발생 뿐만 아니라, 본딩 와이어의 원하지 않는 접촉, 단락, 단선을 야기한다. 또한, 캐비티(212)의 내부에서 경화되고 또한 수지 흐름 통로(221)의 내부에서 비가역적으로 경화되는 수지의 열경화성 특성 때문에, 캐비티 변경부(220)에 형성된 수지 흐름 통로(221)를 통해 캐비티(212)에 수지를 주입하는 것은 실제적이지 못하다.
금형 유닛의 캐비티의 내부의 본딩 와이어의 변형의 요인에 대한 연구를 통해, 본 발명자들은 본딩 와이어 변형의 주 요인을 확인하여, 도 29를 참조하여 설명할 것이다. 공간에 수지가 점차 충진되는 캐비티(112)에 수지를 주입하는 공정 중에, 점성이 높은 수지는 프레임(8)(도시하지 않음)의 스테이지(6)와 함께 반도체 칩(1)을 가압하여, 반도체 칩(1)이 그 소정의 위치로부터 이동하게 된다. 이러한 캐비티(112)에서의 반도체 칩(1)의 돌발적인 이동 때문에, 본딩 와이어(3X)가 패키지의 측벽에 일부에 노출되고 또한 본딩 와이어(3Y)가 캐비티(112)에 비틀어고, 이것에 의해 수지의 보이드의 발생 뿐만 아니라, 본딩 와이어의 원하지 않는 접촉, 단락, 및 단선이 발생한다. 이들 본딩 와이어의 결함은, 불량품으로서 검출될 수 있지만, 단락 및/또는 단선을 검출하는 전도성 검사에 의해 제조시 제거될 수 있다. 불량품의 수가 증가하면, 생산성이 상당히 감소된다. 또한, 통상의 전도성 검사에 의해 항상 불량품 모두가 검출되는 것은 아니며, 이들 중 일부가 양품으로 선적될 수 있어, 선적 후 결함이 지적되거나 또는 클레임 청구된다. 그 경우, 제조된 제품의 신뢰성이 상당히 감소된다.
본 발명의 목적은, 수지 주입 공정 중의 본딩 와이어의 변형에 기인하는 불량이 확실히 제거될 수 있어, 생산성과 신뢰성이 상당히 향상되는 반도체 장치의 제조 및 검사를 위한 방법 및 장치를 제공하는 것이다.
본 발명의 또 다른 목적은, 패키지의 표면의 외부로 노출되거나 또는 패키지의 표면에 매우 근접하여 접근되는 본딩 와이어의 불량이 수지로 반도체 칩을 실링하기 위한 실링 공정에서 확실히 검출될 수 있는 반도체 장치의 제조 및 검사를 위한 방법 및 장치를 제공하는 것이다.
본 발명의 제1 특징에서, 반도체 장치의 제조 방법은, 5 공정, 즉, 프레임 어셈블리 공정, 금형 셋업 공정, 칩 고정 공정, 수지 충진 공정, 및 수지 고형화 공정으로 구성된다. 리드가 본딩 와이어와 상호접속되는 반도체 칩을 포함하는 프레임 어셈블리가 한 쌍의 분할 금형을 포함하는 금형 유닛에 설치된 후, 금형 유닛이 밀폐된 다음에, 분할 금형에 수용된 적어도 하나의 칩 고정 부재가 캐비티에 삽입되고 캐비티로부터 돌출하여 반도체 칩을 가압하므로, 캐비티에서 위치가 일시 고정된다. 수지 충진 공정은, 3 단계, 즉, 수지 주입 단계과 칩 고정 부재 수축 단계를 포함하는데, 금형 유닛의 캐비티에 수지가 완전히 충진되기 전에, 칩 고정 부재가 분할 금형에 수축되어, 수축된 트레이스에 수지가 더 충진된다. 여기서, 핀에 해당하는 소정 수(예를 들면 4)의 칩 고정 부재를 제공할 수 있고, 그 선단에 버퍼 부재가 접착된다. 대안으로, 반도체 칩이 장착되는 프레임의 스테이지와 접촉될 수 있거나, 또는 프레임의 스테이지를 지지하기 위한 스테이지 바와 접촉될 수 있다.
상기에서, 칩 고정 부재는, 2단계, 즉, 적어도 하나의 칩 고정 부재를 사용하는 반도체 칩 고정 단계와 적어도 하나의 고정 부재를 사용하는 본딩 와이어 고정 단계를 포함할 수 있다. 즉, 칩 고정 부재에 의해 반도체 칩의 위치가 고정되고, 캐비티에 삽입되어 본딩 와이어를 가압하는 와이어 고정 부재에 의해 본딩 와이어 위치가 고정된다. 여기서, 본딩 와이어의 선단은 본딩 와이어의 굽은 상부와 거의 일치하는 굽은 형상을 갖는다. 각각 반도체 칩의 리드와 접속된 본딩 와이어를 가압하는 소정 수의 와이어 고정 부재를 제공할 수 있다. 이후, 금형 유닛의 캐비티에 수지가 완전히 충진되기 전에, 칩 고정 부재와 와이어 고정 부재 모두는 분할 금형에 수축되어, 수축된 트레이스에 수지가 더 충진된다.
본 발명의 제2 특징에서, 금형 유닛의 분할 금형은 절연층을 통해 서로 절연되고, 전극층은 하나의 분할 금형에 대해 캐비티의 내부벽에 형성된다. 수지 충진 공정에서 반도체 칩이 위쪽으로 이동되어 본딩 와이어(들)이 캐비티의 전극층과 돌발적으로 접촉하게 되면, 전기 전도성이 검출되어 금형 유닛의 캐비티의 식별 번호 에 대한 정보가 기록되고 그 성형품(즉, 반도체 장치)가 패키지의 표면으로부터 실제로 노출되거나 또는 선적 후에 패키지의 표면으로부터 노출 가능하게 될 수 있는 불량품으로 판정된다. 정보에 응답하여, 이러한 불량품이 제조 라인으로부터 자동적으로 제거된다. 따라서, 통상 검사에서 검출되지 않는 반도체 장치의 패키지의 실링 불량을 확실히 검출할 수 있다.
본 발명은 첨부 도면을 참조하여 예를 들어 보다 상세히 설명된다.
1. 제1 실시예
도 1은 본 발명의 제1 실시예에 의해 제조된 반도체 장치의 내부 구조를 도시하는 단면도이다. 도 1의 반도체 장치는 열경화성 수지 화합물로 만들어진 패키지(4)안에 넣어져 실링된 반도체 칩(1)을 포함한다. 여기서, 반도체 칩(1)에 형성된 패드(1p)는 금속 세선에 해당하는 본딩 와이어(3)를 통해 리드의 내부 단자(2a)에 접속된다. 따라서, 전술한 구성요소(즉, 반도체 칩(1), 리드(2)의 내부 단자(2a), 및 본딩 와이어(3)) 모두는 일체로 결합되어 패키지(4)에 완전히 넣어지는 반면에, 리드(2)의 외부 단자(2b)는 패키지(4)의 외부면으로부터 노출된다. 반도체 칩(1)은 패키지(4)의 대략 중앙에 배치되는데, 그 하부면은 스테이지(6)에 부착되고, 그 상부면은 전기 회로를 수용한다.
본 실시예의 반도체 장치는 아래에 설명되는 다음 장치 및 방법에 의해 제조된다.
도 2는, 5개의 공정, 즉, 프레임 어셈블리 공정, 금형 셋업 공정, 칩 고정 공정, 수지 충진 공정, 및 수지 고형화 공정으로 구성된 본 실시예의 반도체 장치의 제조의 개요를 도시한다. 5개의 공정 중 3개의 공정, 즉, 금형 셋업 공정, 수지 충진 공정, 및 수지 고형화 공정은 본 실시예에 따른 금형 드라이브 장치와 금형 유닛을 이용하여 수행된다. 전술한 5개의 공정의 상세한 설명이 아래에 설명된다.
(a) 프레임 어셈블리 공정
도 3은 프레임 어셈블리 공정에서 부품이 함께 조립된 프레임 어셈블리(9)의 외관을 도시하는 평면도이다. 프레임 어셈블리(9)는, 반도체 칩(1), 본딩 와이어(3), 및 ‘직사각형’반도체 칩(1)을 장착하는 스테이지(6), 이 스테이지(6)를 가교하고 지지하는 4개의 스테이지 바(7), 및 리드(2)의 배치를 지지하기 위한 4개의 리드 스테이(lead stay)(8)로 구성된 프레임(5)으로 구성되어 있다. 스테이지(6), 스테이지 바(7), 및 리드 스테이(8)로 일체 구성된 프레임(5)은, 금속판을 가압하여 절단함으로써 형성된다.
먼저, 스테이지(6)에 반도체 칩(1)이 장착되어 부착된다. 그 다음, 반도체 칩(1)의 패드(1p)가 본딩 와이어(3)에 의해 리드(2)의 내부 단자(2b)와 접속된다. 이와 같이, 프레임 어셈블리(9)를 제조할 수 있다.
(b) 금형 셋업 공정
도 4는 금형 셋업 공정의 마지막 단계에서 프레임 어셈블리(9)를 유지하고 포함하는 금형 유닛(10)의 내부 구조를 도시하는 단면도이다. 금형 셋업 공정은 금형 유닛(10)을 포함하는 반도체 장치 제조 장치 및 금형 드라이브 장치(도시하지 않음)를 사용한다.
금형 유닛(10)은, 캐비티(12)에 패키지의 형성에 사용하는 수지를 공급하는 런너(14)와 게이트(15) 뿐만 아니라, 분할되어 함께 수직으로 결합되는 한 쌍의 분할 금형(즉, 상부 금형(11a) 및 하부 금형(11b)), 캐비티(12), 및 칩 고정 부재(13)를 갖는다. 상부 금형(11a)과 하부 금형(11b) 모두는, 금형 드라이브 장치(도시하지 않음)에 의해 온도가 제어되고, 그 분할면에 프레임 어셈블리(9)의 스테이지 바(7)와 리드(2)의 패턴과 형상에 일치하는 소정의 채널을 갖는다. 즉, 리드(2)의 외부 단자(2b)들과 스테이지 바(7)의 외부 단자들은 상부 금형(11a)과 하부 금형(11b) 사이에 기밀하게 유지된다. 상부 금형(11a)과 하부 금형(11b)이 함께 결합될 때 금형 유닛(10)의 내부에 형성된 캐비티(12)는 패키지(4)의 외부 구성을 한정하는 소정의 형상을 갖는다. 다면 또는 원기둥 블록에 해당하는 칩 고정 부재(13)가 금형 유닛(10)의 상부 금형(11a)에 배치되어 상부 금형(11a)을 관통하는 관통홀(16)에 의해 형성된다. 칩 고정 부재(13)는, 관통홀(16)의 측벽을 따라 슬라이딩하면서 수직으로 이동될 수 있어, 캐비티(12)에 일부 삽입 또는 캐비티(12)로부터 추출될 수 있다. 삽입과 추출 타이밍 및 칩 고정 부재(13)의 스트로크는 전술한 금형 드라이브 장치에 의해 제어된다. 런너(14)와 게이트(15)는, 캐비티(12)에 비경화된 열경화성 수지를 삽입하는데 사용하는 통로를 형성하는데, 이것들은 상부 금형(11a)과 하부 금형(11b)의 분할면에 형성된다. 런너(14)의 일단은 플런저(도시하지 않음)를 갖는 가열 포트와 연통되고, 게이트(15)는 캐비티(12)의 소정의 위치에서 개방된다. 여기서, 소정량의 수지 펠릿이 가열 포 트에서 용융되어, 용융된 수지가, 예를 들면, 플런저에 의해 가압되면서 런너(15)와 게이트(15)를 통해 캐비티(12)에 삽입된다.
전술한 프레임 어셈블리(9)는 금형 유닛(10)에 설치된다. 먼저, 금형 유닛(10)이 개방된 다음에, 프레임 어셈블리(9)는 상부 금형(11a)과 하부 금형(11b) 사이의 소정의 위치에 배치된다. 이 때, 리드(2)의 외부 단자(2b)와 프레임 어셈블리(9)의 스테이지 바(7)의 외부 단자 모두는 상부 금형(11a)과 하부 금형(11b) 사이에 유지된다. 또한, 스테이지(6)에 장착된 반도체 칩(1), 본딩 와이어(3), 및 리드(2)의 내부 단자(2a)는 캐비티(12)의 내부에 위치되는데, 이것들은 캐비티(12)의 내부벽과 접촉을 갖지 않고 함께 접속된다. 프레임 어셈블리(9)의 셋업 후에, 금형 유닛(10)은 밀폐된다.
(c) 칩 고정 공정
도 5는, 칩 고정 단계의 마지막 단계에서 성립된, 반도체 칩(1)이 칩 고정 부재(13)와 접촉하는 프레임 어셈블리(9)를 유지하는 금형 유닛(10)을 도시하는 단면도이다. 프레임 어셈블리(9)가 밀폐된 금형 유닛(10)에 설치된 후에, 상부 금형(11a)의 관통홀(16)에 삽입된 칩 고정 부재(13)는 하강하여 캐비티(12)에 돌출하여, 칩 고정 부재(13)의 하단부가 반도체 칩(1)의 상부면과 접촉하게 되고, 그 하부면이 스테이지 바(7)를 통해 금형 유닛(10)에 의해 지지되는 스테이지(6)에 부착된다. 따라서, 반도체 칩(1)은 칩 고정 부재(13)와 스테이지(6) 사이에 끼워져, 위치가 일시 고정된다.
칩 고정 부재(13)의 하단부와의 접촉에 기인하여 반도체 칩(1)의 전기 회로 를 손상시킬 가능성이 있으면, 칩 고정 공정 이전에 반도체 칩(1)의 표면에 보호막(17)(도 6 참조)을 부착하는 것이 바람직하다.
(d) 수지 충진 공정
수지 충진 공정은, 2 단계, 즉, 수지 주입 단계과 칩 고정 부재 수축 단계를 포함한다. 먼저, 비경화된 열경화성 수지가, 런너(14)와 게이트(15)를 통해, 반도체 칩(1)의 위치가 일시 고정된 캐비티(12)에 삽입된다. 캐비티(12)에 수지가 완전히 충진되기 전에, 칩 고정 부재(13)는, 그 하단면이 캐비티(12)의 내부벽과 일치하도록 상부 금형(11a)의 관통홀(16)에서 수축된다. 칩 고정 부재(13)의 수축에 기인하여, 캐비티(12)의 내부 공간이 부압에 놓여지나 수지가 즉시 충진되어, 캐비티(12)에 공급된 수지에 보이드 또는 홀이 발생하지 않는다. 이 단계에서, 반도체 칩(1)은 이미 수지에 매립되어, 그 주변 영역이 수지에 의해 균일하게 가압된다. 따라서, 칩 고정 부재(13)를 사용하는 위치 고정이 해제되더라도, 반도체 칩(1)은 수지의 흐름 압력에 기인하여 위치가 이동할 수 없다. 수지 주입 속도, 주입 압력, 칩 고정 부재(13)의 수축 개시 타이밍, 및 수축 속도 모두는 금형 드라이브 장치에 의한 금형 유닛(10)의 온도에 따라 최적으로 제어된다.
(e) 수지 고형화 공정
도 7은 수지 고형화 공정의 마지막 단계에서 성립된 반도체 칩(1)을 넣는 수지가 캐비티(12)에 완전히 충진되는 금형 유닛(10)을 도시하는 단면도이다. 수지 고형화 공정에서, 금형 유닛(10)의 캐비티(12)를 충진하는 수지는 경화되어 고형화된다. 수지의 열경화 특성에 기인하여, 수지는 연속 가열에 의해 비가역적으로 고 형화되므로, 금형 유닛(10)의 내부에 패키지(4)를 형성한다. 이 때, 하부 금형(11b)의 분할 면에 모두 형성된 런너(14)와 게이트(15)에서 수지가 경화된다. 따라서, 금형 유닛(10)이 개방되면, 런너(14)와 게이트(15)에서 경화된 수지는 금형 유닛(10)으로부터 패키지(4)와 함께 용이하게 제거될 수 있다.
캐비티(12)에서 수지의 고형화의 완료 후에, 금형 유닛(10)이 개방되고, 프레임 어셈블리(9)가 추출된다. 그 다음, 리드 스테이(8)가 리드(2)로부터 절단되고, 패키지(4)로부터 돌출하는 스테이지 바(7)도 절단된다. 따라서, 수지 주입 공정에서 수지의 흐름 압력에 기인하여 반도체 칩(1)이 돌발적으로 이동하는 것을 확실히 방지할 수 있는 본 실시예의 반도체 장치를 얻을 수 있다. 여기서, 수지에서의 반도체 칩(1)의 돌발적인 이동에 기인하는 본딩 와이어(3)의 노출 뿐만 아니라, 패키지(4)의 변형에 기인하는 본딩 와이어(3)의 접촉, 단락, 및 단선의 발생을 확실히 억제할 수 있다. 따라서, 본 실시예는 반도체 장치의 제조시 신뢰성과 생산성을 상당히 향상시킬 수 있다.
2. 제2 실시예
제2 실시예는 기본적으로 칩 고정 부재의 특정 형상과 구조를 제외하고 제1 실시예와 유사하다. 따라서, 제2 실시예는 칩 고정 부재의 형상과 구조에 대해 상세히 설명된다.
도 8 및 도 9는 본 발명의 제2 실시예에 의한 칩 고정 부재의 구조와 사용을 도시한다. 즉, 제2 실시예는 각각 원통형 핀에 해당하는 4개의 칩 고정 부재(13)를 제공하며, 그 선단에는 쿠션 또는 버퍼 부재(19)가 접착된다. 버퍼 부재(19)는 내열 고무 또는 합성 수지로 만들어진다. 4개의 칩 고정 부재(13)는 각각 정방형 또는 직사각형 시트(18)의 4 코너에 세워져 서로 인터록된다. 이들 칩 고정 부재(13)는, 상부 금형(11a)의 소정의 위치에 형성된 관통홀(16)에 삽입되어, 관통홀(16)의 내부벽을 슬라이딩하면서 자유롭게 캐비티(12)에 삽입되거나 또는 캐비티(12)로부터 추출될 수 있다. 통상 금형 유닛(10)의 외부에 배치되는 시트(18)를 가압함으로써, 4개의 칩 고정 부재(13)가 캐비티(12)에 삽입되어 버퍼 부재(19)가 각각 반도체 칩(1)의 4 코너와 접촉하게 되어, 아래쪽으로 가압된다.
반도체 칩(1)의 4 코너에 본딩 와이어가 배치되지 않기 때문에, 도 10에 도시된 바와 같이 반도체 칩(1)의 4 코너와 칩 고정 부재(13)가 접촉될 때는 문제가 없다. 즉, 제2 실시예에 의하면, 반도체 칩(1)은 문제 없이 확실히 가압될 수 있다.
칩 고정 부재(13)는 각기 금형 유닛(10)의 캐비티(10)에 주입된 수지의 흐름을 방해하거나 또는 차단하지 않는 얇은 핀으로 구성된다. 따라서, 비교적 고속으로 금형 유닛(10)의 캐비티(10)에 수지가 주입되더라도, 수지의 흐름에서 난기류가 발생하지 않아, 수지에서의 보이드의 발생 가능성을 상당히 감소시킬 수 있다. 즉, 반도체 장치의 제조시 수율과 신뢰성을 향상시킬 수 있다. 칩 고정 부재(13)의 선단에 버퍼 부재(19)를 제공하기 때문에, 회로 소자와 반도체 칩(1) 상의 구성성분을 손상시킬 가능성이 거의 없어, 칩 고정 부재(13)가 접촉하게 된다.
3. 제3 실시예
제3 실시예는 기본적으로 제2 실시예와 유사한데, 금형 유닛(10)에 의해 유 지된 프레임 어셈블리(9)를 가압하는데 원통형 핀에 각각 해당하는 4개의 칩 고정 부재가 사용된다.
제2 실시예와 유사하게, 4개의 칩 고정 부재(13)는, 정방형 또는 직사각형 시트(18)의 4코너에 세워져 서로 인터록되는데, 금형 유닛(10)의 상부 금형(11a)의 소정의 위치에 형성된 관통홀(16)의 내부벽을 슬라이딩하면서 자유롭게 금형 유닛(10)의 캐비티(12)에 삽입되거나 캐비티(12)로부터 추출된다. 시트(18)를 아래쪽으로 가압함으로써, 칩 고정 부재(13)의 선단은 각각 스테이지(6)의 4코너와 접촉되어 아래쪽으로 가압된다. 즉, 제3 실시예의 특징은, 칩 고정 부재(13)가 반도체 칩(1)과 직접 접촉하지 않고 스테이지(6)와 접촉하는 것이다.
제3 실시예는, 칩 고정 부재(13)가 각각 스테이지(5)의 4 코너와 접촉하도록 설계 되었기 때문에, 스테이지(6)에의 반도체 칩(1)의 부착에 기인하는 소정의 위치에 반도체 칩(1)을 간접적으로 일시 고정할 수 있다. 따라서, 칩 고정 부재(13)는 반도체 칩(1)에 제작된 회로 소자 또는 구성 요소를 손상시키지 않는다. 또한, 각각 얇은 핀으로 구성된 칩 고정 부재(13)들은 금형 유닛(10)의 캐비티(12)에 주입된 수지의 흐름을 방해하거나 또는 차단하지 않는다. 이 때문에, 비교적 고속으로 금형 유닛(10)의 캐비티(10)에 수지가 주입되더라도 난기류에 기인하는 수지의 보이드의 발생 가능성을 확실히 감소시킬 수 있다. 따라서, 반도체 장치의 제조시 수율과 신뢰성을 향상시킬 수 있다.
제3 실시예는, 스테이지(6)의 이웃에 해당하는 스테이지 바(7)와 칩 고정 부재(13)가 접촉하게 되도록 변형될 수 있다. 이러한 변형에 의해, 반도체 칩(1)이 회로 소자에 손상을 야기시키지 않고 위치가 일시 고정될 수 있고 또한 금형 유닛(10)의 캐비티(12)에 수지의 고속 주입을 할 수 있다. 이 경우에, 칩 고정 부재(13)는 금형 유닛(10)의 캐비티(12)에 유지된 반도체 칩(1)으로부터 비교적 떨어져 위치된다. 이것은 수지 특히 반도체 칩(1)의 주변 영역의 매끄러운 흐름에 기여하여, 고정밀성과 균일성을 갖는 패키지의 확실한 형성이 가능하다.
4. 제4 실시예
제4 실시예는, 도 13을 참조하여 설명되는 소정의 위치에서 금형 유닛(10)의 상부 금형(11a)에 본딩 와이어(3)를 일시 고정하도록 와이어 고정 부재가 제공된다는 점 이외는 제2 실시예와 거의 동일하다.
도 13은 본 발명의 제4 실시예에 의한 금형 유닛(10)의 상세한 구조와 구서을 도시한다. 즉, 금형 유닛(10)이 소정의 위치에 본딩 와이어(3)를 일시 고정하기 위한 와이어 고정 부재(20)를 제공하는 것이 특징이다. 와이어 고정 부재(20)는, 관통홀의 내부벽을 슬라이딩하면서, 금형 유닛(10)의 상부 금형(11a)의 소정의 위치에 형성된 관통홀을 통해 자유롭게 캐비티(12)에 고정될 수 있고 캐비티(12)로부터 추출될 수 있다. 금형 유닛(10)의 캐비티(12)에 삽입될 때, 와이어 고정 부재(20)는 캐비티(20)의 내부로 돌출되어 각각 본딩 와이어(3)의 굽은 상부와 접촉하게 된다. 이 때문에, 와이어 고정 부재(20)의 상단부는 금형 유닛(10)의 캐비티(12)에서의 본딩 와이어(3)의 굽은 상부에 거의 일치하는 소정의 곡선으로 형성된다. 금형 유닛(10)의 외부에, 와이어 고정 부재(20)의 다른 단자들이 시트(21)에 상호접속되어 서로 인터록된다.
도 14는, 도 2에 도시된 전술한 제조 방법과 유사하게 5개의 공정, 즉, 프레임 어셈블리 공정, 금형 셋업 공정, 칩 고정 공정, 수지 충진 공정, 및 수지 고형화 공정으로 구성된 본 실시예의 제조 방법의 개요를 도시하는 플로 차트이다. 도 2에 도시된 전술한 제조방법과 비교해서, 도 14의 제조방법은, 프레임 어셈블리(9)가 금형(10)에 설치된 다음에 밀폐되는 금형 셋업 공정의 완료 후에 수행된 칩 고정 공정에 특징이 있다. 구체적으로, 칩 고정 공정은 2 단계, 즉, 반도체 칩 고정 단계와 본딩 와이어 고정 단계를 포함한다. 여기서, 반도체 칩 고정 단계는, 4개의 칩 고정 부재(13)가 각각 반도체 칩(1)의 4코너의 이웃 영역과 접촉하고, 아래쪽으로 가압되고 따라서 위치가 일시 고정되는 전술한 제2 실시예의 공정에 거의 상당하다. 칩 고정 부재(13)는 각각 얇은 핀으로 구성되어, 금형 유닛(10)의 캐비티(12)에 삽입된 수지의 흐름을 방해하거나 차단하지 않는다. 따라서, 비교적 고속으로 금형 유닛(10)의 캐비티(12)에 수지가 삽입되더라도, 수지의 흐름의 난기류에 기인하는 보이드의 발생 가능성이 낮다. 따라서, 반도체 장치의 제조시 수율과 신뢰성을 향상시킬 수 있다. 또한, 칩 고정 부재(13)는 그 선단에서 버퍼 부재(19)와 접착되기 때문에, 칩 고정 부재(13)가 반도체 칩(1)의 회로 소자와 집적 접촉하게 되더라도, 반도체 칩(1)에 손상을 야기할 가능성이 낮다. 본딩 와이어 고정 단계에서, 와이어 고정 부재(20)는 소정 스트로크에 의해 캐비티(20)에 돌출되어, 그 굽은 선단이 본딩 와이어(3)의 굽은 선단과 조금 접촉하게 되고, 따라서, 형상과 위치가 거의 유지된다.
또한, 칩 고정 공정에서 반도체 칩 고정 단계와 본딩 와이어 고정 단계를 수 행하는 순서를 한정할 필요가 없다. 따라서, 이들 단계는 거의 임의 순서로 순차로 수행될 수 있고, 대안으로, 이들 단계는 동시에 수행될 수 있다.
수지 충진 공정은, 도 2에 도시된 전술한 수지 충진 공정과 유사하게, 2개의 단계, 즉, 수지 주입 단계와 칩 고정 부재 수축 단계를 포함한다. 칩 고정 공정에 기인하여, 반도체 칩(1)과 본딩 와이어(3) 모두는 금형 유닛(10)의 캐비티(12)의 소정의 위치에 일시 고정된다. 수지 충진 공정에서, 비경화된 수지가 런너(14)와 게이트(15)를 통해 캐비티(12)에 주입된다. 캐비티(12)에 수지가 완전히 충진되기 전에, 칩 고정 부재(13)와 와이어 고정 부재(20)는, 그 선단이 캐비티(12)의 내부벽에 거의 일치하도록 상부 금형(11a)의 각각의 관통홀에서 수축된다. 칩 고정 부재(13)의 수축에 기인하여, 캐비티(12)의 공간이 부압에 위치되나 수지가 바로 충진되어, 수지에서의 보이드와 홀의 발생을 확실히 피할 수 있다. 이 단계에서, 반도체 칩(1)과 본딩 와이어(3)는 모두 수지에 의해 매립되어 그 주변 영역이 수지로 균일하게 가압된다. 따라서, 칩 고정 부재(13)와 와이어 고정 부재(20)를 사용하는 위치 고정이 해제되더라도, 반도체 칩(1)과 본딩 와이어(3)는 수지의 흐름 압력에 기인하여 이동되거나 변형되지 않을 것이다. 수지 주입 속도, 주입 압력, 칩 고정 부재(13)와 와이어 고정 부재(20)의 수축 개시 타이밍, 및 수축 속도 모두는 금형 드라이브 장치에 의해 금형 유닛(10)의 온도에 따라 최적으로 제어된다. 또한, 칩 고정 부재(13)와 와이어 고정 부재(20)의 수축 개시 순서를 한정할 필요는 없다. 즉, 칩 고정 부재(13)와 와이어 고정 부재(20)가 임의의 순서로 상부 금형(11a)에 순차로 수축될 수 있고, 대안으로, 상부 금형(11a)에 동시에 수축될 수 있다. 수지 충진 공정의 완료 후에, 제4 실시예는 수지 고형화 공정을 수행하고, 그 내용이 이미 제1 실시예에서 설명되었다.
제4 실시예의 특징은, 칩 고정 부재(13)에 의해 반도체 칩(1)의 위치가 일시 고정되는 반도체 칩 고정 단계 이외에, 캐비티(12)에 와이어 고정 부재(20)를 돌출시킴으로써 수지 주입중에 본딩 와이어(3)의 위치가 고정되는 본딩 와이어 고정 단계를 제공하는 것이다. 따라서, 패키지의 외부면으로부터의 본딩 와이어의 돌발적인 노출 뿐만 아니라, 패키지의 변형에 기인하는 본딩 와이어의 원하지 않는 접촉, 단락, 및 단선의 발생을 확실히 피할 수 있다. 따라서, 반도체 장치의 제조시 생산성을 또한 향상시킬 수 있다. 와이어 고정 부재(20)는 수지 충진 공정의 완료 전에 금형 유닛(10)에 수축되어, 수축된 트레이스(trace)가 패키지에 대응하는 수지의 보이드 또는 홀을 야기시키지 않고 수지가 확실히 충진될 수 있다. 특히, 본딩 와이어(3)와 접촉하게 되는 와이어 고정 부재(20)의 선단 또한 각각 본딩 와이어(3)의 곡선에 적합하도록 굽어진다. 이 때문에, 본딩 와이어(3)들 간의 상호 거리가 돌발적으로 변화되는 것을 확실히 방지할 수 있다. 즉, 본 실시예는 본딩 와이어(3)들 간의 상호 접촉의 발생 및 본딩 와이어(3)들 간의 상호 거리의 변화에 기인하여 유발된 조정의 발생을 확실히 피할 수 있다. 따라서, 비교적 높은 신뢰성으로 균일한 특성을 갖는 반도체 장치를 제조할 수 있다.
제4 실시예는, 와이어 고정 부재(20)의 선단이 평탄하게 형성되어 예를 들면 소위 평탄한 패키지에 대처한다. 이 변형은 수지의 버르(burr) 형성을 피할 수 있다. 또한, 와이어 고정 부재(20)는 각각 그 선단에서 버퍼 부재와 접착될 수 있 다.
또한, 제4 실시예는, 칩 고정 부재(13)를 인터록하는 시트(18)와 와이어 고정 부재(20)를 인터록하는 시트(21)가 일체로 결합될 수 있는 도 16에 도시된 바와 같이 변형될 수 있는데, 칩 고정 부재(13)와 와이어 고정 부재(20) 모두는 단일 시트(18)와 모두 접속되어 서로 인터록된다. 즉, 이것들은 동일한 스트로크로 동시에 캐비티(12)에 삽입되고 캐비티(12)로부터 추출될 수 있다. 이 변형에서, 금형 유닛(10)의 상부 금형(11a)에 수축될 때, 칩 고정 부재(13)와 와이어 고정 부재(20)의 선단은 캐비티(12)의 내부벽에 완전히 일치하지 않으나, 반도체 장치의 특성에 실제 손상을 일으키지 않으며 반도체 장치의 제조시 생산성과 신뢰성에 실제 손상을 일으키지 않는다. 칩 고정 부재(13)와 와이어 고정 부재(20)의 독립 조작과 비교해서, 이 변형은, 반도체 장치의 제조 비용의 저감 뿐만 아니라 제어 장치와 금형의 구조의 단순화에 크게 기여할 수 있다.
전술한 바와 같이, 제1 내지 제4 실시예는 각종 효과를 가지며, 이를 아래에 설명한다.
(1) 금형 유닛의 상부와 하부 금형 사이에 유지될 때 캐비티에서 가교되는 프레임 어셈블리의 반도체 칩은, 칩 고정 부재(들)을 조작함으로써 위치가 일시 고정된 다음에, 캐비티에 수지 충진 공정의 완료 전에, 칩 고정 부재(들)이 금형 유닛의 상부 금형에 안전하게 수축된다. 따라서, 흐름 압력하에서 캐비티에 주입된 수지에 의해 반도체 칩이 가압되더라도, 수지가 충진된 캐비티의 내부에서의 반도체 칩의 원하지 않는 이동을 확실히 피할 수 있다. 따라서, 패키지에서의 반도체 칩의 돌 발적인 변형에 기인하는 본딩 와이어의 원하지 않는 접촉, 단락, 및 단선의 발생을 상당히 억제할 수 있고, 패키지의 외부로 본딩 와이어가 노출되는 것을 확실히 방지할 수 있다. 이 때문에, 반도체 장치의 제조시 생산성을 상당히 향상시킬 수 있다.
(2) 칩 고정 부재 이외에, 금형 유닛의 캐비티의 내부의 위치에 본딩 와이어를 고정하기 위한 와이어 고정 부재를 배치할 수 있다. 여기서, 칩 고정 부재는 수지가 충진된 캐비티에서의 반도체 칩의 원하지 않는 이동을 피하도록 동작하고, 와이어 고정 부재도 캐비티에 주입된 수지의 흐름에 기인하는 본딩 와이어의 변형을 억제하도록 동작한다. 따라서, 패키지에서의 본딩 와이어의 변형에 기인하는 본딩 와이어의 원하지 않는 접촉, 단락, 및 단선의 발생을 상당히 억제할 수 있고, 패키지의 외부로 본딩 와이어가 노출되는 것을 확실히 방지할 수 있다. 이 때문에, 반도체 장치의 제조시 생산성을 또한 향상시킬 수 있다.
5. 제5 실시예
다음 실시예들은, 리드의 외부 단자가 패키지의 외부로 노출되면서 내부 단자가 금속 세선에 해당하는 본딩 와이어와 상호접속되는 리드로 접속된 반도체 칩이 실링되고 패키지에 대응하는 수지에 넣어지는 특히 반도체 장치의 검사에 관한 것으로, 도 27을 참조하여 설명된다.
전술한 반도체 장치의 제조방법의 실링 공정에서, 수지 주입 중에 캐비티(112)에서 본딩 와이어(3)가 변형되는 것이 도 30을 참조하여 상세히 설명된다. 도 30은 본딩 와이어(3X)의 일부(예를 들면, 굽은 상부)가 위쪽으로 이동되어 캐비티(112)의 내부벽과 접촉하는 현상을 도시한다. 이 현상은, 수지가 캐비티(112)에 주입되어 그 공간을 충진하고, 높은 점성을 갖는 수지가 스테이지(6)와 함께 반도체 칩(1)을 가압할 때 반도체 칩(1)이 캐비티(112)의 소정의 위치로부터 이동되는 수지 충진 공정에서 발생한다고 여겨진다. 내부벽이 본딩 와이어(3X)와 접촉하는 캐비티(112)에 수지가 충진되어 경화되면, 본딩 와이어(3X)는 반도체 장치의 외부면의 바깥쪽으로 노출된다. 일반적으로, 전기 전도성 검사는, 실링 공정의 완료 후의 반도체 장치에 대해 제조라인에서 수행되는데, 패키지의 배선 또는 회로에 단선 또는 단락이 발견되면, 반도체 장치는 불량품으로서 검출된 다음에, 제조 라인으로부터 제거된다. 그러나, 전기 전도성 검사는, 단선과 단락 등의 다른 전도성 고장이 발견되지 않는 한 본딩 와이어(들)가 노출되는 제품의 불량을 검출할 수 없어, 이러한 불량품이 양품으로 잘못 판정될 수 있다. 이러한 불량품의 선적후, 반도체 장치의 본딩 와이어의 노출부는 다른 전기 회로와 접촉하게 되거나, 또는 습기가 본딩 와이어의 노출부로부터 반도체 장치에 침투하여 회로 특성이 저하된다.
패키지의 외부면으로부터 본딩 와이어가 분명히 노출되지 않더라도, 수지 주입 공정중에 반도체 칩(1)이 위쪽으로 이동될 때, 본딩 와이어(3Y)의 굽은 상부와 패키지의 표면 사이의 여유(δ)이 작게 되어, 패키지에 얇게 된 부분을 형성한다. 이 제품 또한 제조 라인에서 수행된 통상의 전기 전도성 테스트에 의해 양품으로서 검출되나, 선적 후, 패키지의 얇게 된 부분이 벗겨지면, 본딩 와이어가 패키지의 표면의 외부로 노출되거나, 또는 습기가 얇게 된 부분으로부터 패키지에 침투되면, 회로 특성이 저하된다. 즉, 반도체 장치의 본딩 와이어의 불량이 제조 라인의 통상 검사에 의해 검출되지 않고 선적 후에 클레임 청구되면, 반도체 장치의 제조의 신뢰성은 상당히 손상된다.
전술한 문제를 해결하기 위해서, 본 발명의 제5 실시예는, 본딩 와이어의 불량에 대해 확실히 검사할 수 있는 새로운 제조 라인을 제공한다. 도 17은 반도체 장치의 제조와 검사를 위한 제조 라인의 일부를 도시한다. 개략적으로 말해서, 이 제조 라인은 다음과 같은 7개의 공정을 포함한다.
(a) 프레임 어셈블리 공정
반도체 칩을 각각 수용하는 소정 수의 유닛으로 구성된 공통 프레임이 제공된다. 여기서, 반도체 칩은 각각, 본딩 와이어를 통해, 공통 프레임의 대응 유닛에 형성된 리드와 접속되고, 따라서 복수의 프레임 어셈블리 유닛이 직렬 또는 매트릭스 형태로 배치되는 복수의 프레임 어셈블리를 형성한다.
(b) 금형 셋업 공정
프레임 어셈블리는 캐비티를 갖는 복수 쌍의 분할 금형을 배치하는 금형 어셈블리에 설치되는데, 각 프레임 어셈블리가 대응 금형들 사이의 분할면에 위치된 다음에, 분할 금형이 밀폐된다.
(c) 실링 공정
반도체 칩을 실링하는데 사용되는 수지가 캐비티에 주입된다. 캐비티에 수지가 완전히 주입된 후, 수지가 경화된 다음에, 분할 금형이 개방된다.
(d) 분리 공정
캐비티에서의 수지의 고형화의 완료 후에 완전히 생성된 반도체 장치들이 프레임으로부터 독립하여 분리된다.
(e) 분류 공정
실링 검사 공정에서 생성된 정보에 응답하여, 반도체 장치는 양품이 불량품으로부터 구별되는 분류가 행해진다.
(f) 마무리 공정
양품의 반도체 장치에, 전기 회로 검사, 외관 마무리, 및 스템핑의 마무리가 행해져, 마무리된 반도체 장치가 선적될 수 있다.
(g) 실링 검사 공정
반도체 장치는 전기 전도성 검사가 행해지고, 그 결과가 실링 공정 및/또는 분류 공정에 반영된다.
상기에서, 금형 셋업 공정의 완료 후와 실링 공정의 완료 전의 시간에 실링 검사 공정이 수행되는데, 프레임에 형성된 리드와 금형 유닛의 캐비티의 내부에 형성된 전극층 사이에 전기 전도성이 검출되는가 아닌가에 대해 모니터링이 수행된다. 전기 전도성이 검출되면, 검사 장치는 캐비티의 식별 번호와 캐비티의 내부에 유지된 품목(즉, 반도체 장치)에 할당된 식별 번호를 기록한다. 실링 공정에 대해, 검사 장치는 캐비티의 동작 상태를 체크 또는 제어하기 위한 통지와 신호를 발생한다. 분류 공정에 대해, 검사 장치는 제조 라인으로부터 불량품으로서의 대응 반도체 장치를 제거하기 위한 신호를 발생한다.
도 18은, 전술한 도 17의 제조 라인에 도시된 금형 셋업 공정에 따라 캐비티 에 프레임 어셈블리를 유지하는 단일 금형 유닛의 내부 구조를 도시하는 단면도이다. 설명의 편의를 위해, 도 18은 금형 어셈블리의 하나의 유닛에 해당하는 단일 금형 유닛을 도시한다. 구체적으로, 금형 유닛(10)은, 한 쌍의 분할 금형(11a 및 11b)으로 구성된 금형 본체(11), 캐비티(12), 캐비티(12)에 수지를 주입하기 위해 사용되는 런너(14)와 게이트(15), 및 전극층(16)을 포함한다. 또한, 검사 리코더(20)는, 전도성 검출기(21), 식별 리코더(22), 및 전기 전력원(23)을 포함한다.
분할 금형(11a 및 11b)은 금형 드라이브 장치(도시되지 않음)에 의해 온도가 제어된다. 또한, 금형 유닛(10)의 캐비티(12)에 프레임 어셈블리(9)가 설치되면, 프레임 어셈블리(9)의 리드(2)의 외부 단자(2b)가 그 분할 면에서 분할 금형 11a과 11b 사이에서 기밀하게 유지된다. 또한, 프레임 어셈블리(9)의 평면으로부터 본딩 와이어(3)가 위쪽으로 구부러지는 상부 금형(11a)의 분할면에 절연층(13)이 형성된다. 절연층(13)은, 불소 수지, 실리콘 수지, 및 폴리이미드 수지 등의 소정의 수지 재료를 사용하여 막 또는 인쇄에 의해 형성된다. 또한, 소정 수의 금형 유닛이 서로 인접하게 배치되는데, 인접한 금형 유닛의 상부 금형들 사이에 전기 절연이 확보된다.
캐비티(12)는, 반도체 칩(1), 리드(2)의 내부 단자(2a), 및 비접촉식의 프레임 어셈블리(9)의 본딩 와이어(3)를 포함하는데, 캐비티(12)의 내부 형상은 패키지의 외부 구성을 한정한다. 런너(14)와 게이트(15)는 캐비티(12)에 수지(즉, 비경화된 열경화성 수지 화합물)를 주입하는데 사용하는 통로를 구성하는데, 이것들은 분할 금형(11a 및 11b)의 분할면을 따라 형성된다. 또한, 런너(14)의 다른 단부는 플런저를 갖는 가열 포트와 연통되고, 캐비티(12)의 소정의 위치에서 런너(15)가 개방된다.
전극층(16)은, 예를 들면, 구리, 티타늄, 또는 스테인레스 스틸로 만들어진 전도성 플레이트이다. 전극층(16)은 상부 금형(11a)의 소정의 내부벽에 전체가 접착된다. 전극층(16)과 접속된 라인은 상부 금형(11a)으로부터 연장된다.
전도성 검출기(21), 식별 리코더(22), 및 전력원(23)을 포함하는 검사 리코더(20)는 전극(16)과 프레임(5) 사이에 형성된 회로로서 배치된다. 프레임(5)이 상기 회로와 접속하여 접지 전위를 갖는 것이 바람직하다.
전극층(16)과 프레임(5) 사이의 저항이 소정 임계값보다 작게 되면, 전도성 검출기(21)는 청각 또는 시각 통지를 발생하여 식별 리코더(22)에 전도성 데이터를 송신한다. 그 다음에, 식별 리코더(22)는, 캐비티의 식별 번호, 검출된 전기 전도성, 및 캐비티에 유지된 품목(즉, 반도체 장치)에 할당된 식별 마크를 기록한다. 실링 공정에 대해(도 17 참조), 식별 리코더(22)는 캐비티의 동작 상태를 체그 또는 제어하기 위한 신호를 발생한다. 분류 공정에 대해, 이것은 제조 라인으로부터 불량품으로서의 대응 반도체 장치를 제거하기 위한 신호를 발생한다.
다음에, 전술한 공정들이 상세히 설명된다. 프레임 어셈블리 공정에서, 프레임(5)의 스테이지(6)에 반도체 칩(1)이 장착된 다음에, 본딩 와이어(3)를 통해 리드(2)의 내부 단자(2a)에 반도체 칩(1)의 패드(1p)가 접속되고, 따라서 도 3에 도시된 프레임 어셈블리(9)를 형성하는데, 본딩 와이어가 각각 굽은 상부를 갖는 원호처럼 형성된다. 전술한 제조 라인은, 복수의 프레임 어셈블리의 유닛(각각 도 3에 도시됨)이 금형 유닛의 캐비티의 배치와 일치하여 매트릭스 형태로 배치되는 복수의 프레임 어셈블리를 사용한다. 광학적으로 판독 가능한 일련 번호가 각각 매트릭스 형태로 배치되는 프레임 어셈블리에 할당되어, 대응 식별 번호가 각각 복수의 프레임 어셈블리의 유닛에 할당된다.
도 19는 수지가 주입되어 전술한 도 17에 도시된 제조 라인의 실링 공정에 따라 반도체 칩(1)을 실링하는 캐비티(12)에 프레임 어셈블리(9)를 유지하는 금형 유닛(10)의 내부 구조를 도시한다. 즉, 금형 셋업 공정에서 프레임 어셈블리(9)는 금형 유닛(10)에 설치된 다음에, 금형 유닛(10)이 밀폐되고, 런너(14)와 게이트(15)를 통해 캐비티(12)에 수지가 주입되는 실링 공정이 행해져, 캐비티(12)에 수지가 충진된다. 여기서, 수지는 점성이 높아 소정의 온도에서 가열되는 금형 유닛(10)의 캐비티(12)에 주입의 완료 직후에 경화된다. 따라서, 수지는 캐비티에 유입하면서 점차 점성이 증가된다. 수지 충진 공정의 중간에 수지가 고형화되면, 수지에 보이드의 발생과 수지 충진의 불충분성을 야기시킬 가능성이 있다. 따라서, 고압에서 고속으로 수지가 게이트(15)에 주입된다. 이러한 상황하에서, 반도체 칩(1)이 캐비티(12)에서의 수지의 흐름 압력에 의해 위쪽으로 일부 가압되면, 본딩 와이어(3)의 굽은 상부는 대응하여 위쪽으로 가압되어야 한다. 가능한 한 콤팩트한 크기로 반도체 장치를 형성하기 위해서, 캐비티(12)의 내부벽과 본딩 와이어의 굽은 상부 사이에 형성된 갭(거리의 여유)이 대체로 소정의 허용 가능한 제한값(예를 들면, 10㎛)으로 설정된다. 이 때문에, 본딩 와이어(3X)의 굽은 상부가 캐비티(12)의 내부벽에 접착된 전극층(16)과 접촉하는 원하지 않는 상황이 발생한다. 어느 하나의 본딩 와이어(3)의 굽은 상부가 캐비티(12)에서 전극층(16)과 접촉하면, 프레임(5)이 모든 리드(2)와 접속되기 때문에 전극층(16)과 프레임(5) 사이에 전기 전도성이 성립되어야 한다. 따라서, 전도성 검출기(21)는, 전극층(16)의 전기 전도성 상태를 검출하여 그 크기를 검침판독으로서 시각적으로 표시하고, 또한 전도성 데이터를 식별 리코더(22)로 송신한다. 식별 리코더(22)는, 품목에 대응하는 프레임 어셈블리의 일련 번호 뿐만 아니라, 전도성이 검출되는 캐비티의 식별 번호와, 품목(즉, 반도체 장치)에 할당된 식별 번호를 기록한다. 그 다음, 식별 리코더(22)는 실링 공정과 분류 공정에 요구되는 여러 가지 정보를 발생시킨다.
도 20a 내지 도 20c는 반도체 칩(1)을 리드(2)의 내부 단자와 접속하기 위한 본딩 와이어(3)의 굽은 상태의 예를 도시한다. 즉, 본딩 와이어(3)는, 예를 들면, 도 20a에 도시되는 단순한 모가 있는 형상, 도 20b에 도시되는 평탄한 상부 형상, 또는 도 20c에 도시되는 이중 피크 상부 형상으로 형성될 수 있다.
도 21은 전술한 도 17에 도시된 제조 라인과 비교해서 금형 셋업 공정 후에 셋업 상태 검사 공정을 더 제공하는 것이 특징인 제조 라인의 변형예를 도시한다. 셋업 검사 공정에서, 캐비티(12)의 전극층(16)과 리드(2) 사이에 전기 전도성이 성립되는가 아닌가에 대해 검출이 행해진다. 전기 전도성이 검출되면, 캐비티의 식별 번호는 기록되고 디스플레이(도시하지 않음)의 화면에 표시된다. 또한, 금형 유닛(10)에 매립된 전극층(16)이 절연 상태로 위치되는가 아닌가에 대해 대전에 의 해 캐비티 검사가 수행된다. 구체적으로, 금형 유닛(10)이 더미 리드를 유지하면서 고정된 다음에, 전극층(16)으로부터 연장된 라인과 더미 리드 사이의 전기 저항이 측정된다. 대안으로, 상부 금형(11a)과 하부 금형(11b) 사이에 성립된 전기 전도성에 대해 검출이 수행된다. 단락이 검출되면, 이물질이 금형 유닛(10)에 존재하는 것을 판정할 수 있다. 그 다음, 금형 유닛(10)의 내부 공간은 세정되어야 한다.
금형 유닛(10)이 캐비티 검사를 통과한 후, 밴딩 등의 프레임(5)의 불량 또는 비정상을 제거하기 위해서 제공되는 프레임 검사가 행해진다. 이 프레임 검사는 이미 본딩이 행해진 프레임 어셈블리의 리드들간의 전기 저항을 측정하여 수행된다.
프레임 어셈블리(9)가 프레임 검사를 통과하면, 리드(2)는, 밴딩 등의 리드(2)의 불량 또는 비정상을 제거하기 위해서 제공되는 리드 검사가 행해진다. 이 리드 검사는 이미 본딩이 행해진 프레임 어셈블리의 리드들간의 전기 저항을 측정하여 수행된다.
전술한 검사를 통과하면, 프레임 어셈블리는 금형 유닛(10)에 다시 설치된 다음에, 금형 유닛에서 전기 전도성이 검출되지 않으면, 금형 유닛에 유지된 프레임 어셈블리는 수지로 실링되는 실링 공정이 행해진다. 이후, 전도성 테스트가 실링된 반도체 장치에 대해 수행된다. 전기 전도성이 검출되면, 대응 금형 유닛의 캐비티의 식별 번호가 기록되고 디스플레이의 화면에 표시되어, 표시된 반도체 장치에는 불량품으로서 분리 공정이 행해된다. 전기 전도성이 검출되지 않으면, 반 도체 장치에는 전술된 양품으로서 분리 공정이 행해진다.
6. 제6 실시예
다음에, 아래에 상세히 설명되는 금형의 구성을 제외하고 제5 실시예와 기본적으로 유사한 제6 실시예에 대해 설명된다.
도 22는 도17에 도시된 제조 라인의 금형 셋업 공정에 따라 복수의 프레임 어셈블리를 유지하는 분할 금형의 구조를 도시하는 단면도이다. 즉, 본 실시예는 3개의 부분(11a, 11b, 및 11c)으로 분할되는 금형 어셈블리를 채용한다. 여기서, 이들 분할 금형(11a 및 11b)은 함께 결합되어 프레임 어셈블리의 복수의 유닛을 각각 유지하는 일련의 캐비티(12)를 일체로 형성한다. 따라서, 금형 어셈블리에 설치되면, 복수의 프레임 어셈블리(9)가 그 분할면의 분할 금형 11a과 11b 사이에 유지된다. 분할 유닛(11a)은 캐비티(12)의 상부에 연속 배치되고, 그 상부가 개방된다. 캐비티(12)의 상부를 제외한 분할 금형(11a)의 상부에는 각각 절연층(13)이 피복된다.
다른 분할 금형(11c)은 서로 분리되고 캐비티(12)의 상부를 각각 커버하도록 배치되는데, 그 바닥부가 각각 분할 금형(11a)의 상부에 형성된 절연층(13)에 위치된다. 전극층(16)은, 각각 분할 금형(11a)의 내부벽에 형성되어, 캐비티(12)의 상부벽을 각각 형성한다. 라인들이 전극층(16)으로부터 연장되어, 프레임 어셈블리(9)의 프레임(5)과 접속된 소정의 회로를 형성하는 전도성 검출기(21)와 전력원(도시하지 않음)을 포함하는 전술한 검사 리코더 장치와 접속된다. 전도성 검출기(21)를 포함하는 전술한 검사 리코더 장치는, 전극층(16)을 순차 스캔하여, 각 전극층(16)과 프레임(5) 사이에 전기 전도성이 성립하는가 아닌가에 대해, 실링 공정 중에 지속적으로 모니터링을 수행한다. 프레임 어셈블리(9)가 금형 어셈블리에 설치되어 분할 금형 11a과 11b 사이에 유지되는 조건하에서, 모든 전극층(16)이 절연층(13)에 의해 프레임(5)으로부터 전기적으로 분리된다.
금형 셋업 공정에서는, 복수의 프레임 어셈블리(9)가, 초기에 개방된 다음에 밀폐되어 일련의 캐비티(12)를 정의하는 도 22에 도시된 금형 어셈블리에 설치된다. 실링 공정에서, 플런저(도시되지 않음)를 갖는 가열 포트가 연통된 런너에 의해 이들 캐비티(12)에 수지가 주입된다. 캐비티(12)에 수지를 주입하기 위한 런너의 이동 차이에 기인하여, 각각의 캐비티(12)에 수지의 주입 속도와 압력에 변화가 발생할 수 있다. 따라서, 반도체 칩(1)은, 본딩 와이어(3)의 굽은 상부가 돌발적으로 전극층(16)에 대응하는 상부벽과 접촉하게 되는, 어느 캐비티(12)에서 위쪽으로 가압될 것이다. 캐비티(12)의 전극층(16)과 본딩 와이어(3) 사이에 성립된 접촉에 기인하여, 전기 전도성이 전극층(16)과 프레임 어셈블리(9) 사이에 대응하여 성립된다. 각각의 캐비티(12)에 대해 별도로 스캐닝이 수행되기 때문에, 검사 리코더 장치는, 캐비티에 설치된 프레임 어셈블리의 일련 번호 뿐만 아니라, 전기 전도성이 검출되는 캐비티의 식별 번화와, 개별 유닛의 번호를 인식하여 기록할 수 있다.
7. 제7 실시예
다음에, 아래에 상세히 설명되는 금형의 구성을 제외하고 제5 실시예와 기본적으로 유사한 제7 실시예에 대해 설명된다.
도 23은 금형 셋업 공정에 따라 복수의 프레임 어셈블리를 유지하는 분할 금형의 구조를 도시하는 단면도이다. 즉, 본 실시예는 3개의 부분(11a, 11b, 및 11c)으로 분할되는 금형 어셈블리를 채용한다. 여기서, 이들 분할 금형(11a, 11b, 및 11c)은 함께 결합되어 프레임 어셈블리의 복수의 유닛을 각각 유지하는 일련의 캐비티(12)를 일체로 형성한다. 여기서, 복수의 프레임 어셈블리(9)는 금형 어셈블리에 설치되어 그 분할면의 분할 금형 11a와 11b 사이에 유지된다. 분할 유닛(11a)은 캐비티(12)의 상부(또는 측벽)에 연속 배치되고, 그 상부가 개방된다.
다른 분할 금형(11c)이 분할 금형(11a)에 장착되어 캐비티(12)의 상부를 일괄하여 커버한다. 분할 금형(11c)은 캐비티(12)의 상부와 일치하여 전극층(16)을 배치하는데, 전극층(16)은 절연층(13)을 통해 분할 금형(11c)으로부터 전기적으로 분리된다. 이들 전극층(16)은, 캐비티(12)의 상부벽에 대응하는 분할 금형(11c)의 내부벽의 소정의 부분을 점유하는데, 캐비티(12)에서 본딩 와이어(3)의 굽은 상부와 각각 일치하여 배치된다. 즉, 전극층(16)은 분할 금형(11c)의 홈 부분에 매설되고, 각각 도 24에 도시된 바와 같이 배치된다. 전극층(16)으로부터 라인이 각각 연장되어, 전도성 검출기(21)와 전력원을 포함하는 전술한 검사 리코더 장치와 접속되어, 프레임 어셈블리(9)의 프레임(5)과 접속된 소정의 회로를 형성한다. 검사 리코더 장치는 전극층(16)을 순차 스캔하여, 각 전극층(16)과 프레임(5)_ 사이에 전기 전도성이 성립되는가 아닌가에 대해, 실링 공정 중에 지속적으로 모니터링을 수행한다. 복수의 프레임 어셈블리(9)가 금형 어셈블리에 설치되고 분할 금형 11a와 11b 사이에 유지되는 상태하에서, 모든 전극층(16)은 절연층(13)을 통해 프레임(5)으로부터 전기적으로 절연된다.
금형 셋업 공정에서, 프레임 어셈블리(9)는 초기에 개방된 다음에 밀폐되는 금형 어셈블리에 설치된다. 실링 공정에서, 수지가 일련의 캐비티(12)에 주입된다. 캐비티(12)에 수지 주입의 압력과 속도의 변화에 기인하여, 어느 캐비티(12)에서 반도체 칩(1)이 위쪽으로 가압되면, 본딩 와이어(3)의 굽은 상부가 캐비티912)의 상부와 돌발적으로 접촉할 수 있다. 본딩 와이어(3)의 굽은 상부 가까이에 전극층(16)이 배치되기 때문에, 본딩 와이어(3)의 굽은 상부는 전극층(16)과 첩촉할 수 있다. 이 경우, 전극층(들)(16)과 프레임 어셈블리(9) 사이에 성립된 전기 전도성이 각각의 캐비티(12)에 대해 검출된다. 따라서, 검사 리코더 장치는, 캐비티에 설치된 프레임 어셈블리의 일련 번호 뿐만 아니라, 전기 전도성이 검출되는 캐비티(12)의 식별 번호와, 개별 유닛의 번호를 식별하여 기록할 수 있다.
본 실시예는 최소 영역의 전극층이 검출과 검사에 요구되는 이점이 있다. 따라서, 캐비티의 내부벽이 금속 재료 이외의 소정의 재료에 의해 점유될 때 야기될 수 있는, 팽창 계수와 열전도 계수 사이의 불일치에 기인하는 문제의 발생을 최소화 할 수 있다.
8. 제8 실시예
제8 실시예는, 본딩 와이어의 굽은 부분이 패키지의 표면에 비정상적으로 접속되는 특정 고장을 검출하기 위한 방법에 관한 것으로, 제8 실시예는 아래에 상세히 설명되는 프레임 어셈블리의 구조를 제외하고 제5 실시예와 기본적으로 유사한 제7 실시예에 대해 설명된다.
도 25는 본 발명의 제8 실시예에 따른 단일 유닛의 프레임 어셈블리(9)를 유지하는 금형 유닛의 내부 구조를 도시하는 단면도이다. 프레임 어셈블리(9)의 스테이지(6)에 장착된 반도체 칩(1)은 회로와 상호접속하기 위한 범용 패드(1a) 이외에 적어도 하나의 검출 패드(1m)를 가지며, 프레임 어셈블리(9)의 프레임(5)은 회로와 상호접속하기 위한 범용 리드(2) 이외에 적어도 하나의 검출 리드(2m)를 가지는데, 검출 패드(1m)는 검출 본딩 와이어(3m)를 통해 검출 리드(2)의 내부 단자와 상호접속된다. 여기서, 검출 패드(1m)는 항상 반도체 칩(1)의 회로와 접속될 필요는 없는데, 회로의 접지선과 검출 패드(1m)를 접속하는 것이 바람직하다. 또한, 검출 리드(2m)를 별도로 제공하지 않고 검출하기 위해, 통상 접지되는 특정 리드를 사용할 수 있다.
상기에서, 검출 본딩 와이어(3m)는 반도체 칩(1)과 접속된 범용 본딩 와이어(3)의 부근의 굽은 상부를 갖는 원호와 같이 형성되는데, 이들 본딩 와이어는 반도체 칩(1)의 표면으로부터 측정된 높이가 서로 다르다. 즉, 검출 본딩 와이어(3m)의 굽은 상부의 높이(Hm)는 범용 본딩 와이어(3)의 굽은 상부의 높이(Ho)보다 높게 설정된다. 여기서, ‘Hm-Ho’의 높이의 차이는, 본딩 와이어의 상부와 제조된 반도체 장치의 패키지의 외부 표면 사이에 허용된 최소로 허용 가능한 제한값 ‘δ’ 의 여유내에서 설정된다. 본 실시예에서, 범용 본딩 와이어(3)의 굽은 상부의 높이(Ho)는 175㎛로 설정되고, 최소 허용 가능한 제한값(δ)은 100㎛로 설정되어, 검출 본딩 와이어(3m)의 높이(Hm)는 275㎛로 설정된다.
제8 실시예는 전술한 제5 내지 제7 실시예서 정의된 금형 중 어느 하나를 사 용할 수 있다. 편의상, 제8 실시예는 제5 실시예(도 8 참조)에서 정의된 금형 유닛의 사용에 의해 설명된다.
금형 셋업 공정에서, 초기에 개방된 다음에 밀폐되는 분할 금형(11a 및 11b)의 분할면 부근의 금형 유닛(10)의 캐비티(12)에 프레임 어셈블리(9)가 설치된다. 이 단계에서, 검출 본딩 와이어(3m)의 굽은 상부와 캐비티(12)의 내부벽에 형성된 전극층(16) 사이에 갭이 형성된다. 따라서, 전극층(16)과 프레임(5) 사이에 전기 전도성이 검출되지 않는다.
실링 공정에서, 금형 유닛(10)의 캐비티(12)에 수지가 주입된다. 캐비티(12)에서의 수지의 유입 압력에 기인하여 반도체 칩(1)이 위쪽으로 이동되면, 다른 본딩 와이어(3)의 높이와 비교해서 굽은 상부가 높은 높이를 갖는 검출 본딩 와이어(3m)는 먼저 도 24에 도시된 바와 같이 전극층(16)과 접촉하여야 한다. 이런한 접촉은 전극층(16)과 프레임(5) 사이의 전기 전도성을 야기한다. 따라서, 전도성 검출기(21)는 이것을 검출하여 통지를 발생하고 전도성 데이터를 식별 리코더(22)로 송신한다. 식별 리코더(22)는, 캐비티(12)에 설치된 프레임 어셈블리(9)의 일련 번호 뿐만 아니라, 전기 전도성이 검출되는 캐비티(12)의 식별 번호와, 개별 유닛의 번호를 기록한다. 실링 공정에 대해, 이것은 캐비티(12)의 동작 상태를 체크 또는 제어하기 위한 신호를 발생한다. 분류 공정에 대해, 이것은 제조 라인으로부터 불량품 또는 재검사된 제품으로서의 대응 반도체 장치를 제거하기 위한 신호를 발생한다.
전술한 제조 라인으로부터 제거된 반도체 장치에서, 본딩 와이어(들)(3)과 패키지의 표면 사이의 차이는 최소 허용 가능한 제한값(δ)과 동일하거나 그 이하, 즉, 패키지의 표면에 대한 오차의 여유는 100㎛이하가 된다. 본 실시예에 의하면, 패키지의 표면으로부터 본딩 와이어(들)이 분명히 노출되더라도, 선적 후에 패키지의 외부 표면이 벗겨질 때 본딩 와이어가 노출될 수 있는 약한 반도체 장치와 습기가 패키지의 표면의 얇게 된 부분에 침투될 때 특성이 저하되는 저정밀 반도체 장치를 제조 라인으로부터 확실히 제거할 수 있다.
또한, 본 실시예는, 단일 검출 본딩 와이어를 제공하지 않고, 각각의 반도체 장치에 대해 다른 위치에서 복수의 검출 본딩 와이어를 제공하도록 설계될 수 있다. 다른 높이를 갖는 복수의 검출 본딩 와이어가 반도체 칩의 4코너에 배치되면, 반도체 칩의 불량부를 특정할 수 있다. 따라서, 불량의 정도를 검출할 수 있고, 비교적 불량 정도가 낮은 반도체 장치를 다른 제품들과 구별할 수 있다.
또한, 전술한 도 7, 8 및 10에 도시된 칩 고정 부재(13)를 사용하여 제조되는 반도체 장치의 제품의 외부 표면에 트레이스를 강제로 형성할 수 있다. 도 7에 도시된 칩 고정 부재(7)의 경우에, 반도체 장치의 외부 표면의 중앙 영역에 비교적 큰 원형 트레이스가 강제로 형성될 수 있다. 도 8 또는 도 10에 도시된 칩 고정 부재의 경우, 각각 작은 원에 해당하는 4개의 트레이스가 반도체 장치의 외부 표면의 4 코너에 형성된다. 이들 트레이스는 전술한 실시예에 의해 제조된 반도체 장치의 제품의 구별을 위해 사용될 수 있다.
본 발명은 그 정신 및 본질적 특성을 벗어나지 않고 각종 형태로 실현될 수 있고, 따라서 본 실시예는 예시적이나 제한적이지 않으며, 본 발명의 범위가 첨부 된 특허청구범위에 선행하는 설명에 의해서라기보다 첨부된 특허청구범위에 한정되기 때문에, 특허청구범위의 경계와 한도 내의 모든 변화, 또는 이러한 경계와 한도의 균등물은 특허청구범위에 의해 포함되도록 의도된다.
본 발명에 의하면, 금형 유닛의 상부와 하부 금형 사이에 유지될 때 캐비티에서 가교되는 프레임 어셈블리의 반도체 칩은, 칩 고정 부재(들)을 조작함으로써 위치가 일시 고정된 다음에, 캐비티에 수지 충진 공정의 완료 전에, 칩 고정 부재(들)이 금형 유닛의 상부 금형에 안전하게 수축된다. 따라서, 흐름 압력하에서 캐비티에 주입된 수지에 의해 반도체 칩이 가압되더라도, 수지가 충진된 캐비티의 내부에서의 반도체 칩의 원하지 않는 이동을 확실히 피할 수 있다. 따라서, 패키지에서의 반도체 칩의 돌발적인 변형에 기인하는 본딩 와이어의 원하지 않는 접촉, 단락, 및 단선의 발생을 상당히 억제할 수 있고, 패키지의 외부로 본딩 와이어가 노출되는 것을 확실히 방지할 수 있다. 이 때문에, 반도체 장치의 제조시 생산성을 상당히 향상시킬 수 있다.
또한, 칩 고정 부재 이외에, 금형 유닛의 캐비티의 내부의 위치에 본딩 와이어를 고정하기 위한 와이어 고정 부재를 배치할 수 있다. 여기서, 칩 고정 부재는 수지가 충진된 캐비티에서의 반도체 칩의 원하지 않는 이동을 피하도록 동작하고, 와이어 고정 부재도 캐비티에 주입된 수지의 흐름에 기인하는 본딩 와이어의 변형을 억제하도록 동작한다. 따라서, 패키지에서의 본딩 와이어의 변형에 기인하는 본딩 와이어의 원하지 않는 접촉, 단락, 및 단선의 발생을 상당히 억제할 수 있고, 패키지의 외부로 본딩 와이어가 노출되는 것을 확실히 방지할 수 있다. 이 때문에, 반도체 장치의 제조시 생산성을 또한 향상시킬 수 있다.

Claims (24)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 리드의 외부 단자(2b)가 수지의 외부로 노출되면서 내부 단자(2a)가 본딩 와이어(3)와 상호접속되는 리드(2)가 접속된 반도체 칩이 수지에 실링되는 반도체 장치를 제조하기 위한 장치에 있어서, 상기 장치는,
    한 쌍의 분할 금형(11a, 11b), 내부 단자가 본딩 와이어와 상호접속되는 리드가 접속된 반도체 칩을 완전히 포함하고, 분할 금형의 분할면에 리드의 외부 단자를 지지함으로써, 리드의 내부 단자가 각각 본딩 와이어와 상호접속되도록 리드를 지지하는 리드 스테이(8)를 갖는 프레임(5)의 스테이지(6)에 반도체 칩이 장착되는 프레임 어셈블리(9)를 가교하기 위한 캐비티(12), 및 분할 금형에 설치되며 자유롭게 캐비티에 삽입되고 추출되며, 캐비티에 돌출되면, 위치가 일시 고정되도록 본딩 와이어를 가압하는 적어도 하나의 와이어 고정 부재(20)를 포함하는 금형 유닛(10)를 구동하는 금형 드라이브 장치를 포함하고,
    상기 금형 드라이브 장치는 캐비티에 삽입되거나 또는 캐비티로부터 추출되도록 와이어 고정 부재를 조작하기 위한 메커니즘을 포함하고,
    프레임 어셈블리가 개방된 금형 유닛에 설치된 후, 금형 유닛이 밀폐된 다음에 캐비티에 와이어 고정 부재가 돌출되어 위치가 일시 고정되도록 본딩 와이어를 가압하고, 캐비티에 수지가 완전히 충진되기 전에, 분할 금형에 와이어 고정 부재가 수축되는 것인 반도체 장치 제조 장치.
  17. 제16항에 있어서, 본딩 와이어와 접촉하게 되는 와이어 고정 부재의 선단은 캐비티에서의 리드의 내부 단자와 상호접속된 본딩 와이어의 굽은 상부에 거의 일치하는 굽은 형상을 가지는 것을 특징으로 하는 반도체 장치 제조 장치.
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
KR20020077046A 2001-12-07 2002-12-05 반도체 장치 제조 장치 KR100566496B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2001374323A JP3722058B2 (ja) 2001-12-07 2001-12-07 半導体素子の製造方法及び製造装置
JPJP-P-2001-00374323 2001-12-07
JPJP-P-2002-00093179 2002-03-28
JP2002093179A JP3656611B2 (ja) 2002-03-28 2002-03-28 半導体素子の検査方法及び製造装置

Related Child Applications (2)

Application Number Title Priority Date Filing Date
KR1020050067354A Division KR100572979B1 (ko) 2001-12-07 2005-07-25 반도체 장치 제조 및 검사를 위한 방법 및 장치
KR1020060002020A Division KR100581674B1 (ko) 2001-12-07 2006-01-06 반도체 장치 제조 방법 및 장치

Publications (2)

Publication Number Publication Date
KR20030047775A KR20030047775A (ko) 2003-06-18
KR100566496B1 true KR100566496B1 (ko) 2006-03-31

Family

ID=27615642

Family Applications (3)

Application Number Title Priority Date Filing Date
KR20020077046A KR100566496B1 (ko) 2001-12-07 2002-12-05 반도체 장치 제조 장치
KR1020050067354A KR100572979B1 (ko) 2001-12-07 2005-07-25 반도체 장치 제조 및 검사를 위한 방법 및 장치
KR1020060002020A KR100581674B1 (ko) 2001-12-07 2006-01-06 반도체 장치 제조 방법 및 장치

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR1020050067354A KR100572979B1 (ko) 2001-12-07 2005-07-25 반도체 장치 제조 및 검사를 위한 방법 및 장치
KR1020060002020A KR100581674B1 (ko) 2001-12-07 2006-01-06 반도체 장치 제조 방법 및 장치

Country Status (5)

Country Link
US (2) US7319042B2 (ko)
KR (3) KR100566496B1 (ko)
CN (1) CN1220254C (ko)
HK (1) HK1055354A1 (ko)
TW (1) TW589694B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3486557B2 (ja) * 1998-07-30 2004-01-13 宮崎沖電気株式会社 トランスファ成形装置及び半導体装置の製造方法
JP2007080923A (ja) * 2005-09-12 2007-03-29 Oki Electric Ind Co Ltd 半導体パッケージの形成方法及び半導体パッケージを形成するための金型
TW200739756A (en) * 2006-04-03 2007-10-16 qin-dong Liu Method of packaging flash memory cards
JP2008091527A (ja) * 2006-09-29 2008-04-17 Sanyo Electric Co Ltd 半導体装置の製造方法
CN105225970B (zh) * 2014-06-25 2018-08-17 海太半导体（无锡）有限公司 一种半导体存储器制作模具
JP6393342B2 (ja) * 2014-12-12 2018-09-19 株式会社日立製作所 半導体モジュールおよび半導体モジュールの製造方法
CN105676114A (zh) * 2016-03-21 2016-06-15 安拓锐高新测试技术（苏州）有限公司 一种用于扁平引脚芯片的测试装置
JP2018107364A (ja) * 2016-12-28 2018-07-05 ルネサスエレクトロニクス株式会社 半導体装置
IT201700053915A1 (it) * 2017-05-18 2018-11-18 St Microelectronics Srl Procedimento di packaging di prodotti a semiconduttore, prodotto ed utensile di stampaggio corrispondenti
CN109000207B (zh) * 2017-06-06 2020-09-15 光宝科技股份有限公司 光源组件
CN107599450B (zh) * 2017-10-24 2020-03-17 山东非金属材料研究所 一种夹芯材料成型方法
JP7300353B2 (ja) * 2019-09-13 2023-06-29 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5978536A (ja) * 1982-10-27 1984-05-07 Matsushita Electronics Corp 樹脂封止形半導体装置の絶縁性試験方法
JPH0760782A (ja) * 1993-08-25 1995-03-07 Nec Corp 半導体封止用成形金型及び樹脂封止方法
JPH07161747A (ja) * 1993-12-10 1995-06-23 Fujitsu Ltd 半導体装置の製造方法及びこれを使用する樹脂封止装置
JPH11274196A (ja) * 1998-03-26 1999-10-08 Seiko Epson Corp 半導体装置の製造方法およびモールドシステム並びに半導体装置
JPH11309768A (ja) * 1998-04-30 1999-11-09 Nec Corp 樹脂流動評価装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04225241A (ja) 1990-12-26 1992-08-14 Oki Electric Ind Co Ltd 樹脂封止半導体装置の製造方法及びリードフレーム
JPH0629340A (ja) 1992-07-13 1994-02-04 Sony Corp 樹脂封止型半導体装置用成形金型及びそれに用いた半導体チップの樹脂封止方法
JPH07169786A (ja) 1993-12-15 1995-07-04 Sony Corp 樹脂封止型半導体装置及びその製造方法並びに樹脂封止用成形金型
US5770479A (en) 1996-01-11 1998-06-23 Micron Technology, Inc. Bonding support for leads-over-chip process
JP2959481B2 (ja) 1996-08-15 1999-10-06 日本電気株式会社 樹脂封止型半導体装置及びその製造方法
JP3902846B2 (ja) 1996-10-25 2007-04-11 ユー・エム・シー・ジャパン株式会社 半導体装置の製造方法及びこの製造方法に用いる金型
JP2000003923A (ja) 1998-06-16 2000-01-07 Hitachi Ltd 半導体装置の樹脂封止方法及びその樹脂封止装置
JP2001185569A (ja) 1999-12-27 2001-07-06 Seiko Epson Corp 半導体装置及びその製造方法、半導体装置の製造装置、回路基板並びに電子機器
JP2001228192A (ja) 2000-02-18 2001-08-24 Oht Inc 検査装置及び検査装置の保持具

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5978536A (ja) * 1982-10-27 1984-05-07 Matsushita Electronics Corp 樹脂封止形半導体装置の絶縁性試験方法
JPH0760782A (ja) * 1993-08-25 1995-03-07 Nec Corp 半導体封止用成形金型及び樹脂封止方法
JPH07161747A (ja) * 1993-12-10 1995-06-23 Fujitsu Ltd 半導体装置の製造方法及びこれを使用する樹脂封止装置
JPH11274196A (ja) * 1998-03-26 1999-10-08 Seiko Epson Corp 半導体装置の製造方法およびモールドシステム並びに半導体装置
JPH11309768A (ja) * 1998-04-30 1999-11-09 Nec Corp 樹脂流動評価装置

Also Published As

Publication number Publication date
KR20060009399A (ko) 2006-01-31
KR20050082167A (ko) 2005-08-22
KR100581674B1 (ko) 2006-05-22
US7319042B2 (en) 2008-01-15
US20030143780A1 (en) 2003-07-31
KR100572979B1 (ko) 2006-04-24
US20070264756A1 (en) 2007-11-15
HK1055354A1 (en) 2004-01-02
KR20030047775A (ko) 2003-06-18
TW589694B (en) 2004-06-01
CN1220254C (zh) 2005-09-21
CN1441471A (zh) 2003-09-10
TW200302534A (en) 2003-08-01

Similar Documents

Publication Publication Date Title
KR100581674B1 (ko) 반도체 장치 제조 방법 및 장치
KR100681772B1 (ko) 반도체 시험 방법 및 반도체 시험 장치
US20060105504A1 (en) Fabrication method of semiconductor integrated circuit device
JP3656611B2 (ja) 半導体素子の検査方法及び製造装置
CN100416790C (zh) 半导体器件的制造和检查的方法与设备
JP2007134549A (ja) センサーモジュールの製造方法、およびセンサーモジュール
JP2733181B2 (ja) Ｉｃ装置の樹脂封止金型装置
US6776598B2 (en) Semiconductor chip molding apparatus and method of detecting when a lead frame has been improperly positioned in the same
JPH10107055A (ja) 半導体装置の外形カット方法及びそれに用いる半導体製造装置
JP2000353759A (ja) 中空プラスチックパッケージの製造方法
JP2555497B2 (ja) 中空型樹脂封止半導体圧力センサ
US6928725B2 (en) Method for packing electronic device by interconnecting frame body and frame leads with insulating block and its packing structure
JP2761753B2 (ja) フィルムキャリアとこれを用いるモールド方法
JPH1064933A (ja) 樹脂封止型半導体装置及びその製造方法
JPH09223706A (ja) 半導体製造方法およびその製造装置
JP2021079576A (ja) 樹脂成型用金型、樹脂成型用装置および樹脂成型部材の製造方法
KR100539579B1 (ko) Ｂｇａ 패키지 몰딩공정에서의 패키지 테스트 방법 및이를 위한 몰딩장치
JP2704236B2 (ja) フィルムキャリアに対する半導体チップのボンディング方法
JP2012256627A (ja) 半導体装置の製造方法
KR100456082B1 (ko) 반도체패키지의제조방법
JPH08153842A (ja) リードフレームと半導体装置の製造方法
CN113161251A (zh) 芯片封装的工艺内测试方法及装置
JPH07314492A (ja) 樹脂成形方法
JP2003045905A (ja) 樹脂封止方法及び樹脂封止装置
JPH0976280A (ja) Ｉｃソケットの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
A107 Divisional application of patent
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130219

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140220

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150224

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160218

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee