JP3902846B2 - 半導体装置の製造方法及びこの製造方法に用いる金型 - Google Patents
半導体装置の製造方法及びこの製造方法に用いる金型 Download PDFInfo
- Publication number
- JP3902846B2 JP3902846B2 JP30960397A JP30960397A JP3902846B2 JP 3902846 B2 JP3902846 B2 JP 3902846B2 JP 30960397 A JP30960397 A JP 30960397A JP 30960397 A JP30960397 A JP 30960397A JP 3902846 B2 JP3902846 B2 JP 3902846B2
- Authority
- JP
- Japan
- Prior art keywords
- mold
- resin
- mold cavity
- cavity movable
- bonding wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
Landscapes
- Moulds For Moulding Plastics Or The Like (AREA)
- Injection Moulding Of Plastics Or The Like (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【発明の属する技術分野】
本発明は、モールド時におけるワイヤ流れの防止、及びボンディングワイヤのパッケージ表面への露出を防止することのできる半導体装置及びその製造方法並びにこの製造方法に用いる金型に関する。
【0002】
【従来の技術】
従来、バスバーを有するLOC(Lead On Chip)構造を持つTSOP(Thin Small Outline Package)においては、通常、リードフレームとチップがパッケージの中心部になるように配置されている。このため、リードフレーム面がパッケージ中央から上方へシフトし、リードフレーム面からパッケージ表面までの距離が短くなる。そこで、ボンディングワイヤがパッケージ表面に露出しないようにするためには、ワイヤボンディングにおけるループの制約や高さの精度、安定性等が要求される。この要求を満たすため、装置、キャピラリー、ワイヤ材料等を適宜選択することによりワイヤボンディングを行っていた。
【0003】
また、ボンディングワイヤを低く張る必要があるため、バスバーとワイヤとの間隔が狭くなり、モールド時に僅かでもワイヤ流れが生じるとバスバーに接触してしまうため、ワイヤが流れないように注入条件を選定することも行われている。
【0004】
【発明が解決しようとする課題】
しかしながら、上記従来例では、ボンディングワイヤがパッケージ表面に露出するおそれがある。また、ワイヤ流れが起きやすく、バスバーに接触するおそれもある。
【0005】
本発明の目的は、ボンディングワイヤがパッケージ表面に露出するのを防止し、ワイヤ流れが起き難くすることのできる半導体装置及びその製造方法並びにこの製造方法に用いる金型を提供することである。
【0006】
【課題を解決するための手段】
本発明の半導体装置の製造方法は、樹脂を用いて半導体チップを被覆して、バスバーを有するLOC構造を持つパッケージを形成する樹脂封止型の半導体装置の製造方法であって、リードフレームに搭載された前記半導体チップのパッドと前記リードフレームのインナーリードとをボンディングワイヤで接続する第1の工程と、昇降可能な金型キャビティ可動部を有する上型及び当該上型と一体となって内部空間を形成する下型からなる金型を用い、前記半導体チップ及び前記ボンディングワイヤを含む部分を前記金型の前記内部空間に設置する第2の工程と、前記金型キャビティ可動部を下降させて前記ボンディングワイヤの上部を押圧し、ワイヤ高さを規制した状態のまま前記金型内に前記樹脂を充填する第3の工程と、前記金型キャビティ可動部を前記パッケージの表面高さ位置まで戻し、この動作により形成された未充填空間に更に前記樹脂を充填する第4の工程とを含む。
ここで好ましくは、前記第4の工程において、前記金型内に充填された前記樹脂が未硬化の内に前記未充填空間に更に前記樹脂を充填する。
ここで好ましくは、前記金型キャビティ可動部は、前記樹脂を注入するための注入口が形成され、前記注入口から前記内部空間内に前記樹脂を充填する。
本発明の金型は、樹脂を用いて半導体チップを被覆して、バスバーを有するLOC構造を持つパッケージを形成し、半導体装置を製造する金型であって、昇降可能な金型キャビティ可動部を有する上型と、当該上型と一体となって内部空間を形成する下型とを備え、前記金型キャビティ可動部は、ボンディングワイヤに接触可能な位置に設置されている。
ここで好ましくは、前記金型キャビティ可動部には、少なくとも前記半導体チップに接続された前記ボンディングワイヤとの接触面に滑り止め加工が施されている。
ここで好ましくは、前記滑り止め加工は、梨地処理である。
ここで好ましくは、前記金型キャビティ可動部は、前記内部空間内に前記樹脂を充填するための注入口が形成されている。
【0015】
【発明の実施の形態】
以下、本発明による樹脂封止型の半導体装置の製造方法を図面を用いて詳細に説明する。図1〜図5は、この半導体装置の製造工程を順次示す概略断面図である。なお、図1〜図5はモールド工程のみを示し、モールド金型を用いて樹脂を注入(充填)するモールド方法を示している。
【0016】
この工程では、初めに、リードフレーム1に半導体チップ(デバイス)2をポリイミドテープ3を介して搭載した後、半導体チップ2のパッド10とリードフレーム1のインナーリード1aとをボンディングワイヤ4によって接続する。なお、1bはバスバーである。
【0017】
次に、本実施形態の主要工程であるモールド工程を行う。先ず、上述のように構成された半製品を図1に示すように半導体チップ2を下側にして、上型5(モールド金型)と下型6(モールド金型)の間の内部空間に搬入して位置決めし、下型6の上面にリードフレーム1を載置する。なお、上型5は、この上型5内を昇降可能であると共に樹脂が流入可能な構成を有する金型キャビティ可動部7を備えている。この金型キャビティ可動部7は、ボンディングワイヤ4に接触可能な位置に設置され、その下面は上型5の内面と同一高さに設定されている。
【0018】
続いて、図1の状態から上型5を降下させて、下型6との間でリードフレーム1を挟んで固定する。その後、金型キャビティ可動部7を降下させると、製造装置は図2の状態になる。金型キャビティ可動部7が降下するにつれ、金型キャビティ可動部7の下面はボンディングワイヤ4の頂部を押し下げ、ボンディングワイヤ4の高さが低くなる。この操作により、ボンディングワイヤ4がパッケージ表面から露出することがなくなる。
【0019】
続いて、図3に示すように、金型キャビティ可動部7を図2の状態にしたまま、金型キャビティ可動部7を通して金型内の全域に樹脂8を注入する。この後、金型キャビティ可動部7を上型5から僅かに引き抜き、図4に示すように、金型キャビティ可動部7の下面が上型5の内面と同一平面になるようにする。このとき、金型キャビティ可動部7の下部には、樹脂8の未充填空間9が形成される。そこで、未充填空間9が埋まるように、金型キャビティ可動部7を通して樹脂を再充填し、図5に示すように、製品である半導体装置のパッケージ上面が平坦になるようにする。なお、未充填空間9内は、金型キャビティ可動部7の引き上げによって負圧が形成されている。したがって、樹脂を再充填してもボイドを発生することはないが、金型キャビティ可動部7の上型5の内面との平面位置のずれに伴う跡(マーク)は残る場合もあり得る。この跡を積極的に残し、金型キャビティ可動部7の型を区別することにより、この跡を商標或いは製品識別マークとして残して使用することができる。
【0020】
ここで、金型キャビティ可動部7のボンディングワイヤ4に接する部分を梨地処理することができる。このような構成により、樹脂を注入してもボンディングワイヤ4は金型キャビティ可動部7との摩擦による滑りを低減でき、ワイヤ流れを起き難くすることが可能になる。従って、ボンディングワイヤ4の高さ規制が確実に行われる。なお、梨地加工に代え、同様な効果を示す処理を施すこともできる。例えば、金型キャビティ可動部7の下面をギザギザに加工したり、微細なスリットを入れる加工等にしてもよい。要するにボンディングワイヤが滑らない構造であれば何でもよい。
【0021】
具体的な一例として、金型キャビティ可動部7の押圧面を梨地処理するとともに、N字状のマークを刻印する場合を図6に示す。この場合、金型キャビティ可動部7の押圧面11には図6(a)に示すように梨地処理が施されており、樹脂8の注入口12がN字状に開口形成されている。この金型キャビティ可動部7を用いて上述したモールド工程が行われると、パッケージの表面13には、図6(b)に示すように、押圧面11の形状に倣って円内にN字状のマーク14が形成されることになる。
【0022】
なお、本実施形態においては、金型キャビティ可動部7に樹脂8の注入口が形成されている場合について例示したが、本発明はこれに限定されることなく、例えば樹脂8の注入口を金型キャビティ可動部7以外の金型の所定部位に設けても良い。具体的な一例として、金型キャビティ可動部7の押圧面を梨地処理するとともに、例えば円形の製品識別マークを形成する場合を図7に示す。この場合、金型キャビティ可動部7の押圧面11には図7(a)に示すようにその全面に梨地処理が施されており、この金型キャビティ可動部7を用いて上述したモールド工程が行われると、パッケージの表面13には、図7(b)に示すように、押圧面11の形状に倣った円形のマーク15が形成されることになる。
【0023】
以上のように、本実施形態によれば、樹脂充填に先行して金型キャビティ可動部7によりボンディングワイヤ4が押下されて当該ボンディングワイヤ4の高さが規制され、モールド後のパッケージ表面からボンディングワイヤ4が露出するのを防止する。この結果、ボンディングワイヤ4のループ形状が矯正されるほか、不良品の発生率を低減することができる。
【0024】
【発明の効果】
本発明によれば、樹脂充填に先行して金型キャビティ可動部によりボンディングワイヤが押下されてワイヤの高さが規制され、モールド後のパッケージ表面からボンディングワイヤが露出するのを防止する。この結果、ボンディングワイヤのループ形状が矯正されるほか、不良品の発生率を低減することができる。
【0025】
更に、本発明によれば、金型キャビティ可動部が降下し、その下部がボンディングワイヤの上端に接触したとき、滑り止め加工部が両者間の摩擦力を大きくして滑りを低減し、ボンディングワイヤが水平方向に移動する動き、いわゆるワイヤ流れを防止する。したがって、ボンディングワイヤの高さ規制が確実に行われ、ボンディングワイヤのループ形状が矯正されると共に、不良品の発生率を低減することができる。
【0026】
更に、本発明によれば、きめ細かな表面状態の梨地面はボンディングワイヤに確実に接触し、ボンディングワイヤと金型キャビティ可動部の滑りを防止し、ワイヤ流れを効果的に防止する。その結果、ボンディングワイヤの高さ規制が確実に行われ、ボンディングワイヤのループ形状が矯正されると共に、不良品の発生率を低減することができる。また、ワイヤ流れを考慮する必要がないため、樹脂の注入速度を速くすることができ、装置のスループットを上げることができる。
【図面の簡単な説明】
【図1】本発明の実施形態に係る樹脂封止型の半導体装置の製造方法を示す概略断面図である。
【図2】図1に引き続き、本発明の実施形態に係る樹脂封止型の半導体装置の製造方法を示す概略断面図である。
【図3】図2に引き続き、本発明の実施形態に係る樹脂封止型の半導体装置の製造方法を示す概略断面図である。
【図4】図3に引き続き、本発明の実施形態に係る樹脂封止型の半導体装置の製造方法を示す概略断面図である。
【図5】図4に引き続き、本発明の実施形態に係る樹脂封止型の半導体装置の製造方法を示す概略断面図である。
【図6】金型キャビティ可動部及びそれによりパッケージの表面に形成されたマークの一例を示す概略平面図である。
【図7】金型キャビティ可動部及びそれによりパッケージの表面に形成されたマークの他の例を示す概略平面図である。
【符号の説明】
1 リードフレーム
1a インナーリード
1b バスバー
2 半導体チップ
3 ポリイミドテープ
4 ボンディングワイヤ
5 上型
6 下型
7 金型キャビティ可動部
8 樹脂
9 未充填空間
10 パッド
11 押圧面
12 注入口
13 パッケージの表面
14,15 マーク
Claims (7)
- 樹脂を用いて半導体チップを被覆して、バスバーを有するLOC構造を持つパッケージを形成する樹脂封止型の半導体装置の製造方法であって、
リードフレームに搭載された前記半導体チップのパッドと前記リードフレームのインナーリードとをボンディングワイヤで接続する第1の工程と、
昇降可能な金型キャビティ可動部を有する上型及び当該上型と一体となって内部空間を形成する下型からなる金型を用い、前記半導体チップ及び前記ボンディングワイヤを含む部分を前記金型の前記内部空間に設置する第2の工程と、
前記金型キャビティ可動部を下降させて前記ボンディングワイヤの上部を押圧し、ワイヤ高さを規制した状態のまま前記金型内に前記樹脂を充填する第3の工程と、
前記金型キャビティ可動部を前記パッケージの表面高さ位置まで戻し、この動作により形成された未充填空間に更に前記樹脂を充填する第4の工程とを含むことを特徴とする半導体装置の製造方法。 - 前記第4の工程において、前記金型内に充填された前記樹脂が未硬化の内に前記未充填空間に更に前記樹脂を充填することを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記金型キャビティ可動部は、前記樹脂を注入するための注入口が形成され、前記注入口から前記内部空間内に前記樹脂を充填することを特徴とする請求項1又は2に記載の半導体装置の製造方法。
- 樹脂を用いて半導体チップを被覆して、バスバーを有するLOC構造を持つパッケージを形成し、半導体装置を製造する金型であって、
昇降可能な金型キャビティ可動部を有する上型と、当該上型と一体となって内部空間を形成する下型とを備え、前記金型キャビティ可動部は、ボンディングワイヤに接触可能な位置に設置されていることを特徴とする金型。 - 前記金型キャビティ可動部には、少なくとも前記半導体チップに接続された前記ボンディングワイヤとの接触面に滑り止め加工が施されていることを特徴とする請求項4に記載の金型。
- 前記滑り止め加工は、梨地処理であることを特徴とする請求項5に記載の金型。
- 前記金型キャビティ可動部は、前記内部空間内に前記樹脂を充填するための注入口が形成されていることを特徴とする請求項4〜6のいずれか1項に記載の金型。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30960397A JP3902846B2 (ja) | 1996-10-25 | 1997-10-24 | 半導体装置の製造方法及びこの製造方法に用いる金型 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8-299819 | 1996-10-25 | ||
JP29981996 | 1996-10-25 | ||
JP30960397A JP3902846B2 (ja) | 1996-10-25 | 1997-10-24 | 半導体装置の製造方法及びこの製造方法に用いる金型 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10189631A JPH10189631A (ja) | 1998-07-21 |
JP3902846B2 true JP3902846B2 (ja) | 2007-04-11 |
Family
ID=26562085
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30960397A Expired - Fee Related JP3902846B2 (ja) | 1996-10-25 | 1997-10-24 | 半導体装置の製造方法及びこの製造方法に用いる金型 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3902846B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100566496B1 (ko) | 2001-12-07 | 2006-03-31 | 야마하 가부시키가이샤 | 반도체 장치 제조 장치 |
JP5543084B2 (ja) | 2008-06-24 | 2014-07-09 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置の製造方法 |
-
1997
- 1997-10-24 JP JP30960397A patent/JP3902846B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10189631A (ja) | 1998-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4077118B2 (ja) | 半導体装置の製造方法および半導体装置製造用金型 | |
US20030178748A1 (en) | Method for encapsulating a multi-chip substrate array | |
US10806036B2 (en) | Pressing of wire bond wire tips to provide bent-over tips | |
WO1999050908A1 (fr) | Procede de fabrication de dispositif a semi-conducteur, appareil pour le moulage de dispositif a semi-conducteur et semi-conducteur | |
Nguyen et al. | Wire sweep during molding of integrated circuits | |
JP4052939B2 (ja) | 電子部品の樹脂封止成形方法及び装置 | |
JP3902846B2 (ja) | 半導体装置の製造方法及びこの製造方法に用いる金型 | |
US6294411B1 (en) | Method for molding a semiconductor device utilizing a satin finish | |
US20050106784A1 (en) | Method and apparatus for forming a flip chip semiconductor package and method for producing a substrate for the flip chip semiconductor package | |
JP3179003B2 (ja) | Tsopまたはutsopのような超薄型半導体パッケージの成形装置および成形方法 | |
JP3609821B1 (ja) | 半導体装置封止用金型およびそれを用いた半導体装置封止方法 | |
KR100418512B1 (ko) | 반도체 팩키지 몰딩용 금형 및 그 금형의 사용 방법 | |
JP3372481B2 (ja) | 金属薄板加工装置の位置決め装置及び位置決め方法 | |
JPH091583A (ja) | フープ状フレームを用いた電子部品の製造装置および樹脂モールド工程におけるフープ状フレームの位置決め方法 | |
JP2536435B2 (ja) | 半導体パッケ―ジのリ―ド成形方法及び装置 | |
JPH09116051A (ja) | 樹脂封止半導体装置およびその製造装置 | |
JPH05326587A (ja) | 樹脂封止型半導体装置の樹脂封止方法及びその装置 | |
JPH0799212A (ja) | モールド体の樹脂成形装置 | |
JPH09260410A (ja) | 樹脂封止型半導体装置の製造方法及び製造装置 | |
KR950004209Y1 (ko) | 오토몰드시스템의 패키지 크랙방지장치 | |
KR100796939B1 (ko) | 반도체 패키지의 개별화 공정에서의 검사장치 및 검사방법 | |
JP2820127B2 (ja) | 半導体のリード曲げ加工法 | |
JPH05315508A (ja) | 絶縁タイバー付きのリードフレーム及びその製造方法 | |
JPH04225241A (ja) | 樹脂封止半導体装置の製造方法及びリードフレーム | |
JPH0636418B2 (ja) | Tabのリードフォーミング方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041021 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041021 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060907 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060912 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061110 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070105 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110112 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120112 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130112 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140112 Year of fee payment: 7 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140112 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |