JP3656611B2 - 半導体素子の検査方法及び製造装置 - Google Patents
半導体素子の検査方法及び製造装置 Download PDFInfo
- Publication number
- JP3656611B2 JP3656611B2 JP2002093179A JP2002093179A JP3656611B2 JP 3656611 B2 JP3656611 B2 JP 3656611B2 JP 2002093179 A JP2002093179 A JP 2002093179A JP 2002093179 A JP2002093179 A JP 2002093179A JP 3656611 B2 JP3656611 B2 JP 3656611B2
- Authority
- JP
- Japan
- Prior art keywords
- bonding wire
- cavity
- lead
- mold
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/859—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving monitoring, e.g. feedback loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は樹脂のパッケージにより封止された半導体素子の検査方法及び製造装置に関するものであり、特に、パッケージの表面にボンディングワイヤの頂点が露出又は異常接近した半導体素子を、型に樹脂を注入する封止工程において検知する半導体素子の検査方法及びこの検査を可能とする半導体素子の製造装置に関する。
【０００２】
【従来の技術】
一般に樹脂パッケージにより封止された半導体素子は、半導体チップとリードの内側端末とが通常は極細の金線からなるボンディングワイヤで接続され、このリードの外側端末を外部に露出した状態で前記半導体チップと前記ボンディングワイヤと前記リードの内側端末とがパッケージ用の樹脂により一体に封止されてなっている。
【０００３】
図１０は前記半導体素子を従来の製造方法に従って製造する際の一工程である封止工程を示している。
この半導体素子を製造するには、先ずフレーム組立工程において、半導体チップ１をフレーム５に形成されたステージ６に載置し、この半導体チップ１のパッド１ａとフレーム５に形成されたリードの内側端末２ａとをボンディングワイヤ３で接続する。このときボンディングワイヤ３は湾曲頂点を有する弧状に形成される。この組み立て作業により得られたフレーム組立物９は次の型セット工程において型１００にセットされる。
【０００４】
型１００は、割り型１１１ａ，１１１ｂからなる型本体１１１と、この型本体１１１に形成されたキャビティ１１２と、キャビティ１１２内にパッケージ用の樹脂を供給するランナー１１４及びゲート１１５を有している。割り型１１１ａ，１１１ｂは、図示しない型駆動装置によって温度が制御されると共に、リードの外側端末２ｂを気密に挟み込むようになっている。キャビティ１１２は半導体素子のパッケージの外形を規定する形状に形成されている。ランナー１１４及びゲート１１５は未硬化の熱硬化性樹脂コンパウンド（以下単に「樹脂」という）をキャビティ１１２内に注入するための通路であり、割り型１１１ａ，１１１ｂの合わせ面に形成され、ランナー１１４の一方の端末は図示しないプランジャ付きの加熱ポットに連通し、ゲート１１５はキャビティ１１２の所定の位置に開口している。
【０００５】
型１００に前記のフレーム組立物９をセットした後に閉型し、次の封止工程においてランナー１１４及びゲート１１５を通してキャビティ１１２内に樹脂を注入し、キャビティを充填する。充填後所定の温度を維持すると樹脂はキャビティ内で固化する。固化した後に開型し樹脂で封止されたフレーム組立物９を取り出し、リードの外側端末２ｂとフレーム５との間を切り離すと、樹脂パッケージにより封止された半導体素子が得られる。
【０００６】
【発明が解決しようとする課題】
前記の封止工程では、樹脂注入中に、キャビティ１１２内のボンディングワイヤ３が変形して図１１にボンディングワイヤ３Ｘとして示すように、その一部、例えば湾曲頂点がキャビティ１１２の壁面に接触する場合があることが指摘されている。この問題は、キャビティ１１２内に樹脂を注入しキャビティ空間を充填する過程で、高粘性の樹脂がステージ６共々に半導体チップ１を押し上げ、半導体チップ１が所定の位置から移動することにより発生すると考えられる。いずれにしてもボンディングワイヤ３Ｘがキャビティ１１２の壁面に接触した状態で樹脂が充填され、硬化が行われると、製造された半導体素子はパッケージの表面にボンディングワイヤが露出した状態となる。一般に封止工程を終了した半導体素子は製造ライン中で導通検査が行われ、パッケージ内の回路や配線に断線や短絡があれば検知され不良品として製造ラインから排除される。しかし前記のボンディングワイヤが露出した製品は、断線や短絡など他の導通障害が併発している場合を除き、前記の導通検査では検知されず良品と分別されてしまい、その後出荷され、出荷した先で、ボンディングワイヤの露出部が他の電気回路と接触したり、ボンディングワイヤの露出部から湿分が侵入して回路特性を劣化させるなどの問題を引き起こす可能性があった。
【０００７】
また、ボンディングワイヤが外観的にパッケージから露出していなくても、図１１にボンディングワイヤ３Ｙとして示すように、樹脂注入中の半導体チップ１の上昇などによってボンディングワイヤの湾曲頂点とパッケージ表面との間のマージンδ3Yが僅小となっている場合がある。この場合も製造ラインの導通試験では検知されないが、良品として出荷された後でパッケージ皮膜が剥落してボンディングワイヤが露出したり、薄いパッケージ皮膜から湿分が侵入して特性を劣化させるなど、製造された半導体素子の信頼性を損なう可能性があった。
【０００８】
本発明は前記の課題を解決するためになされたものであって、従ってその目的は、パッケージの表面にボンディングワイヤが露出又は異常接近した半導体素子を、封止工程において検知する半導体素子の検査方法及びこの検査を可能とする半導体素子の製造装置を提供することにある。
【０００９】
【課題を解決するための手段】
前記の課題を解決するために本発明は、半導体チップとリードの内側端末とがボンディングワイヤで接続され、前記リードの外側端末を外部に露出した状態で前記半導体チップと前記ボンディングワイヤと前記リードの内側端末とが樹脂からなるパッケージ内に封止されてなる半導体素子を製造する際に、前記ボンディングワイヤの一部分が前記パッケージの表面に露出した半導体素子を検知する方法であって、樹脂を充填して前記パッケージを形成する型のキャビティ表面に、前記リードとは電気的に絶縁された電極を形成し、この電極と前記リードとの間に導通を検知したとき、当該キャビティで製造された半導体素子は、パッケージの表面にボンディングワイヤが露出したと認定する半導体素子の検査方法を提供する。
【００１０】
パッケージの表面にボンディングワイヤが露出するということは、型中でパッケージが形成される以前に、ボンディングワイヤがキャビティの壁面に接触したということに他ならない。従ってキャビティ表面に前記リードと電気的に絶縁された電極を形成し、この電極と前記リードとの間の導通を監視していれば、ボンディングワイヤがキャビティの壁面と接触した瞬間に導通が検知され、前記障害の発生が認知できる。前記電極の導通が検知されたときは、当該キャビティで製造された半導体素子はパッケージの表面にボンディングワイヤが露出した不良品であるから、例えば以後の工程で製造ラインから排除することができる。
【００１１】
本発明はまた、前記半導体チップと前記ボンディングワイヤと前記リードの内側端末とが樹脂からなるパッケージ内に封止されてなる半導体素子を製造する際に、前記ボンディングワイヤの頂点が前記パッケージの表面に許容限度を超えて異常接近した半導体素子を検知する方法であって、前記半導体チップに、他のボンディングワイヤの頂点より高い位置に頂点を有する検知用ボンディングワイヤの一端部を固定し、この検知用ボンディングワイヤの他端部を検知用の前記リードに接続し、かつ樹脂を充填して前記パッケージを形成する型のキャビティ表面に、前記検知用リードとは電気的に絶縁された電極を形成し、この電極と前記検知用リードとの間に導通を検知したとき、当該キャビティで製造された半導体素子は、前記他のボンディングワイヤの湾曲頂点がパッケージの表面に許容限度を超えて異常接近したと認定する半導体素子の検査方法を提供する。
【００１２】
この場合、半導体チップと検知用リードとの接続に用いられた検知用ボンディングワイヤの頂点は、当該半導体チップに接続された他のボンディングワイヤの頂点より（半導体チップの表面を基準に）高く配置されている。この高さの差をパッケージの表面に接近し得る許容限度とすれば、前記電極と検知用リードとの間に導通が検知されたとき、製造された半導体素子のパッケージ内では、検知用ボンディングワイヤ以外のボンディングワイヤの頂点とパッケージ表面との間のマージンが許容限度を越えたことを認知できる。前記の導通が検知されたときは、当該キャビティで製造された半導体素子はパッケージの表面にボンディングワイヤが許容限度を越えて異常接近した不良品となりうるから、例えば以後の工程で製造ラインから排除したり、再度セットし直したりすることができる。
【００１３】
本発明は更に、前記の半導体素子の検査方法を適用する半導体素子の製造装置であって、前記型が割り型からなり、少なくとも一方の前記割り型のキャビティ表面に前記電極が形成され、かつ前記電極と当該割り型の合わせ面との間に絶縁層が形成された半導体素子の製造装置を提供する。
前記電極は、前記ボンディングワイヤ又は前記検知用ボンディングワイヤの頂点に直近するキャビティ表面に形成されていることが好ましい。
【００１４】
パッケージの成形に用いられる型は通常、金属製の割り型からなっている。一方、半導体チップを載置したフレーム組立物は、リードの外側端末を前記割り型の合わせ面に挟み込んでキャビティ内にセットされる。そこで一方の割り型のキャビティ表面に電極を形成すると共にこの電極と当該割り型の合わせ面との間に絶縁層を形成すれば、前記電極は割り型の合わせ面に挟み込まれたリード又は検知用リードとは電気的に絶縁される。それにも係わらず前記電極に導通が検知されれば、それはボンディングワイヤ又は検知用ボンディングワイヤの頂点が当該割り型のキャビティ面に接触したことを示している。
前記電極が、ボンディングワイヤ又は検知用ボンディングワイヤの頂点に直近するキャビティ表面に形成されていれば、極小の電極面積で検知の目的が達成され、キャビティ内壁の一部が型金属以外の素材により形成されることによってもたらされるかも知れない膨張係数や伝熱係数の不一致に起因する障害が極少になる。
【００１５】
本発明は更に、キャビティ表面の前記電極に導通が検知されたとき、当該キャビティで製造された半導体素子を他の半導体素子から識別し、かつ当該識別情報を出力可能に記憶する手段を有する半導体素子の製造装置を提供する。
【００１６】
半導体素子の製造ラインでは一般に、半導体チップとリードとがボンディングワイヤで接続されたユニットが共通フレーム上に多数配列された多連装のフレーム組立物が用いられる。また前記の多連装フレーム組立物の各ユニットを収容するキャビティが多数配列された多数取りの型で封止が行われる。この製造ラインでは、各共通フレーム及び各ユニットに識別記号が付与されている。そこで、或る多連装フレーム組立物の或るユニットに前記の導通が検知されたときは、前記の識別情報を出力可能に記憶する手段が当該ユニットの識別記号を記憶し、必要ならその識別情報を例えば選別装置に出力し、共通フレームから切り離された後の当該半導体素子を不良品として製造ラインから排除することができる。
【００１７】
【発明の実施の形態】
次に本発明の実施の形態を具体例によって説明するがこれらの具体例は本発明を何ら制限するものではない。また添付の図面は本発明の思想を説明するためのものであって、本発明の説明に不要な要素は省略し、また図示した各要素の形状・寸法比・数なども実際のものを必ずしも反映していない。
【００１８】
（実施形態１）
図１は本発明の半導体素子の検査方法が適用される製造ラインの一例を示している。この製造ラインの概略を説明すると、先ず▲１▼フレーム組立工程では、複数のユニットが配列された共通フレームの各ユニットに半導体チップを設置し、この半導体チップとフレームの各ユニットに形成されたリードとをボンディングワイヤで接続し、多連装のフレーム組立物を形成する。▲２▼型セット工程では、前記のフレーム組立物をキャビティの配列が形成された割り型の合わせ面にセットして閉型する。▲３▼封止工程では、前記型の各キャビティに封止用樹脂を注入し、充填後のキャビティ内で樹脂を硬化させた後に開型する。▲４▼切り離し工程では前記樹脂の硬化によりパッケージが形成されて完成した個々の半導体素子をフレームから切り離す。▲５▼選別工程では▲７▼封止検査工程からの情報により半導体素子を良品と不良品とに分別し、良品は▲６▼仕上げ工程に送る。▲６▼仕上げ工程では各半導体素子の回路検査と共に外観仕上げや刻印などを行って半導体素子製品として出荷する。
【００１９】
前記▲２▼型セット工程の終了時から▲３▼封止工程の終了時までの間に、▲７▼封止検査工程では、フレームに形成されたリードと型の各キャビティに形成された電極層との間の導通の有無を監視し、導通が検知された場合には該当するキャビティの識別記号と当該キャビティ内の個体に付された識別記号とを記録し、▲３▼封止工程に対して警報と共に該当するキャビティの運転条件をチェック又は制御する信号を発信し、また▲５▼選別工程に対しては該当する半導体素子個体を不良品として製造ラインから排除する信号を発信する。
【００２０】
図２は前記製造ラインにおける▲２▼型セット工程の態様を示す断面図である。ここでは前記の製造ラインで用いられる型の１ユニットの構成を示している。図２において型１０は、割り型１１ａ，１１ｂからなる型本体１１と、この型本体１１に形成されたキャビティ１２と、前記キャビティ１２内にパッケージ用の樹脂を供給するランナー１４及びゲート１５と、電極層１６とを有している。また検知記録装置２０は、導通検知器２１と、識別記録装置２２と、電源２３とを有している。
【００２１】
割り型１１ａ，１１ｂは、図示しない型駆動装置によって温度が制御されると共に、双方の合わせ面で、キャビティ１２にセットされたフレーム組立物９のリード外側端末２ｂを気密に挟み込めるようになっている。またセットされたフレーム組立物９のボンディングワイヤ３が立ち上がっている方の割り型１１ａは、その合わせ面に絶縁層１３が形成されている。この絶縁層１３は、フッ素樹脂、シリコン樹脂、又はポリイミド樹脂などのフィルム又は塗膜であってよい。なお図示しないが隣接するユニットの割り型１１ａどうしは、互いに電気的に絶縁されている。
【００２２】
キャビティ１２は、セットされたフレーム組立物９の半導体チップ１とボンディングワイヤ３とリード２の内側端末２ａとを非接触に包含し、その壁面の形状は半導体素子のパッケージの外形を規定する。ランナー１４及びゲート１５は未硬化の熱硬化性樹脂コンパウンド（以下単に「樹脂」という）をキャビティ１２内に注入するための通路であり、割り型１１ａ，１１ｂの合わせ面に形成され、ランナー１４の一方の端末は図示しないプランジャ付きの加熱ポットに連通しゲート１５はキャビティ１２の所定の位置に開口している。
電極層１６は導電体、例えば銅、チタン、ステンレス鋼等の板からなり、割り型１１ａの上面全体を覆うように装着され、この電極層からは割り型１１ａの外に配線が引き出されている。
【００２３】
検知記録装置２０は、導通検知器２１と識別記録装置２２と電源２３とを有し、電極層１６とフレーム５とを結ぶ回路に挿入されている。この回路ではフレーム５がグランド電位とされていることが好ましい。
導通検知器２１は、電極層１６とフレーム５との間の電気抵抗が所定のしきい値より低下したとき聴覚的および／または視覚的な警報を発すると共に導通データを識別記録装置２２に送る。識別記録装置２２は、導通が検知されたキャビティの識別記号と当該キャビティ内の個体に付された識別記号とを記録し、▲３▼封止工程に向けて該当するキャビティの運転条件をチェック又は制御する信号を発信し、また▲５▼選別工程に向けて該当する半導体素子個体を不良品として製造ラインから排除する信号を発信する。
【００２４】
図３に検査の対象となる多連装フレーム組立物９の１ユニットを示す。このフレーム組立物９は半導体チップ１とボンディングワイヤ３とフレーム５とからなっている。フレーム５は、半導体チップ１を載置するステージ６と、このステージを懸架するステージバー７と、リード２の配列を支持するリードステー８とが一体に金属板の打ち抜きによって形成されている。
【００２５】
▲１▼フレーム組立工程では、先ず半導体チップ１をステージ６に装着する。次に半導体チップ１のパッド１ｐとリード２の内側端末２ａとをボンディングワイヤ３で接続し、フレーム組立物９を作成する。このときボンディングワイヤ３は湾曲頂点を有する弧状に形成される。製造ラインで用いられる多連装のフレーム組立物９は、前記のユニットが型のキャビティ配列に対応してマトリクス状に配列されてなっている。そして各フレーム組立物には光学的読み取りが可能な連番が付され、また個々のユニットにも識別番号が付されている。
【００２６】
図４に▲３▼封止工程における一態様を示す。製造ラインの▲２▼型セット工程において型１０にフレーム組立物９をセットした後に閉型し、次の▲３▼封止工程においてランナー１４及びゲート１５を通してキャビティ１２内に樹脂を注入し、キャビティを充填する。このとき注入される樹脂は高粘性でありかつ加熱された型内では注入後直ちに硬化を開始するので樹脂がキャビティ１２内を流動中も次第に粘度が上昇する。充填途中で固化すると充填不全やボイドの発生を招くのでゲート１５からは樹脂が高圧高速で注入される。このような状況下で半導体チップ１の少なくとも一部が樹脂の流動圧により押し上げられると、ボンディングワイヤ３の湾曲頂点も上昇する。半導体素子をコンパクト化するために湾曲頂点とキャビティ壁面との間隙（マージン）は元来許容限度（例えば１００μm）近似に設定されているので、ボンディングワイヤ３Ｘで示すように湾曲頂点がキャビティ壁面の電極層１６と接触してしまう場合が生じる。ボンディングワイヤ３の湾曲頂点が電極層１６と接触すると、フレーム５は全てのリード２…と連結しているので、どのボンディングワイヤが電極層と接触しても、電極層１６とフレーム５との間に導通が成立する。電極層１６が導通状態になると導通検知器２１が検知して視覚的にメーター表示し、また導通データを識別記録装置２２に送る。識別記録装置２２は導通が検知されたキャビティの識別番号と当該キャビティ内の個体に付された識別番号と当該個体が含まれるフレーム組立物の連番を記録し、前記のように例えば▲３▼封止工程や▲５▼選別工程に向けて必要な情報を発信する。
【００２７】
図５は、ボンディングワイヤの湾曲状態の例を示すもので、（ａ）に示すように単純な山型を呈するものの他に、（ｂ）に示す頂部が平坦になっているもの、（ｃ）に示す頂部に２個のピークを有するものなどが例示される。
【００２８】
図６は、上記実施形態１の変形例を示すもので、この例の方法は、実施形態１の方法における▲２▼型セット工程後に▲８▼セット状況検査工程を設けたものである。このセット状況検査工程は、リードと型１０の電極層１６との間の導通の有無を検知し、導通の合った場合には該当するキャビティの識別番号を記録し、これを表示装置等に表示する。これとともに、まず型１０に埋め込まれた電極層１６が絶縁状態にあるか否かを通電して検査するキャビティ検査を行う。具体的には、ダミーリードを挟んで型１０をクランプし、ダミーリードと電極層１６からの引き出し線との間の電気抵抗を測定するかあるいは上型１１ａと下型１１ｂとの間の導通を見る。短絡があれば、型１０内に異物等があると判断し、型１０内を清浄にする。
【００２９】
キャビティ検査が合格であれば、次にフレーム検査を行う。このフレーム検査は、フレーム５の曲がりなどの元々異常があるものを除去するためのものであって、フレーム組立物のボンディング済みのリードを用い、リード間の電気抵抗を測定することにより実施される。
フレーム検査が合格であれば、リード検査を行う。このリード検査は、リードの曲がりなどの元々異常のあるものを除去するためのものであって、フレーム組立物のボンディング済みのリードを用い、リード間の電気抵抗を測定する。
【００３０】
これらの検査を合格したならば、フレーム組立物を型１０に再セットし、再度導通の有無を見た後、導通がなければ▲３▼封止工程に移し、樹脂封止を行い、ついで封止後の半導体素子について導通試験を行う。ここで導通があった場合にはその型のキャビティの識別番号を記録、表示し、不良チップを表示して▲４▼切り離し工程に送る。導通のないものはそのまま▲４▼切り離し工程に送る。▲４▼切り離し工程以降は先の実施形態１と同様である。
【００３１】
（実施形態２）
本実施形態は型の構成が異なる以外は実施形態１のものと実質的に同様である。よってここでは主として本実施形態における型の構成について詳しく説明する。
図５は実施形態２における▲２▼型セット工程の一態様を示す断面図である。本実施形態に用いられる型は、割り型１１ａ，１１ｂ，及び１１ｃで示すように３分割されている。このうち割り型１１ａ，１１ｂは、それぞれキャビティ１２を有する複数のユニットが配列された一体構造になっていて、互いの合わせ面に多連装のフレーム組立物９を挟んでセットするようになっている。割り型１１ａには各キャビティ１２の上半分の側壁のみが形成され、キャビティの天部は開放されている。この割り型１１ａの天面は各キャビティの天部を除き、絶縁層１３によって被覆されている。
【００３２】
割り型１１ｃは各キャビティ１２の天部を覆うようにそれぞれのキャビティごとに分離して前記絶縁層１３の上に装着されている。この割り型１１ｃ…は下面に電極層１６が形成され、この電極層１６がそれぞれのキャビティ１２の天部壁面を形成している。それぞれの電極層１６…からは個別に配線が引き出され、それぞれの配線は詳細は省略するが導通検知器２１を含む検知記録装置と電源を経由してフレーム組立物９のフレーム５と回路を形成している。この導通検知器２１を含む検知記録装置は各電極層１６…を順次に走査して封止作業中継続して導通の有無を監視している。割り型１１ａ，１１ｂの間にフレーム組立物９がセットされた状態では、各電極層１６…は絶縁層１３によってフレーム５と電気的に隔離されている。
【００３３】
▲２▼型セット工程において本実施形態の型にフレーム組立物９をセットして閉型し、▲３▼封止工程において一連のキャビティ１２…に樹脂を注入すると、図示しないプランジャ付きの加熱ポットからそれぞれのキャビティに樹脂を供給するランナーの走行距離の差違などにより、それぞれのキャビティ１２に注入される樹脂の注入圧や流速が変化し、キャビティによっては半導体チップ１が押し上げられボンディングワイヤ３の湾曲頂点がキャビティの天部壁面すなわち電極層１６に接触する場合がある。この接触により発生する電極層１６とフレーム組立物９との導通は、検出がキャビティごとに個別になされているので当該キャビティの番号と、セットされたフレーム組立物の連番と、個別のユニットの番号とがそれぞれ認識され記録される。
【００３４】
（実施形態３）
本実施形態は型の構成が異なる以外は実施形態１のものと実質的に同様である。よってここでは主として本実施形態における型の構成について詳しく説明する。
図６は実施形態３における▲２▼型セット工程の一態様を示す断面図である。本実施形態で用いられる型は割り型１１ａ，１１ｂ，及び１１ｃで示すように３分割されている。これらの割り型１１ａ，１１ｂ，及び１１ｃは、それぞれキャビティ１２を有する複数のユニットが配列された一体構造になっていて、このうち割り型１１ａ，１１ｂは互いの合わせ面に多連装のフレーム組立物９を挟んでセットするようになっている。割り型１１ａには各キャビティ１２の上半分の側壁のみが形成され、キャビティの天部は開放されている。
【００３５】
割り型１１ｃは各キャビティ１２…の天部を一括して覆うように割り型１１ａの上に装着されている。この割り型１１ｃは各キャビティ１２…の天部となる位置に、絶縁層１３によって割り型１１ｃから電気的に隔離された電極層１６…が形成されている。この電極層１６…は何れも、キャビティ１２の天部壁面の一部を形成するように、すなわち割り型１１ｃの下面に面一となるように、かつ図７に示すようにボンディングワイヤ３…の湾曲頂点に直近する部分にのみ□状に形成されている。それぞれの電極層１６…からは個別に配線が引き出され、それぞれの配線は詳細は省略するが導通検知器２１を含む検知記録装置及び電源を経由してフレーム組立物９のフレーム５に接続されている。この導通検知器２１を含む検知記録装置は各電極層１６…を順次に走査して封止作業中継続して導通の有無を監視している。割り型１１ａ，１１ｂの間にフレーム組立物９がセットされた状態では、各電極層１６…は絶縁層１３によってフレーム５と電気的に隔離されている。
【００３６】
▲２▼型セット工程において本実施形態の型にフレーム組立物９をセットして閉型し、▲３▼封止工程において一連のキャビティ１２…に樹脂を注入すると、それぞれのキャビティ１２に注入される樹脂の注入圧や流速の変化から、キャビティによっては半導体チップ１が押し上げられ、ボンディングワイヤ３の湾曲頂点がキャビティの天部壁面に接触する場合がある。このときボンディングワイヤ３はその湾曲頂点に直近するキャビティ表面、すなわちその位置に設けられた電極層１６に接触することになる。この接触により発生する電極層１６とフレーム組立物９との導通はキャビティごとに個別に検出され、当該キャビティ１２の番号と、セットされたフレーム組立物の連番と、個別のユニットの番号とがそれぞれ認識され記録される。
【００３７】
本実施形態の型を用いれば、極小の電極面積で検知の目的が達成される。これによりキャビティ内壁の一部が型金属以外の素材により形成されることによってもたらされる可能性がある膨張係数や伝熱係数などの不一致に起因する障害が最少化される。
【００３８】
（実施形態４）
本実施形態は、ボンディングワイヤの湾曲頂点がパッケージの表面に異常接近する障害を検知する方法に係わる。本実施形態は検査対象となるフレーム組立物の構成が異なる以外は実施形態１のものと実質的に同様である。よってここでは主として本実施形態におけるフレーム組立物の構成について詳しく説明する。
【００３９】
図８は、実施形態４における▲２▼型セット工程の一態様を示す断面図である。図ではフレーム組立物９の構成をユニットで示している。図８においてこのフレーム組立物９のステージ６に装着された半導体チップ１は一般の回路用パッド１ａに加えて検知用パッド１ｍを有し、フレーム組立物９のフレーム５には一般の回路用リード２に加えて検知用リード２ｍが連結され、前記検知用パッド１ｍと検知用リード２ｍの内側端末とが検知用ボンディングワイヤ３ｍにより接続されている。なお、検知用パッド１ｍは半導体チップ１内の回路と接続する必要はないが、接続する場合は回路のグランド配線に接続することが好ましい。また検知用リード２ｍも別途に設けず、グランド配線用のリードを共用してもよい。
【００４０】
検知用ボンディングワイヤ３ｍは半導体チップ１に接続された一般の回路用ボンディングワイヤ３と同様に湾曲頂点を有する弧状に形成されているが、半導体チップ１の表面から湾曲頂点までの高さＨｍが一般の回路用ボンディングワイヤ３における湾曲頂点の高さＨｏより高く設定されている。そしてその高さの差（Ｈｍ−Ｈｏ）が、一般の回路用ボンディングワイヤ３の湾曲頂点と、製造された半導体素子におけるパッケージ表面との間のマージンの最小許容限界値δとされている。本実施形態では回路用ボンディングワイヤの高さＨｏが１７５μmであり、最小許容限界値δは１００μmとされているので、検知用ボンディングワイヤ３ｍの高さＨｍは２７５μmに設定してある。
【００４１】
本実施形態に用いる型は実施形態１〜実施形態３で説明したものが何れも使用可能である。ここでは実施形態１の型を用いるものとして説明する。
▲２▼型セット工程で、本実施形態のフレーム組立物９をキャビティ１２の配列が形成された割り型１１ａ，１１ｂの合わせ面にセットして閉型する。この段階では検知用ボンディングワイヤ３ｍの湾曲頂点と電極層１６との間には間隙があるので、電極層１６とフレーム５との間に導通は認められない。
【００４２】
▲３▼封止工程で型の各キャビティ１２に樹脂を注入する。この際、樹脂の流動圧などにより半導体チップ１が押し上げられると、図９に示すように、他より湾曲頂点が高い検知用ボンディングワイヤ３ｍが先ず電極層１６に接触する。この接触は電極層１６とフレーム５との導通をもたらすので、検知器２１がこれを検知し、警報を発すると共に導通データを識別記録装置２２に送る。識別記録装置２２は、導通が検知されたキャビティの識別番号とセットされたフレーム組立物の連番と当該ユニットの個別番号とを記録し、▲３▼封止工程に向けて該当するキャビティの運転条件をチェック又は制御する信号を発信し、また▲５▼選別工程に向けて該当する半導体素子個体を不良品又は再検査品として製造ラインから排除するための信号を発信する。
【００４３】
この信号により排除された半導体素子は、回路用ボンディングワイヤ３の湾曲頂点が最小許容限界値δ以下、すなわちパッケージ表面とのマージンが１００μm以下となったものである。本実施形態の検知方法によって、外観的にボンディングワイヤがパッケージから露出していなくても、出荷した後でパッケージ皮膜が剥落してボンディングワイヤが露出したり、薄いパッケージ皮膜から湿分が侵入して特性を劣化させるような信頼性の低い半導体素子を製造ラインから排除することができる。
【００４４】
また、本発明では、検知用のボンディングワイヤは、位置の異なる複数のボンディングワイヤであってもよく、これによればチップの四辺のどの部分が不良なのかを判定できる。また、高さの異なる複数のボンディングワイヤであってもよく、これによれば不良の程度が判断でき、その程度の軽いものを分別できる。
【００４５】
【発明の効果】
本発明の半導体素子の検査方法は、型のキャビティ表面にリードと電気的に絶縁された電極を形成し、この電極とリードとの間に導通を検知したとき、前記パッケージの表面に前記ボンディングワイヤが露出又は異常接近したと認定するものであるので、通常の検査では検知できないパッケージの封止欠陥が製造ライン中で検出できるようになる。
【図面の簡単な説明】
【図１】 本発明の半導体素子の検査方法が適用される製造ラインの一例を示す工程図である。
【図２】 実施形態１における▲２▼型セット工程の一態様を示す断面図である。
【図３】 検査の対象となる多連装フレーム組立物９の１ユニットを示す平面図である。
【図４】 実施形態１における▲３▼封止工程の一態様を示す断面図である。
【図５】 ボンディングワイヤの湾曲形態の例を示す概略図である。
【図６】 実施形態１の変形例を示す工程図である。
【図７】 実施形態２における▲２▼型セット工程の一態様を示す断面図である。
【図８】 実施形態３における▲２▼型セット工程の一態様を示す断面図である。
【図９】 前記実施形態で用いられる電極の態様を示す斜視図である。
【図１０】 実施形態４における▲２▼型セット工程の一態様を示す断面図である。
【図１１】 前記実施形態における▲３▼封止工程の一態様を示す断面図である。
【図１２】 従来の製造方法に従って半導体素子を製造する際の封止工程を示す断面図である。
【図１３】 前記従来の封止工程における一態様を示す断面図である。
【符号の説明】
１…半導体チップ、２…リード、２ａ…内側端末、２ｂ…外側端末、２ｍ…検知用リード、３…ボンディングワイヤ、３ｍ…検知用ボンディングワイヤ、５…フレーム、６…ステージ、７…ステージバー、８…リードステー、９…フレーム組立物、１０…型、１１…型本体、１１ａ，１１ｂ，１１ｃ…割り型、１２…キャビティ、１３…絶縁層、１４…ランナー、１５…ゲート、１６…電極層、２０…検知記録装置、２１…導通検知器、２２…識別記録装置。
【発明の属する技術分野】
本発明は樹脂のパッケージにより封止された半導体素子の検査方法及び製造装置に関するものであり、特に、パッケージの表面にボンディングワイヤの頂点が露出又は異常接近した半導体素子を、型に樹脂を注入する封止工程において検知する半導体素子の検査方法及びこの検査を可能とする半導体素子の製造装置に関する。
【０００２】
【従来の技術】
一般に樹脂パッケージにより封止された半導体素子は、半導体チップとリードの内側端末とが通常は極細の金線からなるボンディングワイヤで接続され、このリードの外側端末を外部に露出した状態で前記半導体チップと前記ボンディングワイヤと前記リードの内側端末とがパッケージ用の樹脂により一体に封止されてなっている。
【０００３】
図１０は前記半導体素子を従来の製造方法に従って製造する際の一工程である封止工程を示している。
この半導体素子を製造するには、先ずフレーム組立工程において、半導体チップ１をフレーム５に形成されたステージ６に載置し、この半導体チップ１のパッド１ａとフレーム５に形成されたリードの内側端末２ａとをボンディングワイヤ３で接続する。このときボンディングワイヤ３は湾曲頂点を有する弧状に形成される。この組み立て作業により得られたフレーム組立物９は次の型セット工程において型１００にセットされる。
【０００４】
型１００は、割り型１１１ａ，１１１ｂからなる型本体１１１と、この型本体１１１に形成されたキャビティ１１２と、キャビティ１１２内にパッケージ用の樹脂を供給するランナー１１４及びゲート１１５を有している。割り型１１１ａ，１１１ｂは、図示しない型駆動装置によって温度が制御されると共に、リードの外側端末２ｂを気密に挟み込むようになっている。キャビティ１１２は半導体素子のパッケージの外形を規定する形状に形成されている。ランナー１１４及びゲート１１５は未硬化の熱硬化性樹脂コンパウンド（以下単に「樹脂」という）をキャビティ１１２内に注入するための通路であり、割り型１１１ａ，１１１ｂの合わせ面に形成され、ランナー１１４の一方の端末は図示しないプランジャ付きの加熱ポットに連通し、ゲート１１５はキャビティ１１２の所定の位置に開口している。
【０００５】
型１００に前記のフレーム組立物９をセットした後に閉型し、次の封止工程においてランナー１１４及びゲート１１５を通してキャビティ１１２内に樹脂を注入し、キャビティを充填する。充填後所定の温度を維持すると樹脂はキャビティ内で固化する。固化した後に開型し樹脂で封止されたフレーム組立物９を取り出し、リードの外側端末２ｂとフレーム５との間を切り離すと、樹脂パッケージにより封止された半導体素子が得られる。
【０００６】
【発明が解決しようとする課題】
前記の封止工程では、樹脂注入中に、キャビティ１１２内のボンディングワイヤ３が変形して図１１にボンディングワイヤ３Ｘとして示すように、その一部、例えば湾曲頂点がキャビティ１１２の壁面に接触する場合があることが指摘されている。この問題は、キャビティ１１２内に樹脂を注入しキャビティ空間を充填する過程で、高粘性の樹脂がステージ６共々に半導体チップ１を押し上げ、半導体チップ１が所定の位置から移動することにより発生すると考えられる。いずれにしてもボンディングワイヤ３Ｘがキャビティ１１２の壁面に接触した状態で樹脂が充填され、硬化が行われると、製造された半導体素子はパッケージの表面にボンディングワイヤが露出した状態となる。一般に封止工程を終了した半導体素子は製造ライン中で導通検査が行われ、パッケージ内の回路や配線に断線や短絡があれば検知され不良品として製造ラインから排除される。しかし前記のボンディングワイヤが露出した製品は、断線や短絡など他の導通障害が併発している場合を除き、前記の導通検査では検知されず良品と分別されてしまい、その後出荷され、出荷した先で、ボンディングワイヤの露出部が他の電気回路と接触したり、ボンディングワイヤの露出部から湿分が侵入して回路特性を劣化させるなどの問題を引き起こす可能性があった。
【０００７】
また、ボンディングワイヤが外観的にパッケージから露出していなくても、図１１にボンディングワイヤ３Ｙとして示すように、樹脂注入中の半導体チップ１の上昇などによってボンディングワイヤの湾曲頂点とパッケージ表面との間のマージンδ3Yが僅小となっている場合がある。この場合も製造ラインの導通試験では検知されないが、良品として出荷された後でパッケージ皮膜が剥落してボンディングワイヤが露出したり、薄いパッケージ皮膜から湿分が侵入して特性を劣化させるなど、製造された半導体素子の信頼性を損なう可能性があった。
【０００８】
本発明は前記の課題を解決するためになされたものであって、従ってその目的は、パッケージの表面にボンディングワイヤが露出又は異常接近した半導体素子を、封止工程において検知する半導体素子の検査方法及びこの検査を可能とする半導体素子の製造装置を提供することにある。
【０００９】
【課題を解決するための手段】
前記の課題を解決するために本発明は、半導体チップとリードの内側端末とがボンディングワイヤで接続され、前記リードの外側端末を外部に露出した状態で前記半導体チップと前記ボンディングワイヤと前記リードの内側端末とが樹脂からなるパッケージ内に封止されてなる半導体素子を製造する際に、前記ボンディングワイヤの一部分が前記パッケージの表面に露出した半導体素子を検知する方法であって、樹脂を充填して前記パッケージを形成する型のキャビティ表面に、前記リードとは電気的に絶縁された電極を形成し、この電極と前記リードとの間に導通を検知したとき、当該キャビティで製造された半導体素子は、パッケージの表面にボンディングワイヤが露出したと認定する半導体素子の検査方法を提供する。
【００１０】
パッケージの表面にボンディングワイヤが露出するということは、型中でパッケージが形成される以前に、ボンディングワイヤがキャビティの壁面に接触したということに他ならない。従ってキャビティ表面に前記リードと電気的に絶縁された電極を形成し、この電極と前記リードとの間の導通を監視していれば、ボンディングワイヤがキャビティの壁面と接触した瞬間に導通が検知され、前記障害の発生が認知できる。前記電極の導通が検知されたときは、当該キャビティで製造された半導体素子はパッケージの表面にボンディングワイヤが露出した不良品であるから、例えば以後の工程で製造ラインから排除することができる。
【００１１】
本発明はまた、前記半導体チップと前記ボンディングワイヤと前記リードの内側端末とが樹脂からなるパッケージ内に封止されてなる半導体素子を製造する際に、前記ボンディングワイヤの頂点が前記パッケージの表面に許容限度を超えて異常接近した半導体素子を検知する方法であって、前記半導体チップに、他のボンディングワイヤの頂点より高い位置に頂点を有する検知用ボンディングワイヤの一端部を固定し、この検知用ボンディングワイヤの他端部を検知用の前記リードに接続し、かつ樹脂を充填して前記パッケージを形成する型のキャビティ表面に、前記検知用リードとは電気的に絶縁された電極を形成し、この電極と前記検知用リードとの間に導通を検知したとき、当該キャビティで製造された半導体素子は、前記他のボンディングワイヤの湾曲頂点がパッケージの表面に許容限度を超えて異常接近したと認定する半導体素子の検査方法を提供する。
【００１２】
この場合、半導体チップと検知用リードとの接続に用いられた検知用ボンディングワイヤの頂点は、当該半導体チップに接続された他のボンディングワイヤの頂点より（半導体チップの表面を基準に）高く配置されている。この高さの差をパッケージの表面に接近し得る許容限度とすれば、前記電極と検知用リードとの間に導通が検知されたとき、製造された半導体素子のパッケージ内では、検知用ボンディングワイヤ以外のボンディングワイヤの頂点とパッケージ表面との間のマージンが許容限度を越えたことを認知できる。前記の導通が検知されたときは、当該キャビティで製造された半導体素子はパッケージの表面にボンディングワイヤが許容限度を越えて異常接近した不良品となりうるから、例えば以後の工程で製造ラインから排除したり、再度セットし直したりすることができる。
【００１３】
本発明は更に、前記の半導体素子の検査方法を適用する半導体素子の製造装置であって、前記型が割り型からなり、少なくとも一方の前記割り型のキャビティ表面に前記電極が形成され、かつ前記電極と当該割り型の合わせ面との間に絶縁層が形成された半導体素子の製造装置を提供する。
前記電極は、前記ボンディングワイヤ又は前記検知用ボンディングワイヤの頂点に直近するキャビティ表面に形成されていることが好ましい。
【００１４】
パッケージの成形に用いられる型は通常、金属製の割り型からなっている。一方、半導体チップを載置したフレーム組立物は、リードの外側端末を前記割り型の合わせ面に挟み込んでキャビティ内にセットされる。そこで一方の割り型のキャビティ表面に電極を形成すると共にこの電極と当該割り型の合わせ面との間に絶縁層を形成すれば、前記電極は割り型の合わせ面に挟み込まれたリード又は検知用リードとは電気的に絶縁される。それにも係わらず前記電極に導通が検知されれば、それはボンディングワイヤ又は検知用ボンディングワイヤの頂点が当該割り型のキャビティ面に接触したことを示している。
前記電極が、ボンディングワイヤ又は検知用ボンディングワイヤの頂点に直近するキャビティ表面に形成されていれば、極小の電極面積で検知の目的が達成され、キャビティ内壁の一部が型金属以外の素材により形成されることによってもたらされるかも知れない膨張係数や伝熱係数の不一致に起因する障害が極少になる。
【００１５】
本発明は更に、キャビティ表面の前記電極に導通が検知されたとき、当該キャビティで製造された半導体素子を他の半導体素子から識別し、かつ当該識別情報を出力可能に記憶する手段を有する半導体素子の製造装置を提供する。
【００１６】
半導体素子の製造ラインでは一般に、半導体チップとリードとがボンディングワイヤで接続されたユニットが共通フレーム上に多数配列された多連装のフレーム組立物が用いられる。また前記の多連装フレーム組立物の各ユニットを収容するキャビティが多数配列された多数取りの型で封止が行われる。この製造ラインでは、各共通フレーム及び各ユニットに識別記号が付与されている。そこで、或る多連装フレーム組立物の或るユニットに前記の導通が検知されたときは、前記の識別情報を出力可能に記憶する手段が当該ユニットの識別記号を記憶し、必要ならその識別情報を例えば選別装置に出力し、共通フレームから切り離された後の当該半導体素子を不良品として製造ラインから排除することができる。
【００１７】
【発明の実施の形態】
次に本発明の実施の形態を具体例によって説明するがこれらの具体例は本発明を何ら制限するものではない。また添付の図面は本発明の思想を説明するためのものであって、本発明の説明に不要な要素は省略し、また図示した各要素の形状・寸法比・数なども実際のものを必ずしも反映していない。
【００１８】
（実施形態１）
図１は本発明の半導体素子の検査方法が適用される製造ラインの一例を示している。この製造ラインの概略を説明すると、先ず▲１▼フレーム組立工程では、複数のユニットが配列された共通フレームの各ユニットに半導体チップを設置し、この半導体チップとフレームの各ユニットに形成されたリードとをボンディングワイヤで接続し、多連装のフレーム組立物を形成する。▲２▼型セット工程では、前記のフレーム組立物をキャビティの配列が形成された割り型の合わせ面にセットして閉型する。▲３▼封止工程では、前記型の各キャビティに封止用樹脂を注入し、充填後のキャビティ内で樹脂を硬化させた後に開型する。▲４▼切り離し工程では前記樹脂の硬化によりパッケージが形成されて完成した個々の半導体素子をフレームから切り離す。▲５▼選別工程では▲７▼封止検査工程からの情報により半導体素子を良品と不良品とに分別し、良品は▲６▼仕上げ工程に送る。▲６▼仕上げ工程では各半導体素子の回路検査と共に外観仕上げや刻印などを行って半導体素子製品として出荷する。
【００１９】
前記▲２▼型セット工程の終了時から▲３▼封止工程の終了時までの間に、▲７▼封止検査工程では、フレームに形成されたリードと型の各キャビティに形成された電極層との間の導通の有無を監視し、導通が検知された場合には該当するキャビティの識別記号と当該キャビティ内の個体に付された識別記号とを記録し、▲３▼封止工程に対して警報と共に該当するキャビティの運転条件をチェック又は制御する信号を発信し、また▲５▼選別工程に対しては該当する半導体素子個体を不良品として製造ラインから排除する信号を発信する。
【００２０】
図２は前記製造ラインにおける▲２▼型セット工程の態様を示す断面図である。ここでは前記の製造ラインで用いられる型の１ユニットの構成を示している。図２において型１０は、割り型１１ａ，１１ｂからなる型本体１１と、この型本体１１に形成されたキャビティ１２と、前記キャビティ１２内にパッケージ用の樹脂を供給するランナー１４及びゲート１５と、電極層１６とを有している。また検知記録装置２０は、導通検知器２１と、識別記録装置２２と、電源２３とを有している。
【００２１】
割り型１１ａ，１１ｂは、図示しない型駆動装置によって温度が制御されると共に、双方の合わせ面で、キャビティ１２にセットされたフレーム組立物９のリード外側端末２ｂを気密に挟み込めるようになっている。またセットされたフレーム組立物９のボンディングワイヤ３が立ち上がっている方の割り型１１ａは、その合わせ面に絶縁層１３が形成されている。この絶縁層１３は、フッ素樹脂、シリコン樹脂、又はポリイミド樹脂などのフィルム又は塗膜であってよい。なお図示しないが隣接するユニットの割り型１１ａどうしは、互いに電気的に絶縁されている。
【００２２】
キャビティ１２は、セットされたフレーム組立物９の半導体チップ１とボンディングワイヤ３とリード２の内側端末２ａとを非接触に包含し、その壁面の形状は半導体素子のパッケージの外形を規定する。ランナー１４及びゲート１５は未硬化の熱硬化性樹脂コンパウンド（以下単に「樹脂」という）をキャビティ１２内に注入するための通路であり、割り型１１ａ，１１ｂの合わせ面に形成され、ランナー１４の一方の端末は図示しないプランジャ付きの加熱ポットに連通しゲート１５はキャビティ１２の所定の位置に開口している。
電極層１６は導電体、例えば銅、チタン、ステンレス鋼等の板からなり、割り型１１ａの上面全体を覆うように装着され、この電極層からは割り型１１ａの外に配線が引き出されている。
【００２３】
検知記録装置２０は、導通検知器２１と識別記録装置２２と電源２３とを有し、電極層１６とフレーム５とを結ぶ回路に挿入されている。この回路ではフレーム５がグランド電位とされていることが好ましい。
導通検知器２１は、電極層１６とフレーム５との間の電気抵抗が所定のしきい値より低下したとき聴覚的および／または視覚的な警報を発すると共に導通データを識別記録装置２２に送る。識別記録装置２２は、導通が検知されたキャビティの識別記号と当該キャビティ内の個体に付された識別記号とを記録し、▲３▼封止工程に向けて該当するキャビティの運転条件をチェック又は制御する信号を発信し、また▲５▼選別工程に向けて該当する半導体素子個体を不良品として製造ラインから排除する信号を発信する。
【００２４】
図３に検査の対象となる多連装フレーム組立物９の１ユニットを示す。このフレーム組立物９は半導体チップ１とボンディングワイヤ３とフレーム５とからなっている。フレーム５は、半導体チップ１を載置するステージ６と、このステージを懸架するステージバー７と、リード２の配列を支持するリードステー８とが一体に金属板の打ち抜きによって形成されている。
【００２５】
▲１▼フレーム組立工程では、先ず半導体チップ１をステージ６に装着する。次に半導体チップ１のパッド１ｐとリード２の内側端末２ａとをボンディングワイヤ３で接続し、フレーム組立物９を作成する。このときボンディングワイヤ３は湾曲頂点を有する弧状に形成される。製造ラインで用いられる多連装のフレーム組立物９は、前記のユニットが型のキャビティ配列に対応してマトリクス状に配列されてなっている。そして各フレーム組立物には光学的読み取りが可能な連番が付され、また個々のユニットにも識別番号が付されている。
【００２６】
図４に▲３▼封止工程における一態様を示す。製造ラインの▲２▼型セット工程において型１０にフレーム組立物９をセットした後に閉型し、次の▲３▼封止工程においてランナー１４及びゲート１５を通してキャビティ１２内に樹脂を注入し、キャビティを充填する。このとき注入される樹脂は高粘性でありかつ加熱された型内では注入後直ちに硬化を開始するので樹脂がキャビティ１２内を流動中も次第に粘度が上昇する。充填途中で固化すると充填不全やボイドの発生を招くのでゲート１５からは樹脂が高圧高速で注入される。このような状況下で半導体チップ１の少なくとも一部が樹脂の流動圧により押し上げられると、ボンディングワイヤ３の湾曲頂点も上昇する。半導体素子をコンパクト化するために湾曲頂点とキャビティ壁面との間隙（マージン）は元来許容限度（例えば１００μm）近似に設定されているので、ボンディングワイヤ３Ｘで示すように湾曲頂点がキャビティ壁面の電極層１６と接触してしまう場合が生じる。ボンディングワイヤ３の湾曲頂点が電極層１６と接触すると、フレーム５は全てのリード２…と連結しているので、どのボンディングワイヤが電極層と接触しても、電極層１６とフレーム５との間に導通が成立する。電極層１６が導通状態になると導通検知器２１が検知して視覚的にメーター表示し、また導通データを識別記録装置２２に送る。識別記録装置２２は導通が検知されたキャビティの識別番号と当該キャビティ内の個体に付された識別番号と当該個体が含まれるフレーム組立物の連番を記録し、前記のように例えば▲３▼封止工程や▲５▼選別工程に向けて必要な情報を発信する。
【００２７】
図５は、ボンディングワイヤの湾曲状態の例を示すもので、（ａ）に示すように単純な山型を呈するものの他に、（ｂ）に示す頂部が平坦になっているもの、（ｃ）に示す頂部に２個のピークを有するものなどが例示される。
【００２８】
図６は、上記実施形態１の変形例を示すもので、この例の方法は、実施形態１の方法における▲２▼型セット工程後に▲８▼セット状況検査工程を設けたものである。このセット状況検査工程は、リードと型１０の電極層１６との間の導通の有無を検知し、導通の合った場合には該当するキャビティの識別番号を記録し、これを表示装置等に表示する。これとともに、まず型１０に埋め込まれた電極層１６が絶縁状態にあるか否かを通電して検査するキャビティ検査を行う。具体的には、ダミーリードを挟んで型１０をクランプし、ダミーリードと電極層１６からの引き出し線との間の電気抵抗を測定するかあるいは上型１１ａと下型１１ｂとの間の導通を見る。短絡があれば、型１０内に異物等があると判断し、型１０内を清浄にする。
【００２９】
キャビティ検査が合格であれば、次にフレーム検査を行う。このフレーム検査は、フレーム５の曲がりなどの元々異常があるものを除去するためのものであって、フレーム組立物のボンディング済みのリードを用い、リード間の電気抵抗を測定することにより実施される。
フレーム検査が合格であれば、リード検査を行う。このリード検査は、リードの曲がりなどの元々異常のあるものを除去するためのものであって、フレーム組立物のボンディング済みのリードを用い、リード間の電気抵抗を測定する。
【００３０】
これらの検査を合格したならば、フレーム組立物を型１０に再セットし、再度導通の有無を見た後、導通がなければ▲３▼封止工程に移し、樹脂封止を行い、ついで封止後の半導体素子について導通試験を行う。ここで導通があった場合にはその型のキャビティの識別番号を記録、表示し、不良チップを表示して▲４▼切り離し工程に送る。導通のないものはそのまま▲４▼切り離し工程に送る。▲４▼切り離し工程以降は先の実施形態１と同様である。
【００３１】
（実施形態２）
本実施形態は型の構成が異なる以外は実施形態１のものと実質的に同様である。よってここでは主として本実施形態における型の構成について詳しく説明する。
図５は実施形態２における▲２▼型セット工程の一態様を示す断面図である。本実施形態に用いられる型は、割り型１１ａ，１１ｂ，及び１１ｃで示すように３分割されている。このうち割り型１１ａ，１１ｂは、それぞれキャビティ１２を有する複数のユニットが配列された一体構造になっていて、互いの合わせ面に多連装のフレーム組立物９を挟んでセットするようになっている。割り型１１ａには各キャビティ１２の上半分の側壁のみが形成され、キャビティの天部は開放されている。この割り型１１ａの天面は各キャビティの天部を除き、絶縁層１３によって被覆されている。
【００３２】
割り型１１ｃは各キャビティ１２の天部を覆うようにそれぞれのキャビティごとに分離して前記絶縁層１３の上に装着されている。この割り型１１ｃ…は下面に電極層１６が形成され、この電極層１６がそれぞれのキャビティ１２の天部壁面を形成している。それぞれの電極層１６…からは個別に配線が引き出され、それぞれの配線は詳細は省略するが導通検知器２１を含む検知記録装置と電源を経由してフレーム組立物９のフレーム５と回路を形成している。この導通検知器２１を含む検知記録装置は各電極層１６…を順次に走査して封止作業中継続して導通の有無を監視している。割り型１１ａ，１１ｂの間にフレーム組立物９がセットされた状態では、各電極層１６…は絶縁層１３によってフレーム５と電気的に隔離されている。
【００３３】
▲２▼型セット工程において本実施形態の型にフレーム組立物９をセットして閉型し、▲３▼封止工程において一連のキャビティ１２…に樹脂を注入すると、図示しないプランジャ付きの加熱ポットからそれぞれのキャビティに樹脂を供給するランナーの走行距離の差違などにより、それぞれのキャビティ１２に注入される樹脂の注入圧や流速が変化し、キャビティによっては半導体チップ１が押し上げられボンディングワイヤ３の湾曲頂点がキャビティの天部壁面すなわち電極層１６に接触する場合がある。この接触により発生する電極層１６とフレーム組立物９との導通は、検出がキャビティごとに個別になされているので当該キャビティの番号と、セットされたフレーム組立物の連番と、個別のユニットの番号とがそれぞれ認識され記録される。
【００３４】
（実施形態３）
本実施形態は型の構成が異なる以外は実施形態１のものと実質的に同様である。よってここでは主として本実施形態における型の構成について詳しく説明する。
図６は実施形態３における▲２▼型セット工程の一態様を示す断面図である。本実施形態で用いられる型は割り型１１ａ，１１ｂ，及び１１ｃで示すように３分割されている。これらの割り型１１ａ，１１ｂ，及び１１ｃは、それぞれキャビティ１２を有する複数のユニットが配列された一体構造になっていて、このうち割り型１１ａ，１１ｂは互いの合わせ面に多連装のフレーム組立物９を挟んでセットするようになっている。割り型１１ａには各キャビティ１２の上半分の側壁のみが形成され、キャビティの天部は開放されている。
【００３５】
割り型１１ｃは各キャビティ１２…の天部を一括して覆うように割り型１１ａの上に装着されている。この割り型１１ｃは各キャビティ１２…の天部となる位置に、絶縁層１３によって割り型１１ｃから電気的に隔離された電極層１６…が形成されている。この電極層１６…は何れも、キャビティ１２の天部壁面の一部を形成するように、すなわち割り型１１ｃの下面に面一となるように、かつ図７に示すようにボンディングワイヤ３…の湾曲頂点に直近する部分にのみ□状に形成されている。それぞれの電極層１６…からは個別に配線が引き出され、それぞれの配線は詳細は省略するが導通検知器２１を含む検知記録装置及び電源を経由してフレーム組立物９のフレーム５に接続されている。この導通検知器２１を含む検知記録装置は各電極層１６…を順次に走査して封止作業中継続して導通の有無を監視している。割り型１１ａ，１１ｂの間にフレーム組立物９がセットされた状態では、各電極層１６…は絶縁層１３によってフレーム５と電気的に隔離されている。
【００３６】
▲２▼型セット工程において本実施形態の型にフレーム組立物９をセットして閉型し、▲３▼封止工程において一連のキャビティ１２…に樹脂を注入すると、それぞれのキャビティ１２に注入される樹脂の注入圧や流速の変化から、キャビティによっては半導体チップ１が押し上げられ、ボンディングワイヤ３の湾曲頂点がキャビティの天部壁面に接触する場合がある。このときボンディングワイヤ３はその湾曲頂点に直近するキャビティ表面、すなわちその位置に設けられた電極層１６に接触することになる。この接触により発生する電極層１６とフレーム組立物９との導通はキャビティごとに個別に検出され、当該キャビティ１２の番号と、セットされたフレーム組立物の連番と、個別のユニットの番号とがそれぞれ認識され記録される。
【００３７】
本実施形態の型を用いれば、極小の電極面積で検知の目的が達成される。これによりキャビティ内壁の一部が型金属以外の素材により形成されることによってもたらされる可能性がある膨張係数や伝熱係数などの不一致に起因する障害が最少化される。
【００３８】
（実施形態４）
本実施形態は、ボンディングワイヤの湾曲頂点がパッケージの表面に異常接近する障害を検知する方法に係わる。本実施形態は検査対象となるフレーム組立物の構成が異なる以外は実施形態１のものと実質的に同様である。よってここでは主として本実施形態におけるフレーム組立物の構成について詳しく説明する。
【００３９】
図８は、実施形態４における▲２▼型セット工程の一態様を示す断面図である。図ではフレーム組立物９の構成をユニットで示している。図８においてこのフレーム組立物９のステージ６に装着された半導体チップ１は一般の回路用パッド１ａに加えて検知用パッド１ｍを有し、フレーム組立物９のフレーム５には一般の回路用リード２に加えて検知用リード２ｍが連結され、前記検知用パッド１ｍと検知用リード２ｍの内側端末とが検知用ボンディングワイヤ３ｍにより接続されている。なお、検知用パッド１ｍは半導体チップ１内の回路と接続する必要はないが、接続する場合は回路のグランド配線に接続することが好ましい。また検知用リード２ｍも別途に設けず、グランド配線用のリードを共用してもよい。
【００４０】
検知用ボンディングワイヤ３ｍは半導体チップ１に接続された一般の回路用ボンディングワイヤ３と同様に湾曲頂点を有する弧状に形成されているが、半導体チップ１の表面から湾曲頂点までの高さＨｍが一般の回路用ボンディングワイヤ３における湾曲頂点の高さＨｏより高く設定されている。そしてその高さの差（Ｈｍ−Ｈｏ）が、一般の回路用ボンディングワイヤ３の湾曲頂点と、製造された半導体素子におけるパッケージ表面との間のマージンの最小許容限界値δとされている。本実施形態では回路用ボンディングワイヤの高さＨｏが１７５μmであり、最小許容限界値δは１００μmとされているので、検知用ボンディングワイヤ３ｍの高さＨｍは２７５μmに設定してある。
【００４１】
本実施形態に用いる型は実施形態１〜実施形態３で説明したものが何れも使用可能である。ここでは実施形態１の型を用いるものとして説明する。
▲２▼型セット工程で、本実施形態のフレーム組立物９をキャビティ１２の配列が形成された割り型１１ａ，１１ｂの合わせ面にセットして閉型する。この段階では検知用ボンディングワイヤ３ｍの湾曲頂点と電極層１６との間には間隙があるので、電極層１６とフレーム５との間に導通は認められない。
【００４２】
▲３▼封止工程で型の各キャビティ１２に樹脂を注入する。この際、樹脂の流動圧などにより半導体チップ１が押し上げられると、図９に示すように、他より湾曲頂点が高い検知用ボンディングワイヤ３ｍが先ず電極層１６に接触する。この接触は電極層１６とフレーム５との導通をもたらすので、検知器２１がこれを検知し、警報を発すると共に導通データを識別記録装置２２に送る。識別記録装置２２は、導通が検知されたキャビティの識別番号とセットされたフレーム組立物の連番と当該ユニットの個別番号とを記録し、▲３▼封止工程に向けて該当するキャビティの運転条件をチェック又は制御する信号を発信し、また▲５▼選別工程に向けて該当する半導体素子個体を不良品又は再検査品として製造ラインから排除するための信号を発信する。
【００４３】
この信号により排除された半導体素子は、回路用ボンディングワイヤ３の湾曲頂点が最小許容限界値δ以下、すなわちパッケージ表面とのマージンが１００μm以下となったものである。本実施形態の検知方法によって、外観的にボンディングワイヤがパッケージから露出していなくても、出荷した後でパッケージ皮膜が剥落してボンディングワイヤが露出したり、薄いパッケージ皮膜から湿分が侵入して特性を劣化させるような信頼性の低い半導体素子を製造ラインから排除することができる。
【００４４】
また、本発明では、検知用のボンディングワイヤは、位置の異なる複数のボンディングワイヤであってもよく、これによればチップの四辺のどの部分が不良なのかを判定できる。また、高さの異なる複数のボンディングワイヤであってもよく、これによれば不良の程度が判断でき、その程度の軽いものを分別できる。
【００４５】
【発明の効果】
本発明の半導体素子の検査方法は、型のキャビティ表面にリードと電気的に絶縁された電極を形成し、この電極とリードとの間に導通を検知したとき、前記パッケージの表面に前記ボンディングワイヤが露出又は異常接近したと認定するものであるので、通常の検査では検知できないパッケージの封止欠陥が製造ライン中で検出できるようになる。
【図面の簡単な説明】
【図１】 本発明の半導体素子の検査方法が適用される製造ラインの一例を示す工程図である。
【図２】 実施形態１における▲２▼型セット工程の一態様を示す断面図である。
【図３】 検査の対象となる多連装フレーム組立物９の１ユニットを示す平面図である。
【図４】 実施形態１における▲３▼封止工程の一態様を示す断面図である。
【図５】 ボンディングワイヤの湾曲形態の例を示す概略図である。
【図６】 実施形態１の変形例を示す工程図である。
【図７】 実施形態２における▲２▼型セット工程の一態様を示す断面図である。
【図８】 実施形態３における▲２▼型セット工程の一態様を示す断面図である。
【図９】 前記実施形態で用いられる電極の態様を示す斜視図である。
【図１０】 実施形態４における▲２▼型セット工程の一態様を示す断面図である。
【図１１】 前記実施形態における▲３▼封止工程の一態様を示す断面図である。
【図１２】 従来の製造方法に従って半導体素子を製造する際の封止工程を示す断面図である。
【図１３】 前記従来の封止工程における一態様を示す断面図である。
【符号の説明】
１…半導体チップ、２…リード、２ａ…内側端末、２ｂ…外側端末、２ｍ…検知用リード、３…ボンディングワイヤ、３ｍ…検知用ボンディングワイヤ、５…フレーム、６…ステージ、７…ステージバー、８…リードステー、９…フレーム組立物、１０…型、１１…型本体、１１ａ，１１ｂ，１１ｃ…割り型、１２…キャビティ、１３…絶縁層、１４…ランナー、１５…ゲート、１６…電極層、２０…検知記録装置、２１…導通検知器、２２…識別記録装置。
Claims (5)
- 半導体チップとリードの内側端末とがボンディングワイヤで接続され、前記リードの外側端末を外部に露出した状態で前記半導体チップと前記ボンディングワイヤと前記リードの内側端末とが樹脂からなるパッケージ内に封止されてなる半導体素子を製造する際に、前記ボンディングワイヤの一部分が前記パッケージの表面に露出した半導体素子を検知する方法であって、
樹脂を充填して前記パッケージを形成する型のキャビティ表面に、前記リードとは電気的に絶縁された電極を形成し、この電極と前記リードとの間に導通を検知したとき、当該キャビティで製造された半導体素子は、パッケージの表面にボンディングワイヤが露出したと認定することを特徴とする半導体素子の検査方法。 - 半導体チップとリードの内側端末とがボンディングワイヤで接続され、前記リードの外側端末を外部に露出した状態で前記半導体チップと前記ボンディングワイヤと前記リードの内側端末とが樹脂からなるパッケージ内に封止されてなる半導体素子を製造する際に、前記ボンディングワイヤの頂点が前記パッケージの表面に許容限度を超えて異常接近した半導体素子を検知する方法であって、
前記半導体チップに、他のボンディングワイヤの頂点より高い位置に頂点を有する検知用ボンディングワイヤの一端部を固定し、この検知用ボンディングワイヤの他端部を検知用の前記リードに接続し、
かつ、樹脂を充填して前記パッケージを形成する型のキャビティ表面に、前記検知用リードとは電気的に絶縁された電極を形成し、この電極と前記検知用リードとの間に導通を検知したとき、当該キャビティで製造された半導体素子は、前記他のボンディングワイヤの頂点がパッケージの表面に許容限度を超えて異常接近したと認定することを特徴とする半導体素子の検査方法。 - 請求項１又は請求項２に記載の半導体素子の検査方法を適用する半導体素子の製造装置であって、
前記型が割り型からなり、少なくとも一方の前記割り型のキャビティ表面に前記電極が形成され、かつ前記電極と当該割り型の合わせ面との間に絶縁層が形成されたことを特徴とする半導体素子の製造装置。 - 前記電極が、前記ボンディングワイヤ又は前記検知用ボンディングワイヤの頂点に直近するキャビティ表面に形成されたことを特徴とする請求項３に記載の半導体素子の製造装置。
- 請求項１又は請求項２に記載の半導体素子の検査方法を適用する半導体素子の製造装置であって、
前記電極に導通が検知されたとき、当該キャビティで製造された半導体素子を他の半導体素子から識別し、かつ当該識別情報を出力可能に記憶する手段を有することを特徴とする半導体素子の製造装置。
Priority Applications (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002093179A JP3656611B2 (ja) | 2002-03-28 | 2002-03-28 | 半導体素子の検査方法及び製造装置 |
| CNB021611092A CN1220254C (zh) | 2001-12-07 | 2002-12-05 | 半导体器件的制造方法和用于制造半导体器件的设备 |
| KR20020077046A KR100566496B1 (ko) | 2001-12-07 | 2002-12-05 | 반도체 장치 제조 장치 |
| TW91135416A TW589694B (en) | 2001-12-07 | 2002-12-06 | Method and apparatus for manufacture and inspection of semiconductor device |
| US10/313,033 US7319042B2 (en) | 2001-12-07 | 2002-12-06 | Method and apparatus for manufacture and inspection of semiconductor device |
| HK03107602A HK1055354A1 (en) | 2001-12-07 | 2003-10-21 | Manufacturing method of a semiconductor device andapparatus for manufacturing a semiconductor devic e. |
| KR1020050067354A KR100572979B1 (ko) | 2001-12-07 | 2005-07-25 | 반도체 장치 제조 및 검사를 위한 방법 및 장치 |
| KR1020060002020A KR100581674B1 (ko) | 2001-12-07 | 2006-01-06 | 반도체 장치 제조 방법 및 장치 |
| US11/878,127 US20070264756A1 (en) | 2001-12-07 | 2007-07-20 | Method and apparatus for manufacture and inspection of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002093179A JP3656611B2 (ja) | 2002-03-28 | 2002-03-28 | 半導体素子の検査方法及び製造装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003297864A JP2003297864A (ja) | 2003-10-17 |
| JP3656611B2 true JP3656611B2 (ja) | 2005-06-08 |
Family
ID=29386730
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002093179A Expired - Fee Related JP3656611B2 (ja) | 2001-12-07 | 2002-03-28 | 半導体素子の検査方法及び製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3656611B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5867985B2 (ja) * | 2010-03-01 | 2016-02-24 | キヤノン株式会社 | 記録ヘッド |
| JP5237346B2 (ja) * | 2010-10-14 | 2013-07-17 | Ｔｏｗａ株式会社 | 半導体チップの圧縮成形方法及び圧縮成形型 |
| CN113466738A (zh) * | 2021-05-31 | 2021-10-01 | 广东朝阳电子科技股份有限公司 | 短路检测电路 |
-
2002
- 2002-03-28 JP JP2002093179A patent/JP3656611B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003297864A (ja) | 2003-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100572979B1 (ko) | 반도체 장치 제조 및 검사를 위한 방법 및 장치 | |
| AU649139B2 (en) | Arrangement for encasing a functional device, and a process for the production of same | |
| JP2703204B2 (ja) | ボール・グリッド・アレイ半導体パッケージのワイヤボンディング検査方法 | |
| US9502378B1 (en) | Printed circuit boards having blind vias, method of testing electric current flowing through blind via thereof and method of manufacturing semiconductor packages including the same | |
| JP3656611B2 (ja) | 半導体素子の検査方法及び製造装置 | |
| US5085084A (en) | Method and apparatus for testing lead bonds and detecting failure | |
| CN100416790C (zh) | 半导体器件的制造和检查的方法与设备 | |
| CN115101452A (zh) | 一种基于机器视觉的芯片在线生产监控方法及系统 | |
| CN113030706B (zh) | 失效分析样品的制作方法及失效分析样品 | |
| JP2008028274A (ja) | 半導体装置の製造方法 | |
| CN101465337B (zh) | 一种电性测试键及其测试方法 | |
| US20210282272A1 (en) | Surface mount technology reliability monitoring system | |
| US6776598B2 (en) | Semiconductor chip molding apparatus and method of detecting when a lead frame has been improperly positioned in the same | |
| JP4316262B2 (ja) | 半導体素子の試験方法 | |
| JP2007194530A (ja) | 耐性評価可能装置 | |
| JP6230276B2 (ja) | 電子装置、検査方法及び配線基板 | |
| JP2005347651A (ja) | 配線基板および配線基板のクラック検出方法 | |
| US20230352387A1 (en) | Built-In Serial Via Chain for Integrity Monitoring of Laminate Substrate | |
| JPH0439950A (ja) | 半導体装置 | |
| JP2004039915A (ja) | 半導体装置 | |
| JP2704236B2 (ja) | フィルムキャリアに対する半導体チップのボンディング方法 | |
| JPH02216475A (ja) | 半導体装置の検査方法 | |
| CN117198175A (zh) | 一种内嵌式触摸显示面板的在线检测方法 | |
| JPH0338757B2 (ja) | ||
| JPH0621161A (ja) | 半導体装置及び評価方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040521 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050131 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050215 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050228 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090318 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090318 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100318 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110318 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110318 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120318 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130318 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140318 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |