JP2005347651A - 配線基板および配線基板のクラック検出方法 - Google Patents

配線基板および配線基板のクラック検出方法 Download PDF

Info

Publication number
JP2005347651A
JP2005347651A JP2004167876A JP2004167876A JP2005347651A JP 2005347651 A JP2005347651 A JP 2005347651A JP 2004167876 A JP2004167876 A JP 2004167876A JP 2004167876 A JP2004167876 A JP 2004167876A JP 2005347651 A JP2005347651 A JP 2005347651A
Authority
JP
Japan
Prior art keywords
wiring board
wiring
wiring pattern
unit region
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004167876A
Other languages
English (en)
Inventor
Yoshiyuki Arai
良之 新井
Fumito Ito
史人 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004167876A priority Critical patent/JP2005347651A/ja
Publication of JP2005347651A publication Critical patent/JP2005347651A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

【課題】 多数個取りの配線基板を使用した半導体装置の製造において、個辺への分割工程にて発生する配線基板のクラックを、その後の検査によって自動的かつ確実に検出することを可能とし、潜在的不良品の市場流出を防止することを目的とする。
【解決手段】 複数の単位領域１０１をマトリックス配置した多数個取りの配線基板１１において、単位領域１０１の外縁全周に沿って配線パターン１０５を設け、その両端がその単位領域１０１に搭載する半導体チップ１２と接続していない接続端子１６ａ，１６ｂと電気的に接続していることにより、配線基板１１のクラックによる配線パターン１０５の断線を、検査工程においてオープン不良として選別することができるため、分割工程にて発生する配線基板のクラックを自動的かつ確実に検出することを可能とし、このようなクラックを有する潜在的不良品の市場流出を防止することができる。
【選択図】 図２

Description

本発明は、複数の半導体チップをマトリックス状に搭載する配線基板および、配線基板を個辺に分割する際に生じるクラックの検出方法に関する。
従来、半導体装置の製造方法の一つとして、一つの配線基板に複数の半導体チップをマトリックス状に搭載し、個々の半導体チップと配線基板との電気的接続およびそれらの封止を施した後、個々の半導体チップを含む個辺に分割することによりそれらを複数の半導体装置と成す方法が知られている。
例えば、あらかじめその裏面に切込み溝を格子状に設けて単位領域に分割した配線基板を用い、その個々の単位領域に半導体チップを搭載し、半導体チップ上の電極パッドと配線基板上の配線パターンとをワイヤーボンディングにより電気的に接合し、それらを液状樹脂にて一括封止する。そして、液状樹脂を硬化した後、配線基板の切り溝に沿って裏面側から折り曲げることにより、硬化した樹脂部ごと配線基板を単位領域毎に分割し、その後、配線基板の裏面に単位領域毎に設けられている電極パッドに半田ボールを搭載することによってＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）型の半導体装置を得る方法である（特許文献１参照）。
また、配線基板に複数の半導体チップをマトリックス状に搭載し、個々の半導体チップと配線基板との電気的接続を施した後、それらの樹脂による一括封止をトランスファモールド法にて行う。そして、配線基板の裏面に単位領域毎に設けられた電極パッドに半田ボールを一括して搭載した後、円形ブレードを用いたダイシング法にて半田ボールを搭載した配線基板を樹脂部ごと個々の単位領域に切断することによってＢＧＡ型の半導体装置を得る方法である（特許文献２参照）。
ところで、分割の方法として前述した折り曲げ法およびダイシング法は、共に対象となる配線基板および封止樹脂部の分割部分に、機械的な応力を及ぼしてそれらを破断もしくは切削する方法である。従って、材料の強度バラツキや工程条件のバラツキにより、本来分割すべき箇所から半導体装置側に向かって亀裂が進展するよう応力集中を起こし、配線基板のクラックを発生させることがある。特に、脆性の高いセラミック製の配線基板を用いた半導体装置においてこうしたクラックが生じやすい。
特許第３４０２９６９号公報 特許第３１２７８８９号公報
しかしながら、従来の製造方法では、一括封止した配線基板を個々の半導体装置に分割する工程にて発生するクラックを効率的に検出し、それらを出荷品から除去することが出来なかった。
一般に、分割工程で発生する配線基板のクラックは極めて微小であり、分割工程の完了時点で半導体チップの機能を損ねることは稀である。また、微小である故に顕微鏡を用いた目視による外観検査や、Ｘ線もしくは超音波探傷等による内部検査を行っても検出するのは容易ではなく、まして、量産ラインにおける自動検出は実際上不可能であった。従って、電気的特性および外形寸法に特に異常が無ければ、こうした不良を有する半導体装置は良品として市場に流出し得る。
しかし、それを搭載した最終製品が実使用に供されるうちに当初は微小であったクラックが拡大し、配線基板の層間剥離や配線基板と封止樹脂部間の界面剥離といった不良を引き起こし、最終的には半導体装置としての機能を損ねる可能性が高い。従って、配線基板の微小クラックを有する半導体装置はいわば潜在的な不良品であるが、従来の配線基板のクラック検出方法では自動的には配線基板の微小クラックを検出しえず、また検出してもその流出防止には全数の目視検査といった非効率的で不確実な方法に頼らざるを得なかった。
本発明は上記の事情に鑑みてなされたものであり、多数個取りの配線基板を使用した半導体装置の製造において、個辺への分割工程にて発生する配線基板のクラックを、その後の検査によって自動的かつ確実に検出することを可能とし、潜在的不良品の市場流出を防止することを目的とする。
上記目的を達成するために、本発明の請求項１記載の配線基板は、分割ラインにより区分けされた複数の単位領域の主面に半導体チップを搭載し、前記分割ラインで分割して個辺化することにより半導体装置を製造する配線基板であって、前記単位領域ごとに前記単位領域の外縁全周に沿って配置される配線パターンと、前記配線パターンの両端と電気的に接続する前記半導体チップと電気的に非接続な接続端子とを有し、前記接続端子を用いて前記配線パターンの導通検査を行うことにより、前記分割時に生じるクラックを検出することを特徴とする。
請求項２記載の配線基板は、請求項１記載の配線基板において、前記配線基板が複数の配線層を備え、前記配線パターンが前記配線層の各層において配置されることを特徴とする。
請求項３記載の配線基板は、請求項１または請求項２のいずれかに記載の配線基板において、前記配線パターンは複数に分割されており、分割されたそれぞれの前記配線パターンの両端が前記接続端子と電気的に接続していることを特徴とする。
請求項４記載の配線基板は、請求項３記載の配線基板において、前記配線パターンは前記単位領域外縁の隅部において分割されることを特徴とする。
請求項５記載の配線基板は、請求項１記載の配線基板において、前記配線基板が複数の配線層を備え、前記配線パターンが前記単位領域の外縁全周に沿って前記配線層のうち複数の異なる配線層の層間を導体で接続して配置されることを特徴とする。
請求項６記載の配線基板は、請求項１または請求項２または請求項３または請求項４または請求項５のいずれかに記載の配線基板において、前記配線パターンが前記単位領域間の前記分割ラインを跨いで配置されることを特徴とする。
請求項７記載の配線基板は、請求項１または請求項２または請求項３または請求項４または請求項５または請求項６のいずれかに記載の配線基板において、前記単位領域の裏面に複数設けられた前記接続端子はグリッドアレイ状に配列されており、前記配線パターンと電気的に接続する前記接続端子は、前記グリッドアレイの隅部領域に配置された複数の端子のうちいずれかであることを特徴とする。
請求項８記載の配線基板のクラック検出方法は、請求項１または請求項２または請求項３または請求項４または請求項５または請求項６または請求項７のいずれかに記載の配線基板の製造工程に生じるクラックを検出する方法であって、前記配線パターンの両端の接続端子間における導通検査を行う工程を有し、前記接続端子を用いて前記配線パターンの導通検査を行うことにより、前記分割時に生じるクラックを検出することを特徴とする。
以上により、多数個取りの配線基板を使用した半導体装置の製造において、個辺への分割工程にて発生する配線基板のクラックを、その後の検査によって自動的かつ確実に検出することを可能とし、潜在的不良品の市場流出を防止することができる。
本発明は、半導体チップと電気的に接続していない接続端子と電気的に接続している配線パターンを単位領域の外縁全周に配置し、その単位領域をマトリックス状に配列した配線基板を用い、前記単位領域毎に半導体チップを搭載し、前記半導体チップと前記配線基板との電気的接続を行い、それらを保護する樹脂層を所定の範囲で形成した後、単位領域毎に分割して個々の半導体装置を形成し、その後、前記接続端子を介して前記配線パターンの導通を検査することによって、分割工程にて発生する配線基板のクラックを自動的かつ確実に検出することを可能とし、このようなクラックを有する潜在的不良品の市場流出を防止することができる。
本発明による配線基板および配線基板のクラック検出方法について、代表的な構成を以下に記す。
本発明は、複数の単位領域がマトリックス状に配列された配線基板であって、一層もしくは複数の配線層を有し、前記単位領域の主面には半導体チップを搭載する領域が設けられ、その裏面には外部との接続端子が複数設けられており、前記配線層のいずれかに前記単位領域の外縁全周に沿って配線パターンが配置され、前記配線パターンはその両端で前記複数の接続端子のうち前記単位領域に搭載する半導体チップと電気的に非接続の接続端子と電気的に接続していることを特徴とする。
ここで、接続端子は裏面に設けるとは限らない。
また、本発明による半導体装置の製造方法は以下の通りである。すなわち、複数の単位領域がマトリックス状に配列された配線基板に複数の半導体チップを前記単位領域毎に搭載する工程と、前記半導体チップと前記配線基板との電気的接続を設ける工程と、前記半導体チップおよび前記電気的接続部を含む所定の範囲を被覆する樹脂層を形成する工程と、前記配線基板と前記半導体チップと前記電気的接続部と前記樹脂層より成る構造体を前記単位領域毎に分割する工程と、更に前記配線基板には前記単位領域の外縁全周に沿って配線パターンが配置されており、前記配線パターンはその両端で前記単位領域の裏面に配置された複数の接続端子のうち前記半導体チップと電気的に接続していない接続端子と電気的に接続しており、前記単位領域毎に分割後、前記配線パターンに電気的に接続している接続端子を介して前記配線パターンの導通検査を行う工程を備えていることを特徴とする。
本発明による配線基板および配線基板のクラック検出方法によれば、分割工程において前記構造体の分割部分への機械的な応力の負荷により発生した配線基板の亀裂が、分割されて個々の半導体装置となる前記単位領域の内側まで進展した場合、前記単位領域の外延部全周に配置した前記配線パターンをまず分断することになるので、この後の導通検査により前記配線パターンが導通していないことを自動的かつ確実に検出できる。従って、潜在的不良品の市場への流出を容易に防止できる。
ここで、前記配線パターンを複数に分割し、分割された前記配線パターンそれぞれが前記接続端子と電気的に接続していると、分割工程後の導通検査時にどの部分で断線しているか検出して特定することによって、不良発生の傾向を調べて材料や分割工程の改善に寄与できるため好ましい。
特に、前記配線パターンは前記単位領域外縁の隅部において分割すると、一般的に矩形である半導体装置の外周４辺それぞれについて前記配線パターンの断線を検出できる為、分割するラインそれぞれでの不良発生頻度を集計することで材料や分割工程の改善を更に効率化できるため好ましい。
また、前記配線基板が複数の配線層を有する場合、その各配線層に前記配線パターンを設け、そのそれぞれの配線パターンが前記接続端子と電気的に接続していると、分割工程後の導通検査時にどの配線層にて断線しているか検出して特定することによって、不良発生の傾向を調べて材料や分割工程の改善に寄与できるため好ましい。
また、前記配線基板が複数の配線層を有する場合、異なる配線層間での電気的な接続を経由して前記単位領域の外縁全周に沿って配線パターンを配置することで、分割工程後の導通検査による不良検出を可能にし、尚且つ、前記単位領域内において前記半導体チップと電気的に接合する配線パターンの設計自由度が増大するため好ましい。
また、前記配線パターンを前記単位領域の外縁部と前記単位領域に隣接する領域とに跨って配置することで、分割工程後の半導体装置の外縁部最外周に前記配線パターンを設けることができるため、前記配線パターンが半導体装置の外縁部から内側に配置される場合に比べ、分割時の応力集中異常に起因する断線がより発生しやすくなり、その後の導通検査において、不良検出の感度が増大するため好ましい。
また、前記単位領域の裏面に複数設けられた前記接続端子はグリッドアレイ状に配列し、前記配線パターンと電気的に接続する前記接続端子はグリッドアレイの隅部の領域に配置された複数の接続端子のなかから選択することにより、マザーボード実装後の信頼性上の要請から一般的に非導通にすることの多い隅部の接続端子を、分割時の不良を導通検査にて検出する際に用いることで、その数が有限である接続端子を有効利用し、また前記半導体チップとの接続に使用できる接続端子を増やして設計自由度を増大させることができるため好ましい。
以下、本発明の実施の形態を、図面を参照しながら具体的に説明する。
（実施の形態１）
まず、図１，図２，図３，図４を用いて実施の形態１における配線基板および配線基板のクラック検出方法について説明する。
図１（ａ）は実施の形態１における配線基板の主面を示す平面図である。配線基板１１は半導体チップを搭載する単位領域１０１をマトリックス状に３列×３列の計９個配列した多数個取りの配線基板であり、単位領域１０１は分割ライン１０２により区分されている。図１（ｂ）は実施の形態１における配線基板を裏面側から見た平面図であり、ここでは外部との接続端子として電極ランド１０４が単位領域１０１毎にグリッドアレイ状に配列されている。尚、一般的には１番ピンとなる端子の位置を示す為、グリッドアレイの隅部に近い１、２箇所に電極ランド１０４を設けないことが多いが、ここでは説明の単純化のため図示しない。図１（ｃ）は実施の形態１における配線基板を用いた構造体を主面側から透視的に見た平面図であり、配線基板１１の単位領域１０１のそれぞれに半導体チップ１２を計９個、ダイボンド材１３を介して搭載し、ワイヤー１４によってそれぞれの半導体チップ１２と配線基板１１との電気的接続を行い、これらを一括して封止樹脂１５により被覆したものである。特に図示しないが、この構造体はその裏面で全ての電極ランド１０４に半田ボール１６を搭載している。
図２（ａ）は実施の形態１における配線基板に形成した半導体装置の裏面を示す平面図であり、図１（ｃ）で示した構造体を分割ライン１０２に沿って単位領域１０１毎に分割して成る半導体装置の裏面を示す平面図、図２（ｂ）は実施の形態１における配線基板に形成した半導体装置の断面構造を示す模式図である。
ここで、配線基板１１はシート状の絶縁体の両面に配線となる導体をパターニングしたものであって、半導体チップ１２と外部との電気的接続を中継する役割を担っている。図２（ｂ）に示すとおり、配線基板１１（単位領域１０１）の主面にはボンディングパッド１０３が設けられており、半導体チップ１２とワイヤー１４を介して電気的に接続している。また、裏面には電極ランド１０４に半田ボール１６が接合されており、ここでは図示しないが、配線基板１１（単位領域１０１）には所定のボンディングパッド１０３と電極ランド１０４とを電気的に接続するべく、主面と裏面それぞれでの配線パターンおよび内部を貫通してそれらを電気的に接合するビアが設けられている。こうした経路を介して半導体チップ１２と半田ボール１６とが電気的に接続される。
さて、本実施の形態で示す配線基板１１の本発明による特徴は以下の通りである。
配線基板１１の裏面において、単位領域１０１の外縁に沿って配線パターン１０５がほぼ外縁全周にわたって配置されており、配線パターン１０５の両端は、半田ボール１６より成るグリッドアレイの隅部に配置された半田ボール１６ａと１６ｂとにそれぞれ接合している。これにより、製造工程内にて単位領域１０１にその外縁部に到るクラックが発生したとき、配線パターン１０５はそのクラックにより断線するので、出荷前の検査時に半田ボール１６ａと１６ｂとの間で導通検査を行えば、配線パターンがオープンしていることでクラック発生を簡単かつ確実に検出できる。
これにより、多数個取りの配線基板を使用した半導体装置の製造において、個辺への分割工程にて発生する配線基板のクラックを、その後の検査によって自動的かつ確実に検出することを可能とし、潜在的不良品の市場流出を防止することができる。
この構成によると、半導体装置としての限られた外形サイズの中で、配置できる半田ボール１６（電極ランド１０４）の総数は有限である為、配線パターン１０５の接続に割り当てる分だけ半導体チップ１０２との接続に使用できる半田ボール１６（電極ランド１０４）の数が減り、配線基板１１の設計自由度が減じる。しかしながら、グリッドアレイの隅部に配置された半田ボール１６（電極ランド１０４）はマザーボードへの実装信頼性上の観点から非導通であることが一般的であり、グリッドアレイ隅部の半田ボール１６をクラック検出用の配線パターン１０５の両端と接続することによって半導体チップ１２と接続する端子数が減ることは実質的に無く、好ましい。
図３（ａ）はクラック検出用の配線パターンに接続可能な９つの半田ボールを示す要部平面図、図３（ｂ）はクラック検出用の配線パターンに接続可能な１０個の半田ボールを示す要部平面図であり、図２（ａ）における半田ボール１６ａ、１６ｂ付近を拡大した平面図を示す。
図３（ａ）にハッチングで示しているグリッドアレイの隅から３列目までのマトリックス状の９端子、また同じく図３（ｂ）に示す隅から４列目までの三角形状の１０端子は、一般的に半導体チップ１２と電気的に接続していない場合が多い為、これらのうち任意の半田ボール１６と配線パターン１０５とを結合すれば、実質的に半導体チップ１２と接続する端子数が減ることはない。当然、ここに示した９端子もしくは１０端子の中でも、半導体チップ１２と電気的に接合している半田ボール１６とは、配線パターン１０５と接続してはならない。
以下、各部材の構成材料について説明する。
配線基板１１を構成する絶縁体の一般的な材料としては、無機物ではアルミナ等のセラミック、有機物ではエポキシ、ＢＴレジン、ポリイミド等が使用される。また、配線となる導体としてはＣｕやＷ、Ｍｏ等が使用され、ワイヤー１４と接合するボンディングパッド１０３や半田ボール１６と接合する電極ランド１０４では、それらとの接合性を向上させるためＡｕ、Ｎｉ等によるメッキが施される。また、本図には示していないが、導体間の短絡を防止する為、配線基板１１の両面の導体は、ボンディングパッド１０３や電極ランド１０４といった外部との接合する部分以外は全てソルダーマスクにて被覆されるのが一般的である。また、セラミック製でかつ折り曲げ法で分割する場合、裏面に分割ライン１０２に沿って切り溝を形成する場合が多い。
半導体チップ１２は一般的にはＳｉを主体としており、その表面に所定の機能を有する電子回路が形成されている。ここで、Ｓｉに代わりＧａＡｓやＳｉＧｅ等といった化合物半導体を使用することはもちろん可能である。
一般的には、ダイボンド材１３はエポキシ系の熱硬化性樹脂である。導電性や熱伝導性、低吸湿性等の特性を付与する為、Ａｇやシリカ等によるフィラーを配合することが多い。物質としての性状はその適用する工法によって二分され、初期にはペースト状で配線基板１１上に塗布し、そこに半導体チップ１２を搭載して熱硬化させるタイプの他に、初期にはフィルム状で配線基板１１の所定の箇所または半導体チップ１２の裏面に貼り付けて両者を熱圧着した後、熱硬化させるタイプも量産化されている。
ワイヤー１４は一般的にＡｕやＡｌ等より成り、半導体チップ１２と基板１１とを電気的に接続する役割を担っている。その工法としては超音波併用熱圧着ボンディング法が主として用いられる。
封止樹脂１５として一般的に多く使用されるのはエポキシ系の熱硬化性樹脂である。低吸湿性や高耐リフロー性等の諸特性を与えるため、フィラー、低応力材、カップリング剤等を添加している。フィラーにはシリカ粒が一般的に用いられ、その量や粒径分布は封止樹脂１５の特性に大きな影響を及ぼす。物質としての性状はその適用する工法によって二分され、初期には液状であってディスペンス法や印刷法により封止対象を被覆し、その後に硬化させるタイプと、初期にはタブレット状の固形であって金型に保持した封止対象に封止樹脂１５を溶融して注入成形し、そのまま硬化する、いわゆるトランスファモールド法に使用するタイプとが挙げられる。
半田ボール１６は一般にはＳｎ―Ｐｂ合金であるが、近年の環境問題に対する意識の高まりにより、Ｐｂを使用しないＳｎ−Ａｇ−Ｃｕ系、もしくはＳｎ−Ｚｎ系などの合金が使用される事例が増えてきた。工法としては、半田ボール１６を電極ランド１０４に搭載後リフローにより溶融して接合する方法の他、半田ペーストを電極ランド１０４にスクリーン印刷し、その後リフロー溶融によりボール状に成形する方法が挙げられる。
以下、本実施の形態による配線基板１１を用いた半導体装置の製造方法を説明する。
図４（ａ）〜（ｇ）は実施の形態１による配線基板を用いて形成する半導体装置の製造方法を示す工程断面図である。
まず、図４（ａ）に示すのは配線基板１１を用意した状態である。
次に、図４（ｂ）に示すダイボンド工程にて複数の半導体チップ１２を配線基板１１の単位領域１０１毎に設けられた所定の位置に搭載し固定する。両者の接着材としてダイボンド材１３を用い、ここでは前述したペーストタイプとフィルムタイプのどちらを使用しても特に差し支えない。コスト的にはペーストタイプが、信頼性や厚さバラツキではフィルムタイプが優れる。
次に、図４（ｃ）に示すワイヤーボンド工程にて、半導体チップ１２と配線基板１１のボンディングパッド１０３（図示せず）とをワイヤー１４を介して電気的に接続する。ここでワイヤーボンド前にプラズマクリーニングによってボンディングパッド１０３表面の酸化膜を除去すると、ワイヤー１４の接合性および信頼性が大幅に向上する。
次に、図４（ｄ）に示す封止工程にて、複数の半導体チップ１２とそれぞれにおけるワイヤー１４とを全て被覆するよう封止樹脂１５にて封止する。配線基板１１が有機材料である場合、こうした一括封止ではトランスファモールド法にて成形するのが一般的である。コストや信頼性、寸法精度において、トランスファモールド法の方が液状樹脂を用いた封止より優れるからである。しかし、配線基板１１がセラミックに代表される無機材料である場合、トランスファモールド法では配線基板１１がそれを金型にて保持する際の圧力により破損する弊害が大きい為、液状樹脂を用いたディスペンス法や印刷法が広く用いられている。液状の封止樹脂１５を用いた場合は、それを塗布後に硬化させる工程が必須である。トランスファモールド法の場合も、封止樹脂１５をより完全に硬化させる為、やはり封止工程後にアフターキュア工程を行うのが一般的である。
次に、図４（ｅ）に示す半田ボール付け工程にて、裏面の所定の電極ランド１０４にフラックスを転写して半田ボール１６を一括搭載し、その後リフローにかけて半田ボール１６を溶融させて固定する。半田ペーストを所定の位置にスクリーン印刷後、リフロー溶融して半田ボールを形成する方法は高精細であるが高コストでもあり、通常のピッチであれば上記の半田ボール搭載法が一般的である。
次に、図４（ｆ）に示す分割工程にて、これまで組み立てた構造体をそれぞれの単位領域１０１毎に分割して複数の半導体装置と成す。回転する円形ブレードによって切断するダイシング法は外形寸法の精度に優れるが、配線基板１１が硬いセラミック製などの場合には切削の効率が低下しコスト高となるため、配線基板１１の裏面に分割ライン１０２沿って設けた切り溝から折り曲げによって配線基板１１を封止樹脂１５ごと破断して分割する方法も良く用いられる。但し、この折り曲げ法では外形寸法の精度はダイシング法に比べて格段に悪化する。いずれの方法にしても、半導体装置に最も大きな機械的応力がかかるのがこの分割工程であり、配線基板クラック等もこの工程で一番起こりやすい。
最後に、図４（ｇ）に示す検査工程にて、この半導体装置が所定の機能を備えているかどうかテストする。この工程では半導体装置をソケットに挿入して測定ピン１７と裏面の全ての半田ボール１６とでコンタクトを取り、測定条件を変えながら様々なテストを高速で行うが、このとき、先述した半田ボール１６ａおよび１６ｂを介して配線パターン１０５の導通検査を行うことで、これまでの製造工程内で発生した配線基板１１のクラックを検出することが出来る。ここでオープンが確認された製品は出荷品から除外することで、たとえ半導体チップ１２の機能検査に問題が無くても、微小なクラックを有する潜在的不良品が市場に流出することを防止できる。
配線基板１１にクラック検出用の配線パターン１０５を備えず、またこうした配線パターン１０５への導通検査を行わない従来の配線基板のクラック検出方法では、配線基板１１の微小クラックの検出は熟練者による全数目視検査に頼る他になく、その完全な検出は現実的には極めて困難である。本実施の形態に示した配線基板１１および配線基板のクラック検出方法によれば、そうした労力をかけることなく容易かつ確実に潜在的不良品をスクリーニングすることが可能になる。
尚、ここで述べた実施の形態に示す半導体装置はいわゆるＢＧＡ型であるが、これが電極ランド１０４に半田ボール１６を搭載しない、いわゆるＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）であっても構わない。
また、本実施の形態において配線基板１１の配線層の数は主面と裏面の２層であったが、これは主面のみの１層であっても構わないし、また３層以上の多層基板であっても構わない。
また、本実施の形態においてクラック検出用の配線パターン１０５は配線基板１１の裏面に配置していたが、これは主面側であっても構わないし、また配線基板１１が多層基板であればその内層であっても構わない。
更に、本実施の形態において配線基板１１の単位領域１０１には半導体チップ１２をそれぞれ１個ずつ搭載していたが、これは半導体装置の内部構成によって同じ単位領域に複数の半導体チップを平置きまたは積層して搭載しても構わない。もちろん必要に応じてチップ抵抗器等の電子部品を搭載しても構わない。
（実施の形態２）
次に、図５を用いて実施の形態２における配線基板を用いて形成する半導体装置の製造方法について説明する。
図５（ａ）〜（ｆ）は実施の形態２による配線基板を用いて形成する半導体装置の製造方法を示す工程断面図である。
まず、図５（ａ）は本実施の形態による配線基板２１を用意した図である。特に図示しないが、配線基板２１には実施の形態１と同様に複数の単位領域２０１が分割ラインに区分されてマトリックス状に配置されている。また、個々の単位領域２０１の裏面にはその外縁全周に沿ってクラック検知用の配線パターンを設けている。
次に、図５（ｂ）で示すのはフリップチップボンド工程といって、半導体チップ２２をフェイスダウン形式で単位領域２０１の所定の位置に搭載する工程である。ここで、半導体チップ２２の電極パッドにはバンプ２３が形成されており、これが単位領域２０１の所定のボンディングパッド（図示せず）と接触するよう、精密に位置決めして半導体チップ２２を配線基板２１に搭載する必要がある。バンプ２３の先端部には配線基板２１への搭載前に導電ペースト（図示せず）を塗布し、これを介してボンディングパッドとバンプ２３とが電気的に接続される。導電ペーストは熱硬化性樹脂にＡｇフィラー等で導電性を付与した材料であり、本工程後に熱硬化させることで半導体チップ２２を配線基板２１に固定する。
次に、図５（ｃ）に示すのはアンダーフィル工程といって、半導体チップ２２と配線基板２１との隙間に液状のアンダーフィル材２４を注入し、硬化させる工程である。アンダーフィル材２４はバンプ２３およびボンディングパッドを被覆して半導体チップ２２を配線基板２１に強固に固定し、両者の接続信頼性を確保する役割がある。
尚、図５（ｂ）と（ｃ）に示した工程は、別の工法を取ることにより同様な形態を得ることが出来る。第１の方法は、アンダーフィル材２４に代えて絶縁フィルムを単位領域２０１の所定の位置に貼り付け、その後、バンプ２３を有する半導体チップ２２をバンプ２３が絶縁フィルムを突き破って配線基板２１のボンディングパッドに電気的に接続するようフェイスダウンで搭載し、その後、絶縁フィルムを熱硬化させて半導体チップ２２を固定する工法である。この方法によれば、取り扱いの難しい導電ペーストを使用せずに直接バンプ２３とボンディングパッドとを電気的に接続できる。また、他の方法として、異方性導電フィルムを用い、この中に含まれる導電粒子を介して半導体チップ２２のバンプ２３と配線基板２１のボンディングパッドとを接続する方法もある。更に、ここで異方性導電フィルムに代えて、異方性導電ペーストを用いることも可能である。
次に、図５（ｄ）に示すのは分割工程である。本実施の形態では実施の形態１と異なり半導体チップ２２がむき出しの状態であるため、分割面の出来映えが折り曲げ法よりも高品質なダイシング法が主に適用される。この場合、半導体チップ２２側を吸着冶具あるいはダイシングテープで固定して、配線基板２１の裏面側から分割ラインに沿って円形ブレードを入れると、配線基板２１は固定されずに浮いた状態であるため、ブレードの負荷による振動等でワレやカケ、クラック、端材飛びといったダイシング不良が多発する。この為、配線基板２１の裏面側を固定して、主面側からダイシングするのが基本である。
次に、図５（ｅ）に示すのは半田ボール搭載工程であり、分割された単位領域２０１の裏面の電極ランド（図示せず）に半田ボール２６をリフロー実装する。ここで、分割工程後に半田ボール２６を搭載するのは、分割工程前に実施の形態１に示したような一括ボール搭載をすると、前述のダイシングにおいて配線基板２１を固定する際、ダイシングテープや吸着冶具では半田ボール２６をしっかり固定できないため、半導体チップ２２を固定した場合と同じく分割ラインが浮いた状態となってダイシング不良の発生につながるからである。
最後に、図５（ｆ）に示す検査工程にてこの半導体装置が所定の機能を備えているかどうかテストする。この工程では半導体装置をソケットに挿入して測定ピン２７と裏面の全ての半田ボール２６とでコンタクトを取り、半導体チップ２２の機能をテストすると同時に、配線パターンの導通検査を行う。もし、分割工程やその他の工程で微小な基板クラックが発生していれば配線パターンが断線するため、その半導体装置は検査工程においてオープン不良となり、自動的かつ確実に発生したクラックを検知することができる。
以上に説明したように、本実施の形態にかかわる配線基板のクラック検出方法によれば、フリップチップタイプのＢＧＡ型半導体装置を微小クラックといった潜在的不良品を完全に除去して市場に出荷することが出来る。
（実施の形態３）
次に、図６を用いて実施の形態３における配線基板について説明する。
図６は実施の形態３における配線基板に形成した半導体装置の裏面を示す平面図である。
単位領域３０１裏面の外縁全周に配置されたクラック検出用の配線パターン３０５は、その隅部でそれぞれ３０５ａ〜３０５ｄの４つに分割されている。分割された配線パターン３０５ａ〜３０５ｄのそれぞれはその両端で半田ボール３６と接続しており、配線パターン３０５ａは半田ボール３６ａ１および同３６ａ２と、配線パターン３０５ｂは半田ボール３６ｂ１および同３６ｂ２と、配線パターン３０５ｃは半田ボール３６ｃ１および同３６ｃ２と、配線パターン３０５ｄは半田ボール３６ｄ１および同３６ｄ２と電気的に接続している。
こうした構成により、本実施の形態による配線基板３１を用いた半導体装置では、４つの配線パターン３０５ａ〜３０５ｄのそれぞれでの導通検査を行うことにより、その外縁の４辺それぞれにおける微小クラックを検知することが出来る。従って、例えば配線３０５ｃにおいて断線が多発するようなら、検査工程までの各製造工程において、配線３０５ｃの配置された辺でクラックの発生を誘起する要因の有無に着目して調査できる為、材料と工程条件の両面からクラック対策を早めることが出来る。
ところで、クラック検出用配線パターンのこうした分割は、隅部に限らず任意の箇所で行うことにより、より細分化した配線パターンを得ることが基本的には可能である。しかしながら、本実施の形態に示したように隅部で分割して外縁の４辺それぞれで配線パターン３０５ａ〜３０５ｄを配置するのが好ましい。その理由は、分割を増やして配線パターンを細分化すると、それと接続する電極ランド数も増やさなければならなくなり、搭載する半導体チップ用に使用できる電極ランドが減って基板設計の自由度が減少するが、実施の形態１において説明した通りグリッドアレイ隅部における電極ランドは信頼性上の理由から非導通である事が多い為、この隅部の電極ランドを活用することで基板設計の自由度を落とさずに済むからである。また、他の理由として、前述したような細分化した配線パターンに比べて、配線パターンの分割を各辺の４分割程度にとどめることにより、それぞれの両端で電極ランドと接続する為の配線の引き回しが不要となり、基板設計が複雑になることを抑えると共に、その引き回し部分の存在のため外縁の辺の中でクラックの検出ができない箇所が発生しても、クラック検出の感度が低下することを防ぐことが出来るためである。
尚、本実施の形態においてもクラック検出用配線パターン３０５ａ〜３０５ｄを設ける配線層は、配線基板３１の主面、裏面、内層のいずれであっても構わない。また、搭載する半導体チップの数や構造、また配線基板との接続方法がワイヤーボンディング式かフリップチップ式かといった選択にも一切構わない。
（実施の形態４）
次に、図７を用いて実施の形態４における配線基板について説明する。
図７（ａ）は実施の形態４における配線基板に形成した半導体装置の裏面を示す平面図、図７（ｂ）は実施の形態４における配線基板に形成した半導体装置の断面構造を示す模式図である。
配線基板４１の単位領域４０１には、その主面と裏面のそれぞれに、その外縁全周に沿ってクラック検出用の配線パターン４０５ａおよび４０５ｂが配置されている。主面の配線パターン４０５ａはその両端で配線基板４１（単位領域４０１）を貫通して設けられたビア４０６を介して、裏面の半田ボール４６ａ１および同４６ａ２と接続している。また、裏面の配線パターン４０５ｂは半田ボール４６ｂ１および同４６ｂ２と電気的に接続している。
こうした構成をとることにより、本実施の形態による配線基板４１を用いた半導体装置では、検査工程において配線パターン４０５ａおよび同４０５ｂの導通検査を行って、そのどちらかが断線を起こしていたらそれを検出し、出荷対象から除外する処置をとることが出来る。更に、クラックが配線基板４１の主面と裏面のどちら側で発生しているのかをデータとして集計し分析することで、発生原因の特定を効率化することができ、クラック対策を迅速に進めることが出来る。
本実施の形態では、配線基板４１の主面側の配線パターン４０５ａと接続した半田ボール４６ａ１および同４６ａ２と、裏面側の配線パターン４０５ｂと接続した半田ボール４６ｂ１および同４６ｂ２とで、グリッドアレイの異なる隅部に配置している。これにより、限られた非導通の電極ランド４０４を効率的に利用することが出来る。もちろん、同じ隅部または隅部以外の場所でも、非導通の電極ランドがあればクラック検出用の配線パターンと接続することは可能である。
また、本実施の形態は実施の形態３と併用することが出来る。すなわち、配線パターン４０５ａおよび同４０５ｂは任意に分割することが出来、それぞれを半導体チップ４２と非導通の電極ランド４０４と接合することで、それぞれの配線パターンでの断線を調べることが出来る。それによりクラック発生時のデータの質と量が増し、分析調査および対策がより効率的になる。当然それらと接続するための電極ランド４０４を確保しなければならないが、それは実施の形態１にて図３（ａ）（ｂ）にて説明したように、グリッドアレイ隅部の９端子もしくは１０端子を活用することにより、非導通の電極ランド４０４の使用効率を挙げることが出来る。
尚、本実施の形態において配線基板４１が多層基板である場合、クラック検出用配線パターンを設ける配線層はその主面と裏面のみに限らず、内層をも利用可能である。また、搭載する半導体チップの数や構造、また配線基板との接続方法がワイヤーボンディング式かフリップチップ式かといった選択でも一切構わない。
（実施の形態５）
次に、図８を用いて実施の形態５における配線基板について説明する。
図８（ａ）は実施の形態５における配線基板に形成した半導体装置の裏面を示す平面図、図８（ｂ）は実施の形態５における配線基板に形成した半導体装置の断面構造を示す模式図である。
ここで、クラック検出用の配線パターンは配線基板５１（単位領域５０１）の主面に配線パターン５０５ａと同５０５ｃ、裏面に配線パターン５０５ｂと同５０５ｄとが配置されている。配線パターン５０５ａと同５０５ｂ、および同５０５ｃと同５０５ｄとは、それぞれ、隅部を形成する隣り合った辺に沿って主面と裏面とに配置されており、これらは外縁の４隅部に設けた貫通ビア５０６により主面と裏面とで電気的に接続している。
これはひとつの例示であり、このように貫通ビア５０６を介して複数の配線層に跨って外縁全周にクラック検知用の配線パターンを配置することにより、配線基板に対する制約が厳しく、非常に高密度な配線が要求されて一つの配線層にクラック検知用の配線パターンを配置できない半導体装置においても、検査工程において外縁全周にわたってクラックの検出は可能となり、配線基板の設計自由度の向上と微小クラックの完全検知とを両立させることができる。
尚、本実施の形態では配線基板５１の配線層は両面２層であるが、これはもっと多層の配線基板を用いて、それぞれの配線層をビアによって接合し、外縁全周にそってクラック検知用の配線パターンを設けることが可能である。
（実施の形態６）
次に、図９を用いて実施の形態６における配線基板について説明する。
図９（ａ）は実施の形態６における配線基板に形成した半導体装置の裏面を示す平面図である。
ここでクラック検出用の配線パターン６０５は、単位領域６０１の裏面においてその外縁まで達した形状で外縁全周にわたって配置されている。こうした配線パターン６０５は、分割前の配線基板６１にてマトリックス状に配置された単位領域６０１間の分割ライン６０２を跨いだ形で配線パターン６０５を設けることにより実現できる。
図９（ｂ）は実施の形態６における配線基板に形成した半導体装置の断面構造を示す模式図である。ここで隣り合った単位領域６０１間の境界に分割ライン６０２が存在し、Ａで示した領域は分割工程でのダイシングにより除去される箇所を示している。配線パターン６０５はダイシングの円形ブレードによってその全てを除去されない程度の幅を持って、隣り合った単位領域６０１間に跨って配置されており、配線基板６１全体では分割ライン６０２に沿って格子状にも似た形状となっている。
この配線パターン６０５は分割工程にて単位領域６０１毎に分断され、それぞれの半導体装置においてその両端が半田ボール６６ａおよび同６６ｂと電気的に接続することにより、クラック検出用の配線パターン６０５として機能する。
これまで実施の形態１〜５に示したクラック検出用の配線パターンでは、実際の外縁から距離を置いて配置されていたが、本実施の形態においては外縁まで配線パターンが延長している為、外縁から生じるクラックに対し、その検出感度を向上させることが可能となり、より厳しく微小クラックの検出して潜在的不良品の市場への流出防止を図ることが出来る。
尚、本実施の形態における配線パターン６０５は、前に説明した実施の形態１〜５に併用して適用することが可能である。
本発明の配線基板および配線基板のクラック検出方法は、多数個取りの配線基板を使用した半導体装置の製造において、個辺への分割工程にて発生する配線基板のクラックを、その後の検査によって自動的かつ確実に検出することを可能とし、潜在的不良品の市場流出を防止することができ、複数の半導体チップをマトリックス状に搭載する配線基板および、配線基板を個辺に分割する際に生じるクラックの検出方法等に有用である。
（ａ）実施の形態１における配線基板の主面を示す平面図 （ｂ）配線基板を裏面側から見た平面図 （ｃ）実施の形態１における配線基板を用いた構造体を主面側から透視的に見た平面図 （ａ）実施の形態１における配線基板に形成した半導体装置の裏面を示す平面図 （ｂ）実施の形態１における配線基板に形成した半導体装置の断面構造を示す模式図 （ａ）クラック検出用の配線パターンに接続可能な９つの半田ボールを示す要部平面図 （ｂ）クラック検出用の配線パターンに接続可能な１０個の半田ボールを示す要部平面図 実施の形態１による配線基板を用いて形成する半導体装置の製造方法を示す工程断面図 実施の形態２による配線基板を用いて形成する半導体装置の製造方法を示す工程断面図 実施の形態３における配線基板に形成した半導体装置の裏面を示す平面図 （ａ）実施の形態４における配線基板に形成した半導体装置の裏面を示す平面図 （ｂ）実施の形態４における配線基板に形成した半導体装置の断面構造を示す模式図 （ａ）実施の形態５における配線基板に形成した半導体装置の裏面を示す平面図 （ｂ）実施の形態５における配線基板に形成した半導体装置の断面構造を示す模式図 （ａ）実施の形態６における配線基板に形成した半導体装置の裏面を示す平面図 （ｂ）実施の形態６における配線基板に形成した半導体装置の断面構造を示す模式図
符号の説明
１１ 配線基板
１２ 半導体チップ
１３ ダイボンド材
１４ ワイヤー
１５ 封止樹脂
１６ 半田ボール
１６ａ 半田ボール
１６ｂ 半田ボール
１７ 測定ピン
１０１ 単位領域
１０２ 分割ライン
１０３ ボンディングパッド
１０４ 電極ランド
１０５ 配線パターン
２１ 配線基板
２２ 半導体チップ
２３ バンプ
２４ アンダーフィル材
２６ 半田ボール
２７ 測定ピン
２０１ 単位領域
３１ 配線基板
３６ 半田ボール
３６ａ１ 半田ボール
３６ａ２ 半田ボール
３６ｂ１ 半田ボール
３６ｂ２ 半田ボール
３６ｃ１ 半田ボール
３６ｃ２ 半田ボール
３６ｄ１ 半田ボール
３６ｄ２ 半田ボール
３０１ 単位領域
３０５ 配線パターン
３０５ａ 配線パターン
３０５ｂ 配線パターン
３０５ｃ 配線パターン
３０５ｄ 配線パターン
４１ 配線基板
４２ 半導体チップ
４６ａ１ 半田ボール
４６ａ２ 半田ボール
４６ｂ１ 半田ボール
４６ｂ２ 半田ボール
４０１ 単位領域
４０４ 電極ランド
４０５ａ 配線パターン
４０５ｂ 配線パターン
４０６ ビア
５１ 配線基板
５０１ 単位領域
５０５ａ 配線パターン
５０５ｂ 配線パターン
５０５ｃ 配線パターン
５０５ｄ 配線パターン
５０６ ビア
６１ 配線基板
６６ａ 半導体ボール
６６ｂ 半導体ボール
６０１ 単位領域
６０２ 分割ライン
６０５ 配線パターン

Claims (8)

  1. 分割ラインにより区分けされた複数の単位領域の主面に半導体チップを搭載し、前記分割ラインで分割して個辺化することにより半導体装置を製造する配線基板であって、
    前記単位領域ごとに前記単位領域の外縁全周に沿って配置される配線パターンと、
    前記配線パターンの両端と電気的に接続する前記半導体チップと電気的に非接続な接続端子と
    を有し、前記接続端子を用いて前記配線パターンの導通検査を行うことにより、前記分割時に生じるクラックを検出することを特徴とする配線基板。
  2. 前記配線基板が複数の配線層を備え、
    前記配線パターンが前記配線層の各層において配置されることを特徴とする請求項１記載の配線基板。
  3. 前記配線パターンは複数に分割されており、分割されたそれぞれの前記配線パターンの両端が前記接続端子と電気的に接続していることを特徴とする請求項１または請求項２のいずれかに記載の配線基板。
  4. 前記配線パターンは前記単位領域外縁の隅部において分割されることを特徴とする請求項３記載の配線基板。
  5. 前記配線基板が複数の配線層を備え、
    前記配線パターンが前記単位領域の外縁全周に沿って前記配線層のうち複数の異なる配線層の層間を導体で接続して配置されることを特徴とする請求項１記載の配線基板。
  6. 前記配線パターンが前記単位領域間の前記分割ラインを跨いで配置されることを特徴とする請求項１または請求項２または請求項３または請求項４または請求項５のいずれかに記載の配線基板。
  7. 前記単位領域の裏面に複数設けられた前記接続端子はグリッドアレイ状に配列されており、前記配線パターンと電気的に接続する前記接続端子は、前記グリッドアレイの隅部領域に配置された複数の端子のうちいずれかであることを特徴とする請求項１または請求項２または請求項３または請求項４または請求項５または請求項６のいずれかに記載の配線基板。
  8. 請求項１または請求項２または請求項３または請求項４または請求項５または請求項６または請求項７のいずれかに記載の配線基板の製造工程に生じるクラックを検出する方法であって、
    前記配線パターンの両端の接続端子間における導通検査を行う工程を有し、
    前記接続端子を用いて前記配線パターンの導通検査を行うことにより、前記分割時に生じるクラックを検出することを特徴とする配線基板のクラック検出方法。
JP2004167876A 2004-06-07 2004-06-07 配線基板および配線基板のクラック検出方法 Withdrawn JP2005347651A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004167876A JP2005347651A (ja) 2004-06-07 2004-06-07 配線基板および配線基板のクラック検出方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004167876A JP2005347651A (ja) 2004-06-07 2004-06-07 配線基板および配線基板のクラック検出方法

Publications (1)

Publication Number Publication Date
JP2005347651A true JP2005347651A (ja) 2005-12-15

Family

ID=35499708

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004167876A Withdrawn JP2005347651A (ja) 2004-06-07 2004-06-07 配線基板および配線基板のクラック検出方法

Country Status (1)

Country Link
JP (1) JP2005347651A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009117420A (ja) * 2007-11-01 2009-05-28 Denso Corp 半導体装置、及び、基板割れ検出方法
JP2015002263A (ja) * 2013-06-14 2015-01-05 日本特殊陶業株式会社 配線基板、多層配線基板の製造方法
US9699891B2 (en) 2009-09-25 2017-07-04 Kabushiki Kaisha Toshiba Substrate and method for mounting semiconductor package
US11062966B2 (en) 2018-09-18 2021-07-13 Samsung Electronics Co., Ltd. Defect detection structure of a semiconductor die, semiconductor device including the same and method of detecting defects in semiconductor die
US11342234B2 (en) 2019-09-06 2022-05-24 Samsung Electronics Co., Ltd. Semiconductor device and nonvolatile memory device including crack detection structure

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009117420A (ja) * 2007-11-01 2009-05-28 Denso Corp 半導体装置、及び、基板割れ検出方法
US9699891B2 (en) 2009-09-25 2017-07-04 Kabushiki Kaisha Toshiba Substrate and method for mounting semiconductor package
JP2015002263A (ja) * 2013-06-14 2015-01-05 日本特殊陶業株式会社 配線基板、多層配線基板の製造方法
US11062966B2 (en) 2018-09-18 2021-07-13 Samsung Electronics Co., Ltd. Defect detection structure of a semiconductor die, semiconductor device including the same and method of detecting defects in semiconductor die
US11600539B2 (en) 2018-09-18 2023-03-07 Samsung Electronics Co., Ltd. Defect detection structure of a semiconductor die, semiconductor device including the same and method of detecting defects in semiconductor die
US11342234B2 (en) 2019-09-06 2022-05-24 Samsung Electronics Co., Ltd. Semiconductor device and nonvolatile memory device including crack detection structure

Similar Documents

Publication Publication Date Title
KR100520660B1 (ko) 반도체 웨이퍼와 반도체장치 및 그 제조방법
JP5071084B2 (ja) 配線用基板とそれを用いた積層用半導体装置および積層型半導体モジュール
JP5342422B2 (ja) 半導体装置およびその製造方法
JPH08306743A (ja) 半導体パッケージ及び半導体装置
JP2005322921A (ja) バンプテストのためのフリップチップ半導体パッケージ及びその製造方法
US9502378B1 (en) Printed circuit boards having blind vias, method of testing electric current flowing through blind via thereof and method of manufacturing semiconductor packages including the same
JP3559554B2 (ja) 半導体装置およびその製造方法
US6245582B1 (en) Process for manufacturing semiconductor device and semiconductor component
JP2005347651A (ja) 配線基板および配線基板のクラック検出方法
JP2010281625A (ja) 半導体チップの検査方法
JP2010533383A (ja) はんだを用いない電子組立品およびこれらの製造方法
US7195935B2 (en) Selective packaging of tested semiconductor devices
TW200913092A (en) Semiconductor packaging process enabling completely performing non-stick test of wire-bonding on a substrate strip
JP5885332B2 (ja) 半導体装置の製造方法
JP4179234B2 (ja) 半導体装置
US8338828B2 (en) Semiconductor package and method of testing same
KR100384336B1 (ko) 반도체패키지용 인쇄회로기판 스트립의 구조 및 불량 유닛이 제거된 양호한 인쇄회로기판 스트립의 제조방법
JP3854819B2 (ja) 半導体装置の製造方法
JP2010118472A (ja) 電子装置の接続状態検査方法
US20180315691A1 (en) Semiconductor device
JP3311867B2 (ja) ボールグリッドアレイ型半導体装置およびその製造方法
JP2012134276A (ja) 半導体装置、その製造方法、及び半導体装置の検査方法
JP5014943B2 (ja) 半導体装置、半導体装置の製造方法、および半導体装置のテスト方法
JP5495303B2 (ja) 半導体モジュール及び半導体モジュールの検査方法
KR20140134812A (ko) 단선 테스트가 용이한 회로기판, 및 이를 포함하는 반도체 디바이스

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061218

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20070731

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080430

A072 Dismissal of procedure

Free format text: JAPANESE INTERMEDIATE CODE: A072

Effective date: 20080826