JP2010533383A - はんだを用いない電子組立品およびこれらの製造方法 - Google Patents

はんだを用いない電子組立品およびこれらの製造方法 Download PDF

Info

Publication number
JP2010533383A
JP2010533383A JP2010516236A JP2010516236A JP2010533383A JP 2010533383 A JP2010533383 A JP 2010533383A JP 2010516236 A JP2010516236 A JP 2010516236A JP 2010516236 A JP2010516236 A JP 2010516236A JP 2010533383 A JP2010533383 A JP 2010533383A
Authority
JP
Japan
Prior art keywords
assembly
component
top plate
electronic
conductors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010516236A
Other languages
English (en)
Inventor
シー．フェルスタッド ジョセフ
Original Assignee
オッカム ポートフォリオ リミテッド ライアビリティ カンパニー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by オッカム ポートフォリオ リミテッド ライアビリティ カンパニー filed Critical オッカム ポートフォリオ リミテッド ライアビリティ カンパニー
Publication of JP2010533383A publication Critical patent/JP2010533383A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
    • Y10T428/24612—Composite web or sheet

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Multi-Conductor Connections (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Abstract

電子部品の組立品を提供する方法およびこれを踏まえた組立品であって、電子部品は部品端子を有する。第１の面および第２の面を有する導電性天板が提供される。次に部品端子は異方性導体を用いて天板の第１の面に接続される。パターンは天板の第２の面に印刷される。天板の残りの部分が部品端子を相互接続する電子回路を形成するように、パターンに基づいて天板の部分が取り除かれる。

Description

（関連出願の相互参照）
本出願は、２００７年７月１０日に出願された米国仮出願番号６０／９５９，１４８、および２００７年７月３１日に出願された米国仮出願番号６０／９６２，６２７から生じる利益を要求し、したがってこれら全てに参照として加える２００８年７月９日に出願された米国出願番号１２／１７０，４２６の継続出願である。
（著作権の帰属および許諾）
本特許文書の開示の一部は、著作権保護の対象になっている要素を含んでいる。著作権の所有者は、公式な届出および記録に見られるように、いかなる者による特許文書または特許開示の模倣提示も拒絶していないが、この要素を除く全ての著作権を確保する。
本発明は、一般的には電子組立品の分野に関し、限定はされないが、特には、はんだを用いない電子製品の製造および組立に関する。
歴史的に、ほとんどの電子製品ははんだ素材を用い、はんだ工程によって組み立てられている。これは常にあるいくつかの不利を有し、多くの新しい動向がほかの不利点を明らかにし、または増幅させている。
ある不利点ははんだ素材自身に関する。電子産業の初期から、スズ／鉛型はんだ（例えば、Ｓｎ６３／Ｐｂ３７）は広く使用されてきた。スズおよび特に鉛はいずれも深刻な化学的不利点を有している。これら２つの金属に関しては、鉱石を採掘すること、精製すること、製造する間精製された金属を用いて作業すること、製造された製品中の材料に曝露されること、これらの製品寿命が終わった製品を処分することは全て人間の健康および環境を害する恐れがある。
最近、人間の健康と環境のスズ／鉛はんだに関する問題から、欧州連合において電子・電気機器含有特定危険物使用制限に関する指令（一般には、危険物制限またはＲｏＨＳと呼ばれる）が作成された。この指令は、様々な形態の電子および電気機器を製造する際での、鉛を含む、６つの危険物質の使用を制限している。この指令は、廃電気・電子製品に関する指令（ＷＥＥＥ）２００２／９６／ＥＵに密接に関係している。この指令は、電子品を対象とした収集、再利用、および回収を定めている。これらの指令はともに、電子デバイスの浪費の問題を解決するために世界的に広がっている立法府による発案の一部である。
ある程度電子産業は常にスズ／鉛の実用的な代替品を探してきており、上記のような立法府による発案は多くの変化を起こさせるきっかけになっている。今日、普及しているスズ／鉛型はんだの代替品はＳＡＣ型はんだの種類であり、スズ（Ｓｎ）、銀（Ａｇ）および銅（Ｃｕ）を含む合金である。採掘、精製、製造する間の作業、製造された製品からの曝露、および処分は未だに全てスズ、銀、および銅の問題である。よって、はんだなどの、いくつかの物質の必要以上の使用は電子組立品に概して望ましくないといえば十分である。
電子製品のはんだベースの組立品のほかの不利点は、高温の工程が本質的に要求されることである。多くの電子部品の上および周囲で熱源を使用することはどの場合でも望まれない。一般的な原則として、電子部品を熱することはこれらの欠陥率を増加させ、ある段階を超えると完全に破損する。スズ／鉛はんだは比較的低温で溶解し、これらの使用は一般的に多くの部品にとって許容できていた。しかし、ずっと高い温度（例えば、〜４０℃またはそれ以上）で溶解するＳＡＣ型はんだに関しては高い頻度で状況が同じでない。ＳＡＣ型はんだを使用した場合、部品の破損の可能性はずっと高く、組立品において製造後の試験に合格しないこと、および現場での欠損を結果として生じさせる。加えて、製造中の熱の生成と管理は、エネルギー、安全性、および他の更なる損失を生む。よって、はんだ付けなどの加熱ベースの製造工程も電子組立品に概して望ましくないといえば十分である。
さらに、電子製品のはんだベースの組立品のほかの不利点は材料の「追加」にますます関係している。はんだなどの材料が２つの部品の間に加えられ、これらの部品を互いに固定する場合、付加的な材料は本質的にいくらかのスペースを占める。製造において、液状のはんだなどの液状材料の使用はしばしば導線、端子、およびパッドの周囲に余分なスペースを必要とする。これは、製品および工程の設計のどちらも液体が容易に流れ、よって他の導線、端子、パッドなどとショートする可能性があることを考慮しなければならないからである。液体の表面張力効果はこのような設計において主要な検討事項であり、液状のはんだは高い表面張力を有する。よって、これら全ては設計者にとって電子組立品を小型化するためにますます困難を強いられる要素となる。よって、生産された組立品および生産工程においてはんだなどの付加的な材料の過度な使用は、それにより作製される電子組立品において通常望ましくない。以下の図はこれらの点のいくつか説明するのに役立つ。
図１（従来技術）は、プリント配線板（ＰＣＢ１０２）および部品パッケージ１０４を含む従来のはんだベースの組立品１００の垂直断面図である。パッケージ１０４は、ガルウイング状の端子または導線１０８（１つの導線１０８が示されている）を有する電子部品１０６を含む。はんだ接合部１１０は導線１０８をＰＣＢ１０２上の端子パッド１１２に接続している。ＰＣＢ１０２上のほかの場所の絶縁材料１１４ははんだ接合部１１０からの材料がほかのはんだ接合部、導線、および端子パッドとショートする場所に流れるのを防ぐ。示されている特殊な例では、ＰＣＢ１０２は、貫通孔１１６を満たしている導体が端子パッド１１２を１つかまたは複数の導体配線１１８に接続している多層型である。
この従来技術の手段は、多くの不利点を有している。これははんだを使用していて、このはんだは望ましくない材料（例えば、鉛）を含んでいる可能性があり、人の手による製作工程（すなわち、はんだ付け）を必要とする。上記のことが意味するように、はんだ接合部１１０からはんだが流れ出る可能性があり、よってはんだ接合部１１０がほかのはんだ接合部、導線、または端子パッドとショートするのを避けるため、絶縁材料１１４および様々な付加的な設計を使用せざるを得なくなる。これはＰＣＢ１０２の外部構造と内部構造のどちらも複雑にする。その上、はんだ接合部１００におけるはんだは本質的にいくらかのスペースを占め、この存在は組立品１００全体の高さを増加させる。
図２（従来技術）はプリント配線板（ＰＣＢ２０２）および異なる部品パッケージ２０４を含むほかの従来のはんだベースの組立品２００の垂直断面図である。パッケージ２０４は、電子部品２０６、導線２０８（１つの導線２０８が示されている）、支持材２１０、および絶縁基板２１２を含む。ＰＣＢ２０２は、端子パッド２１４、絶縁材料２１６、および端子パッド２１４を１つかまたは複数の導体配線２２０に接続している貫通孔２１８を含む。
はんだ球２２２は導線２０８を端子パッド２１４に接続している。しかし、あらゆる点、特にすでに組立品１００に関して議論した不利点を含む点で、組立品２００は概して同じである。
図３（従来技術）は、発明者Ｇｒｅｅｎによる米国特許第６，１６０，７１４号明細書によるはんだを使用せず接続した組立品３００の垂直断面図である。この構造では、回路基板３０２は部品パッケージ３０４を支持している。パッケージ３０４は、ＩＣまたはほかの互いに分離している部品などの電子部品（図示されていない）を含む。回路基板３０２を覆っているのは絶縁材料３０６である。回路基板３０２の反対側に導電性ポリマー薄膜のインク３０８がある。伝導性を高めるために、銅めっきの薄膜３１０がポリマー薄膜のインク３０８上に施されている。ビアホールがパッケージ３０４から回路基板３０２を貫通して延びている。ビアホールは伝導性の接着剤３１４で満たされている。パッケージ３０４が接着剤３１４に接触している点３１６は可溶性のポリマー薄膜のインク、銀ポリマー薄膜導電性のインク、または市販のはんだペーストで作られていてもよい。この従来技術組立品３００の１つの不利点は、隆起部３１８によって示されるように、接着剤３１４によって厚みが増すことである。
したがって、本発明の目的は電子部品の改良された組立品およびこれらの製造法を提供することにある。
本発明の望ましい実施形態は、簡単に述べると、電子部品の組立品を提供する方法であって、この電子部品は部品の端子を有している。第１の側面と第２の側面を有する導電性の天板が提供される。部品の端子は天板の第１の側面に異方性の導体とともに接続される。パターンは天板の第２の側面に印刷されている。天板の残りの部分が電子部品の部品端子を相互接続している電子回路を形成するように、パターンに基づいて天板の部分が取り除かれる。
本発明のほかの望ましい実施形態は、簡単に述べると、電子部品の組立品であって、この電子部品は部品の端子を有している。複数の導体が提供され、異方性の導体を用いて部品端子をそれぞれの複数の導体に接続し、部品端子を相互接続する電子回路を形成する。
さらに、本発明のほかの望ましい実施形態は、簡単に述べると、電子部品の部品端子を有し、複数の導体が提供されて複数の導体のそれぞれの間に電流が流れる型の、電子部品の改良された組立品である。改良は、異方性導体材料を使用して部品端子を複数の導体のそれぞれに電気的に接続して、部品端子を相互接続する電子回路を形成することを含む。
本発明の利点は、電子組立品内のはんだ材料の過度の、さらには全ての使用、したがってはんだ材料の使用に関する全てのそれに伴う化学的な留意事項および人への安全性および環境への被害に関する問題を避けることである。
本発明のほかの利点は、電子組立品において室温よりも高い温度ベースの工程を、したがって電子部品上および製造環境への高温による直接的、間接的な弊害をもたらす効果を避けることを可能にすることである。
さらに、本発明のほかの利点は、材料の追加、したがって本発明によって作製された電子組立品の過度の寸法の肥大を避けることを可能にすることである。
本発明のこれらのおよび他の目的および利点は、記述され、描かれた図に示されている望ましい実施形態の、本発明を実行する、現在明らかである最もよい方法および産業上の利用可能性の説明によって当業者に明らかになるであろう。
本発明の目的と利点は添付された図と併せて以下の詳細によって明らかになるであろう。
（従来技術）プリント配線板（ＰＣＢ）および部品パッケージを含む従来のはんだベースの組立品の垂直断面図である。 （従来技術）ＰＣＢおよび異なる部品パッケージを含むほかの従来のはんだベースの組立品の垂直断面図である。 （従来技術）発明者Ｇｒｅｅｎによる米国特許第６，１６０，７１４号明細書によるはんだを使用せず接続した組立品の垂直断面図である。 本発明を説明する典型的な組立品の一部の垂直断面図である。 製造の段階を経ている組立品とみなす、本発明に関する組立品の一連の垂直断面図である。 製造の段階を経ている組立品とみなす、本発明に関する組立品の一連の垂直断面図である。 製造の段階を経ている組立品とみなす、本発明に関する組立品の一連の垂直断面図である。 製造の段階を経ている組立品とみなす、本発明に関する組立品の一連の垂直断面図である。 製造の段階を経ている組立品とみなす、本発明に関する組立品の一連の垂直断面図である。 製造の段階を経ている組立品とみなす、本発明に関する組立品の一連の垂直断面図である。 製造の段階を経ている組立品とみなす、本発明に関する組立品の一連の垂直断面図である。 図５から図６に示されている段階は変更されていて、図７から図１１にかけて示されている段階は同じ可能性もあり、同じでない可能性もある製造中の組立品の垂直断面図である。
描かれている様々な図において、同様の参照記号が同様のまたは似通った素子またはステップを意味するために使用される。
本発明の望ましい実施形態は電子部品の組立品である。様々な図、特に図４および図１１で説明されているように、本発明の望ましい実施形態は全般的な参照記号４００、５００で示される。
図４は本発明を説明する典型的な組立品４００の一部の垂直断面図である。組立品４００は、電子部品４０４、ハウジング４０６、支持体４０８、絶縁基板４１０、および導線４１２（１つが示されている）を含んでいるランドグリッドアレイ（ＬＧＡ）型部品パッケージを含む。組立品４００はさらに、導体４１４の回路（１つの導体４１４が示されている）、上部カバー材料４１６、および底部カバー材料４１８を含む。導体４１４の回路は１つまたは複数の接続点４２０（１つの接続点４２０が示されている）を有し、導線４１２と導体４１４の回路の間に異方性の導体４２２が提供されている。
部品パッケージ４０２の詳細のほとんどは特に明らかにされていない。例えば、部品パッケージ４０２はＬＧＡであるから、ハウジング４０６、支持体４０８および基板４１０が存在する。しかし、現在議論しているように、ほかの型の部品パッケージまたは単純にほかの型の電子部品の場合、これらは除外される可能性がある。表面実装（ＳＭＴ）デバイス、ガルウイングまたはほかのＩＣパッケージ構造、ボールグリッドアレイ（ＢＧＡ）、または事実上全ての型の電子部品を図４に示してあるＬＧＡと置き換えることが可能であることが以下の議論で明らかになるだろう。ここでいくつかの要点は、電子部品４０４が存在していて、これは電気的に導体４１４の回路に導線４１２を有していることである。完成した組立品４００の信頼性をより確実にするために、使用される部品が使用前にすでに十分試験され、バーンインされていることも重要である。
異方性導体４２２を使用して電子部品４０４の導電性の導線４１２と回路の導電性導体４１４を接続する。異方性導体の特性は、方向的に固有の様態で電流が流れることであり、ここでは電子部品４０４の導線４１２と回路の導体４１４の間を電流が垂直方向に流れ、ほかの導線または導体へ電流が水平方向に流れないように用いられる。
上部カバー材料４１６、および底部カバー材料４１８はともに絶縁材料であり、取り付けは任意であるが、本発明をふまえて作製された組立品の多くの実施形態において望ましいものであろう。上部カバー材料４１６は硬い（つまり、もろくない）材料であって、電子部品４０４に使用されている材料と適合する熱膨張係数（ＣＴＥ）を有することが望ましい。上部カバー材料４１６は組立品４００全体をより強固にしている。図４に示すように、部品パッケージ４０２のハウジング４０６を全て覆う必要はなく、その上よりよい熱の取り扱いを提供する。その上、上部カバー材料４１６が提供された場合、電子部品４０４の周囲のハウジングを省くことができ、完成した組立品４００の輪郭を縮小することができる。底部カバー材料４１８は、導体４１４の回路を保護し、したがって電流が流れる作用を機能させるために必要以上に大きく作成する必要がない。とはいえ、底部カバー材料４１８は（必要な場合に）接続点４２０への接続を供給する隙間を有することができる。
図５から図１１は製造の段階を経ている組立品５００とみなす、本発明に関する組立品５００の一連の垂直断面図である。図５に、天板５０２、異方性導体５０４、一連の電子部品５０６ａから５０６ｃが提供されている。天板５０２は電気的に導体、たとえば銅の箔または膜である。異方性導体５０４は、ここでは天板５０２にすでに塗布されている異方性導体性接着剤である。議論を容易にするために、組立品５００は上部５０８と底部５１０を有するとする。
図５から図１１に示されている電子部品５０６ａから５０６ｃは代表的な例であり、発明の組立品５００のほかの実施形態ではこれらより多い、または少ない、またはほかの型の部品を使用してもよい。ここでは電子部品５０６ａから５０６ｃを含む、部品の全ては、接続、導線、または端子（ここでは端子５１２）を有することに特徴がある。第１の部品５０６ａはここではＬＧＡ、例えば陸式端子５１２を有するマイクロプロセッサである。第２の部品５０６ｂは、パッド型端子５１２を有する抵抗などの単純なＳＭＴ部品である。第３の部品５０６ｃは、ガルウイング型端子５１２を有するＮＡＮＤゲートＩＣなどのより複雑なＳＭＴ部品である。
図６では、電子部品５０６ａから５０６ｃの端子５１２はすべて異方性導体５０４に、したがって天板５０２にも接続されている。電子部品５０６ａから５０６ｃは全て、１または複数の異なる時間における時点で、同時に、または別々に接続することができる。
図７では、電気的に絶縁性のある材料の基材５１４が組立品５００の上部５０８に取り付けられ、電子部品５０６ａから５０６ｃは基材５１４にしっかりと固定されて組み入れられ、組立品５００の上部５０８上の異方性導体５０４を保護している。これに対して、真空または加圧によって封入されている空気を完全に充填しおよび空気を抜き、よってできる限りの空間を得ることが役に立つこともある。
図８では、パターン５１６が組立品５００の底部５１０に印刷されていて、天板５０２の取り除く部分５１８が作られる。
図９では、天板５０２の取り除く部分５１８を取り除き、組立品の天板５０２の残った部分５２０はそのまま残しておく。天板５０２の取り除く部分５１８に接した異方性導体５０４の一部も同時に取り除かれるかもしれない。
図１０では、パターン５１６は天板５０２の残った部分５２０から取り除かれている。
図１１では、絶縁カバー５２２が組立品５００の底部５１０のほとんどを覆うように加えられていて、天板５０２がむき出しにされている接続部５２４（1つが示されている）は覆われず残されている。この時点で本発明の組立品５００は完成する。天板５０２は電子回路となり、内部で要望に応じて電子部品５０６aから５０６ｃの端子を接続し、接続部５２４において外部からこの回路に接続することができる。
図５から図１１に示されている一連の段階は、本発明の精神から逸脱することなく多くの面で変更することができる。図１２は、図５から図６に示されている段階は変更されていて、図７から図１１にかけて示されている段階は同じ可能性もあり、同じでない可能性もある製造中の組立品５００の垂直断面図である。
図１２では、端子５１２が組立品５００の上部５０８上の異方性導体５０４に接続されるよりも先に、電子部品５０６aから５０６ｃが電気的に絶縁性のある基材５１４に部分的に組み入れられている。
この変形の多くの変形も可能である。例えば、図１２では、異方性導体５０４および天板５０２は部分組立品として示されているが、これは必要条件ではない。図に示されるように基材５１４に部分的に組み入れられた電子部品５０６aから５０６ｃを提供することができ、その次に異方性導体５０４をこれに取り付けることができ、その次に天板５０２を取り付けることができる。さらにいえば、基材５１４の中の電子部品５０６aから５０６ｃは（図１２に示されている状態に対して）上下裏返しにすることができ、異方性導体５０４を（例えば、印刷インクの要領で）散布、またはローラーで付けることができ、その次に天板５０２を取り付けることができる。すでに述べたように天板５０２は導電性の箔または膜であることができるが、この変形では天板５０２を導電性層として堆積させることもできる。
図５から図１２はすべて、異方性導体５０４を、天板５０２の片側の面すべてを覆う完全な層として示している。これも必要条件ではない。異方性導体５０４は電子部品５０６aから５０６ｃの端子５１２と天板５０２の残った部分５２０との間のみで必要である。よって異方性導体５０４はより少なく付けることができ、例えば、天板５０２上に電子部品５０６aから５０６ｃを設置する前に、電子部品５０６aから５０６ｃに、または単に電子部品５０６aから５０６ｃの端子５１２にだけ付けることで少なく付けることができる。さらに異方性導体５０４は天板５０２上にマスクとして付けることができ、つぎに電子部品５０６aから５０６ｃを、個別にまたは基材５１４に組み入れて、天板５０２に取り付けることができる。
図７と図１２は、基材５１４に完全に組み入れられた電子部品５０６aから５０６ｃを示しているが、これも必要条件ではない。１つまたは複数の電子部品５０６aから５０６ｃは完成した組立品５００の上部５０８上の基材５１４から交互に上方に延ばすことができる。これは、例えば、部品が光、温度またはいくつかのほかの周囲状況を検出するために使用される場合、または部品が信号を放射する場合、例えば、部品が発光ダイオード（LED）または液晶ディスプレイ（LED）である場合に便利である。目的により、基材５１４は透明な材料で作ることができ、基材５１４の内部に繊維状のものを含有させて強度を高め（および熱拡散を助け）ることができる。基材５１４は事実上オプション的なものであるが、発明者は多くの事例において必要とされると思っている。その上基材５１４は、区分けされた部分同士の間の相互接続を除いて、不連続であってもよいが、基材５１４の代表的な役割は組立品５００をより強固にすることであり、ほかの役割として、組立品５００の上部５０８上にむき出しになっている異方性導体５０４をカバーしてほこり、湿気などが作業環境において異方性導体５０４上に付着するのを防ぐこともできる。
図８、図９では、パターン５１６がポジティブパターンとして示されているが、これも必要条件ではない。例えば、図８、図９のパターン５１６は標準的なフォトエッチング技術を用いて作製されてもよく、パターン５１６は、天板５０２の取り除く部分５１８を取り除いた、天板５０２の残りの部分５２０を保護する。しかし、パターン５１６の材料は、例えば、酸性であることによって、および天板５０２と長い期間絶えず接触しているために取り除く部分５１８を分解したことによって、天板５０２の隣接した部分も取り除く可能性がある。加えて、（レーザーを用いるなど）様々な除去方法または（ローターを用いるなど）機械的な方法を使用して回路のパターンを決定できる。
図９から図１１を再度参照すると、パターン５１６は完成した組立品５００から取り除かれている。しかしこれも概してオプションである。図１１では、これにより接続部５２４が汚染される可能性が生じるが、これは組立品５００の中の回路に接続するただ一つの方法である。例えば、基材５１４の上方に延び、かつ組立品５００の上部５０８から外部に延びる１つまたは複数の端子ブロックを部品として提供できる。絶縁カバー５２２は単に組立品５００の底部５１０全体をカバーすることができ、パターン５１６が絶縁カバー５２２の下に単に残ることができないという理由はなくてもよい。
図１１を再度参照すると、絶縁カバー５２２もオプションである。しかし、一般に、ほこり、湿気などが作業環境において発明の組立品５００の中の回路上に付着するのを防ぐことも望まれる。
要約すると、発明の組立品４００、５００ははんだを使用する必要がなく、金属はんだ合金の中のスズ、鉛、銀、および銅を回避できる。発明の組立品４００、５００はまた高温の製造に関係している問題を避けることができる。直接的にはこれは電子部品４０４、５０６aから５０６ｃへの破損を避ける。間接的にはこれによりすでに試験およびバーンイン試験がなされた部品一式を使用でき、またはこのような部品一式を使用し、最終製品の組立品のさらなる試験およびバーンイン試験を行うことができる。この方法では、不具合による完成した組立品の補修および廃棄は著しく減少する。発明の組立品４００、５００はまた、部品同士の間のはんだによって増加する空間をなくし、不適切な、はんだが流れる特性および表面張力に関した隆起を、収容するための部品同士の間の間隔を加えることなしに、寸法を小型化できる。その上、単一層構造をこれまで述べてきたが、電子組立品のさらに複雑な実施形態を構成するために、本発明の基本原理を用いて回路パターンの追加の層を積み上げてもよいことを電子技術において熟練した技術者は直ちに理解することができるはずである。
これまで様々な実施形態を述べてきたが、これらは例としてのみ示され、発明の広さと範囲は上記のいかなる典型的な実施形態によっても限定されず、次の特許請求の範囲およびこれらに相当する事柄のみにしたがって定義される。

Claims (20)

  1. 電子部品の組立品を製造する方法であって、前記電子部品は部品端子を有する、
    第１の面および第２の面を有する導電性の天板を提供することと、
    前記部品端子を、異方性導体を用いて前記天板の前記第１の面に接続することと、
    前記天板の前記第２の面にパターンを貼り付けることと、
    前記パターンに基づき前記天板の分割した部分を、前期天板の分割した部分の残りの部分が前期部品端子と相互接続する電子回路を形成するように、取り除くこと
    を備えたことを特徴とする電子部品の組立品を製造する方法。
  2. 前記天板は、金属材料から成る層、箔、または膜であることを特徴とする請求項１に記載の方法。
  3. 前記異方性導体は、前記接続より前に前記天板の前記第１の面の上に提供された異方導電性の接着剤であることを特徴とする請求項１に記載の方法。
  4. 前記異方性導体は、前記天板の前記第１の面のすべてを覆う層として提供された異方導電性の接着剤であることを特徴とする請求項１に記載の方法。
  5. 前記異方性導体は、前記接続より前に前記部品端子上に提供された異方導電性の接着剤であることを特徴とする請求項１に記載の方法。
  6. 前記貼り付けることは、前記パターンを前記天板の第２の面に描くことを含むことと、
    前記取り除くことは、前記天板の取り除く部分をエッチングによって取り除くことを含むことと
    を特徴とする請求項１に記載の方法。
  7. 前記天板の前記第２の面から前記パターンの残りすべてを除去することをさらに備えたことを特徴とする請求項１に記載の方法。
  8. 絶縁基材の中に前記電子部品および前記導電性層の第１の面を組み込むことをさらに備えたことを特徴とする請求項１に記載の方法。
  9. 前記組み込むことは電子部品および前記導電性層の第１の面を前記基材の中に完全に封入することを特徴とする請求項８に記載の方法。
  10. 前記電子部品は試験またはバーンイン試験の検査を受けていることを特徴とする請求項１に記載の方法。
  11. 前記導電性層の前記第２の面を絶縁層で覆うことをさらに備えたことを特徴とする請求項１に記載の方法。
  12. 請求項１に記載の方法によって作製された電子部品の組立品。
  13. 電子部品の組立品であって、前記電子部品は部品端子を有する、
    複数の導体と、
    前記部品端子を相互接続する電子回路を形成するために、前記部品端子を前記複数の導体のそれぞれの端子と接続する異方性導体と
    を備えたことを特徴とする電子部品の組立品。
  14. 前記異方性導体は異方導電性の接着剤であることを特徴とする請求項１３に記載の組立品。
  15. 前記複数の導体は前記組立品の第１の面および第２の面を定義する面に置かれ、前記組立品は、絶縁基材の中の前記電子部品が前記第１の面の中に組み込まれている、前記絶縁基材をさらに備えたことを特徴とする請求項１３に記載の組立品。
  16. 前記絶縁基材は前記第１の面の中に電子部品を封入することを特徴とする請求項１５に記載の組立品。
  17. 前記複数の導体は前記組立品の第１の面および第２の面を定義する面に置かれ、前記組立品は、前記第２の面の少なくとも一部を覆う絶縁カバーをさらに備えたことを特徴とする請求項１３に記載の組立品。
  18. 電子部品の改良された組立品であって、
    前記電子部品は部品端子を有し、
    複数の導体は前記複数の導体のそれぞれの間に電流を流すために提供されることを特徴とする型の電子部品の改良された組立品であり、
    改良は、前記部品端子を相互接続する電子回路を形成するために前記部品端子を前記複数の導体のそれぞれに電気的に接続する異方性導体材料を備えたことを特徴とする電子部品の改良された組立品。
  19. 前記複数の導体は前記組立品の第１の面および第２の面を定義する面に置かれ、前記組立品は、絶縁基材の中の前記電子部品が前記第１の面の中に組み込まれている、前記絶縁基材をさらに備えたことを特徴とする請求項１８に記載の組立品。
  20. 前記複数の導体は前記組立品の第１の面および第２の面を定義する面に置かれ、前記組立品は、前記第２の面の少なくとも一部を覆う絶縁カバーをさらに備えたことを特徴とする請求項１８に記載の組立品。
JP2010516236A 2007-07-10 2008-07-10 はんだを用いない電子組立品およびこれらの製造方法 Pending JP2010533383A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US95914807P 2007-07-10 2007-07-10
US96262707P 2007-07-31 2007-07-31
US12/170,426 US8510935B2 (en) 2007-07-10 2008-07-09 Electronic assemblies without solder and methods for their manufacture
PCT/US2008/069600 WO2009009639A2 (en) 2007-07-10 2008-07-10 Electronic assemblies without solder and methods for their manufacture

Publications (1)

Publication Number Publication Date
JP2010533383A true JP2010533383A (ja) 2010-10-21

Family

ID=40229474

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010516236A Pending JP2010533383A (ja) 2007-07-10 2008-07-10 はんだを用いない電子組立品およびこれらの製造方法

Country Status (6)

Country Link
US (1) US8510935B2 (ja)
EP (1) EP2208223A4 (ja)
JP (1) JP2010533383A (ja)
KR (1) KR20100050503A (ja)
CN (1) CN101689520A (ja)
WO (1) WO2009009639A2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9894771B2 (en) * 2007-05-08 2018-02-13 Joseph Charles Fjelstad Occam process for components having variations in part dimensions
CN102404936A (zh) * 2010-09-07 2012-04-04 深南电路有限公司 一种埋入分立式器件线路板及其制造方法
CN103917899B (zh) 2011-10-12 2018-04-03 诺华股份有限公司 通过涂布制备uv吸收性眼用透镜的方法
US10338408B2 (en) 2012-12-17 2019-07-02 Novartis Ag Method for making improved UV-absorbing ophthalmic lenses
US10223268B2 (en) * 2016-02-23 2019-03-05 International Business Systems Corporation Transactional memory system including cache versioning architecture to implement nested transactions

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006091622A (ja) * 2004-09-27 2006-04-06 Seiko Epson Corp 電気光学装置、電気光学装置の製造方法、および、電子機器

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2916805A (en) * 1955-08-09 1959-12-15 Philco Corp Method of securing electrical connections to printed wiring panels
US4635356A (en) * 1984-12-28 1987-01-13 Kabushiki Kaisha Toshiba Method of manufacturing a circuit module
US5225966A (en) * 1991-07-24 1993-07-06 At&T Bell Laboratories Conductive adhesive film techniques
DE69303645T2 (de) * 1992-03-25 1997-02-13 Molex Inc Modul mit gedruckter Schaltung
US5428190A (en) * 1993-07-02 1995-06-27 Sheldahl, Inc. Rigid-flex board with anisotropic interconnect and method of manufacture
US5734555A (en) * 1994-03-30 1998-03-31 Intel Corporation Shared socket multi-chip module and/or piggyback pin grid array package
US5637176A (en) * 1994-06-16 1997-06-10 Fry's Metals, Inc. Methods for producing ordered Z-axis adhesive materials, materials so produced, and devices, incorporating such materials
US5958590A (en) * 1995-03-31 1999-09-28 International Business Machines Corporation Dendritic powder materials for high conductivity paste applications
JPH1056099A (ja) * 1996-08-12 1998-02-24 Shinko Electric Ind Co Ltd 多層回路基板およびその製造方法
US5877545A (en) * 1997-03-21 1999-03-02 Cummins Engine Company, Inc. Encapsulated printed circuit assembly and method and manufacturing the same
JPH11163501A (ja) * 1997-12-02 1999-06-18 Rohm Co Ltd 電子部品の実装方法、およびその方法によって製造された電子回路装置
US6160714A (en) * 1997-12-31 2000-12-12 Elpac (Usa), Inc. Molded electronic package and method of preparation
JP3904058B2 (ja) * 1998-10-30 2007-04-11 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
CN1174488C (zh) * 1999-03-08 2004-11-03 皇家菲利浦电子有限公司 显示装置
KR20010017144A (ko) * 1999-08-09 2001-03-05 윤종용 적층형 플립 칩 패키지용 캐리어 테이프 제조방법
JP3491595B2 (ja) * 2000-02-25 2004-01-26 ソニーケミカル株式会社 異方導電性接着フィルム
US6664621B2 (en) * 2000-05-08 2003-12-16 Tessera, Inc. Semiconductor chip package with interconnect structure
US6840777B2 (en) * 2000-11-30 2005-01-11 Intel Corporation Solderless electronics packaging
TW554191B (en) * 2000-12-16 2003-09-21 Au Optronics Corp Laminating structure and its forming method
US20030221313A1 (en) * 2001-01-26 2003-12-04 Gann Keith D. Method for making stacked integrated circuits (ICs) using prepackaged parts
JP3770104B2 (ja) * 2001-05-10 2006-04-26 三菱電機株式会社 電子装置と接合部材
CN100504146C (zh) * 2001-08-09 2009-06-24 松下电器产业株式会社 Led照明装置和led照明光源
US20030057544A1 (en) * 2001-09-13 2003-03-27 Nathan Richard J. Integrated assembly protocol
TW546796B (en) * 2002-06-10 2003-08-11 Advanced Semiconductor Eng Multichip package
US6919508B2 (en) * 2002-11-08 2005-07-19 Flipchip International, Llc Build-up structures with multi-angle vias for chip to chip interconnects and optical bussing
JP2005019393A (ja) * 2003-06-05 2005-01-20 Sharp Corp 異方性導電物、表示装置、表示装置の製造方法および導電部材
FI20031201A (fi) * 2003-08-26 2005-02-27 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi ja elektroniikkamoduuli
JP4692544B2 (ja) * 2005-04-14 2011-06-01 パナソニック株式会社 電子回路装置およびその製造方法
TWI263313B (en) * 2005-08-15 2006-10-01 Phoenix Prec Technology Corp Stack structure of semiconductor component embedded in supporting board

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006091622A (ja) * 2004-09-27 2006-04-06 Seiko Epson Corp 電気光学装置、電気光学装置の製造方法、および、電子機器

Also Published As

Publication number Publication date
WO2009009639A3 (en) 2009-03-12
CN101689520A (zh) 2010-03-31
EP2208223A2 (en) 2010-07-21
EP2208223A4 (en) 2012-05-30
WO2009009639A2 (en) 2009-01-15
US20090017264A1 (en) 2009-01-15
US8510935B2 (en) 2013-08-20
KR20100050503A (ko) 2010-05-13

Similar Documents

Publication Publication Date Title
US8404977B2 (en) Flexible circuit assembly without solder
JP2008072153A (ja) 半導体パッケージおよびその製造方法
TW200539406A (en) Circuit carrier and manufacturing process thereof
JP2011166076A (ja) 半導体装置の製造方法
US8482110B2 (en) Electronic assemblies without solder and methods for their manufacture
JP2010533383A (ja) はんだを用いない電子組立品およびこれらの製造方法
US10304767B2 (en) Semiconductor device
TWI498056B (zh) 具有內埋元件的電路板、其製作方法及封裝結構
US20110127080A1 (en) Electronic Assemblies without Solder and Methods for their Manufacture
US7926173B2 (en) Method of making a circuit assembly
CN102136459B (zh) 封装结构及其制法
US9681550B2 (en) Method of making a circuit subassembly
US20080277151A1 (en) Electronic Assemblies without Solder and Methods for their Manufacture
CN102130085B (zh) 具电性连接结构的半导体封装件及其制法
US20090041977A1 (en) System for the Manufacture of Electronic Assemblies Without Solder
US20090035454A1 (en) Assembly of Encapsulated Electronic Components to a Printed Circuit Board
JP2005347651A (ja) 配線基板および配線基板のクラック検出方法
KR20110041964A (ko) 무솔더 전자 어셈블리 및 그 제조 방법
TWI498066B (zh) 印刷電路板組裝物
US8300425B2 (en) Electronic assemblies without solder having overlapping components
JPH0846077A (ja) ボールグリッドアレイ型半導体装置およびその製造方法
KR20110071669A (ko) 플립칩 패키지
JP2007299832A (ja) 半導体装置およびその製造方法
KR20050013774A (ko) 비지에이 패키지 제조 방법
JP2003158221A (ja) 半導体装置およびその製造方法ならびにその実装方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121026

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130322