JPH0846077A - ボールグリッドアレイ型半導体装置およびその製造方法 - Google Patents

ボールグリッドアレイ型半導体装置およびその製造方法

Info

Publication number
JPH0846077A
JPH0846077A JP17422094A JP17422094A JPH0846077A JP H0846077 A JPH0846077 A JP H0846077A JP 17422094 A JP17422094 A JP 17422094A JP 17422094 A JP17422094 A JP 17422094A JP H0846077 A JPH0846077 A JP H0846077A
Authority
JP
Japan
Prior art keywords
wiring board
type semiconductor
burn
semiconductor device
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP17422094A
Other languages
English (en)
Other versions
JP3311867B2 (ja
Inventor
Akiro Sumiya
彰朗 角谷
Ichiro Anjo
一郎 安生
Junichi Arita
順一 有田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP17422094A priority Critical patent/JP3311867B2/ja
Publication of JPH0846077A publication Critical patent/JPH0846077A/ja
Application granted granted Critical
Publication of JP3311867B2 publication Critical patent/JP3311867B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 【目的】 バーンイン試験時に起因する突起電極表面の
酸化膜発生防止。 【構成】 配線基板の主面に封止体を有しかつ裏面にア
レイ状に突起電極を有するボールグリッドアレイ型半導
体装置（ＢＧＡ型半導体装置）の製造方法であって、配
線基板用意，半導体チップ固定，ワイヤボンディング，
封止，バーンイン試験，非酸化性雰囲気下での突起電極
（ハンダバンプ）取付，配線基板個片化，配線基板側面
絶縁化および動作試験の各工程を経てＢＧＡ型半導体装
置を製造する。突起電極は動作試験後に取り付けられる
ため、動作試験時の高温雰囲気に起因する突起電極の表
面の酸化がなく、突起電極の表面の酸化膜は自然酸化膜
だけとなり薄い。動作試験時コンタクト抵抗が低く試験
が安定する。ＢＧＡ型半導体装置の実装も表面酸化膜が
薄いことから実装の信頼性も高くなる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ボールグリッドアレイ
型半導体装置およびその製造方法、特に、キャッシュメ
モリ等高速メモリを構成するボールグリッドアレイ型半
導体装置（以下単にＢＧＡ型半導体装置と称する）、お
よびその半導体装置の製造方法およびその半導体装置の
製造に使用する配線基板およびその半導体装置の製造に
使用するバーンイン試験装置ならびにその半導体装置を
組み込んでなる電子装置に関する。
【０００２】
【従来の技術】電子機器の高機能化に伴い、ＬＳＩパッ
ケージは、より多くの外部端子（多ピン化）を設けるこ
とが要求されてきている。この多ピン化に対処するた
め、多ピン化パッケージの主流であるＱＦＰ（Quad Fla
t Package ）においては、その外部端子間隔を０．５ｍ
ｍ，０．４ｍｍ等と狭くすることで対応してきた。しか
し、端子間隔を狭くすることによって実装ハンダ付け技
術は非常に高度なものとなり、これに変わる多ピンパッ
ケージが模索されてきた。
【０００３】これに対し、最近注目されてきたのがプラ
スチックボールグリッドアレイ型半導体装置である。プ
ラスチックＢＧＡ型半導体装置は、図２１に示すよう
に、主面１ａおよび裏面１ｂに配線を有する配線基板
（以下単に配線基板）１と、この配線基板１の主面に搭
載された半導体チップ（半導体素子）２と、前記半導体
チップ２の表面に設けられた電極３と、配線基板１の主
面に設けられた配線４のボンディングパッド５とを接続
する金（Ａｕ）からなる導電性のワイヤ６と、前記配線
基板１の主面側にトランスファモールドによって形成さ
れかつ前記半導体チップ２や電気的接続部であるワイヤ
６等を封止する樹脂（レジン）からなる封止体（以下、
レジンパッケージまたは単にパッケージとも呼称する）
７と、前記配線基板１の裏面にアレイ状に配置された複
数の電極８上に設けられた突起電極９とからなってい
る。前記突起電極９は外部電極９ｂとなり、前記電極８
上に形成されたハンダバンプ９ａによって形成されてい
る。
【０００４】前記プラスチックＢＧＡ型半導体装置１０
（以下、単にＢＧＡ型半導体装置とも称する）は、たと
えば図２２に示すように、実装基板１５の接続パッド１
６の上面に前記突起電極９を位置合わせして搭載し、突
起電極９（ハンダバンプ９ａ）をリフローすることによ
ってハンダを配線基板１上の接続パッド１６上に濡れ広
がらせて、接続パッド１６と突起電極９との接続を行な
うことによって実装される。
【０００５】ＢＧＡ型半導体装置およびその実装につい
ては、たとえば、日経ＢＰ社発行「日経エレクトロニク
ス」1994年２月14日号、Ｐ59〜Ｐ73や、日経ＢＰ社発行
「ＶＬＳＩパッケージング技術（下）P174に記載されて
いる。前者の文献には、インサーキット・テストおよび
バーンイン試験について記載されている。インサーキッ
ト・テストについては、ＢＧＡを搭載する位置の裏面の
プリント基板にテスト専用のパッドを設けている旨記載
されている。また、前者の文献には、バーンインなどに
使用するテスト・ソケットが紹介されている。また、テ
スト・ソケットにおいては、ハンダ・ボール（ハンダバ
ンプ電極）の変形を防ぐこと、コンタクト時ハンダ・ボ
ールの表面の薄い酸化膜を破って電気的接続が取られる
工夫がなされていることが記載されている。
【０００６】一方、半導体装置（半導体デバイス）は、
その製品の信頼性を保証するためにも、各種の試験（測
定・検査等）を行って良品を選択している。このような
良品選択手法（スクリーニング）の一つとして、高温環
境下で半導体装置に電気ストレスを掛けて加速寿命試験
を行ういわゆるバーンイン試験がある。たとえば、工業
調査会発行「電子材料別冊号」1985年11月月20日発行、
P227〜P231には、バーンイン装置について記載されてい
る。
【０００７】
【発明が解決しようとする課題】本出願人においても高
速メモリ、たとえば（ＳＲＡＭ：Static Random Access
Memory)を開発している。前記高速メモリは突起電極を
アレイ状に配置したボールグリッドアレイ型半導体装置
（以下、ＢＧＡ型半導体装置とも称する）となってい
る。このＢＧＡ型半導体装置は、バーンイン試験後、最
終検査となる動作試験（機能試験）が行われる。しか
し、動作試験時、試験結果に不均一（バラツキ）が多く
出ることがある。この不均一の発生は本発明者の分析検
討により、前記バーンイン試験に起因するものであると
判明した。
【０００８】すなわち、バーンイン試験においては、動
作状態のＢＧＡ型半導体装置は、１００〜１５０℃とも
なる高温のバーンイン室に１００時間以上の間放置され
る（晒される）。また、バーンイン試験は大気雰囲気で
行われるため、大気中に含まれる酸素によって、ハンダ
（Pb-Sｎ) で形成される突起電極の表面には、図２３に
示されるように、自然酸化膜よりも厚い酸化膜１７が形
成されてしまう。
【０００９】図２３は、動作試験におけるソケットの測
定端子（ピン）１８と、突起電極９（ハンダバンプ９
ａ，外部電極９ｂ）との接触状態を示す図である。測定
端子１８は、その先端が突起電極９の下面表面の酸化膜
１７を突き破って電気的接触をとる構成となっている。
鉛−錫からなる突起電極９の表面には、自然状態でも自
然酸化膜が形成される。この自然酸化膜は、たとえば、
０．５μｍ程度と突起電極９形成直後の状態で極めて薄
い。しかし、バーンイン試験における高温雰囲気下に長
時間晒された突起電極９の場合は、表面の酸化が強制的
に進み、たとえば、１０μｍ程度と前記自然酸化膜に比
較して厚くなり、測定端子１８の先端が酸化膜１７を突
き破ることが完全（または図示しないが一部）にできな
くなったり、電気的接触抵抗（コンタクト抵抗）が大き
くなる傾向にある。この結果、正確な動作試験ができな
くなる。
【００１０】また、ＢＧＡ型半導体装置１０は、ハンダ
バンプ９ａを溶融し、実装基板１５の接続パッド１６上
にハンダを濡れ広がらせることにより実装するが、ハン
ダバンプ９ａの表面に厚い酸化膜が存在すると、接続パ
ッド１６上でのハンダの濡れ性が低下し、ハンダの接続
不良が発生したり、接続が不確実となり、実装の信頼性
が低下する。また、厚い酸化膜を除去するためにフラッ
クスを用いると、フラックス中の塩素により、半導体チ
ップ上のＡｌ電極が腐食してしまうという問題もある。
【００１１】また、バーンイン試験においては、前記文
献にも記載されているように、単体のＢＧＡ型半導体装
置がソケットにそれぞれ一個宛取り付けられるため、Ｂ
ＧＡ型半導体装置の着脱に多くの時間を費やしてしまい
作業性が低くなる。
【００１２】なお、図２３においては、配線基板１の裏
面１ｂに電極８が設けられるとともに，前記電極８は絶
縁体、たとえばソルダーレジスト膜１９で被われてい
る。前記ソルダーレジスト膜１９は部分的に除去され、
露出した電極８の表面には突起電極９（ハンダバンプ９
ａ，外部電極９ｂとも称する）が設けられている。
【００１３】一方、前記文献にも記載されているよう
に、ハンダ付けを行う場合、ハンダの酸化を防止するた
めに、ハンダ付けを窒素雰囲気で行っている。そこで、
本発明者は、突起電極をバーンイン試験後に配線基板に
取り付けることにすれば、突起電極は酸化性高温雰囲気
に晒されることなく形成できることに気が付き本発明を
なした。また、酸化膜の膜厚は、時間よりも温度に大き
く依存するため、突起電極を高温雰囲気に晒さなけれ
ば、厚い酸化膜の形成を防止できることに着目し、本発
明に至った。
【００１４】本発明の目的は、表面酸化膜が薄い突起電
極を有するボールグリッドアレイ型半導体装置、すなわ
ちバーンイン試験に起因する酸化膜を有しないボールグ
リッドアレイ型半導体装置およびその製造方法を提供す
ることにある。
【００１５】本発明の他の目的は、正確な動作試験（機
能試験）を行うことができるボールグリッドアレイ型半
導体装置およびその製造方法を提供することにある。
【００１６】本発明の他の目的は、実装性能の良好なボ
ールグリッドアレイ型半導体装置およびその製造方法を
提供することにある。
【００１７】本発明の他の目的は、配線基板側面におけ
るショート不良防止が達成できるボールグリッドアレイ
型半導体装置およびその製造方法を提供することにあ
る。
【００１８】本発明の他の目的は、バーンイン試験を効
率的に行える配線基板を提供することにある。
【００１９】本発明の他の目的は、バーンイン試験装置
の小型化が図れる配線基板を提供することにある。
【００２０】本発明の他の目的は、作業効率が良くかつ
処理能力が高い小型のバーンイン試験装置を提供するこ
とにある。
【００２１】本発明の他の目的は、ボールグリッドアレ
イ型半導体装置を実装してなる電子装置におけるボール
グリッドアレイ型半導体装置の実装の信頼性の向上を図
ることにある。
【００２２】本発明の他の目的は、複数のボールグリッ
ドアレイ型半導体装置を実装してなる電子装置の小型化
を図ることにある。
【００２３】本発明の前記ならびにそのほかの目的と新
規な特徴は、本明細書の記述および添付図面からあきら
かになるであろう。
【００２４】
【課題を解決するための手段】本願において開示される
本発明のうち代表的なものの概要を簡単に説明すれば、
下記の通りである。すなわち、本発明のボールグリッド
アレイ型半導体装置は、主面および裏面に配線を有する
配線基板と、前記配線基板の主面に固定された半導体チ
ップと、前記半導体チップの電極と前記配線基板の配線
とを電気的に接続する接続手段と、前記配線基板の主面
側に張り付くように設けられかつ前記半導体チップおよ
び前記接続手段を覆う樹脂からなる封止体と、前記配線
基板の裏面に複数設けられた突起電極とを有するボール
グリッドアレイ型半導体装置であって、前記突起電極の
表面がバーンイン試験時の高温雰囲気に晒されて形成さ
れる酸化膜を含まないとともに、前記配線基板の側面は
絶縁膜で覆われ、かつ前記配線基板は多層配線基板構造
となっている。
【００２５】本発明のボールグリッドアレイ型半導体装
置の製造方法は、配線基板の主面に封止体を張り付け形
成した後、配線基板をバーンイン試験し、その後前記配
線基板の裏面に突起電極を非酸化性雰囲気下で設けるも
のである。具体的なボールグリッドアレイ型半導体装置
の製造方法は、主面および裏面に配線を有するととも
に、ボールグリッドアレイ型半導体装置形成領域と除去
領域とを有しかつ前記除去領域にバーンイン試験用端子
を有する配線基板を用意する工程と、前記配線基板の主
面に半導体チップを取り付ける工程と、前記配線基板の
配線と前記半導体チップの電極の電気的接続をとる工程
と、前記配線基板の主面を封止体を張り付け形成して前
記半導体チップや前記電気的な接続手段を封止体で覆う
工程と、前記半導体チップを搭載した配線基板をバーン
イン試験する工程と、前記バーンイン試験後前記配線基
板の裏面に非酸化性雰囲気下で突起電極を設ける工程
と、前記除去領域を切断除去する工程と、前記配線基板
の側面を電気的絶縁膜で覆う工程とをを有する。
【００２６】本発明のボールグリッドアレイ型半導体装
置の製造方法に使用する配線基板は、ボールグリッドア
レイ型半導体装置形成領域と切断除去される除去領域と
からなるとともに、前記除去領域の一周縁すなわち配線
基板の一周縁（一辺）にはバーンイン試験用端子が設け
られ、かつ前記一部のバーンイン試験用端子は前記除去
領域内で他のバーンイン試験用端子から延在する配線に
接続されている。これによって、バーンイン試験用端子
の数を減じることができ、バーンイン試験用端子列の長
さが短くなる。また、前記配線基板には複数のボールグ
リッドアレイ型半導体装置形成領域が設けられ各ボール
グリッドアレイ型半導体装置形成領域の配線の一部は他
のボールグリッドアレイ型半導体装置形成領域の配線と
前記除去領域で接続される多連構造となっている。
【００２７】本発明のボールグリッドアレイ型半導体装
置の製造方法に使用されるバーンイン試験装置は、主面
および裏面に配線を有する配線基板と、前記配線基板の
主面に固定された半導体チップと、前記半導体チップの
電極と前記配線基板の配線とを電気的に接続する接続手
段と、前記配線基板の主面側に張り付くように設けられ
かつ前記半導体チップおよび前記接続手段を覆う樹脂か
らなる封止体と、前記配線基板の裏面に複数設けられた
突起電極とを有し、前記突起電極の表面がバーンイン試
験時の高温雰囲気に晒されて形成される酸化膜を含まな
いことを特徴とするボールグリッドアレイ型半導体装置
の製造に使用されるバーンイン試験装置であって、前記
バーンイン試験装置はバーンインボードと、前記配線基
板の挿脱が自在となるとともに前記バーンインボードに
固定されるコネクターとを有するバーンイン室を有して
いる。本発明のバーンイン試験装置のコネクターには、
ボールグリッドアレイ型半導体装置形成領域と切断除去
される除去領域とを有し、前記除去領域の一周縁にバー
ンイン試験用端子が設けられ、かつ前記一部のバーンイ
ン試験用端子は前記除去領域内で他のバーンイン試験用
端子から延在する配線に接続されている構造となる配線
基板が挿脱される。
【００２８】本発明のボールグリッドアレイ型半導体装
置を組み込んだ電子装置は、主面および裏面に配線を有
する配線基板と、前記配線基板の主面に固定された半導
体チップと、前記半導体チップの電極と前記配線基板の
配線とを電気的に接続する接続手段と、前記配線基板の
主面側に張り付くように設けられかつ前記半導体チップ
および前記接続手段を覆う樹脂からなる封止体と、前記
配線基板の裏面に複数設けられた突起電極とを有する複
数のボールグリッドアレイ型半導体装置を前記突起電極
を介して実装基板に実装してなる電子装置であって、前
記突起電極の表面がバーンイン試験時の高温雰囲気に晒
されて形成される酸化膜を含まないものとなっていると
ともに、前記配線基板の側面は絶縁膜で覆われかつ一部
のボールグリッドアレイ型半導体装置は隣接するボール
グリッドアレイ型半導体装置の配線基板と接触している
構造となっている。
【００２９】
【作用】上記した手段によれば、本発明のボールグリッ
ドアレイ型半導体装置は、バーンイン試験後に突起電極
を形成することから、形成された突起電極の表面には、
薄い自然酸化膜が後に発生しても、バーンイン試験に起
因する厚い酸化膜は存在しないことになる。
【００３０】本発明のボールグリッドアレイ型半導体装
置は、バーンイン試験後に非酸化性雰囲気下で突起電極
を形成することから、形成された突起電極の表面には、
薄い自然酸化膜は後に発生しても、バーンイン試験およ
び突起電極形成に起因する厚い酸化膜は存在しないこと
になる。
【００３１】本発明のボールグリッドアレイ型半導体装
置は、突起電極の表面にはあっても薄い自然酸化膜しか
存在しなくなることから、動作試験の際、動作試験の測
定端子と突起電極とが直接接触するようになり、接触抵
抗が小さくなって、動作試験特性が安定する。
【００３２】本発明のボールグリッドアレイ型半導体装
置は、突起電極の表面にはあっても薄い自然酸化膜しか
存在しなくなることから、実装時のハンダ濡れ性が向上
し、実装の信頼性が高くなる。
【００３３】本発明のボールグリッドアレイ型半導体装
置においては、配線基板の側面は絶縁膜で覆われている
ことから、配線基板の側面に導電性の異物が付着しても
配線基板の各配線間のショートが発生しなくなる。
【００３４】本発明のボールグリッドアレイ型半導体装
置においては、配線基板の側面は絶縁膜で覆われている
ことから、実装するボールグリッドアレイ型半導体装置
を隣り合わせて接触配置実装することも可能となり、実
装面積の縮小化（狭小化）が可能なボールグリッドアレ
イ型半導体装置となる。
【００３５】本発明のボールグリッドアレイ型半導体装
置の製造方法においては、配線基板の主面に封止体を張
り付け形成した後、配線基板をバーンイン試験し、その
後前記配線基板の裏面に突起電極を非酸化性雰囲気下で
設けることから、ハンダで形成される突起電極の表面に
は酸化膜が形成されなくなる。
【００３６】本発明のボールグリッドアレイ型半導体装
置の製造方法においては、配線基板の一周縁部分にバー
ンイン試験用端子を配置した構造の配線基板を使用する
ことから、バーンイン試験用端子のコネクターへの配線
基板の挿脱が確実容易となり、バーンイン試験作業の効
率化が達成できる。
【００３７】本発明のボールグリッドアレイ型半導体装
置の製造方法においては、配線基板は複数のボールグリ
ッドアレイ型半導体装置が一度に同時に製造できる多連
構造の配線基板を使用しているため、生産性が向上す
る。
【００３８】本発明のボールグリッドアレイ型半導体装
置の製造方法においては、配線基板の除去領域を切断除
去した後、配線基板の側面を絶縁膜で被覆することか
ら、その後の工程で異物が付着しても配線基板の各配線
間（含積層方向の配線）のショートが防止でき、製造歩
留りが向上する。
【００３９】本発明のボールグリッドアレイ型半導体装
置の製造方法においては、配線基板はボールグリッドア
レイ型半導体装置形成領域と除去領域とからなる配線基
板を使用しかつ電源線のような共通の配線は除去領域で
相互に繋がる構造となっているため、バーンイン試験用
端子数の低減が可能となる。
【００４０】本発明による配線基板は、ボールグリッド
アレイ型半導体装置形成領域と除去領域とからなるとと
もに、前記除去領域の一周縁、すなわち配線基板の一周
縁にバーンイン試験用端子が並んで設けられているとと
もに、除去領域では一部の配線（電源線等のような共通
化が可能な配線）同士は接続され、バーンイン試験用端
子数が少なくなるようになっていることから、バーンイ
ン試験用端子列の長さを短くでき、配線基板の幅を短小
化できる。配線基板の短小化はバーンイン試験装置のコ
ネクターの短小化を図ることに繋がる。
【００４１】本発明による配線基板においては、ボール
グリッドアレイ型半導体装置形成領域と除去領域とから
なるとともに、前記ボールグリッドアレイ型半導体装置
形成領域は複数設けられる多連構造となっているため、
バーンイン試験の処理数の増大が図れ、バーンイン試験
能率の向上が図れる。また、各ボールグリッドアレイ型
半導体装置形成領域から延在する共用化が可能な配線の
先端は、バーンイン試験用端子数を少なくするように除
去領域でバーンイン試験用端子に連なる配線に接続され
ていることから、多連構造の配線基板の長さも短小化で
きることになる。
【００４２】本発明のボールグリッドアレイ型半導体装
置の製造方法に使用されるバーンイン試験装置において
は、コネクターに板状の配線基板の一周縁を装着するだ
けで複数のボールグリッドアレイ型半導体装置を取り付
けたと同じことになり、バーンイン試験作業の作業性向
上が図れる。
【００４３】本発明のボールグリッドアレイ型半導体装
置を組み込んだ電子装置においては、ボールグリッドア
レイ型半導体装置はバーンイン試験による酸化膜がない
外部電極を介して実装基板に実装されていることから、
実装基板の配線と外部電極を構成するハンダの濡れ性が
良くなり実装の信頼性が向上する。
【００４４】また、本発明の電子装置においては、配線
基板の側面に絶縁膜が設けられた状態でボールグリッド
アレイ型半導体装置が実装基板に実装されているため、
配線基板の側面に異物が付着しても、配線基板における
配線間のショートが起きない。
【００４５】また、本発明の電子装置は、実装基板に実
装されるボールグリッドアレイ型半導体装置の配線基板
の側面は絶縁膜で被われていることから、複数のボール
グリッドアレイ型半導体装置を近接配置実装する場合、
隣り合うボールグリッドアレイ型半導体装置を接触配置
実装することが可能となり、実装面積の狭小化あるいは
実装基板の小型化、すなわち電子装置の小型化が可能と
なる。
【００４６】
【実施例】以下図面を参照して本発明の一実施例につい
て説明する。図１は本発明の一実施例によるＢＧＡ型半
導体装置の製造方法による各製造工程を示すフローチャ
ート、図２は本実施例のＢＧＡ型半導体装置を示す一部
を断面とした正面図である。図３乃至図１７は動作試験
（機能試験）をも含めたＢＧＡ型半導体装置の各製造工
程に係わる図であり、図３乃至図９はバーンイン試験前
の各製造工程に係わる図である。本発明では、図１５に
示されるようにバーンイン試験後に外部電極、すなわち
突起電極が形成される。また、図１８乃至図２０はいず
れも本発明の電子装置の一部を示すものであり、図１８
は本発明のＢＧＡ型半導体装置を実装基板に実装した状
態を示す断面図、図２０は本発明のＢＧＡ型半導体装置
を相互に接触するように複数近接実装した状態を示す模
式的断面図である。
【００４７】本実施例では、キャシュメモリ用の１Ｍビ
ット（３２Ｋビット×３６）ＳＲＡＭ（Static Random
Access Memory)からなる高速メモリに本発明を適用した
例について説明する。この高速メモリ、すなわち、ボー
ルグリッドアレイ型半導体装置（ＢＧＡ型半導体装置）
は、配線基板の主面側に樹脂（レジン）からなる封止体
を張り付けるように設けているとともに、裏面側にアレ
イ状に突起電極を形成した構造となっている。また、こ
れは特に限定されるものではないが、ボールグリッドア
レイを形成する突起電極９は、たとえば、７行１７列と
なり、合計で１１９端子となっている。端子の内訳は、
信号（Ｉ／Ｏ）が３６端子，クロックが４端子，アドレ
スが１４端子，電源が１５端子，グランド（ＧＮＤ）が
１５端子，その他３５端子となっている。また、突起電
極９のピッチは１．２７ｍｍとなっている。
【００４８】本発明のＢＧＡ半導体装置（プラスチック
ＢＧＡ半導体装置）１０は、図２に示すような構造とな
るとともに、図１に示すフローチャートによる各工程を
経て製造される。すなわち、ＢＧＡ型半導体装置１０
は、配線基板用意，半導体チップ固定，電気的接続〔ワ
イヤボンディング〕，封止，バーンイン試験，非酸化性
雰囲気下での突起電極〔ハンダバンプ〕形成，配線基板
個片化，配線基板側面絶縁化，最終検査〔動作試験〕，
製品完成〔ＢＧＡ型半導体装置〕の各工程を経て製造さ
れる。このフローチャートでも明らかなように、本発明
は、バーンイン試験後に突起電極を形成することによ
り、バーンイン試験時の高温雰囲気によって突起電極の
表面を酸化させる現象を回避させ、突起電極の表面に自
然酸化膜よりも厚い酸化膜が形成されないようにするこ
とが、大きな特徴である。
【００４９】ＢＧＡ型半導体装置１０は、外観的には、
矩形板からなる配線基板１と、前記配線基板１の主面１
ａ側に設けられた樹脂（レジン）で形成される封止体
（パッケージ）７と、前記配線基板１の裏面１ｂ側にア
レイ状に配列された突起電極９と、前記配線基板１の側
面を被う絶縁膜１２となっている。本発明においては、
前記配線基板１の側面を絶縁膜１２で被うことも、異物
付着による配線基板側面でのショート防止対策の一つで
ある。
【００５０】前記配線基板１は、図２および図６に示す
ように、ガラスエポキシ系樹脂からなる絶縁体１４間の
主面１ａおよび裏面１ｂ並びに中間層部分にも配線４が
存在する４層構造の配線基板であり、特に限定はされな
いが、ＮＥＭＡ規格のＦＲ−４に相当するものである。
また、配線基板１の主面１ａおよび裏面１ｂはソルダー
レジスト膜１９で部分的に被われている。前記各配線４
は銅箔を所望パターンに形成することによって形成さ
れ、たとえば１０μｍ程度の厚さとなっている。前記配
線基板１の寸法は、これも特に限定はされないが、たと
えば、縦１４ｍｍ，横２２ｍｍ，厚さ０．６ｍｍとなっ
ている。前記ソルダーレジスト膜１９から露出する部分
において、主面１ａ側ではボンディングパッド５やチッ
プ固定部２６を構成し、裏面１ｂ側では突起電極９（組
成上ハンダバンプ９ａ，機能上外部電極９ｂとも称す
る）を形成するための台座となる電極８となっている。
また、上下の配線４は、図２に示すように、スルーホー
ルに埋め込まれた導体１３によって、それぞれ所定部分
が電気的に接続されている。配線４は配線基板１の主面
１ａおよび裏面１ｂが信号配線となり、上から２層目が
グランド配線、上から３層目が電源線となっている。
【００５１】配線基板１の主面１ａの中央部分のチップ
固定部２６上には、Ａｇペースト等の接着剤２５を介し
て半導体チップ２が固定されている。前記前記半導体チ
ップ２の電極３と、配線４の先端部分であるボンディン
グパッド５とは、電気的接続手段６で接続されている。
本実施例の場合は、金からなる導電性のワイヤ６で接続
されている。
【００５２】配線基板１の主面１ａ側に張り付くように
形成される封止体（パッケージ）は、特に限定はされな
いが、トランスファモールドによって形成され、前記半
導体チップ２，ワイヤ６，ボンディングパッド５部分等
を被うようになっている。
【００５３】また、前記配線基板１の裏面１ｂ側には、
前記電極８が縦横に整列配置（７行１７列）されるとと
もに、この電極８上には球状となる突起電極９が設けら
れている。突起電極９はハンダバンプ９ａとなり、ＢＧ
Ａ型半導体装置１０の外部電極９ｂとなっている。
【００５４】一方、これが本発明の特徴の一つである
が、図２に示すように、前記突起電極９は、完成品段階
でその表面に薄い酸化膜しか有していない。これは後述
する半導体装置の製造方法に起因するものであるが、バ
ーンイン試験を行った後に非酸化性雰囲気下で突起電極
９を形成する（取り付ける）ことによる。したがって、
ＢＧＡ型半導体装置１０の最終検査である動作試験（機
能試験）や実装の信頼性が高くなるものである。すなわ
ち、これら動作試験や実装段階では、突起電極９の表面
に存在する酸化膜は、自然酸化膜で極めて薄いものであ
る。すなわち、本発明のＢＧＡ型半導体装置１０はバー
ンイン試験後に突起電極９を形成することから、形成さ
れた突起電極９の表面には、薄い自然酸化膜は後に発生
しても、バーンイン試験時に厚い酸化膜が形成されるこ
とはない。
【００５５】他方、本実施例のＢＧＡ型半導体装置１０
においては、前記配線基板１の側面には、エポキシ系樹
脂からなる絶縁膜１２が設けられ、切断によって露出す
る配線４の端面を被って電気的に保護している。配線基
板１の側面に絶縁膜１２を設ける構造では、配線基板１
の側面に異物が付着しても、異物による配線４のショー
トは防止できる。
【００５６】つぎに、本実施例のＢＧＡ型半導体装置１
０の製造方法について、図１のフローチャートに沿って
説明する。最初に、図３乃至図５に示すように配線基板
１が用意される。配線基板１は、図６に示すように、主
面１ａおよび裏面１ｂに配線４を露出する４層の多層配
線基板構造（ＮＥＭＡ規格のＦＲ−４）となり、厚さは
０．６ｍｍとなっている。各配線４は銅箔を所望パター
ンに形成することによって形成され、たとえば１０μｍ
程度の厚さとなっている。ここでは、内層の配線も同じ
符号を用いることにする。また、上下の配線４はスルー
ホールに充填された導体１３で適宜電気的に接続されて
いる。図６の配線基板１は図５に示す多連構造のもので
あり、同時に複数のＢＧＡ型半導体装置１０を製造する
ことができる。配線基板１はボールグリッドアレイ型半
導体装置形成領域（ＢＧＡ型半導体装置形成領域２０）
を１つ有し、そのＢＧＡ型半導体装置形成領域２０の周
囲に延在する除去領域２１とで形成される矩形板とな
り、かつ前記除去領域２１の一部、すなわち配線基板１
の一辺にはバーンイン試験用端子２２が等ピッチに設け
られている。また、突起電極９やワイヤ６等が取り付け
られる配線４の表面は、その上に１５μｍの厚さの銅メ
ッキ層，５μｍの厚さのニッケルメッキ層，０．５μｍ
の厚さの金メッキ層が設けられている。
【００５７】また、配線基板１の主面１ａおよび裏面１
ｂの表面は絶縁性のソルダーレジスト膜１９（図４にお
いて点々を施した領域）で被われているとともに、必要
部分は除去されている。このため、ソルダーレジスト膜
１９が除去され領域には、配線４や配線基板１を構成す
る絶縁体２５の表面が露出することになる。配線基板１
の主面１ａ側で露出した配線４は、半導体チップ２を固
定するためのチップ固定部２６や接続手段６を接続する
ボンディングパッド５を構成し、裏面１ｂ側で露出した
配線４はハンダバンプ９ａを形成するための電極８を構
成する。
【００５８】さらに、これも本発明の特徴の一つである
が、配線基板１は、除去領域２１の内部領域にＢＧＡ型
半導体装置形成領域２０が存在するパターンとなってい
る。そして、前記除去領域２１の一周縁（配線基板１の
一辺である一周縁）には、等ピッチでバーンイン試験用
端子２２が設けられている。前記バーンイン試験用端子
２２は、半導体チップ２が固定される領域の外側に近接
配置されたボンディングパッド５と配線４によって接続
されている。また、前記除去領域２１において、バーン
イン試験用端子２２を共用できる配線４は、直接バーン
イン試験用端子２２に接続されることなく、その先端が
他の共用できる配線４に接続されている。これにより、
図４に示すように、１５端子必要であった電源端子（Ｖ
CC）は１個となり、１５端子必要であったグランド（Ｇ
ＮＤ）端子（ＶSS）は１個となる。また、４端子必要で
あったクロック端子（Ｃ）は１個となり、３６端子必要
であった信号（Ｉ／Ｏ）端子（Ａ0 ，Ａ2 〜Ａn ）は１
８端子となる。残りの端子は配線４を介して直接ボンデ
ィングパッド５に繋がる。これにより、配線基板１のバ
ーンイン試験用端子２２が並ぶ端子列方向の長さの短縮
化が達成できる。この配線基板１の端子列方向の長さの
短縮化は、後述するバーンイン試験装置のバーンインボ
ードに取り付けられるコネクターの長さの短縮化に繋が
り、バーンイン室の狭小化にまで及ぶことになる。
【００５９】図５に示す多連構造の配線基板１は、各Ｂ
ＧＡ型半導体装置形成領域２０から延在する配線４も、
共用できるバーンイン試験用端子２２に除去領域２１内
で接続することができる。多連構造の配線基板１の場合
は、前記端子列方向の配線基板１の長さの短縮化がさら
に大幅に大きくなる。したがって、バーンイン試験装置
のバーンインボードに取り付けられるコネクターの長さ
の短縮化やバーンイン室の狭小化はさらに改善されるこ
とになる。
【００６０】つぎに、図３に示すように、配線基板１の
主面１ａの中央部分には、接着剤としてのエポキシ樹脂
系の接着ペースト３０が、図示しないディスペンサによ
って滴下塗布される。
【００６１】つぎに、図７および図８に示すように、前
記配線基板１の主面１ａ中央に、前記接着ペースト３０
を利用して、特に限定はされないが、０．２８ｍｍの厚
さの半導体チップ２が固定される。前記半導体チップ２
は高速メモリを構成する。また、接着ペースト３０はキ
ュアー処理され、固体の接着体３１となる。
【００６２】つぎに、図７に示すように、半導体チップ
２の上面周辺に設けられた電極と、これに対応する配線
４の内端のボンディングパッド５は、電気的接続手段で
接続されている。すなわち、電極３とボンディングパッ
ド５は、金からなる導電性のワイヤ６で電気的に接続す
る（図８では、電極３やボンディングパッド５，電極８
等は省略してある。
【００６３】つぎに、常用のトランスファモールド技術
によって、図９に示すように、配線基板１の主面側は、
レジンからなるパッケージ７が張り付くように設けられ
る。前記パッケージ７によって配線基板１の主面１ａ側
の半導体チップ２，ボンディングパッド５，ワイヤ６等
は封止される。パッケージ７の高さは、約０．９ｍｍと
なる。
【００６４】つぎに、図１０および図１１に示すよう
に、パッケージ付配線基板３２は、図示しないバーンイ
ン試験装置のバーンイン室に配置されるバーンインボー
ド４０に取り付けられたコネクター４１に装着されてバ
ーンイン試験が行われる。試験雰囲気は大気雰囲気であ
るが、温度は１００℃となり、試験時間も１００時間に
及ぶ。
【００６５】パッケージ付配線基板３２は、前記コネク
ター４１に対してバーンイン試験用端子２２を有する一
周縁側を挿脱するだけであることから、ＩＣソケットの
ように、ＢＧＡ半導体装置を装着後に蓋をするような作
業がなく、作業性が良好となる。また、実際には、図１
２および図１３に示すように、バーンイン試験装置のバ
ーンイン室４２には、バーンインボード４０が鉛直方向
に立てられる構造となり、このバーンインボード４０に
多段にコネクター４１が取り付けられている。コネクタ
ー４１には、図１２に示すような多連構造の配線基板１
が装着される。多連構造の配線基板１の使用は、一度に
多数のバーンイン試験を行うことができるようになり、
バーンイン試験の作業効率を向上させることに繋がる。
【００６６】つぎに、図１４に示すように、配線基板１
の除去領域２１を切断除去して、ＢＧＡ型半導体装置形
態品４５を取り出す（形成する）。
【００６７】つぎに、前記ＢＧＡ型半導体装置形態品４
５、すなわち、配線基板１の裏面１ｂに突起電極９を常
用の転写方法で取り付ける（形成する）。転写方法と
は、配線基板１を裏返して裏面１ｂを上面とした後、治
具を利用して、電極８上に半田球を載置してリフローを
行うことによって行う方法である。電極８は、周囲がソ
ルダーレジスト膜１９で取り囲まれていることから、各
半田球は前記電極８上に略正しく載置されるようにな
る。リフローは、形成される突起電極９の表面に酸化膜
が形成されないように、非酸化性雰囲気下、たとえば、
窒素雰囲気下で行われる。この結果、配線基板１の裏面
１ｂに形成される突起電極９は、バーンイン試験の高温
雰囲気に晒されないことと、突起電極９を形成する際非
酸化性雰囲気下で行われることによって、表面に酸化膜
が発生しないことになる。しかし、Pb-Sn からなるハン
ダは大気中に放置されると、自然酸化膜が発生してしま
う。この自然酸化膜は、たとえば０．５μｍと極めて薄
い。図１５が配線基板１の裏面１ｂに突起電極９を形成
してなるＢＧＡ型半導体装置１０である。
【００６８】つぎに、図２に示すように、ＢＧＡ型半導
体装置１０の配線基板１の側面には絶縁膜１２が設けら
れる。これは配線基板１の側面に露出する配線４の先端
を電気的に保護するために設けられる。この絶縁膜１２
によって、平面方向は勿論のこと、平面に直交する積層
方向の配線４間の異物付着によるショートを防止するこ
とができる。
【００６９】つぎに、ＢＧＡ型半導体装置１０は、最終
検査である動作試験（機能試験）に掛けられる。図１６
に示すように、ＢＧＡ型半導体装置１０は、突起電極９
を下にした状態で、動作試験装置のソケット５０に取り
付けられる。ソケット５０は測定端子（ピン）１８をア
レイ状に配設したソケット本体５１と、前記ソケット本
体５１に対して軸５２を中心に回転する蓋体５３からな
っている。したがって、前記蓋体５３を開いた状態で、
ソケット本体５１内にＢＧＡ型半導体装置１０を入れ、
蓋体５３を閉じれば、配線基板１の裏面１ｂ側の突起電
極９は、図１９にも示すように測定端子１８に接触す
る。蓋体５３はＢＧＡ型半導体装置１０のパッケージ７
の上面を下方に押し下げることから、測定端子１８の先
端は、突起電極９内に食い込む。本実施例のＢＧＡ型半
導体装置１０の場合は、前記のように突起電極９の表面
には薄い自然酸化膜からなる酸化膜１７しかないことか
ら、前記蓋体５３の押し下げ（閉じ）によって、測定端
子１８の先端は確実に突起電極９の表面の酸化膜１７を
突き破り、正確に電気的接触を得ることができるように
なる。正確に電気的接触は、動作試験の安定化をもたら
す。
【００７０】このようなＢＧＡ型半導体装置１０はこの
まま出荷されるか、電子装置に組み込まれて出荷され
る。しかし、いずれにしても、ハンダバンプ９ａで形成
される突起電極９の表面の酸化膜１７が極めて薄いこと
は、実装においてハンダの濡れ性が良く、正確でかつ信
頼性が高い実装が可能となる。
【００７１】つぎに、本実施例のＢＧＡ型半導体装置１
０を組み込んだ電子装置６０について説明する。図１８
および図１９は、本発明の電子装置６０を示す図であ
る。本発明のＢＧＡ型半導体装置１０は実装基板１５上
に実装される。実装においては、実装基板１５の主面に
アレイ状に配列された接続パッド１６に、ＢＧＡ型半導
体装置１０の突起電極９を重ねるようにしてＢＧＡ型半
導体装置１０を載せ、その後リフローすることよって、
接続パッド１６と電極８を接続する。溶けたハンダ接合
体６５は、本発明のＢＧＡ型半導体装置１０の突起電極
９が、その表面に厚い酸化膜を有していないことから、
あるいは薄い自然酸化膜しか有していないことから、電
気的接触抵抗が小さくなり、実装の信頼性が高くなる。
【００７２】また、本発明の電子装置６０においては、
実装されたＢＧＡ型半導体装置１０の配線基板１の側面
には絶縁膜１２が設けられていることから、配線基板１
の側面に異物等が接触しても電気的ショートは発生しな
くなり、電子装置６０の信頼性が高くなる。
【００７３】図２０に示す電子装置６０は、前記配線基
板１の側面に絶縁膜１２が設けられていることを利用し
たものである。すなわち、本発明のＢＧＡ型半導体装置
１０の配線基板１の側面には、絶縁膜１２が設けられ、
導電性の異物が付着しても特性に影響を受けない。そこ
で、実装基板１５に複数のＢＧＡ型半導体装置１０を近
接実装する場合、図２０に示すように、隣り合うＢＧＡ
型半導体装置１０の配線基板１の端を相互に接触させて
も絶縁膜１２の存在によって電気的に絶縁化される。こ
の結果、実装基板１５に複数のＢＧＡ型半導体装置１０
を近接配置実装する場合、接触配置実装が可能となる。
【００７４】本実施例によるＢＧＡ型半導体装置および
その製造方法およびその製造方法に用いる配線基板およ
びバーンイン試験装置ならびにそのＢＧＡ型半導体装置
を組み込んでなる電子装置においては、以下のような効
果を得ることができる。各対象別にその効果を説明す
る。
【００７５】（ＢＧＡ型半導体装置） （１）本実施例のＢＧＡ型半導体装置は、バーンイン試
験後に突起電極を形成することから、形成された突起電
極の表面には、薄い自然酸化膜が後に発生しても、バー
ンイン試験に起因する厚い酸化膜は存在しないことにな
る。
【００７６】（２）本実施例のＢＧＡ型半導体装置は、
バーンイン試験後に非酸化性雰囲気下で突起電極を形成
することから、形成された突起電極の表面には、薄い自
然酸化膜が後に発生しても、バーンイン試験および突起
電極形成時に起因する厚い酸化膜は存在しないことにな
る。
【００７７】（３）本実施例のＢＧＡ型半導体装置は、
突起電極の表面にはあっても薄い酸化膜しか存在しなく
なることから、動作試験の際、動作試験の測定端子と突
起電極とが直接接触した場合接触抵抗が小さくなり、動
作試験特性が安定する。
【００７８】（４）本実施例のＢＧＡ型半導体装置は、
突起電極の表面にはあっても薄い酸化膜しか存在しなく
なることから、実装時のハンダ濡れ性が向上し、実装の
信頼性が高くなる。
【００７９】（５）本実施例のＢＧＡ型半導体装置にお
いては、配線基板の側面は絶縁膜で覆われていることか
ら、配線基板の側面に導電性の異物が付着しても配線基
板の積層された各配線間のショートが発生しなくなる。
【００８０】（６）本実施例のＢＧＡ型半導体装置にお
いては、配線基板の側面は絶縁膜で覆われていることか
ら、配線基板の側面に異物が付着しても、配線基板の配
線間（含積層方向の配線）のショートが防止できる。
【００８１】（７）本実施例のＢＧＡ型半導体装置にお
いては、配線基板の側面は絶縁膜で覆われていることか
ら、隣合わせて実装するＢＧＡ型半導体装置を接触配置
実装することも可能となり、実装面積縮小化（狭小化）
が可能となる。
【００８２】（ＢＧＡ型半導体装置の製造方法） （１）本実施例のＢＧＡ型半導体装置の製造方法におい
ては、配線基板の主面に封止体を張り付け形成した後、
配線基板をバーンイン試験し、その後前記配線基板の裏
面に突起電極を設けることから、ハンダで形成される突
起電極の表面にはバーンイン試験時に起因する酸化膜が
形成されなくなる。
【００８３】（２）本実施例のＢＧＡ型半導体装置の製
造方法においては、配線基板の主面に封止体を張り付け
形成した後、配線基板をバーンイン試験し、その後前記
配線基板の裏面に突起電極を非酸化性雰囲気下で設ける
ことから、ハンダで形成される突起電極の表面にはバー
ンイン試験や突起電極形成時に起因する酸化膜が形成さ
れなくなる。
【００８４】（３）本実施例のＢＧＡ型半導体装置の製
造方法において使用する配線基板は、ＢＧＡ型半導体装
置形成領域と除去領域とからなるとともに、前記除去領
域（配線基板）の一周縁にバーンイン試験用端子が並ん
で設けられた構造となっていることから、バーンイン試
験用コネクターに直接配線基板を挿脱できるため、バー
ンイン試験作業の効率が向上する。
【００８５】（４）本実施例のＢＧＡ型半導体装置の製
造方法において使用する配線基板は、ＢＧＡ型半導体装
置形成領域と除去領域とからなる構造となるとともに、
電源線のような共通の配線は前記除去領域で相互に繋が
る構造となっていることから、バーンイン試験用端子数
の低減が可能となり、バーンイン試験用コネクターへの
挿脱配線基板の枚数が減り、作業性が向上する。また、
前記のように、バーンイン試験用端子が設けられる配線
基板幅（端子配列周縁）を短くすることができる（配線
基板の端子配列周縁幅の短小化）ことから、バーンイン
試験用コネクター幅の短小化、バーンイン室の小型化に
より、電力使用料の低減も可能となる。
【００８６】（５）本実施例のＢＧＡ型半導体装置の製
造方法において使用する配線基板は、複数のＢＧＡ型半
導体装置が一度に同時に製造できるようにＢＧＡ型半導
体装置形成領域を多数一列に配置した多連構造を使用し
ているため、生産性が向上する。
【００８７】（６）多連構造の配線基板の使用は、配線
基板の端子配列周縁幅を短くできることになるととも
に、バーンイン試験用コネクター短小化およびバーンイ
ン室の小型化を図ることができるようになり、前述のよ
うに電力使用料の低減も可能となる。
【００８８】（７）本実施例のＢＧＡ型半導体装置の製
造方法においては、バーンイン試験工程、突起電極形成
工程、配線基板の除去領域の切断除去工程後に配線基板
の側面を絶縁膜で被覆することから、それ以降に配線基
板の側面に異物が付着しても配線基板の各配線間（含積
層方向の配線）のショートが防止でき、製造歩留りの向
上が達成できる。
【００８９】（８）本実施例のＢＧＡ型半導体装置の製
造方法に使用される配線基板はにおいては、前記除去領
域の一周縁にバーンイン試験用端子が並んで設けられて
いるとともに、除去領域では一部の配線（電源線等のよ
うな共通化が可能な配線）同士は接続され、バーンイン
試験用端子数が少なくなるようになっている。したがっ
て、配線基板の端子配列周縁幅を短くできることになる
とともに、バーンイン試験用コネクター短小化およびバ
ーンイン室の小型化を図ることができるようになり、前
述のように電力使用料の低減も可能となる。
【００９０】（配線基板） （１）本実施例のＢＧＡ型半導体装置の製造方法に使用
する配線基板は、ＢＧＡ型半導体装置形成領域と除去領
域とからなるとともに、前記除去領域では電源線のよう
な一部の配線同士は電気的に接続されてバーンイン試験
用端子数は共用化されるため、端子配列数の低減が達成
できる。
【００９１】（２）本実施例のＢＧＡ型半導体装置の製
造方法に使用される配線基板は、ＢＧＡ型半導体装置形
成領域と除去領域とからなるとともに、前記ＢＧＡ型半
導体装置形成領域は複数設けられる多連構造となってい
るため、生産性が高くなる。また、これにより、バーン
イン試験の処理数の増大が図れる。
【００９２】（バーンイン試験装置） （１）本実施例のＢＧＡ型半導体装置の製造に使用され
るバーンイン試験装置は、前述の配線基板の使用によ
り、バーンイン試験作業の作業性向上が図れるととも
に、バーンイン試験用コネクターの短小化，バーンイン
室の狭小化が図れ、バーンイン試験装置の小型化が達成
できる。
【００９３】（電子装置） （１）本実施例のＢＧＡ型半導体装置を実装基板に実装
してなる電子装置においては、ＢＧＡ型半導体装置の実
装部分はハンダバンプからなる突起電極によることと、
前記ハンダバンプの表面にはバーンイン試験時および突
起電極形成時に起因する酸化膜発生がないことから、実
装基板の接続パッドにおけるハンダの濡れ性が良好とな
り、ハンダ濡れ不足に起因する実装不良が発生しなくな
り、実装の信頼性が高くなる。
【００９４】（２）本実施例のＢＧＡ型半導体装置を実
装基板に実装してなる電子装置においては、前記ＢＧＡ
型半導体装置の配線基板の側面は絶縁膜で被覆されてい
ることから、配線基板の側面に異物が付着しても配線基
板の側面に至る配線のショート不良が発生することがな
く、電子装置の信頼性が高くなる。
【００９５】（３）本実施例のＢＧＡ型半導体装置を実
装基板に複数近接実装してなる電子装置においては、前
記ＢＧＡ型半導体装置の配線基板の側面は絶縁膜で被覆
されていることから、隣り合うＢＧＡ型半導体装置を接
触配置実装することが可能となる。この結果、同一実装
基板の場合にはより多くのＢＧＡ型半導体装置を実装で
きる。また、実装するＢＧＡ型半導体装置等の数が限定
する場合は、実装基板の小型化を図ることができる。
【００９６】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない、すなわち、
前記実施例では、動作試験において、配線基板の一周縁
をバーンイン試験装置のソケットに装着して、ソケット
の測定端子と配線基板の一周縁に設けたバーンイン試験
用端子との電気的接触を得るようにしているが。バーン
イン試験装置のソケットの測定端子を、配線基板の裏面
に形成されたアレイ状に配列した突起電極を形成しない
前の電極に接触させてバーンイン試験を行っても、前記
実施例同様な効果が得られる。
【００９７】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるプラス
チックボールグリッドアレイ型半導体装置の製造技術に
適用した場合について説明したが、それに限定されるも
のではない。たとえば、封止体としては金属製のものあ
るいはセラミックのような他の封止体であっても良い。
本発明は少なくとも配線基板の一面に酸化し易い突起電
極をアレイ状に配設してなる電子部品や電子装置に適用
できる。
【００９８】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。配線基板の主面に封止体を有しかつ
裏面にアレイ状に突起電極を有するボールグリッドアレ
イ型半導体装置（ＢＧＡ型半導体装置）の製造方法にお
いて、配線基板の主面側に封止体を形成した後、非酸化
（窒素）性雰囲気下でハンダバンプからなる突起電極を
形成し、その後動作試験を行う。これにより、前記突起
電極の表面の酸化膜は薄い自然酸化膜のみとなり、動作
試験時、測定端子と突起電極とのコンタクト抵抗が低く
なり試験が安定する。また、ＢＧＡ型半導体装置の実装
も表面酸化膜が薄い突起電極によるため、ハンダバンプ
の濡れ不足もなくなり、実装の信頼性が高くなる。
【図面の簡単な説明】
【図１】本発明の一実施例によるＢＧＡ型半導体装置の
製造工程を示すフローチャートである。
【図２】本実施例によるＢＧＡ型半導体装置を示す一部
を断面とした正面図である。
【図３】本実施例のＢＧＡ型半導体装置の製造における
チップ固定状態を示す模式図である。
【図４】本実施例のＢＧＡ型半導体装置の製造に使用す
る配線基板の模式的平面図である。
【図５】本実施例のＢＧＡ型半導体装置の製造に使用す
る多連構造の配線基板の模式的平面図である。
【図６】本実施例のＢＧＡ型半導体装置の製造に使用す
る多連構造の配線基板の一部を示す模式的断面図であ
る。
【図７】本実施例のＢＧＡ型半導体装置の製造におい
て、半導体チップの取り付けと、ワイヤボンディングを
行った配線基板を示す模式的平面図である。
【図８】本実施例のＢＧＡ型半導体装置の製造におい
て、半導体チップの取り付けと、ワイヤボンディングを
行った状態の配線基板を示す模式的断面図である。
【図９】本実施例のＢＧＡ型半導体装置の製造におい
て、配線基板の主面側を封止体で覆った状態を示す正面
図である。
【図１０】本実施例のＢＧＡ型半導体装置の製造におい
て、半導体チップを搭載した単体の配線基板のバーンイ
ン試験状態を示す模式的正面図である。
【図１１】本実施例のＢＧＡ型半導体装置の製造におい
て、半導体チップを搭載した単体の配線基板のバーンイ
ン試験状態を示す模式的側面図である。
【図１２】本実施例のＢＧＡ型半導体装置の製造におい
て、半導体チップを搭載した多連構造の配線基板のバー
ンイン試験状態を示す模式的正面図である。
【図１３】本実施例のＢＧＡ型半導体装置の製造におい
て、半導体チップを搭載した多連構造の配線基板のバー
ンイン試験状態を示す模式的側面図である。
【図１４】本実施例のＢＧＡ型半導体装置の製造におい
て、配線基板の周縁部分を切断除去して封止体付配線基
板を形成した状態を示す模式図である。
【図１５】本実施例のＢＧＡ型半導体装置の製造におい
て、配線基板の裏面に外部電極を形成して完成品形態と
させたＢＧＡ型半導体装置を示す正面図である。
【図１６】本実施例のＢＧＡ型半導体装置の製造におい
て、ＢＧＡ型半導体装置の機能試験状態を示す模式図で
ある。
【図１７】本実施例のＢＧＡ型半導体装置の製造におけ
るＢＧＡ型半導体装置の機能試験時の外部電極と測定端
子との接触状態を示す模式的拡大断面図である。
【図１８】本実施例によるＢＧＡ型半導体装置の実装状
態、すなわち本発明の電子装置の一部を示す断面図であ
る。
【図１９】本実施例による電子装置の一部を示す拡大断
面図である。
【図２０】本実施例によるＢＧＡ型半導体装置を相互に
接触するように複数近接実装した状態を示す模式的断面
図である。
【図２１】従来のＢＧＡ型半導体装置を示す模式的断面
図である。
【図２２】従来のＢＧＡ型半導体装置の実装状態を示す
模式的断面図である。
【図２３】従来のＢＧＡ型半導体装置の製造におけるＢ
ＧＡ型半導体装置の機能試験時の外部電極と測定端子と
の接触状態を示す模式的拡大断面図である。
【符号の説明】
１…配線基板、１ａ…主面、１ｂ…裏面、２…半導体チ
ップ（半導体素子）、３…電極、４…配線、５…ボンデ
ィングパッド、６…ワイヤ（接続手段）、７…封止体
（パッケージ）、８…電極、９…突起電極、９ａ…ハン
ダバンプ、９ｂ…外部電極、１０…ＢＧＡ型半導体装置
（プラスチックＢＧＡ型半導体装置）、１２…絶縁膜、
１３…導体、１５…実装基板、１６…接続パッド、１７
…酸化膜、１８…測定端子、１９…ソルダーレジスト
膜、２０…ＢＧＡ型半導体装置形成領域、２１…除去領
域、２２…バーンイン試験用端子、２５…接着剤、２６
…チップ固定部、３０…接着ペースト、３１…接着体、
３２…パッケージ付配線基板、４０…バーンインボー
ド、４１…コネクター、４２…バーンイン室、４５…Ｂ
ＧＡ型半導体装置形態品、５０…ソケット、５１…ソケ
ット本体、６０…電子装置、６５…ハンダ接合体。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 9169−4Ｍ Ｈ０１Ｌ 21/92 ６０４ Ｔ

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 主面および裏面に配線を有する配線基板
    と、前記配線基板の主面に固定された半導体チップと、
    前記半導体チップの電極と前記配線基板の配線とを電気
    的に接続する接続手段と、前記配線基板の主面側に張り
    付くように設けられかつ前記半導体チップおよび前記接
    続手段を覆う樹脂からなる封止体と、前記配線基板の裏
    面に複数設けられた突起電極とを有するボールグリッド
    アレイ型半導体装置であって、前記突起電極の表面がバ
    ーンイン試験時の高温雰囲気に晒されて形成される酸化
    膜を含まないことを特徴とするボールグリッドアレイ型
    半導体装置。
  2. 【請求項２】 主面および裏面に配線を有する配線基板
    と、前記配線基板の主面に固定された半導体チップと、
    前記半導体チップの電極と前記配線基板の配線とを電気
    的に接続する接続手段と、前記配線基板の主面側に張り
    付くように設けられかつ前記半導体チップおよび前記接
    続手段を覆う樹脂からなる封止体と、前記配線基板の裏
    面に複数設けられた突起電極とを有するボールグリッド
    アレイ型半導体装置であって、前記突起電極の表面がバ
    ーンイン試験時の高温雰囲気に晒されて形成される酸化
    膜を含まないとともに、前記配線基板の側面は絶縁膜で
    覆われていることを特徴とするボールグリッドアレイ型
    半導体装置。
  3. 【請求項３】 主面および裏面に配線を有する配線基板
    と、前記配線基板の主面に固定された半導体チップと、
    前記半導体チップの電極と前記配線基板の配線とを電気
    的に接続する接続手段と、前記配線基板の主面側に張り
    付くように設けられかつ前記半導体チップおよび前記接
    続手段を覆う樹脂からなる封止体と、前記配線基板の裏
    面に複数設けられた突起電極とを有するボールグリッド
    アレイ型半導体装置であって、前記突起電極の表面がバ
    ーンイン試験時の高温雰囲気に晒されて形成される酸化
    膜を含まないとともに、前記配線基板の側面は絶縁膜で
    覆われ、かつ前記配線基板は多層配線基板構造となって
    いることを特徴とするボールグリッドアレイ型半導体装
    置。
  4. 【請求項４】 主面および裏面に配線を有する配線基板
    を用意する工程と、前記配線基板の主面に半導体チップ
    を取り付ける工程と、前記配線基板の配線と前記半導体
    チップの電極の電気的接続をとる工程と、前記配線基板
    の主面を封止体を張り付け形成して前記半導体チップや
    前記電気的な接続手段を封止体で覆う工程と、前記半導
    体チップを搭載した配線基板をバーンイン試験する工程
    と、前記バーンイン試験後前記配線基板の裏面に突起電
    極を設ける工程とを有することを特徴とするボールグリ
    ッドアレイ型半導体装置の製造方法。
  5. 【請求項５】 主面および裏面に配線を有するととも
    に、ボールグリッドアレイ型半導体装置形成領域と除去
    領域とを有しかつ前記除去領域にバーンイン試験用端子
    を有する配線基板を用意する工程と、前記配線基板の主
    面に半導体チップを取り付ける工程と、前記配線基板の
    配線と前記半導体チップの電極の電気的接続をとる工程
    と、前記配線基板の主面を封止体を張り付け形成して前
    記半導体チップや前記電気的な接続手段を封止体で覆う
    工程と、前記半導体チップを搭載した配線基板をバーン
    イン試験する工程と、前記バーンイン試験後前記配線基
    板の裏面に突起電極を設ける工程と、前記除去領域を切
    断除去する工程とを有することを特徴とするボールグリ
    ッドアレイ型半導体装置の製造方法。
  6. 【請求項６】 主面および裏面に配線を有するととも
    に、ボールグリッドアレイ型半導体装置形成領域と除去
    領域とを有しかつ前記除去領域にバーンイン試験用端子
    を有する配線基板を用意する工程と、前記配線基板の主
    面に半導体チップを取り付ける工程と、前記配線基板の
    配線と前記半導体チップの電極の電気的接続をとる工程
    と、前記配線基板の主面を封止体を張り付け形成して前
    記半導体チップや前記電気的な接続手段を封止体で覆う
    工程と、前記半導体チップを搭載した配線基板をバーン
    イン試験する工程と、前記バーンイン試験後前記配線基
    板の裏面に突起電極を設ける工程と、前記除去領域を切
    断除去する工程とを有するボールグリッドアレイ型半導
    体装置の製造方法であって、前記除去領域においてボー
    ルグリッドアレイ型半導体装置の外部電極に接続される
    配線の一部が共通に用いられる他の配線に接続されてい
    ることを特徴とするボールグリッドアレイ型半導体装置
    の製造方法。
  7. 【請求項７】 前記請求項６記載のボールグリッドアレ
    イ型半導体装置の製造方法において、前記配線基板には
    複数のボールグリッドアレイ型半導体装置形成領域が設
    けられていることを特徴とするボールグリッドアレイ型
    半導体装置の製造方法。
  8. 【請求項８】 前記請求項４乃至請求項７のうちのいず
    れか１項に記載のボールグリッドアレイ型半導体装置の
    製造方法において、前記配線基板の除去領域を切断除去
    した後、前記配線基板の側面を電気的絶縁膜で覆うこと
    を特徴とするボールグリッドアレイ型半導体装置の製造
    方法。
  9. 【請求項９】 前記請求項４乃至請求項８のうちのいず
    れか１項に記載のボールグリッドアレイ型半導体装置の
    製造方法において、前記配線基板の一部はボールグリッ
    ドアレイ型半導体装置形成領域と切断除去される除去領
    域とからなるとともに、前記除去領域にはバーンイン試
    験用端子が設けられ、かつ前記一部のバーンイン試験用
    端子は前記除去領域内で他のバーンイン試験用端子から
    延在する配線に接続されていることを特徴とする配線基
    板。
  10. 【請求項１０】 前記請求項４乃至請求項８のうちのい
    ずれか１項に記載のボールグリッドアレイ型半導体装置
    の製造方法において、前記配線基板の一部はボールグリ
    ッドアレイ型半導体装置形成領域と切断除去される除去
    領域とからなるとともに、前記除去領域にはバーンイン
    試験用端子が設けられ、かつ前記一部のバーンイン試験
    用端子は前記除去領域内で他のバーンイン試験用端子か
    ら延在する配線に接続され、さらに前記配線基板には複
    数のボールグリッドアレイ型半導体装置形成領域が設け
    られ各ボールグリッドアレイ型半導体装置形成領域の配
    線の一部は他のボールグリッドアレイ型半導体装置形成
    領域の配線と前記除去領域で接続されていることを特徴
    とする配線基板。
  11. 【請求項１１】 主面および裏面に配線を有する配線基
    板と、前記配線基板の主面に固定された半導体チップ
    と、前記半導体チップの電極と前記配線基板の配線とを
    電気的に接続する接続手段と、前記配線基板の主面側に
    張り付くように設けられかつ前記半導体チップおよび前
    記接続手段を覆う樹脂からなる封止体と、前記配線基板
    の裏面に複数設けられた突起電極とを有し、前記突起電
    極は突起電極の表面に前記ボールグリッドアレイ型半導
    体装置の製造におけるバーンイン試験に晒されて形成さ
    れる酸化膜を含まないことを特徴とするボールグリッド
    アレイ型半導体装置の製造に使用されるバーンイン試験
    装置であって、前記バーンイン試験装置はバーンインボ
    ードと、前記配線基板の挿脱が自在となるとともに前記
    バーンインボードに固定されるソケットとを有するバー
    ンイン室を有し、かつ前記配線基板はその一部がボール
    グリッドアレイ型半導体装置形成領域と切断除去される
    除去領域とからなるとともに、前記除去領域にはバーン
    イン試験用端子が設けられ、かつ前記一部のバーンイン
    試験用端子は前記除去領域内で他のバーンイン試験用端
    子から延在する配線に接続されていることを特徴とする
    バーンイン試験装置。
  12. 【請求項１２】 主面および裏面に配線を有する配線基
    板と、前記配線基板の主面に固定された半導体チップ
    と、前記半導体チップの電極と前記配線基板の配線とを
    電気的に接続する接続手段と、前記配線基板の主面側に
    張り付くように設けられかつ前記半導体チップおよび前
    記接続手段を覆う樹脂からなる封止体と、前記配線基板
    の裏面に複数設けられた突起電極とを有するボールグリ
    ッドアレイ型半導体装置を前記突起電極を介して実装基
    板に実装してなる電子装置であって、前記突起電極の表
    面がバーンイン試験に晒されて形成される酸化膜を含ま
    ないものとなっていることを特徴とする電子装置。
  13. 【請求項１３】 主面および裏面に配線を有する配線基
    板と、前記配線基板の主面に固定された半導体チップ
    と、前記半導体チップの電極と前記配線基板の配線とを
    電気的に接続する接続手段と、前記配線基板の主面側に
    張り付くように設けられかつ前記半導体チップおよび前
    記接続手段を覆う樹脂からなる封止体と、前記配線基板
    の裏面に複数設けられた突起電極とを有するボールグリ
    ッドアレイ型半導体装置を前記突起電極を介して実装基
    板に実装してなる電子装置であって、前記突起電極の表
    面がバーンイン試験に晒されて形成される酸化膜を含ま
    ないものとなっているとともに、前記配線基板の側面は
    絶縁膜で覆われていることを特徴とする電子装置。
  14. 【請求項１４】 主面および裏面に配線を有する配線基
    板と、前記配線基板の主面に固定された半導体チップ
    と、前記半導体チップの電極と前記配線基板の配線とを
    電気的に接続する接続手段と、前記配線基板の主面側に
    張り付くように設けられかつ前記半導体チップおよび前
    記接続手段を覆う樹脂からなる封止体と、前記配線基板
    の裏面に複数設けられた突起電極とを有する複数のボー
    ルグリッドアレイ型半導体装置を前記突起電極を介して
    実装基板に実装してなる電子装置であって、前記突起電
    極の表面がバーンイン試験に晒されて形成される酸化膜
    を含まないものとなっているとともに、前記配線基板の
    側面は絶縁膜で覆われかつ一部のボールグリッドアレイ
    型半導体装置は隣接するボールグリッドアレイ型半導体
    装置の配線基板と接触していることを特徴とする電子装
    置。
JP17422094A 1994-07-26 1994-07-26 ボールグリッドアレイ型半導体装置およびその製造方法 Expired - Fee Related JP3311867B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17422094A JP3311867B2 (ja) 1994-07-26 1994-07-26 ボールグリッドアレイ型半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17422094A JP3311867B2 (ja) 1994-07-26 1994-07-26 ボールグリッドアレイ型半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH0846077A true JPH0846077A (ja) 1996-02-16
JP3311867B2 JP3311867B2 (ja) 2002-08-05

Family

ID=15974831

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17422094A Expired - Fee Related JP3311867B2 (ja) 1994-07-26 1994-07-26 ボールグリッドアレイ型半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP3311867B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7193315B2 (en) 2003-03-04 2007-03-20 Hynix Semiconductor Inc. Test vehicle grid array package
JP2009130343A (ja) * 2007-11-28 2009-06-11 Powertech Technology Inc チップ実装プロセス
US7802999B2 (en) 1996-10-10 2010-09-28 Fci Americas Technology Llc High density connector and method of manufacture

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7802999B2 (en) 1996-10-10 2010-09-28 Fci Americas Technology Llc High density connector and method of manufacture
US7193315B2 (en) 2003-03-04 2007-03-20 Hynix Semiconductor Inc. Test vehicle grid array package
JP2009130343A (ja) * 2007-11-28 2009-06-11 Powertech Technology Inc チップ実装プロセス

Also Published As

Publication number Publication date
JP3311867B2 (ja) 2002-08-05

Similar Documents

Publication Publication Date Title
JP2570637B2 (ja) Ｍｃｍキャリア
CA1304170C (en) Highly integrated circuit and method for the production thereof
US5824569A (en) Semiconductor device having ball-bonded pads
JP2819285B2 (ja) 積層型ボトムリード半導体パッケージ
US6087716A (en) Semiconductor device package having a connection substrate with turned back leads and method thereof
JP2001338955A (ja) 半導体装置及びその製造方法
JPH0621326A (ja) Ｐｃｂ基板上の多重パッケージ・モジュールとその作成方法
US20070018308A1 (en) Electronic component and electronic configuration
JP2982729B2 (ja) 半導体装置
JP3512169B2 (ja) マルチチップ半導体モジュール及びその製造方法
JPH10229142A (ja) ボールグリッドアレイパッケージ
US7183652B2 (en) Electronic component and electronic configuration
US6762506B2 (en) Assembly of semiconductor device and wiring substrate
JP2002118205A (ja) ボールグリッドアレーパッケージとそれに用いられる回路基板
JPH09246426A (ja) 表面実装型電子部品、配線基板、実装基板及び実装方法
JP3311867B2 (ja) ボールグリッドアレイ型半導体装置およびその製造方法
JP5885332B2 (ja) 半導体装置の製造方法
KR100199286B1 (ko) 홈이 형성된 인쇄 회로 기판을 갖는 칩 스케일 패키지
US20040080034A1 (en) Area array semiconductor device and electronic circuit board utilizing the same
JP2571023B2 (ja) Ｂｇａ型半導体装置
JPH09181215A (ja) 半導体装置およびその製造方法ならびにその実装方法
JP3485424B2 (ja) Ｉｃパッケージ
JPH0574829A (ja) 半導体集積回路装置の製造方法
Parekh et al. Package related failure mechanisms in plastic BGA packages used for ASIC devices
JPH0951051A (ja) 半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20080524

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080524

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090524

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees