JP2002118205A - ボールグリッドアレーパッケージとそれに用いられる回路基板 - Google Patents

ボールグリッドアレーパッケージとそれに用いられる回路基板

Info

Publication number
JP2002118205A
JP2002118205A JP2001293352A JP2001293352A JP2002118205A JP 2002118205 A JP2002118205 A JP 2002118205A JP 2001293352 A JP2001293352 A JP 2001293352A JP 2001293352 A JP2001293352 A JP 2001293352A JP 2002118205 A JP2002118205 A JP 2002118205A
Authority
JP
Japan
Prior art keywords
ball
solder
land
mounting surface
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001293352A
Other languages
English (en)
Other versions
JP3851797B2 (ja
Inventor
Kyosho Kim
亨燮 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2002118205A publication Critical patent/JP2002118205A/ja
Application granted granted Critical
Publication of JP3851797B2 publication Critical patent/JP3851797B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114—Pad being close to via, but not surrounding the via
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09281—Layout details of a single conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】 クラック発生を防止し、信頼性が向上したＢ
ＧＡパッケージとそれに用いられる回路基板を提供す
る。 【解決手段】 基板１２のチップ実装面には配線パター
ン１６が設けられ、ソルダボール実装面には配線パター
ン１６に電気的に連結される複数のソルダボール２５が
実装される。複数のボールランド１８が複数のソルダボ
ール２５と各々直接接続され、ボールランド開口領域が
ソルダボール実装面上に全体的に塗布されたソルダマス
クにより定義され、ソルダマスクからボールランド１８
を露出させる。複数のパターン連結部はボールランド２
５に各々連結され、導電性配線パターンはパターン連結
部と連設し、ソルダボール２５と電気的に接続される。
複数のパターン連結部は、ソルダボール実装面の中心点
に向かって配列されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体組立技術に
関し、より詳しくは、ボールグリッドアレー（ＢＧＡ：
Ball Grid Array、以下「ボールグリッドアレー」を
「ＢＧＡ」と称する）パッケージに関する。
【０００２】
【従来の技術】高性能、高信頼性、小型及び軽量のＩＣ
素子が要求されるのに応じて、半導体組立産業において
は入出力ピン数の多い小型のパッケージが要求されてい
る。ＱＦＰ（Quad Flat Package)及びＢＧＡ（Ball Gri
d Array)パッケージは、多数の入出力ピンを提供できる
ことから、最近のＩＣ技術にふさわしい。更に入出力ピ
ン数を収容するためには、ＱＦＰ技術では極めて微細の
リードピッチを必要とし、これにより薄くなりすぎ、割
れやすいという欠点がある。従って、パッケージ素子全
体のサイズを減少させ、接触部を自由に配列でき、多数
の入出力ピンが必要な場合に有効であるＢＧＡパッケー
ジが注目されている。ＢＧＡパッケージは、パッケージ
サイズを、リードフレームを用いたプラスチックパッケ
ージの３０％以上減少させ、ボールピッチを１．０ｍｍ
以下とすることにより、チップスケール又はチップサイ
ズパッケージ（ＣＳＰ）が得られるという利点がある。
【０００３】ＢＧＡパッケージにおいて、信頼性は重要
であるが、特に、ソルダ結合部、例えばソルダボールと
ボールランド間の結合部の信頼性は非常に重要である。
ソルダ結合部が断線すると、電気的経路が断線し、結果
的に素子の不良を招く。また、ソルダ結合部にクラック
が発生すると、結合部での電気抵抗が増加し、素子の電
気的特性を確保できない。結合部での抵抗の増加は、信
号経路にＤＣ電圧ドラップを生じ、ＲＣ回路の充電遅延
を引き起こす可能性があり、システムレベルで雑音が発
生する原因となる。
【０００４】ソルダボールとボールランド間の結合部の
結合力を強化させるためのいろいろな方案が講じられて
いる。１つの方案は、米国特許第５７９６１６３号に開
示されたように、非導電材のプラグで充填されたビアホ
ールを使用し、ビアホール周りの金属をランドとしてソ
ルダボール結合部を形成する方案である。このような技
術は、米国特許第５８７５１０２号、米国特許第５９３
６８４８号及び米国特許第５７０６１７８号にも開示さ
れている。
【０００５】米国特許第５８７５１０２号に開示された
発明では、各ビアホールは、基板のルーティング空間を
増やすため、ソルダパッド内に位置する部分と、ビアホ
ールからガスが排出され得るようにソルダパッド外側に
位置する部分とを含む。米国特許第５９３６８４８号に
は、プラグビアホールを用いた技術が開示され、米国特
許第５７０６１７８号には、ソルダボールランド内に形
成されたビアホール構造が開示されている。また、米国
特許第５８７２３９９号に開示された発明では、ソルダ
ボールランドに窪みが形成され、米国特許第６０２８３
６６号に開示された発明では、ボールランドに溝が形成
されている。この２つの方法の目的は、ソルダボールと
ボールランド間の結合力を高めることにある。しかしな
がら、これらの従来の方法は、最近の集積回路技術が必
要とするパッケージ信頼性の水準には至っていない。
【０００６】
【発明が解決しようとする課題】従って、本発明の目的
は、パッケージの信頼性、例えばソルダボールとボール
ランド間の信頼性を向上させるボールグリッドアレーパ
ッケージとそれに用いられる回路基板を提供することに
ある。本発明の他の目的は、ソルダボールとボールラン
ド間の結合部におけるクラックの発生を防止するボール
グリッドアレーパッケージとそれに用いられる回路基板
を提供することにある。
【０００７】
【課題を解決するための手段】前記目的を達成するた
め、本発明者らは、ＢＧＡパッケージの信頼性がパッケ
ージパッドの設計に大いに左右されるという事実に着目
した。結合部でのクラック発生の原因を検討、分析した
結果、ストレスが印加される方向に沿って結合部にクラ
ックが発生することを見出した。本発明者らは、クラッ
クが最も発生しやすい部分は、図２の矢印方向でストレ
スが結合部に印加される時、結合部のサークルＡで示し
た部分、つまり結合部のうち初めにストレスを受ける部
分であることを見出した。ストレスは、例えばパッケー
ジの信頼性テスト時の熱サイクリングの間に、基板１２
と半導体チップ間の熱膨張係数の差異に起因して発生す
る。信頼性テストの際、パッケージは加熱された後、室
温に冷却される。
【０００８】本発明によると、回路基板は、配線パター
ンが設けられたチップ実装面と、前記配線パターンに電
気的に連結される複数のソルダボールが実装されている
ソルダボール実装面とを有する。回路基板は、前記複数
のソルダボールと各々直接接続される複数のボールラン
ドと、ソルダボール実装面上に全体的に塗布されたソル
ダマスクにより定義されソルダマスクからボールランド
を露出させるボールランド開放領域と、前記ボールラン
ドに各々連結される複数のパターン連結部と、前記パタ
ーン連結部と連設し前記ソルダボールと電気的に接続さ
れる導電性配線パターンとを含む。複数のパターン連結
部は、ソルダボール実装面の中心点に向かって配列され
ている。
【０００９】本発明によると、ボールグリッドアレーパ
ッケージは、中心指向性のソルダボールランドタイプを
有する回路基板を含む。ＢＧＡパッケージは、ボールラ
ンドのサイズがボールランド開口領域より小さいという
点からＮＳＭＤ（non-soldermask defined)構造であ
る。
【００１０】
【発明の実施の形態】以下、本発明の実施例を図面に基
づいて説明する。図１は、本発明の好ましい一実施例に
よるＢＧＡパッケージと、そのＢＧＡパッケージが実装
される回路基板とを示す図である。図１に示すパッケー
ジは、オーバモルディング及びワイヤボンデンィグ技術
を用いたプラスチックパッケージである。しかしなが
ら、本発明は、プラチックパッケージに限定されるもの
ではない。当業者であれば、セラミックパッケージだけ
でなく、ポリイミドテープとＳｎ−Ｐｂ合金（例えば
錫：鉛＝１０：９０）を用いたＴＡＢパッケージ、及び
メタルリッドパッケージにも本発明を適用可能であるこ
とがわかる。
【００１１】ＢＧＡパッケージ素子１０は、基板１２、
半導体チップ２０及びソルダボール２０を含む。基板１
２は、例えばＢＴ（Bismaleimide-Triazine)樹脂又はエ
ポキシガラス（ＦＲ−４ともいう）からなる。基板１２
のチップ実装面には、ダイパッド１４ならびに金属の配
線パターン１６等のような導電性配線と、ソルダマスク
１９とが配置され、図３に示すように基板１２の裏面又
はソルダボール実装面５０には、ボールランド１８及び
ソルダマスク１９が設けられている。ダイパッド１４及
び配線パターン１６は、フォトリソグラフィ技術により
形成される導電性パターンで、例えば銅パターンであ
る。要求される入出力ピン数が比較的小さい場合は、金
属の配線パターン）１６を基板１２の両面に形成する。
多数の入出力ピンが必要な場合は、基板の両面だけでな
く、基板の内部にも配線パターン１６を形成してもよ
い。ダイパッド１４には、例えば銀エポキシ又は銀ガラ
ス接着剤等のような導電性接着剤２２を用いて半導体２
０を取り付ける。半導体チップ１４と配線パターン１６
とは、導電性ワイヤ、例えば金属ワイヤ２４により互い
に電気的に接続される。チップ実装面上の配線パターン
１６は、ビアホール２８を介して裏面に延長する。チッ
プ２０から発生する熱は、熱ビアホール１７を介して放
出される。ボールランド１８は、ソルダマスク１９によ
り取り囲まれている。ボールランド１８上にソルダボー
ル２５を載置し、リフローソルダリングを行うことによ
り、ソルダボール２５がランド１８に半田付けされる。
この際、ソルダボール２５とボールランド１８との間
に、例えば金属間結合によりソルダボール結合部２７が
形成される。半導体チップ２０及び配線パターン１６
は、プラスチック樹脂２６等の封止材により封止され、
パッケージ胴体を形成する。
【００１２】ＢＧＡパッケージ１０は、ソルダボール２
５が導電性パッド３２に半田付けされることにより、回
路基板３０（例えば、メモリモジュールを構成するモジ
ュール基板）上に実装される。ソルダボール結合部２７
の信頼性は、導電性パッド３２の設計に影響される。し
かしながら、導電性パッドの設計の影響は、半導体パッ
ケージの観点からソルダボールランドタイプ（即ちボー
ルランド及び導電性配線の設計）の影響より著しくな
い。
【００１３】図３は、本実施例によるＢＧＡパッケージ
のソルダボール実装面を示す底面図である。ソルダボー
ル実装面は、基板１２のチップ実装面の反対面である。
ソルダボール実装面５０は、ボールランド開口領域６０
を除いてソルダマスクで覆われている。ボールランド６
２は、ボールランド開口領域６０内に設けられている。
このような構造は、いわゆるＮＳＭＤ（Non-Solder Mas
k Defined)と言われる。ボールランド６２は、パターン
連結部６５に連結される。
【００１４】本発明によると、ソルダボールランドタイ
プは、パターン連結部６５がパッケージのほぼ中心５５
に向かって配列されるように設計される。より詳しく
は、ソルダボールランドタイプは、パターン連結部６５
が図４に示すように中心指向領域Ｂ内に存在するように
設計される。中心指向領域Ｂは、底辺と２つの斜辺とを
有する二等辺三角形の形状を有する。底辺は、ボールラ
ンド６２の中心を通る径Ｒで、ソルダボール実装面５０
の中心５５とボールランド６２のほぼ中心とを連結する
線にほぼ垂直である。斜辺は、底辺の両端と中心５５と
を各々連結する２つの直線Ｃ１、Ｃ２である。パターン
連結部６５は、ボールランド６２及びビアホール６８を
互いに電気的に連結する金属配線パターン６６と一体に
形成することが好ましい。パターン連結部６５の幅Ｗ
は、ボールランド６２の径Ｒより小さいことが好まし
い。
【００１５】図３及び図４に示したようにソルダボール
を設計することにより、矢印Ｄ１、Ｄ２、Ｄ３、Ｄ４の
方向に印加されるストレスに対する抵抗が大幅に増加
し、ソルダボール結合部の信頼性が顕著に増加する。図
５から図１２は、各種ソルダボール結合部の信頼性を評
価するための４つのソルダボールランドタイプを示す。
【００１６】タイプ１は、図５に示したパターンを有す
る。このタイプのソルダボールランド７０は、パッケー
ジの中心に対する指向性を有することなく、ランダム形
態に配列される。図６に示すように、ボールランド開口
領域７６の径は約３８０μｍで、ボールランド７８の径
（約４５０μｍ）より小さい。このような構造は、いわ
ゆるＳＭＤ（Solder Mask Defined)と言われる。ビアホ
ール７２に連結されたパターン連結部７４の幅は、２５
０μｍである。
【００１７】タイプ２は、図７及び図８に示した無指向
性のソルダボールランドタイプ８０を有するＮＳＭＤ構
造である。ボールランド８８のサイズは２７０μｍで、
ボールランド開口領域８６のサイズは４００μｍで、ビ
アホール８２に連結されたパターン連結部８４の幅は７
５μｍである。
【００１８】タイプ３は、図９及び図１０に示した無指
向性のソルダボールランドタイプ９０を有するＮＳＭＤ
構造である。ボールランド９６のサイズは２７０μｍ
で、ボールランド開口領域９８のサイズは４００μｍ
で、パターン連結部９４の幅は２５０μｍである。タイ
プ４は、図１１及び図１２に示したソルダボールランド
タイプ１００を有するＮＳＭＤ構造である。ボールラン
ド６２のサイズは２７０μｍで、ボールランド開口領域
６０のサイズは４００μｍで、パターン連結部６５の幅
は７５μｍである。
【００１９】上述した４つのタイプのＢＧＡパッケージ
に対して−２５〜１２５℃で熱サイクリングを実施した
結果、ソルダボール結合部でのクラックの発生は、下記
の表１に示す結果となった。熱サイクリングは、３０分
の周期で行い、ＢＧＡパッケージは、同期形ＤＲＡＭ素
子及びＮＯＲタイプフラッシュメモリが単一のチップに
集積されたマルチチップパッケージである。なお、下記
の各表において「ＴＣ」とは、「Temperature Cycle」
を意味し、温度を変化させながら行う温度循環試験であ
って、−６５℃、２５℃および１５０℃の温度間を連続
的に循環させる試験を意味する。
【００２０】
【表１】
【００２１】タイプ１、３及び４の結果を比較すると、
ＳＭＤ構造のソルダボール結合部の信頼性がＮＳＭＤ構
造より劣ることが分かる。また、タイプ１及び２の結果
から、パターン連結部の幅がソルダボール結合部の信頼
性に大きく影響することが分かる。
【００２２】ＳＭＤ構造では、ソルダボールがソルダボ
ールランドの平坦な面に取り付けられており、所定のス
トレスが印加されると、ソルダボールとソルダボールラ
ンドとの間の界面でクラックが発生する。クラックは、
初期発生後、発生速度が急速に速くなる。一方、ＮＳＭ
Ｄ構造では、ソルダボールがボールランドを取り囲む形
状で結合が形成されるので、ストレスがソルダボールラ
ンドの両側面および上面に同時に印加され、ストレスに
対する抵抗性がＳＭＤ構造に比べて大きい。
【００２３】タイプ３は、全体的にＮＳＭＤ構造である
が、パターン連結部の幅が２５０μｍで、ボールランド
のサイズ（２７０μｍ）とあまり差異がないので、ソル
ダボール結合部に最大ストレスが印加される方向から見
ると、ＳＭＤ構造と同様である。従って、タイプ１及び
３を比較することで、パターン連結部の幅が小さい場
合、ソルダボール結合部の信頼性が優れることが分か
る。タイプ２では、下記の表２に示すように、ＴＣ７０
０の完了時にすべての試料においてクラックが発生した
ため、ソルダボール結合部の信頼性を評価できなかっ
た。
【００２４】上記４つのタイプのパッケージに、径０．
４ｍｍのソルダボールを取り付け、−２５〜１２５℃で
熱サイクリングを実施した場合、パターンクラックが次
の表２のように発生した。
【００２５】
【表２】
【００２６】ここで、本発明の実施例によるタイプ４の
パターンクラックは、図１１のサークル１００Ａで示し
たソルダボールランドタイプのみで発生した。ランドパ
ターン１００Ａは、残りのパターン１００と異なり、パ
ターン連結部６５がパッケージのほぼ中心に向かって放
射状に配列されていない。
【００２７】タイプ１及び４は、上記マルチチップパッ
ケージ以外の他のパッケージに適用した場合、ソルダボ
ール結合部のクラックが次の表３のように発生した。
【００２８】
【表３】
【００２９】ソルダボールの材質とソルダボール結合部
の信頼性との関係を次の表４に示す。ここで、材質１
は、錫及び鉛が各々６３％及び３７％である共晶ソルダ
ボールである。材質２は、材質１に銅が添加されたもの
である。
【００３０】
【表４】
【００３１】表４から明らかなように、銅が添加された
場合、ソルダボール結合部の信頼性は一層優れる。
【００３２】
【発明の効果】以上説明したように、本発明によると、
ソルダボール結合部の結合力が強化され、信頼性が増加
する。本発明は、本発明の技術的思想から逸脱すること
なく、他の種々の形態で実施することができる。前述の
実施例は、あくまでも、本発明の技術内容を明らかにす
るものであって、そのような具体例のみに限定して狭義
に解釈されるべきものではなく、本発明の精神と特許請
求の範囲内で、各種変更して実施することができるもの
である。
【図面の簡単な説明】
【図１】本発明の一実施例によるＢＧＡパッケージとＢ
ＧＡパッケージを実装する回路基板とを示す断面図であ
る。
【図２】本発明の一実施例によるＢＧＡパッケージにお
いてソルダボール結合部に発生する不良とストレス印加
方向との関係を示す部分拡大図である。
【図３】本発明の一実施例によるＢＧＡパッケージのソ
ルダボールランドパターンを示す底面図である。
【図４】本発明の一実施例によるＢＧＡパッケージのソ
ルダボールランドパターンを示す部分拡大図である。
【図５】ソルダボール結合部の信頼性を評価するための
従来のＢＧＡパッケージのランドパターンを示す底面図
である。
【図６】ソルダボール結合部の信頼性を評価するための
従来のＢＧＡパッケージのランドパターンを示す部分拡
大図である。
【図７】ソルダボール結合部の信頼性を評価するための
従来の他のＢＧＡパッケージのランドパターンを示す底
面図である。
【図８】ソルダボール結合部の信頼性を評価するための
従来の他のＢＧＡパッケージのランドパターンを示す部
分拡大図である。
【図９】ソルダボール結合部の信頼性を評価するための
従来のさらに他のＢＧＡパッケージのランドパターンを
示す底面図である。
【図１０】ソルダボール結合部の信頼性を評価するため
の従来のさらに他のＢＧＡパッケージのランドパターン
を示す部分拡大図である。
【図１１】ソルダボール結合部の信頼性を評価するため
の本発明の実施例によるＢＧＡパッケージのランドパタ
ーンを示す底面図である。
【図１２】ソルダボール結合部の信頼性を評価するため
の本発明の実施例によるＢＧＡパッケージのランドパタ
ーンを示す底面図である。
【符号の説明】
１０ ＢＧＡパッケージ １２ 基板 １４ ダイパッド １６ 配線パターン １７ ビアホール １８ ボールランド １９ ソルダマスク ２０ 半導体チップ ２２ 接着剤 ２４ 金属ワイヤ ２５ ソルダボール ２６ プラスチック樹脂 ２７ ソルダボール結合部 ３０ 回路基板 ３２ 導電性パッド ５０ ソルダボール実装面 ５５ 中心 ６０ ボールランド開口領域 ６５ パターン連結部 ６６ 金属配線パターン

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップが実装され配線パターンが
    設けられているチップ実装面と、前記配線パターンに電
    気的に連結される複数のソルダボールが実装されている
    ソルダボール実装面とを有する回路基板を備えるボール
    グリッドアレーパッケージであって、 前記回路基板は、前記複数のソルダボールと各々接続さ
    れる複数のボールランドと、前記ソルダボール実装面の
    上に形成されたソルダマスクにより定義され前記ボール
    ランドを前記ソルダマスクから露出させるボールランド
    開放領域と、前記ボールランドに各々連結される複数の
    パターン連結部と、前記パターン連結部と連設し前記ソ
    ルダボールと電気的に連結される導電性配線パターンと
    を有し、 前記複数のパターン連結部は、前記ソルダボール実装面
    のほぼ中心点に向かって内側に放射状に配列されている
    ことを特徴とするボールグリッドアレーパッケージ。
  2. 【請求項２】 前記パターン連結部の幅は、前記ボール
    ランドのサイズより小さいことを特徴とする請求項１に
    記載のボールグリッドアレーパッケージ。
  3. 【請求項３】 前記パターン連結部は、底辺と２つの斜
    辺とを有する二等辺三角形内で前記ボールランドに連結
    され、前記底辺は前記ボールランドの中心を通り、前記
    ソルダボール実装面の中心と前記ボールランドの中心と
    を連結する線にほぼ垂直であることを特徴とする請求項
    １に記載のボールグリッドアレーパッケージ。
  4. 【請求項４】 前記ソルダボールは、銅を含む錫−鉛合
    金からなることを特徴とする請求項１に記載のボールグ
    リッドアレーパッケージ。
  5. 【請求項５】 前記ボールランド開放領域は、前記ボー
    ルランドより大きいことを特徴とする請求項１に記載の
    ボールグリッドアレーパッケージ。
  6. 【請求項６】 前記パターン連結部の幅は、前記ボール
    ランドのサイズより小さいことを特徴とする請求項５に
    記載のボールグリッドアレーパッケージ。
  7. 【請求項７】 前記パターン連結部は、底辺と２つの斜
    辺とを有する二等辺三角形内で前記ボールランドに連結
    され、前記底辺は前記ボールランドの中心を通り、前記
    ソルダボール実装面の中心と前記ボールランドの中心と
    を連結する線にほぼ垂直であることを特徴とする請求項
    ５に記載のボールグリッドアレーパッケージ。
  8. 【請求項８】 前記ソルダボールは、銅を含む錫−鉛合
    金からなることを特徴とする請求項５に記載のボールグ
    リッドアレーパッケージ。
  9. 【請求項９】 半導体チップが実装され配線パターンが
    設けられているチップ実装面と、前記配線パターンに電
    気的に連結される複数のソルダボールが実装されている
    ソルダボール実装面とを備える回路基板であって、 前記複数のソルダボールと各々直接接続される複数のボ
    ールランドと、 前記ソルダボール実装面の上に塗布されるソルダマスク
    により定義され、前記ボールランドを前記ソルダマスク
    から露出させるボールランド開放領域と、 前記ボールランドに各々連結される複数のパターン連結
    部と、 前記パターン連結部と連設し、前記ソルダボールと電気
    的に連結される導電性配線パターンとを備え、 前記複数のパターン連結部は、前記ソルダボール実装面
    のほぼ中心点に向かって内側に放射状に配列されている
    ことを特徴とする回路基板。
  10. 【請求項１０】 前記パターン連結部の幅は、前記ボー
    ルランドのサイズより小さいことを特徴とする請求項９
    に記載の回路基板。
  11. 【請求項１１】 前記パターン連結部は、底辺と２つの
    斜辺とを有する二等辺三角形内で前記ボールランドに連
    結され、前記底辺は前記ボールランドの中心を通り、前
    記ソルダボール実装面の中心と前記ボールランドの中心
    とを連結する線にほぼ垂直であることを特徴とする請求
    項９に記載のボールグリッドアレーパッケージ。
  12. 【請求項１２】 前記ボールランド開放領域は、前記ボ
    ールランドより大きいことを特徴とする請求項９に記載
    の回路基板。
  13. 【請求項１３】 前記パターン連結部の幅は、前記ボー
    ルランドのサイズより小さいことを特徴とする請求項１
    ２に記載の回路基板。
  14. 【請求項１４】 前記パターン連結部は、底辺と２つの
    斜辺とを有する二等辺三角形内で前記ボールランドに連
    結され、前記底辺は前記ボールランドの中心を通り、前
    記ソルダーボール実装面の中心と前記ボールランドの中
    心とを連結する線にほぼ垂直であることを特徴とする請
    求項１２に記載の回路基板。
  15. 【請求項１５】 チップ実装面と、ボール実装面とを備
    える回路基板であって、 前記ボール実装面の上に形成される複数のボールランド
    と、 前記ボール実装面の上に形成される絶縁材質のマスクで
    あり、ボールランド開口領域を定義し、前記ボールラン
    ドを露出させるマスクと、 前記ボールランドに各々接続される複数のパターン連結
    部と、 前記パターン連結部と連結される導電性配線パターンと
    を備え、 前記複数のパターン連結部は、前記ボール実装面のほぼ
    中心点に向かって内側に放射状に配列されていることを
    特徴とする回路基板。
  16. 【請求項１６】 前記マスクは、ソルダマスクを有する
    ことを特徴とする請求項１５に記載の回路基板。
JP2001293352A 2000-09-26 2001-09-26 ボールグリッドアレーパッケージとそれに用いられる回路基板 Expired - Fee Related JP3851797B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2000P0056368 2000-09-26
KR10-2000-0056368A KR100368025B1 (ko) 2000-09-26 2000-09-26 중심 지향성 솔더 볼 랜드 타입을 갖는 회로 기판 및 이를이용한 ｂｇａ 패키지

Publications (2)

Publication Number Publication Date
JP2002118205A true JP2002118205A (ja) 2002-04-19
JP3851797B2 JP3851797B2 (ja) 2006-11-29

Family

ID=19690411

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001293352A Expired - Fee Related JP3851797B2 (ja) 2000-09-26 2001-09-26 ボールグリッドアレーパッケージとそれに用いられる回路基板

Country Status (4)

Country Link
US (1) US6441493B1 (ja)
JP (1) JP3851797B2 (ja)
KR (1) KR100368025B1 (ja)
TW (1) TW497235B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7615864B2 (en) 2003-12-17 2009-11-10 Seiko Epson Corporation Semiconductor device, method of manufacturing thereof, circuit board and electronic apparatus
JP2012004177A (ja) * 2010-06-14 2012-01-05 Panasonic Corp 表面実装型半導体パッケージ

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6882041B1 (en) * 2002-02-05 2005-04-19 Altera Corporation Thermally enhanced metal capped BGA package
US6608366B1 (en) * 2002-04-15 2003-08-19 Harry J. Fogelson Lead frame with plated end leads
US6750084B2 (en) * 2002-06-21 2004-06-15 Delphi Technologies, Inc. Method of mounting a leadless package and structure therefor
JP2004214460A (ja) * 2003-01-06 2004-07-29 Sumitomo Electric Ind Ltd 半導体装置
US7042098B2 (en) * 2003-07-07 2006-05-09 Freescale Semiconductor,Inc Bonding pad for a packaged integrated circuit
DE10332017A1 (de) * 2003-07-14 2005-03-03 Infineon Technologies Ag Elektronisches Bauteil und Flachleiterrahmen zur Herstellung des Bauteils
KR100541394B1 (ko) 2003-08-23 2006-01-10 삼성전자주식회사 비한정형 볼 그리드 어레이 패키지용 배선기판 및 그의제조 방법
KR100810524B1 (ko) * 2004-12-20 2008-03-10 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 전자부품 및 그 제조방법
US20070018308A1 (en) * 2005-04-27 2007-01-25 Albert Schott Electronic component and electronic configuration
WO2008057598A2 (en) * 2006-11-08 2008-05-15 Mentor Graphics Corporation Alternating via fanout patterns
US20080142956A1 (en) * 2006-12-19 2008-06-19 Cambou Bertrand F Stress management in BGA packaging
SG158823A1 (en) * 2008-07-18 2010-02-26 United Test & Assembly Ct Ltd Packaging structural member
US20110100692A1 (en) * 2009-11-02 2011-05-05 Roden Topacio Circuit Board with Variable Topography Solder Interconnects
US8508024B2 (en) * 2010-01-13 2013-08-13 Via Technologies, Inc Chip package structure and package substrate
US8927878B2 (en) * 2011-10-31 2015-01-06 Mediatek Singapore Pte. Ltd Printed circuit board and electronic apparatus thereof
JP6335619B2 (ja) * 2014-01-14 2018-05-30 新光電気工業株式会社 配線基板及び半導体パッケージ
CN108155155B (zh) * 2016-12-02 2020-03-10 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
WO2020199064A1 (zh) * 2019-03-30 2020-10-08 华为技术有限公司 一种芯片封装、终端设备及制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5796589A (en) 1995-12-20 1998-08-18 Intel Corporation Ball grid array integrated circuit package that has vias located within the solder pads of a package
US5936848A (en) 1995-12-20 1999-08-10 Intel Corporation Electronics package that has a substrate with an array of hollow vias and solder balls that are eccentrically located on the vias
US5875102A (en) 1995-12-20 1999-02-23 Intel Corporation Eclipse via in pad structure
US5796163A (en) 1997-05-23 1998-08-18 Amkor Technology, Inc. Solder ball joint
JP3037222B2 (ja) 1997-09-11 2000-04-24 九州日本電気株式会社 Ｂｇａ型半導体装置
US6268568B1 (en) * 1999-05-04 2001-07-31 Anam Semiconductor, Inc. Printed circuit board with oval solder ball lands for BGA semiconductor packages

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7615864B2 (en) 2003-12-17 2009-11-10 Seiko Epson Corporation Semiconductor device, method of manufacturing thereof, circuit board and electronic apparatus
US7851265B2 (en) 2003-12-17 2010-12-14 Seiko Epson Corporation Semiconductor device, method of manufacturing thereof, circuit board and electronic apparatus
US7982310B2 (en) 2003-12-17 2011-07-19 Seiko Epson Corporation Semiconductor device, method of manufacturing thereof, circuit board and electronic apparatus
US8482121B2 (en) 2003-12-17 2013-07-09 Seiko Epson Corporation Semiconductor device, method of manufacturing thereof, circuit board and electronic apparatus
US8847406B2 (en) 2003-12-17 2014-09-30 Seiko Epson Corporation Semiconductor device, method of manufacturing thereof, circuit board and electronic apparatus
US9105534B2 (en) 2003-12-17 2015-08-11 Seiko Epson Corporation Semiconductor device, method of manufacturing thereof, circuit board and electronic apparatus
US9589886B2 (en) 2003-12-17 2017-03-07 Seiko Epson Corporation Semiconductor device, method of manufacturing thereof, circuit board and electronic apparatus
JP2012004177A (ja) * 2010-06-14 2012-01-05 Panasonic Corp 表面実装型半導体パッケージ

Also Published As

Publication number Publication date
JP3851797B2 (ja) 2006-11-29
US6441493B1 (en) 2002-08-27
US20020066948A1 (en) 2002-06-06
TW497235B (en) 2002-08-01
KR20020024621A (ko) 2002-04-01
KR100368025B1 (ko) 2003-01-15

Similar Documents

Publication Publication Date Title
JP3851797B2 (ja) ボールグリッドアレーパッケージとそれに用いられる回路基板
JP2570637B2 (ja) Ｍｃｍキャリア
US5942795A (en) Leaded substrate carrier for integrated circuit device and leaded substrate carrier device assembly
US8072770B2 (en) Semiconductor package with a mold material encapsulating a chip and a portion of a lead frame
JPH11297889A (ja) 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法
TWI479580B (zh) 四方平面無導腳半導體封裝件及其製法
JP2638557B2 (ja) 半導体装置
JPH0563138A (ja) 半導体集積回路装置
JPH07226418A (ja) チップキャリア半導体装置及びその製造方法
KR100199286B1 (ko) 홈이 형성된 인쇄 회로 기판을 갖는 칩 스케일 패키지
JP2571023B2 (ja) Ｂｇａ型半導体装置
JP3311867B2 (ja) ボールグリッドアレイ型半導体装置およびその製造方法
JPS60138948A (ja) 半導体装置用パツケ−ジ
JP2004014568A (ja) 半導体装置
JPH07297236A (ja) 半導体素子実装用フィルムと半導体素子実装構造
JP3127948B2 (ja) 半導体パッケージ及びその実装方法
KR100419950B1 (ko) 가용성회로기판을이용한볼그리드어레이반도체패키지의제조방법
JP2003017624A (ja) 半導体装置
JPH10125740A (ja) 半導体パッケージ用検査治具
JPH1117307A (ja) 半導体装置の実装構造
JP2001319943A (ja) 半導体装置
JP2636785B2 (ja) 半導体装置の実装方法
JPH10209322A (ja) 半導体装置およびその実装構造
JP2000223618A (ja) 半導体装置
JP2000138315A (ja) Ｂｇａ型ｉｃ及びｂｇａ型ｉｃの製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051214

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20060309

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20060314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060501

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060719

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060808

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060904

R150 Certificate of patent or registration of utility model

Ref document number: 3851797

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100908

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110908

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120908

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130908

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees