KR20020024621A - 중심 지향성 솔더 볼 랜드 타입을 갖는 회로 기판 및 이를이용한 ｂｇａ 패키지 - Google Patents

중심 지향성 솔더 볼 랜드 타입을 갖는 회로 기판 및 이를이용한 ｂｇａ 패키지 Download PDF

Info

Publication number
KR20020024621A
KR20020024621A KR1020000056368A KR20000056368A KR20020024621A KR 20020024621 A KR20020024621 A KR 20020024621A KR 1020000056368 A KR1020000056368 A KR 1020000056368A KR 20000056368 A KR20000056368 A KR 20000056368A KR 20020024621 A KR20020024621 A KR 20020024621A
Authority
KR
South Korea
Prior art keywords
ball
solder
land
mounting surface
solder ball
Prior art date
Application number
KR1020000056368A
Other languages
English (en)
Other versions
KR100368025B1 (ko
Inventor
김형섭
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR10-2000-0056368A priority Critical patent/KR100368025B1/ko
Priority to TW90115165A priority patent/TW497235B/zh
Priority to US09/955,245 priority patent/US6441493B1/en
Priority to JP2001293352A priority patent/JP3851797B2/ja
Publication of KR20020024621A publication Critical patent/KR20020024621A/ko
Application granted granted Critical
Publication of KR100368025B1 publication Critical patent/KR100368025B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114—Pad being close to via, but not surrounding the via
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09281—Layout details of a single conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 솔더 볼 랜드 타입이 회로 기판의 중심점을 향하도록 배열된 회로 기판 및 이를 이용한 볼 그리드 어레이(BGA) 패키지에 관한 것으로서, 솔더 볼 결합부와 패턴에서 크랙이 생기는 것을 방지함으로써 결합부의 신뢰성을 높인다. 본 발명에 따른 회로 기판은 반도체 칩이 실장되고 배선 패턴이 형성된 칩 실장면과 상기 배선 패턴과 전기적으로 연결되는 복수의 솔더 볼이 실장되는 솔더 볼 실장면을 갖는 회로 기판으로서, 상기 복수의 솔더 볼과 각각 직접 접촉되는 복수의 볼 랜드와, 상기 솔더 볼 실장면에 전체적으로 도포되는 솔더 마스크에 의해 정의되며 상기 볼 랜드를 상기 솔더 마스크로부터 노출시키는 볼 랜드 개방 영역과, 상기 볼 랜드 각각에 연결되는 복수의 패턴 연결부와, 상기 패턴 연결부와 이어져 있으며 상기 솔더 볼과 전기적으로 연결되는 배선 패턴을 포함하며, 상기 복수의 패턴 연결부는 모두 상기 솔더 볼 실장면의 중심점을 향하도록 배열되어 있다. 특히, 볼 랜드의 중심을 통과하는 지름 중 회로 기판의 중심점과 직각을 이루는 지름을 밑변으로 하고 지름의 양끝에서 중심점을 연결하는 선을 2개의 변으로 하는 삼각형으로 이루어지는 중심 지향 영역 안에 패턴 연결부가 존재하도록 설계한다.

Description

중심 지향성 솔더 볼 랜드 타입을 갖는 회로 기판 및 이를 이용한 ＢＧＡ 패키지{Ciruict board having center-directional package land types and ball grid array package using the circuit board}
본 발명은 반도체 조립 기술에 관한 것이다. 좀 더 구체적으로 본 발명은 NSMD(Non Solder Mask Defined) 볼 그리드 어레이(BGA; Ball Grid Array) 패키지 소자의 솔더 볼 랜드 타입이 기판이 중심점을 향하도록 지향성 배열된 회로 기판 및 이를 이용한 BGA 패키지에 관한 것이다.
신뢰성이 높고 작고 가벼운 집적회로 소자를 추구하는 IC 기술의 경향에 따라 더 작고 입출력 핀수가 많은 패키지 소자에 대한 요구가 점점 더 커진다. QFP(Quad Flat Package)와 볼 그리드 어레이(BGA; Ball Grid Array) 패키지는 많은 수의 I/O를 제공할 수 있다는 점에서 IC 기술의 최근 경향에 부합된다. 그러나,QFP 기술은 리드의 피치가 너무 작아서 리드가 충격에 의해 쉽게 손상될 수 있다는 단점이 있다. 따라서, 소자의 전체 크기를 줄이고, 접촉부를 자유롭게 배열할 수 있으며 많은 수의 접촉부가 필요한 경우에 효과적인 BGA 패키지 기술이 주목을 받게 된다. 또한, 리드 프레임(lead fram)을 사용하는 플라스틱 패키지와 비교했을 때 BGA 패키지는 그 크기를 30% 이상 더 작고, 볼 피치(ball pitch)를 1.00㎜ 이하로 하면, 패키지의 크기를 칩(다이)의 크기로 줄일 수 있어서 칩 크기 패키지(chip scale package 또는 chip size package)를 구현할 수 있다는 장점이 있다.
BGA 패키지는 신뢰성 문제의 해결이 중요한 과제 중 하나인데, 특히 솔더 볼 결합부의 신뢰성을 높이는 것이 중요하다. 솔더 볼 결합부가 끊어지면, 전기적 단절이 생겨 치명적인 소자 불량을 유발하며, 결합부가 손상되어 크랙이 생기면 결합부의 전기적 저항이 증가하여 패키지 소자의 전기적 특성을 보장할 수 없다. 솔더 결합부에 전기적 저항이 커지면 신호 전달 경로에 DC 전압 강하가 생기고 RC 회로의 충전 지연을 유발할 수 있고 시스템 레벨에서 잡음이 생기는 원인이 된다. 솔더 볼과 볼 랜드 사이의 결합력을 유지하기 위해, 예컨대 미국 특허 제5,796,163호에서는 에폭시 솔더 마스크와 같은 비전도성 플러그(plug)로 채워진 비아 홀(via hole)을 사용하며, 비아 홀 주위의 금속을 랜드로 사용하여 솔더 볼 결합부를 형성한다. 이처럼 플러그 비아 홀을 사용한 종래 기술은 미국 특허 제5,875,102호와 제5,936,848호 및 제5,706178호에도 개시되어 있다.
상기 미국 특허 제5,875,102호에서는 기판의 라우팅 공간을 높이기 위해 솔더 패드 내부에 위치한 부분과 비아로부터 가스가 배출될 수 있도록 솔더 패드 외부에 위치한 부분을 포함하는 비아 홀을 사용한다. 한편, 상기 미국 특허 제5,936,848호에서는 플러그 비아 홀을 사용하며, 상기 미국 특허 제5,706,178호에서는 솔더 볼 랜드 내에 비아 홀을 형성한 구조를 채택한다. 한편, 솔더 볼 랜드에 오목부(dimple)을 형성한 미국 특허 제5,872,399호나 볼 랜드에 홈(groove)을 형성하는 미국 특허 제6,028,366호도 모두 솔더 볼과 볼 랜드 결합부의 결합력을 높이기 위한 것이다.
따라서, 본 발명의 목적은 솔더 볼과 볼 랜드 사이의 결합부의 신뢰성을 높이는 것이다.
본 발명의 다른 목적은 솔더 볼과 볼 랜드 사이의 결합부에 크랙이 생기는 것을 방지하는 것이다.
도 1은 본 발명이 적용될 수 있는 BGA 패키지와 이것이 실장되는 회로 기판을 나타내는 단면도.
도 2는 BGA 패키지에서 솔더 볼 결합부에 생기는 결함과 스트레스의 방향 사이의 관계를 나타내기 위한 부분 확대도.
도 3은 본 발명에 따른 BGA 패키지의 랜드 패턴을 나타내는 밑면도.
도 4는 본 발명에 따른 BGA 패키지의 랜드 패턴의 부분 확대도.
도 5a와 도 5b는 솔더 볼 결합부의 신뢰성을 평가하기 위한 종래 BGA 패키지의 랜드 패턴을 나타내는 밑면도 및 부분 확대도.
도 6a와 도 6b는 솔더 볼 결합부의 신뢰성을 평가하기 위한 종래 BGA 패키지의 랜드 패턴을 나타내는 밑면도 및 부분 확대도.
도 7a와 도 7b는 솔더 볼 결합부의 신뢰성을 평가하기 위한 종래 BGA 패키지의 랜드 패턴을 나타내는 밑면도 및 부분 확대도.
도 8a와 도 8b는 솔더 볼 결합부의 신뢰성을 평가하기 위한 본 발명에 따른 BGA 패키지의 랜드 패턴을 나타내는 밑면도 및 부분 확대도.
<도면의 주요 부호에 대한 설명>
10: BGA 패키지12: 기판
14: 다이 패드16: 배선 패턴
17: 열방출 비아 홀19: 솔더 마스크
20: 반도체 칩22: 접착제
24: 금속 와이어25: 솔더 볼
26: 몰딩 수지27: 볼 랜드
28: 스루 홀30: 회로 기판
32: 기판 패드
이러한 목적을 달성하기 위해 본 발명자는 BGA 결합부의 신뢰성이 패키지 패드 설계에 크게 좌우된다는 사실에 주목하여, 먼저 솔더 볼 결합부에 크랙이 생기는 원인을 분석하고 스트레스가 인가된 방향에 따라 크랙이 발생한다는 사실에 착안하였다. 본 발명자는 솔더 볼 결합부에 크랙과 같은 결함이 생기는 것은 주로 도 2에서 보는 것처럼 화살표 방향으로 스트레스(stress)가 가해졌을 때 스트레스를 가장 먼저 받는 부분 즉, 도 2에서 원 A로 표시한 부분임을 인식하였다. 이러한 스트레스가 가해지는 것은 예컨대, 패키지 소자의 신뢰성을 검사하는 열 사이클링(thermal cycling)에서 BGA 패키지에 고온의 열의 인가된 다음 상온에서식을 때, 기판(12)의 열팽창 계수와 반도체 칩(20)의 열팽창 계수의 차이로 인해 생기는 것이 대부분이다.
본 발명에 따른 BGA 패키지는 반도체 칩이 실장되고 배선 패턴이 형성된 칩 실장면과 상기 배선 패턴과 전기적으로 연결되는 복수의 솔더 볼이 실장되는 솔더 볼 실장면을 갖는 회로 기판을 포함하며, 이 회로 기판은 상기 복수의 솔더 볼과 각각 직접 접촉되는 복수의 볼 랜드와, 상기 솔더 볼 실장면에 전체적으로 도포되는 솔더 마스크에 의해 정의되며 상기 볼 랜드를 상기 솔더 마스크로부터 노출시키는 볼 랜드 개방 영역과, 상기 볼 랜드 각각에 연결되는 복수의 패턴 연결부와, 상기 패턴 연결부와 이어져 있으며 상기 솔더 볼과 전기적으로 연결되는 배선 패턴을 포함하며, 상기 복수의 패턴 연결부는 모두 상기 솔더 볼 실장면의 중심점을 향하도록 배열되어 있다.
실시예
이하, 도면을 참조로 본 발명의 실시예에 대해 설명한다.
도 1은 본 발명이 적용될 수 있는 BGA 패키지 소자와 이것이 실장되는 회로기판을 나타내는 단면도이다. 도 1에 나타낸 것은 오버 몰딩(over molding), 와이어 본딩(wire bonding) 기술을 사용한 플라스틱 BGA 패키지이다. 그러나, 이하의 설명으로부터 알 수 있듯이 본 발명은 플라스틱 BGA 패키지에만 한정되어 적용되는 것이 아니고, 세라믹 패키지에도 적용될 수 있을 뿐만 아니라 폴리이미드 필름(polyimide film)과 고온 주석-납 합금(예컨대, 주석:납 = 10:90)을 사용하는 TAB 테이프 패키지, 금속 뚜껑(metal lid) 패키지에도 적용될 수 있는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게는 자명한 것이다.
BGA 패키지 소자(10)는 기판(12)과 반도체 칩(20) 및 솔더 볼(25, solder ball)을 포함한다. 기판(12)은 예컨대, BT(Bismaleimide-Triazine) 수지 기판 또는 에폭시 글래스 기판('FR-4 기판'이라고도 함)이다. 기판(12)의 칩 실장면에는 다이 패드(14, die pad)와 금속 배선(16) 및 솔더 마스크(19; solder mask)가 배치되고, 기판의 밑면 즉, 솔더 볼 실장면에는 볼 랜드(18, ball land), 솔더 마스크(19)가 배치된다. 다이 패드(14)와 금속 배선(16)은 사진 식각 기술로 패턴 형성되는 구리 패턴으로서, 패키지 소자의 입출력 핀수가 적은 경우에는 금속 배선(16)을 기판의 양면에 형성하여도 충분하며, 많은 입출력 핀수가 요구되는 경우에는 기판(12)의 내부에도 금속 배선층을 배치한다. 기판(12)의 다이 패드(14)에 은 에폭시와 같은 접착제(22)로 반도체 칩(20)을 부착한다. 반도체 칩(20)과 금속 배선(16)은 금속 와이어(24)에 의해 전기적으로 연결된다. 금속 배선(16)은 스루홀(28; through hole)을 통해 기판(12)의 밑면까지 연장된다. 반도체 칩(20)에서 발생하는 열은 열 비아 홀(17; thermal via hole)을 통해 외부로 방출된다. 볼 랜드(18)는 솔더 마스크(19)에 의해 둘러싸여 있다. 볼 랜드(18)에 솔더 볼(25)을 올려놓고 리플로(reflow)하면 솔더 볼(25)이 볼 랜드(18)에 융착되는데, 이때 양자 사이에 금속간 결합(metal-to-metal joint)이 일어나면서 솔더 볼 결합부(27)가 형성된다. 반도체 칩(20)과 금속 배선(16) 등은 패키지 몸체를 형성하는 플라스틱 수지(26)에 의해 보호된다.
BGA 패키지(10)는 회로 기판(30), 예컨대, 메모리 모듈을 구성하는 모듈 기판(30)에 실장되는데, 솔더 볼(25)이 전도성 패드(32, conductive pad)에 융착되도록 면 실장한다. 솔더 볼 결합부(27)의 신뢰성은 전도성 패드(32)의 디자인에도 영향을 받지만, 반도체 패키지 측면에서 볼 때 이 영향은 솔더 볼 랜드 타입 즉, 볼 랜드와 전도성 배선의 디자인에 의한 영향에 비해서는 더 작다.
도 3은 본 발명에 따른 BGA 패키지의 솔더 볼 실장면을 나타내는 배면도이다. BGA 패키지의 솔더 볼 실장면(50)은 반도체 칩이 실장되는 기판의 칩 실장면의 반대쪽 기판면에 해당한다. 기판의 솔더 볼 실장면(50)에는 전체적으로 솔더 마스크(52)가 도포되어 있는데, 볼 랜드 개방 영역(60, ball land opening area)은 제외된다. 볼 랜드 개방 영역(60) 안쪽에는 볼 랜드(62)가 형성되어 있다. 이러한 구조는 소위, NSMD(Non Solder Mask Defined) 구조라고도 한다. 볼 랜드(62)는 패턴 연결부(65)와 이어져 있다.
본 발명에 따르면, 모든 패턴 연결부(65)는 패키지의 중심점(55)을 향하도록 솔더 볼 랜드 타입을 설계한다. 이를 좀 더 구체적으로 설명하면, 도 4에 도시한 것처럼, 볼 랜드(62)의 중심을 통과하는 지름 중 패키지 밑면(50)의 중심점(55)과 직각을 이루는 지름 R을 밑변으로 하고 이 지름 R의 양끝점에서 패키지 중심점(55)을 연결하는 2개의 직선 C1, C2를 변으로 하는 이등변 삼각형으로 이루어지는 중심 지향 영역 B 안에 패턴 연결부(65)가 존재하도록 설계한다. 이 패턴 연결부(65)는 볼 랜드(62)와 비아 홀(68)을 전기적으로 연결하는 금속 배선 패턴(66)과 일체형으로 형성되어 있다. 패턴 연결부(65)의 폭 W는 볼 랜드(62)의 지름 R 보다 더 작은 것이 바람직하다.
솔더 볼 랜드 타입을 도 3과 도 4에 도시한 바와 같이 디자인하면, 화살표 방향 D1, D2, D3, D4으로 인가되는 스트레스에 대한 저항이 크게 증가하여 솔더 볼 결합부의 신뢰성을 높일 수 있다.
본 발명에 따른 솔더 볼 결합부의 신뢰성을 평가하기 위해 도 5 ~ 도 8에 나타낸 4가지 유형의 솔더 볼 랜드 타입을 비교하였다.
유형 1은 도 5a에 나타낸 패턴을 갖는데, 이 패턴(70)은 패키지 중심점에 대한 지향성이 전혀 없이 임의로 배열되어 있고, 도 5b에 보는 것처럼 볼 랜드 개방 영역(76)의 지름이 380㎛로서 볼 랜드(78)의 크기(지름 450㎛) 보다 더 작은 SMD(Solder Mask Defined) 구조이다. 유형 1에서 비아 홀(72)과 연결된 패턴 연결부(74)의 폭은 250㎛이다.
유형 2는 도 6a와 도 6b에 도시한 무지향성의 솔더 볼 랜드 타입(80)을 갖는 NSMD 구조로서 볼 랜드(88)의 크기는 270㎛, 볼 랜드 개방 영역(86)의 크기는 400㎛, 비아 홀(82)과 연결된 패턴 연결부(84)의 폭은 75㎛이다.
유형 3은 도 7a와 도 7b에 도시한 무지향성 솔더 볼 랜드 타입(90)을 갖는 NSMD 구조로서 볼 랜드(96)의 크기는 270㎛, 볼 랜드 개방 영역(98)의 크기는 400㎛, 비아 홀(92)과 연결된 패턴 연결부(94)의 폭은 250㎛이다.
유형 4는 본 발명이 적용된 구조로서, 도 8a와 도 8b에 도시한 솔더 볼 랜드 타입(100)을 갖는 NSMD 구조이다. 여기서, 볼 랜드(62)의 크기는 270㎛, 볼 랜드 개방 영역(60)의 크기는 400㎛, 패턴 연결부(65)의 폭은 75㎛이다.
위 4가지 유형의 BGA 패키지에 대하여 -25~125℃로 열 사이클링을 진행한 결과 솔더 볼 결합부의 크랙은 아래의 표 1과 같이 나타났다. 여기서, 열 사이클링의 주기는 30분이고, 동기형 DRAM과 NOR형 플래시 메모리가 하나의 칩에 집적된 멀티칩 패키지에 대해 적용한 결과이다.
솔더 볼 결합부의 크랙
구분 평가 수량 TC 300 TC 700 TC 1000 TC 1200 TC 1400 TC 1600
유형 1 180 0 0 0 0 2 1
유형 2 180 0 확인 불가능 (모든 패턴 불량으로 인해)
유형 3 180 0 0 0 0 3 7
유형 4(본 발명) 180 0 0 0 0 0 0
위의 결과에서, 유형 1, 3, 4를 비교하면, SMD 구조의 솔더 볼 랜드 타입이 NSMD 구조의 솔더 볼 랜드 타입에 비해 솔더 볼 결합부의 신뢰성이 떨어짐을 보여준다. 또한, 위의 결과에서 유형 1, 3을 비교해 보면, 패턴 연결부의 폭이 솔더 볼 결합부의 신뢰성에 많은 영향을 미친다는 사실을 알 수 있다.
SMD 구조는 솔더 볼이 솔더 볼 랜드의 편평한 랜드면 위에 올라가서 접착되어 있고, 일정한 수준 이상의 스트레스가 가해지면 솔더 볼과 랜드의 계면에서 크랙이 발생하게 된다. 초기 크랙이 발생한 이후에는 크랙의 진행 속도가 급격하게 빨라진다. 한편, NSMD 구조에서는 솔더 볼이 볼 랜드를 감싸는 형상으로 결합부가 형성되기 때문에, 스트레스가 솔더 볼 랜드의 측면과 윗면에 동시에 가해지고 따라서 스트레스에 대한 저항성이 SMD 구조에 비해 더 크다.
유형 3은 전체적으로 NSMD 구조이지만, 패턴 연결부의 폭이 250㎛로서 볼 랜드의 크기(270㎛)와 거의 차이가 없기 때문에, 솔더 볼 결합부에 최대 스트레스가가해지는 방향에서 볼 때에는 SMD 구조와 마찬가지이다. 따라서, 유형 1과 유형 3을 비교하면, 패턴 연결부의 폭이 더 작은 구조가 솔더 볼 결합부의 신뢰성이 더 유리함을 알 수 있다.
한편, 유형 2에서는, 아래의 표 2에서 보는 바와 같이, TC 700에서 평가 대상 전체가 발생했기 때문에, 솔더 볼 결합부의 크랙을 확인할 수 없었다.
한편, 위 패키지에 0.4㎜ 지름의 솔더 볼을 부착하고 -25~125℃로 열 사이클링을 진행했을 때 패턴 크랙은 다음의 표 2와 같이 나타났다.
패턴 크랙
구분 평가 수량 TC 300 TC 700 TC 1000 TC 1200 TC 1400 TC 1600
유형 1 180 0 0 0 0 0 0
유형 2 180 51 129 - - - -
유형 3 180 0 0 0 0 0 0
유형 4(본 발명) 180 0 15 21 7 8 8
여기서, 주의하여야 할 점은, 본 발명이 적용된 유형 4에서 패턴 크랙이 생기는 것은 모두 도 8b에서 원 100A로 표시한 솔더 볼 랜드 타입에서 발생하였다. 랜드 패턴(100A)은 나머지 패턴(100)과 달리 패턴 연결부(65)가 패키지 중심을 향하지 않고 있다.
한편, 유형 1과 유형 4로 된 솔더 볼 랜드 타입을 상기 멀티칩 패키지 이외의 다른 패키지에 적용한 결과 솔더 볼 결합부 크랙은 다음의 표 3과 같이 나타났다.
솔더 볼 결합부 크랙
구분 평가 수량 TC 300 TC 800 TC 1000 TC 1200 TC 1500 TC 1800
유형 1 180 0 1 0 126 - -
유형 4(본 발명) 180 0 0 0 0 0 0
솔더 볼의 재질에 따른 솔더 볼 결합부의 신뢰성을 검증한 결과는 아래의 표 4와 같이 나타났다. 여기서, 재질 1은 주석과 납이 63대 37인 솔더 볼이고, 재질 2는 재질 1에 구리가 첨가된 경우이다.
구분 평가 수량 TC 300 TC 800 TC 1000 TC 1200 TC 1500 TC 1800
재질 1 180 0 1 20 - - -
재질 2 180 0 0 0 0 2 1
표 4에서 보듯이 구리가 첨가된 솔더 볼의 경우, 솔더 볼 결합부의 신뢰성이 더 우수함을 알 수 있다.
이상 도면을 참조로 본 발명의 실시예에 대해 설명하였지만, 이것은 예시에 불과한 것이고 발명의 범위를 제한하려는 것이 아니다.
이상 설명한 바와 같이, 본 발명에 따르면, 솔더 볼 결합부의 결합력이 강화되어 신뢰성이 증가한다.

Claims (9)

  1. 반도체 칩이 실장되고 배선 패턴이 형성된 칩 실장면과 상기 배선 패턴과 전기적으로 연결되는 복수의 솔더 볼이 실장되는 솔더 볼 실장면을 갖는 회로 기판을 포함하는 볼 그리드 어레이(BGA) 패키지에서, 상기 회로 기판은,
    상기 복수의 솔더 볼과 각각 직접 접촉되는 복수의 볼 랜드와,
    상기 솔더 볼 실장면에 전체적으로 도포되는 솔더 마스크에 의해 정의되며 상기 볼 랜드를 상기 솔더 마스크로부터 노출시키는 볼 랜드 개방 영역과,
    상기 볼 랜드 각각에 연결되는 복수의 패턴 연결부와,
    상기 패턴 연결부와 이어져 있으며 상기 솔더 볼과 전기적으로 연결되는 배선 패턴을 포함하며,
    상기 복수의 패턴 연결부는 모두 상기 솔더 볼 실장면의 중심점을 향하도록 배열되어 있는 것을 특징으로 하는 BGA 패키지.
  2. 제1항에 있어서, 상기 볼 랜드 개방 영역은 상기 볼 랜드보다 그 크기가 더 큰 것을 특징으로 하는 BGA 패키지.
  3. 제1항 또는 제2항에서, 상기 패턴 연결부의 폭은 상기 볼 랜드의 크기보다 더 작은 것을 특징으로 하는 BGA 패키지.
  4. 제1항 또는 제2항에서, 상기 패턴 연결부는 상기 볼 랜드가 상기 솔더 볼 실장면의 중심점을 향한 볼 랜드의 중심 지향 영역에서 상기 볼 랜드와 연결되어 있는 것을 특징으로 하는 BGA 패키지.
  5. 제1항 또는 제2항에서, 상기 솔더 볼은 구리가 포함된 주석-납 합금으로 이루어지는 것을 특징으로 하는 BGA 패키지.
  6. 반도체 칩이 실장되고 배선 패턴이 형성된 칩 실장면과 상기 배선 패턴과 전기적으로 연결되는 복수의 솔더 볼이 실장되는 솔더 볼 실장면을 갖는 회로 기판으로서,
    상기 복수의 솔더 볼과 각각 직접 접촉되는 복수의 볼 랜드와,
    상기 솔더 볼 실장면에 전체적으로 도포되는 솔더 마스크에 의해 정의되며 상기 볼 랜드를 상기 솔더 마스크로부터 노출시키는 볼 랜드 개방 영역과,
    상기 볼 랜드 각각에 연결되는 복수의 패턴 연결부와,
    상기 패턴 연결부와 이어져 있으며 상기 솔더 볼과 전기적으로 연결되는 배선 패턴을 포함하며,
    상기 복수의 패턴 연결부는 모두 상기 솔더 볼 실장면의 중심점을 향하도록 배열되어 있는 것을 특징으로 하는 회로 기판.
  7. 제6항에서, 상기 볼 랜드 개방 영역은 상기 볼 랜드보다 그 크기가 더 큰 것을 특징으로 하는 회로 기판.
  8. 제6항 또는 제7항에서, 상기 패턴 연결부의 폭은 상기 볼 랜드의 크기보다 더 작은 것을 특징으로 하는 회로 기판.
  9. 제6항 또는 제7항에서, 상기 패턴 연결부는 상기 볼 랜드가 상기 솔더 볼 실장면의 중심점을 향한 볼 랜드의 중심 지향 영역에서 상기 볼 랜드와 연결되어 있는 것을 특징으로 하는 회로 기판.
KR10-2000-0056368A 2000-09-26 2000-09-26 중심 지향성 솔더 볼 랜드 타입을 갖는 회로 기판 및 이를이용한 ｂｇａ 패키지 KR100368025B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-2000-0056368A KR100368025B1 (ko) 2000-09-26 2000-09-26 중심 지향성 솔더 볼 랜드 타입을 갖는 회로 기판 및 이를이용한 ｂｇａ 패키지
TW90115165A TW497235B (en) 2000-09-26 2001-06-21 Circuit board having center-directional package lands and ball grid array package using the circuit board
US09/955,245 US6441493B1 (en) 2000-09-26 2001-09-17 Circuit board having interconnection ball lands and ball grid array (BGA) package using the circuit board
JP2001293352A JP3851797B2 (ja) 2000-09-26 2001-09-26 ボールグリッドアレーパッケージとそれに用いられる回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0056368A KR100368025B1 (ko) 2000-09-26 2000-09-26 중심 지향성 솔더 볼 랜드 타입을 갖는 회로 기판 및 이를이용한 ｂｇａ 패키지

Publications (2)

Publication Number Publication Date
KR20020024621A true KR20020024621A (ko) 2002-04-01
KR100368025B1 KR100368025B1 (ko) 2003-01-15

Family

ID=19690411

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0056368A KR100368025B1 (ko) 2000-09-26 2000-09-26 중심 지향성 솔더 볼 랜드 타입을 갖는 회로 기판 및 이를이용한 ｂｇａ 패키지

Country Status (4)

Country Link
US (1) US6441493B1 (ko)
JP (1) JP3851797B2 (ko)
KR (1) KR100368025B1 (ko)
TW (1) TW497235B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7098407B2 (en) 2003-08-23 2006-08-29 Samsung Electronics Co., Ltd. Non-solder mask defined (NSMD) type wiring substrate for ball grid array (BGA) package and method for manufacturing such a wiring substrate

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6882041B1 (en) * 2002-02-05 2005-04-19 Altera Corporation Thermally enhanced metal capped BGA package
US6608366B1 (en) * 2002-04-15 2003-08-19 Harry J. Fogelson Lead frame with plated end leads
US6750084B2 (en) * 2002-06-21 2004-06-15 Delphi Technologies, Inc. Method of mounting a leadless package and structure therefor
JP2004214460A (ja) * 2003-01-06 2004-07-29 Sumitomo Electric Ind Ltd 半導体装置
US7042098B2 (en) * 2003-07-07 2006-05-09 Freescale Semiconductor,Inc Bonding pad for a packaged integrated circuit
DE10332017A1 (de) * 2003-07-14 2005-03-03 Infineon Technologies Ag Elektronisches Bauteil und Flachleiterrahmen zur Herstellung des Bauteils
JP3855992B2 (ja) 2003-12-17 2006-12-13 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
WO2006067929A1 (ja) * 2004-12-20 2006-06-29 Murata Manufacturing Co., Ltd. 積層セラミック電子部品およびその製造方法
US20070018308A1 (en) * 2005-04-27 2007-01-25 Albert Schott Electronic component and electronic configuration
WO2008057598A2 (en) * 2006-11-08 2008-05-15 Mentor Graphics Corporation Alternating via fanout patterns
US20080142956A1 (en) * 2006-12-19 2008-06-19 Cambou Bertrand F Stress management in BGA packaging
TWI573201B (zh) * 2008-07-18 2017-03-01 聯測總部私人有限公司 封裝結構性元件
US20110100692A1 (en) * 2009-11-02 2011-05-05 Roden Topacio Circuit Board with Variable Topography Solder Interconnects
US8508024B2 (en) * 2010-01-13 2013-08-13 Via Technologies, Inc Chip package structure and package substrate
JP5656462B2 (ja) * 2010-06-14 2015-01-21 パナソニック株式会社 表面実装型半導体パッケージ
US8927878B2 (en) * 2011-10-31 2015-01-06 Mediatek Singapore Pte. Ltd Printed circuit board and electronic apparatus thereof
JP6335619B2 (ja) * 2014-01-14 2018-05-30 新光電気工業株式会社 配線基板及び半導体パッケージ
CN108155155B (zh) * 2016-12-02 2020-03-10 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
WO2020199064A1 (zh) * 2019-03-30 2020-10-08 华为技术有限公司 一种芯片封装、终端设备及制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5936848A (en) 1995-12-20 1999-08-10 Intel Corporation Electronics package that has a substrate with an array of hollow vias and solder balls that are eccentrically located on the vias
US5796589A (en) 1995-12-20 1998-08-18 Intel Corporation Ball grid array integrated circuit package that has vias located within the solder pads of a package
US5875102A (en) 1995-12-20 1999-02-23 Intel Corporation Eclipse via in pad structure
US5796163A (en) 1997-05-23 1998-08-18 Amkor Technology, Inc. Solder ball joint
JP3037222B2 (ja) 1997-09-11 2000-04-24 九州日本電気株式会社 Ｂｇａ型半導体装置
US6268568B1 (en) * 1999-05-04 2001-07-31 Anam Semiconductor, Inc. Printed circuit board with oval solder ball lands for BGA semiconductor packages

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7098407B2 (en) 2003-08-23 2006-08-29 Samsung Electronics Co., Ltd. Non-solder mask defined (NSMD) type wiring substrate for ball grid array (BGA) package and method for manufacturing such a wiring substrate

Also Published As

Publication number Publication date
JP3851797B2 (ja) 2006-11-29
US6441493B1 (en) 2002-08-27
US20020066948A1 (en) 2002-06-06
JP2002118205A (ja) 2002-04-19
KR100368025B1 (ko) 2003-01-15
TW497235B (en) 2002-08-01

Similar Documents

Publication Publication Date Title
KR100368025B1 (ko) 중심 지향성 솔더 볼 랜드 타입을 갖는 회로 기판 및 이를이용한 ｂｇａ 패키지
KR100426825B1 (ko) 반도체 장치
US8022532B2 (en) Interposer and semiconductor device
US6607942B1 (en) Method of fabricating as grooved heat spreader for stress reduction in an IC package
US6617695B1 (en) Semiconductor device and semiconductor module using the same
US6734557B2 (en) Semiconductor device
JP3294740B2 (ja) 半導体装置
KR100244965B1 (ko) 인쇄회로기판과 볼 그리드 어레이 패키지의 제조 방법
US20090045508A1 (en) Oblong peripheral solder ball pads on a printed circuit board for mounting a ball grid array package
US8592968B2 (en) Semiconductor device, semiconductor package, interposer, semiconductor device manufacturing method and interposer manufacturing method
KR20050051047A (ko) 고신뢰성을 갖는 스택형 반도체 패키지
JP2007005452A (ja) 半導体装置
TWI566352B (zh) 封裝基板及封裝件
KR20040083192A (ko) 솔더 볼 패키지
US6403896B1 (en) Substrate having specific pad distribution
US20120049359A1 (en) Ball grid array package
US5946195A (en) Semiconductor device, method of making the same and mounting the same, circuit board and flexible substrate
KR100251868B1 (ko) 가요성 회로 기판을 이용한 칩 스케일 반도체 패키지 및 그 제조 방법
US20050073059A1 (en) Integrated circuit with dual electrical attachment PAD configuration
KR20100123415A (ko) 인쇄회로기판
US11670574B2 (en) Semiconductor device
JP3055496B2 (ja) 半導体装置の実装構造
JP2023165124A (ja) 半導体装置
KR20000044989A (ko) 멀티 칩 볼 그리드 어레이 패키지
JP3324571B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 12