KR20010017144A - 적층형 플립 칩 패키지용 캐리어 테이프 제조방법 - Google Patents

적층형 플립 칩 패키지용 캐리어 테이프 제조방법 Download PDF

Info

Publication number
KR20010017144A
KR20010017144A KR1019990032516A KR19990032516A KR20010017144A KR 20010017144 A KR20010017144 A KR 20010017144A KR 1019990032516 A KR1019990032516 A KR 1019990032516A KR 19990032516 A KR19990032516 A KR 19990032516A KR 20010017144 A KR20010017144 A KR 20010017144A
Authority
KR
South Korea
Prior art keywords
adhesive film
bump
film
carrier tape
bumps
Prior art date
Application number
KR1019990032516A
Other languages
English (en)
Inventor
심종보
강인구
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990032516A priority Critical patent/KR20010017144A/ko
Publication of KR20010017144A publication Critical patent/KR20010017144A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 적층형 플립 칩 패키지(Stacked flip chip package)용 캐리어 테이프(Carrier tape) 제조방법에 관한 것으로, 더욱 구체적으로는 범프들이 형성된 반도체 칩들이 패키지 조립 레벨(Package assembly level)에서 플립 칩 본딩 기술을 이용하여 상하부에 적층될 수 있도록 형성된 캐리어 테이프를 제조하는 방법에 관한 것이며, 이를 위하여 절연성 재질의 하부 접착 필름을 준비하는 단계와, 하부 접착 필름 위로 범프 접속부를 포함하는 소정의 패턴이 형성된 금속 박막을 접착하는 단계 및 금속 박막 위로 상부 접착 필름을 접착하는 단계를 포함하는 캐리어 테이프 제조방법을 개시하고, 이에 사용되는 접착 필름으로 이방성 전도 필름(ACF) 또는 개구부가 형성된 탄성중합체 필름 등이 사용된 실시예를 개시하며, 이러한 방법과 실시예를 통하여 제조된 캐리어 테이프를 사용함으로써 반도체 칩의 범프와 금속 박막의 범프 접속부 사이를 전기적으로 연결하여 적층형 플립 칩 패키지의 신뢰성을 향상할 수 있다.

Description

적층형 플립 칩 패키지용 캐리어 테이프 제조방법 { Manufacturing method of carrier tape for stacked flip chip package }
본 발명은 적층형 플립 칩 패키지(Stacked flip chip package)용 캐리어 테이프(Carrier tape) 제조방법에 관한 것이며, 더욱 구체적으로는 범프들이 형성된 반도체 칩들이 패키지 조립 레벨(Package assembly level)에서 플립 칩 본딩 기술을 이용하여 상하부에 적층될 수 있도록 형성된 캐리어 테이프를 제조하는 방법에 관한 것이다.
플립 칩을 이용하여 칩 스케일 패키지(CSP ; Chip Scale Package)를 구현하는 방법은 반도체 제조 분야에서 널리 활용되고 있으며, 더 나아가 플립 칩을 적층시킨 칩 스케일 패키지 형태의 소위 적층형 플립 칩 패키지가 개발되고 있다.
기존의 적층형 플립 칩 패키지는 웨이퍼 레벨에서 반도체 칩 위로 배선을 재배열하는 공정(Redistribution)을 통하여 반도체 칩들을 적층시킴으로서 구현되거나, 또는 패키지 조립 레벨에서 한 개의 반도체 칩이 기판에 플립 칩 본딩된 후 그 위로 다른 반도체 칩이 와이어 본딩을 통해 적층되는 등의 방법으로 구현되었다.
웨이퍼 레벨에서 배선을 재배열하는 공정을 통해 적층되는 반도체 칩들의 경우에는 모든 반도체 칩에 대하여 공정이 진행되지만, 실제 그 수율에 있어서는 배선을 재배열하는 공정의 난이도에 따라 최종적인 반도체 칩의 수율이 저하되어 적층형 플립 칩 패키지의 신뢰도가 낮아질 수 있다.
또한, 기존의 반도체 칩들을 직접 이용하지 못하고 배선을 재배열하는 공정을 거쳐야 하기 때문에 제조 비용의 단가가 상승할 수 있다.
기판 위로 플립 칩 본딩 후 플립 칩 본딩된 반도체 칩 위로 다른 반도체 칩이 와이어 본딩을 통해 적층되고 이와 같이 적층된 반도체 칩들을 에폭시 몰딩 컴파운드(EMC ; Epoxy molding compound)와 같은 몰딩수지로 성형하여 구현되는 적층형 패키지의 경우에는 제조공정의 복잡화로 인한 어려움이 발생할 수 있다.
즉, 먼저 범프가 형성된 반도체 칩을 기판 위에 플립 칩 본딩한 후에, 플립 칩 본딩된 반도체 칩 위로 본딩패드들이 위로 향하도록 다른 반도체 칩을 적층 접착하고, 적층된 반도체 칩의 본딩패드들을 기판의 전극패드들 위로 와이어 본딩을 한다. 마지막으로 이들 적층된 반도체 칩들과 본딩 와이어를 포함하는 전기적 연결부를 몰딩수지로 성형하는 등의 공정이 진행된다.
이와 같은 공정을 통하여 구현되는 적층형 패키지는 그 공정이 복잡하기 때문에 제조 비용과 제조 시간의 증가를 가져올 수 있으며, 또한 적층되는 반도체 칩들과 기판이 일정한 형태의 배열로 형성된 패드들을 구비해야 하는 강제성이 요구될 수 있다.
본 발명의 목적은 신뢰성이 높은 적층형 플립 칩 패키지를 제조하기 위한 캐리어 테이프의 제조방법을 제공하는 것이다.
도 1은 본 발명에 따른 캐리어 테이프 제조공정을 순차적으로 도시한 순서도,
도 2a 내지 도 2d는 본 발명에 따른 캐리어 테이프 제조방법의 일 실시예를 도시한 공정도,
도 3a 내지 도 3d는 본 발명에 따른 캐리어 테이프 제조방법의 다른 실시예를 도시한 공정도,
도 4는 본 발명에 따른 캐리어 테이프의 또 다른 실시예를 도시한 단면도이다.
〈도면의 주요 부분에 대한 설명〉
110, 210 : 금속 박막 112, 212 : 범프 접속부
120, 220 : 하부 접착 필름 122 : 전도성 입자
130, 230 : 상부 접착 필름
200, 300, 300' : 캐리어 테이프 222, 232 : 개구부
250 : 전도성 접착제
이러한 목적을 달성하기 위하여 본 발명은 범프가 형성된 반도체 칩들이 접착되는 캐리어 테이프 제조방법에 있어서, 반도체 칩과 절연되는 하부 접착 필름을 준비하는 단계와; 하부 접착 필름 위로 범프에 대응되는 범프 접속부를 포함하는 소정의 패턴으로 형성된 금속 박막이 결합되는 단계; 및 금속 박막 위로 하부 접착 필름과 같은 구조의 상부 접착 필름이 결합되는 단계;를 포함하며, 상/하부 접착 필름은 범프와 범프에 대응하는 범프 접속부만을 전기적으로 연결시키는 것을 특징으로 하는 적층형 플립 칩 패키지용 캐리어 테이프 제조방법을 제공한다.
본 발명에 따른 적층형 플립 칩 패키지용 캐리어 테이프는 또한 상/하부 접착 필름으로 전도성 입자들이 균일하게 내재된 이방성 전도 필름(ACF)을 이용하거나 또는 금속 박막의 범프 접속부에 대응되어 개구부들이 형성되고 개구부 내에 전도성 접착제가 충진된 탄성중합체(Elastomer)와 같은 절연성 접착 필름이 사용되는 것을 특징으로 한다.
이하 첨부도면을 참고로 하여 본 발명의 바람직한 실시예들을 설명한다.
도 1은 본 발명에 따른 캐리어 테이프 제조공정을 순차적으로 도시한 순서도이며, 도 1을 참고하여 본 발명에 따른 제조공정을 개략적으로 설명하면 다음과 같다.
먼저, 반도체 칩이 절연되어 접착될 수 있는 접착면을 갖는 하부 접착 필름을 준비한 후(10), 하부 접착 필름 위로 전도성이 좋은 재질의 구리(Cu)와 같은 금속 박막을 접착한다(20). 금속 박막은 접착 필름에 의해 접착되는 반도체 칩의 범프에 대응되어 소정의 패턴을 따라 범프 접속부 등이 형성된다(30). 마지막으로 소정의 패턴이 형성된 금속 박막 위로 상부 접착 필름이 접착됨으로써 본 발명에 따른 캐리어 테이프가 제조된다(40).
반도체 칩의 범프와 금속 박막의 범프 접속부는 절연성의 접착 필름을 통해 전기적으로 연결되어야 하며, 이를 위하여 본 발명에 따른 상/하부 접착 필름으로서 절연성 필름 내에 전도성 입자들이 균일하게 형성된 이방성 전도 필름(ACF ; Anisotropic Conductive Film) 또는 절연성 필름 내에 개구부가 형성된 탄성중합체 필름과 같은 절연성 접착 필름이 사용된 예가 개시되어 있다.
도 2a 내지 도 2d는 본 발명에 따른 캐리어 테이프 제조방법의 일 실시예를 도시한 공정도이며, 좀 더 상세히 설명하면 이방성 전도 필름(ACF)을 접착 필름으로 사용한 경우의 제조방법에 관한 것이다. 도 2a 내지 도 2d를 참고로 이를 설명한다.
전도성 입자들(122)이 균일하게 내재된 절연성의 이방성 전도 필름(ACF)과 같은 하부 접착 필름(120) 위로 구리(Cu)와 같은 금속 박막(110)이 접착된 후(도 2a), 금속 박막(110) 위로 감광막(140 ; PR ; Photo Resist)이 형성된다(도 2b).
감광막(140)을 통해 금속 박막(110)에 범프 접속부(112)를 포함하는 소정의 패턴이 형성되며(도 2c), 이때 범프 접속부는 상/하부로 접착되는 반도체 칩들(도시되지 않음)의 범프가 형성된 위치에 대응되어 형성되어야 한다.
소정의 패턴이 형성된 금속 박막(110) 위로 다시 이방성 전도 필름(ACF)과 같은 상부 접착 필름(130)이 접착됨으로써 본 발명에 따른 캐리어 테이프(200)가 제조된다(도 2d).
이와 같은 캐리어 테이프는 절연성의 이방성 전도 필름 위로 반도체 칩들이 접착되기 때문에 금속 박막과 반도체 칩간의 절연을 유지할 수 있다.
또한, 일정한 간격으로 이격되어 균일하게 내재되어 있는 전도성 입자들은 범프가 형성된 반도체 칩들이 접착될 때 반도체 칩에서 돌출된 범프들만이 전도성 입자들을 누르기 때문에, 누르는 힘에 의하여 그에 대응되는 전도성 입자들이 힘의 방향으로 서로 맞물리게 되어 반도체 칩의 범프와 금속 박막의 범프 접속부 사이를 전기적으로 연결할 수 있다.
도 3a 내지 도 3d는 본 발명에 따른 캐리어 테이프 제조방법의 다른 실시예를 도시한 공정도이며, 도 4는 본 발명에 따른 캐리어 테이프의 또 다른 실시예를 도시한 단면도이다. 도 2의 실시예에서는 접착 필름으로 이방성 전도 필름(ACF)이 사용된 반면, 도 3 및 도 4의 실시예에서는 탄성중합체(Elastomer) 필름이 사용된 것을 특징으로 한다. 도 3a 내지 도 4를 참고로 하여 이를 설명하면 다음과 같다.
접착될 반도체 칩들(도시되지 않음)의 범프에 대응되어 소정의 배열로 개구부들(222)이 형성된 탄성중합체 필름과 같은 하부 접착 필름(220)이 준비된 후(도 3a), 하부 접착 필름(220) 위로 구리(Cu)와 같은 전도성 재질의 금속 박막(210)이 접착된다(도 3b).
금속 박막(210)은 도 2b에 도시된 것처럼 감광막(PR) 등을 사용하여 범프 접속부(212)를 포함하는 소정의 패턴으로 형성되며(도 3c), 소정의 패턴이 형성된 금속 박막(210) 위로 개구부들(232)이 형성된 상부 접착 필름(230)이 접착되어 캐리어 테이프(300)를 형성한다(도 3d).
이와 같은 캐리어 테이프는 절연성의 탄성중합체 필름을 접착 필름으로 사용하기 때문에 도 2와 같이 범프의 압력을 통하여 범프와 범프 접속부 사이를 전기적으로 연결할 수 없으며, 도 3a에 도시된 바와 같이 범프에 대응되는 개구부들을 이용하여 범프와 범프 접속부 사이를 전기적으로 연결하는 것을 특징으로 한다.
즉, 솔더 재질의 범프들이 개구부 내에 끼워지면서 반도체 칩이 접착 필름 위로 접착될 때, 솔더가 리플로우(Reflow) 되면서 범프가 직접 범프 접속부에 접촉·접착됨으로써 전기적으로 연결될 수 있다.
이와는 달리 솔더(Solder)가 아닌 금(Au) 또는 니켈(Ni) 등의 재질로 형성된 소위 스터드 범프(Stud bump)가 구비된 반도체 칩들의 경우에는 위와 같은 솔더 리플로우 공정이 진행되지 않기 때문에 접촉에 어려움이 있다. 이 경우에는 도 4에 도시된 것처럼 상/하부 접착 필름(230/220)의 개구부들(232/222) 내에 전도성 접착제(250)가 충진된 것을 특징으로 하는 캐리어 테이프(300')가 사용될 수 있다.
금(Au) 또는 니켈(Ni) 등의 재질의 스터드 범프는 용융점이 높기 때문에 솔더와는 달리 리플로우 공정이 진행되지 않으며, 이에 따라 스터드 범프와 범프 접속부 사이가 접착되지 못하는 어려움이 있다. 이에, 전도성 접착제를 개구부에 충진시킴으로서 스터드 범프와 범프 접속부를 전기적으로 연결하면서 접착할 수 있는 것을 특징으로 한다.
이상에서 설명한 바와 같이, 본 발명은 플립 칩 본딩 기술을 통하여 상/하로 반도체 칩들이 적층될 수 있는 적층형 플립 칩 패키지용 캐리어 테이프들의 제조방법을 개시하고 있으며, 이러한 제조방법을 통하여 제조된 캐리어 테이프를 사용함으로서 신뢰성 높은 적층형 플립 칩 패키지를 제조할 수 있다.
또한, 위와 같이 캐리어 테이프를 대량으로 생산한 후 패키지 제조공정에 투입함으로써 적층형 플립 칩 패키지의 제조비용을 절감할 수 있으며, 제조공정을 단축하는 등의 효과를 가져올 수 있다.
본 발명에 따른 캐리어 테이프 제조방법은 절연성 재질의 하부 접착 필름 위로 소정의 패턴이 형성되는 금속 박막을 형성하고, 금속 박막 위로 다시 상부 접착 필름을 접착하는 등의 공정과, 이러한 공정에 더하여 접착 필름으로 이방성 전도 필름(ACF) 또는 개구부들이 형성된 탄성중합체 필름이 사용된 것을 특징으로 하며, 이러한 특징을 통하여 제조된 캐리어 테이프를 사용함으로써 신뢰성 높은 적층형 플립 칩 패키지를 제조할 수 있으며, 나아가 적층형 플립 칩 패키지의 제조비용을 절감하고 제조공정을 단축하는 등의 효과를 가져올 수 있다.

Claims (3)

  1. 범프가 형성된 반도체 칩들이 접착되는 캐리어 테이프 제조방법에 있어서,
    상기 반도체 칩과 절연되는 하부 접착 필름을 준비하는 단계;
    상기 하부 접착 필름 위로 상기 범프에 대응되는 범프 접속부를 포함하는 소정의 패턴으로 형성된 금속 박막이 결합되는 단계; 및
    상기 금속 박막 위로 상기 하부 접착 필름과 같은 구조의 상부 접착 필름이 결합되는 단계;
    를 포함하며, 상기 상/하부 접착 필름은 상기 범프와 상기 범프에 대응하는 범프 접속부만을 전기적으로 연결시키는 것을 특징으로 하는 적층형 플립 칩 패키지용 캐리어 테이프 제조방법.
  2. 제 1 항에 있어서, 상기 상/하부 접착 필름은 서로 이격된 전도성 입자들이 균일하게 내재된 이방성 전도 필름(ACF)이며, 돌출된 범프의 누르는 힘에 의하여 상기 전도성 입자들이 상기 힘의 방향으로 연결됨으로써 상기 범프가 상기 범프 접속부에 전기적으로 연결되는 것을 특징으로 하는 적층형 플립 칩 패키지용 캐리어 테이프 제조방법.
  3. 제 1 항에 있어서, 상기 상/하부 접착 필름은 상기 각 범프에 대응되는 개구부가 형성되고 상기 개구부 내에 전도성 접착제가 충진된 절연성 접착 필름이며, 상기 개구부 내에 범프가 끼워져 상기 범프 접속부에 직접 접촉됨으로써 상기 범프가 상기 범프 접속부에 전기적으로 연결되는 것을 특징으로 하는 적층형 플립 칩 패키지용 캐리어 테이프 제조방법.
KR1019990032516A 1999-08-09 1999-08-09 적층형 플립 칩 패키지용 캐리어 테이프 제조방법 KR20010017144A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990032516A KR20010017144A (ko) 1999-08-09 1999-08-09 적층형 플립 칩 패키지용 캐리어 테이프 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990032516A KR20010017144A (ko) 1999-08-09 1999-08-09 적층형 플립 칩 패키지용 캐리어 테이프 제조방법

Publications (1)

Publication Number Publication Date
KR20010017144A true KR20010017144A (ko) 2001-03-05

Family

ID=19606536

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990032516A KR20010017144A (ko) 1999-08-09 1999-08-09 적층형 플립 칩 패키지용 캐리어 테이프 제조방법

Country Status (1)

Country Link
KR (1) KR20010017144A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009009639A2 (en) * 2007-07-10 2009-01-15 Occam Portfolio Llc Electronic assemblies without solder and methods for their manufacture

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009009639A2 (en) * 2007-07-10 2009-01-15 Occam Portfolio Llc Electronic assemblies without solder and methods for their manufacture
WO2009009639A3 (en) * 2007-07-10 2009-03-12 Occam Portfolio Llc Electronic assemblies without solder and methods for their manufacture

Similar Documents

Publication Publication Date Title
KR100820531B1 (ko) Ｌｇａ형 반도체장치용 배선기판, ｌｇａ형 반도체장치 및ｌｇａ형 반도체장치용 배선기판의 제조방법
US7485490B2 (en) Method of forming a stacked semiconductor package
US6759737B2 (en) Semiconductor package including stacked chips with aligned input/output pads
US6124546A (en) Integrated circuit chip package and method of making the same
US6406938B2 (en) Semiconductor and flip chip packages and method having a back-side connection
TW501208B (en) Semiconductor device and manufacturing method of the same
US6621172B2 (en) Semiconductor device and method of fabricating the same, circuit board, and electronic equipment
US8125065B2 (en) Elimination of RDL using tape base flip chip on flex for die stacking
US6515357B2 (en) Semiconductor package and semiconductor package fabrication method
KR100352865B1 (ko) 반도체 장치 및 그 제조방법
JP2002093831A (ja) 半導体装置およびその製造方法
TW200531188A (en) Land grid array packaged device and method of forming same
US9461009B1 (en) Method and apparatus for assembling a semiconductor package
KR100533847B1 (ko) 캐리어 테이프를 이용한 적층형 플립 칩 패키지
KR100345075B1 (ko) 칩 사이즈 패키지
JP3370842B2 (ja) 半導体装置の実装構造
JP4035949B2 (ja) 配線基板及びそれを用いた半導体装置、ならびにその製造方法
KR20010017144A (ko) 적층형 플립 칩 패키지용 캐리어 테이프 제조방법
US6624008B2 (en) Semiconductor chip installing tape, semiconductor device and a method for fabricating thereof
KR100565766B1 (ko) 반도체 칩 패키지 및 그 제조방법
JP2002231856A (ja) 半導体装置及びその製造方法
KR100503277B1 (ko) 플립칩 패키지 형성 방법
TWI393197B (zh) 晶片封裝
US8222726B2 (en) Semiconductor device package having a jumper chip and method of fabricating the same
KR100303363B1 (ko) 웨이퍼 레벨 패키지 및 그의 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination