KR20110041964A - 무솔더 전자 어셈블리 및 그 제조 방법 - Google Patents

무솔더 전자 어셈블리 및 그 제조 방법 Download PDF

Info

Publication number
KR20110041964A
KR20110041964A KR1020097023293A KR20097023293A KR20110041964A KR 20110041964 A KR20110041964 A KR 20110041964A KR 1020097023293 A KR1020097023293 A KR 1020097023293A KR 20097023293 A KR20097023293 A KR 20097023293A KR 20110041964 A KR20110041964 A KR 20110041964A
Authority
KR
South Korea
Prior art keywords
plane
insulating material
electrically insulating
flexible substrate
component package
Prior art date
Application number
KR1020097023293A
Other languages
English (en)
Inventor
요셉 씨. 프젤스태드
Original Assignee
오컴 포트폴리오 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from PCT/US2008/063123 external-priority patent/WO2008138011A1/en
Priority claimed from US12/163,870 external-priority patent/US7926173B2/en
Application filed by 오컴 포트폴리오 엘엘씨 filed Critical 오컴 포트폴리오 엘엘씨
Publication of KR20110041964A publication Critical patent/KR20110041964A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

전자 어셈블리(400) 및 그 제조(800, 900, 1000, 1200, 1400, 1500, 1700) 방법이 개시된다. 상기 어셈블리(400)는 솔더를 사용하지 않는다. 부품들(406), 또는 I/O 리드들(412)이 있는 부품 패키지들(402, 802, 804, 806)이 평면 기판(808) 위에 배치(800)된다. 상기 어셈블리는 전기적 절연 물질(908)로 캡슐화(900)되며, 기판(808)을 통하여 부품 리드들(412)까지 비아들(420, 1002)이 형성되거나 드릴링 된다. 그후 상기 어셈블리는 도금되며(1200) 요구되는 층들(422, 1502, 1702)을 쌓기 위하여 캡술화 및 드릴링 공정(1500)이 반복된다. 평면 기판(808)은 플렉서블 기판(2016)일 수 있으며, 이는 다양한 인클로져들에 피트되도록 어셈블리(200)를 구부릴 수 있게 해준다.

Description

무솔더 전자 어셈블리 및 그 제조 방법{ELECTRONIC ASSEMBLIES WITHOUT SOLDER AND METHODS FOR THEIR MANUFACTURE}
본 출원은 2008년 6월 27일자로 출원된 미국 특허출원 12/163,870 의 계속 출원(continuation application)이며, 상기 미국 특허출원 12/163,870은 하기의 특허출원들에 대해 우선권을 주장하는 2008년 5월 8일자로 출원된 미국 특허출원 PCT/US08/63123 의 일부 계속 출원이다.: 2007년 5월 8일자로 출원된 미국 특허출원 60/928,467 "ELECTRONIC ASSEMBLY WITHOUT SOLDER", 2007년 5월 29일자로 출원된 미국 특허출원 60/932,220 "ELECTRONIC ASSEMBLY WITHOUT SOLDER AND METHODS FOR THEIR MANUFACTURE", 2007년 7월 5일자로 출원된 미국 특허출원 60/958,385 "SOLDERLESS FLEXIBLE ELECTRONIC ASSEMBLIES AND METHODS FOR THEIR MANUFACTURE", 2007년 7월 10일자로 출원된 미국 특허출원 60/959,148 "ELECTRONIC ASSEMBLIES WITHOUT SOLDER AND METHODS FOR THEIR MANUFACTURE", 2007년 7월 31일자로 출원된 미국 특허출원 60/962,626 "MASS ASSEMBLY OF ENCAPULSATED ELECTRONIC COMPONENTS TO A PRINTED CIRCUIT BOARD BY MEANS OF AN ADHESIVE LAYER HAVING EMBEDDED CONDUCTIVE JOINING MATERIALS", 2007년 8월 28일자로 출원된 미국 특허출원 60/966,643 "SYSTEM FOR THE MANUFACTURE OF ELECTRONIC ASSEMBLIES WITHOUT SOLDER", 2008년 3월 21일자로 출원된 미국 특허출원 61/038,564 "MONOLITHIC MOLDED SOLDERLESS FLEXIBLE ELECTRONIC ASSEMBLIES AND METHODS FOR THEIR MANUFACTURE", 2008년 3월 24일자로 출원된 미국 특허출원 61/039,059 "THE OCCAM PROCESS SOLDERLESS ASSEMBLY AND INTERCONNECTION OF ELECTRONIC PACKAGES". 상기 출원들은 그 전체가 본 명세서에 참조로서 포함된다.
본 출원은 2007년 7월 5일자로 출원된 미국 특허출원 60/958,385 "SOLDERLESS FLEXIBLE ELECTRONIC ASSEMBLIES AND METHODS FOR THEIR MANUFACTURE", 2007년 7월 10일자로 출원된 미국 특허출원 60/959,148 "ELECTRONIC ASSEMBLIES WITHOUT SOLDER AND METHODS FOR THEIR MANUFACTURE", 2007년 7월 31일자로 출원된 미국 특허출원 60/962,626 "MASS ASSEMBLY OF ENCAPSULATED ADHESIVE LAYER HAVING EMBEDDED CONDUCTIVE JOINING MATERIALS", 2007년 8월 6일자로 출원된 미국 특허출원 60/963,822 "SYSTEM FOR THE MANUFACTURE OF ELECTRONIC ASSEMBLIES WITHOUT SOLDER", 2007년 8월 28일자로 출원된 미국 특허출원 60/966,643 "ELECTRONIC ASSEMBLIES WITHOUT SOLDER AND METHODS FOR THEIR MANUFACTURE", 2008년 3월 21일자로 출원된 미국 특허출원 61/038,564 "MONOLITHIC MOLDED SOLDERLESS FLEXIBLE ELECTRONIC ASSEMBLIES AND METHODS FOR THEIR MANUFACTURE", 2008년 3월 24일자로 출원된 미국 특허출원 61/039,059 "THE OCCAM™ PROCESS SOLDERLESS ASSEMBLY AND INTERCONNECTION OF ELECTRONIC PACKAGES", 그리고 2008년 6월 24일자로 출원된 미국 특허출원 61/075,238 "ELECTRONIC ASSEMBLIES WITHOUT SOLDER ON TEMPORARY SUBSTRATES AND METHODS FOR THEIR MANUFACTURE"에 대한 우선권을 주장하며, 상기 출원들은 그 전체가 본 명세서에 참 조로서 포함된다.
본 명세서에 개시된 것 중 일부는 저작권 보호의 대상이 되는 내용을 포함한다. 저작권자는 특허상표청(Patent and Trademark Office) 특허 파일 또는 기록에 나타난 바와 같은 특허 문서 또는 특허 개시 내용의 복사에 대해서는 이의가 없으나, 그 이외의 사항에 대해서는 모두 저작권 보호의 대상이 됨을 고지하는 바이다.
본 발명은 일반적으로 전자 어셈블리(electronic assembly)에 관한 것이며, 보다 구체적으로는 솔더를 사용하지 않은 전자 제품들의 어셈블리 및 그 제조에 관한 것이나, 이에 국한되지는 않는다.
전자 제품들의 어셈블리, 즉 보다 구체적으로 인쇄 회로 기판에 조립된 전자 부품들의 영구적인 어셈블리는, 전자 산업의 초기부터, 비교적 저온의 납 합금(예를 들어, 주석/리드 또는 Sn63/Pb37)류를 사용해왔다. 그 이유는 여러가지이지만, 가장 중요한 이유는 인쇄 회로 기판과 많은 전자 부품들의 리드들 사이에 수천개의 전기적 배선들을 대량 결합하는 것이 용이하기 때문이었다.
리드는 매우 유독성의 물질이며, 리드에 노출되는 것은 광범위한, 잘 알려진 건강상의 부작용을 발생시킬 수 있다. 이와 관련하여 중요한 점은, 솔더링 공정에서 발생되는 연기가 인체에 유해하다는 것이다. 솔더링 공정은 리드 산화물(리드 기반의 솔더)과 수지(colophony)(솔더 플럭스로 부터의)의 조합인 연기(fume)를 생성할 수 있다. 이 성분들 각각은 잠재적으로 위험하다. 부가적으로, 전자 제품에서 리드의 양이 감소되면, 채굴 및 제련에 대한 압박도 감소될 것이다. 리드 채굴은 지역의 물 공급을 오염시킬 수 있다. 제련은 공장, 근로자, 그리고 환경 오염을 야기할 수 있다.
리드 스트림을 감소시키는 것은 또한 폐기되는 전자 디바이스들에서 리드의 양을 감소시켜주며, 매립지 및 다른 덜 안전한 곳들의 리드 레벨을 낮춰준다. 중고 전자제품들의 재활용 비용 및 곤란성, 그리고 폐기물 수출에 관한 느슨한 규정으로 인하여, 많은 양의 중고 전제제품들이 낮은 환경 기준 및 열악한 근로 조건을 가진 중국, 인도, 케냐와 같은 나라들로 수출된다.
따라서, 주석/리드 솔더를 줄이기 위한 시장의 압력 및 법적 압력이 존재한다. 특히, 제품 내 유해물질 포함 금지에 관한 지침(일반적으로 유해물질 사용제한 지침 또는 RoHS로 지칭됨)이 2003년 2월 EU에 의해 도입되었다. RoHS 지침은 2006년 7월 1일자로 시행되었으며, 각 가입국에서 강제되고 법률로 제정되도록 요구되고 있다. 이 지침은 다양한 종류의 전자 제품 및 전자 장비의 제조에 있어서, 납을 포함한 6가지 유해 물질들의 사용을 규제하고 있다. 그것은 전자 제품들의 수거, 재활용 그리고 재생의무 목표율을 규정한 폐전기전자제품 처리지침(WEEE) 2002/96/EC과 밀접하게 관련되며, 많은 양의 유독성 전자 디바이스 폐기물 문제를 해결하기 위한 입법 발의의 일부이다.
RoHS는 모든 전자 장비들에서 리드의 사용을 금지하지는 않는다. 의학 장비와 같은 높은 신뢰성을 요구하는 특정 디바이스에서는, 리드 합금의 계속적인 사용이 허용된다. 따라서, 전자 제품들에서의 리드는 계속해서 고려의 대상이다. 전자 산업은 주석/리드 솔더에 대한 실용적인 대체물을 찾아왔다. 현재 사용되는 가장 일반적인 대체물은 주석(Sn), 은(Ag), 그리고 구리(Cu)를 포함한 합금인 SAC 종이다.
SAC 솔더 또한 심각한 환경적인 영향을 가진다. 예를 들어, 주석 채굴은 국가적 및 세계적으로 재앙이다. 많은 주석 매장량이 아마존 우림에서 발견된다. 브라질에서, 이것은 도로 개설, 산림 개간, 원주민의 퇴거, 토양 퇴화(soil degradation), 그리고 댐의 건설, 찌꺼기 연못(tailing pond), 제방, 그리고 제련 작업을 이끌어왔다. 아마도, 브라질에서 주석 채굴의 가장 심각한 영향은 강 및 지류(creek)가 침니(silt)로 막히는 것이다. 이러한 퇴화는 동물 및 식물의 생태 프로파일을 영구히 변형시키고 유전자 은행(gean bank)를 파괴하며, 토양 구조를 변경시키고, 페스트와 질병을 발생시키고, 회복할 수 없는 생태학적 손실을 일으킨다.
브라질의 환경 관리실패로 인한 세계적인 생태학적 문제들는 잘 알려져 있다. 이 문제들의 범위는 우림의 파괴로 인한 지구 온난화의 압박에서부터 동물 및 식물의 생태 파괴에 의한 제약 산업의 장기적 파괴에까지 이른다. 브라질에서의 채굴은 단순히 산업의 파괴적 영향의 일례이다. 많은 매장량 및 그 채굴 작업은 또한, 경제적 발전을 향한 태도가 생태적 보호에 대한 고려보다 우선하는 개발도상 국가들인 인도, 말레이시아, 그리고 중국에서도 존재한다.
SAC 솔더는 추가적인 문제점을 가진다. 그것들은 고온을 요구하며, 에너지를 낭비하고, 쉽게 부서지며, 신뢰성 문제를 야기한다. 그 융해 온도는 부품들과 회로 기판이 손상될 수 있게끔 하는 온도이다. 개별적인 합금 성분 화합물들의 정확한 양은 여전히 연구중이며, 그 장기적 안정성도 알려지지 않았다. 더욱이, SAC 솔더 공정들은 단락부(short)(예를 들어, 주석 단결정)들 및 표면이 적절하게 준비되지 않은 경우에는 개방부(open)들을 형성하기 쉽다. 주석/리드 솔더가 사용되든지 SAC 종이 사용든지간에, 고밀도의 금속은 회로 어셈블리들의 무게 및 높이 모두를 증가시킨다.
그러므로, 솔더링 공정과 그것의 부대적인 환경적, 실제적인 결점들을 대체할 필요가 있다.
솔더 합금들이 가장 일반적인 것이었으나, 전도성 접착제의 형태인 소위 "폴리머 솔더"와 같은 다른 결합 물질들도 제시 및/또는 사용되어왔다. 또한, 부품들에 대한 소켓을 제공함으로써 연결부들을 별개로 만들려는 노력이 있어왔다. 또한, 전력을 연결하기 위한 전기전자 커넥터들 및 다양한 탄성 접촉(resilient contact) 구조들로 기술되는 신호 운반 컨덕터들이 있어왔으며, 이들 모두는 일정하게 인가되는 힘 또는 압력을 필요로 한다.
동시에, 보다 많은 전자 장치들을 보다 작은 부피 내에 넣으려는 계속적인 노력이 있어왔다. 그 결과, 전자 산업에서는 최근 몇년 동안, 패키지 내에 집적 회로(IC) 칩을 적층하는 다양한 방법들, 그리고 IC 패키지 그자체를 적층하는 다양한 방법들에 대한 관심이 계속되어왔으며, 이들 모두는 Z 또는 수직 축에서의 어셈블리 사이즈를 감소시기 위한 것이다.
또한, 특정 부품들(대개는 수동 소자들(passive devices))을 회로 보드 내부에 매립(embed)함으로써 PCB 위의 표면 장착 부품들(surface mounted components) 의 수를 감소시키기 위한 지속적인 노력이 있어왔다.
IC 패키지들의 생성시, 패키지되지 않은 IC 디바이스들을 직접 기판 내부에 배치하고 드릴링 또는 도금으로 그것들을 직접 칩 접촉부들과 상호연결함으로써 능동 소자(active devices)들을 매립하려는 노력이 있어왔다. 그러한 해법들은 특정 애플리케이션들에서는 이점을 제공하지만, 칩의 입력/출력(I/O) 단자들이 매우 작을 수 있으며 그러한 연결들을 정확하게 만드는것은 매우 어려운 도전과제이다. 더욱이, 제조후의 디바이스가 번 인 테스트(burn in testing)를 성공적으로 통과하지 못할 수 있으며, 이는 완성후 총체적인 노력을 무의미한 것으로 만든다.
고밀도로 패키지된 IC들이 전자 제품들의 신뢰성을 감소시킬 수 있는 고 에너지 밀도를 생성할 수 있으므로, 또 다른 고려 영역은 열의 관리이다.
본 발명은 전자 어셈블리 및 그 제조 방법을 제공한다. 전기적, 전자적, 전자 광학적(electro-optical), 전자 기계적(electro-mechanical) 그리고 외부 I/O 접촉부들을 지닌 사용자 인터페이스 디바이스들을 포함하는 사전테스트 및 번인(burned in)된 부품들이 평면 베이스 위에 배치된다. 이 어셈블리는 솔더 마스크, 유전체, 또는 전기적 절연 물질(청구항들을 포함하여 본 명세서에서는 공동적으로 "절연 물질"로 지칭됨)로 캡슐화되며, 상기 절연 물질은 부품의 리드들, 컨덕터들, 그리고 단자들(청구항들을 포함하여 본 명세서에서는 총체적으로 "리드"로 지칭됨)을 통하여 형성되거나 드릴링된 홀(비아로 일컬어짐)을 지닌다. 그후, 이 어셈블리가 도금되며, 원하는 층들을 쌓기 위하여, 캡술화 및 드릴링 공정이 반복된다.
신규한 역배선 공정(RIP: reverse-interconnection process)으로 제작된 상기 어셈블리는 솔더를 사용하지 않으며, 따라서 리드, 주석, 그리고 열 관련 문제들을 우회(bypass)한다. 용어 "역"은 어셈블리의 역 순서(PCB를 먼저 생성하고 그후 부품들을 장착하는 것이 아니라, 부품들을 우선 배치하고 그후 회로 층들을 제조)를 나타낸다. 종래의 PCB는 전혀 요구되지 않으며(비록 PCB가 선택적으로 통합될 수는 있지만), 제조 사이클 시간이 짧아지고, 비용 및 복잡도가 감소되며, PCB 신뢰성 문제들이 경감된다.
RIP 제품들은 기계적인 쇼크 및 열 사이클 피로 파괴(thermal cycle fatigue failure)에 대해 견고하다. PCB 보드들 위에 배치된 종래의 제품들에 비교하여, RIP 제품들 내에 통합된 부품들은 표면으로부터 분리(standoff)될 필요가 없으며, 따라서 더 낮은 프로파일을 가지고, 보다 촘촘히 배치될 수 있다. 더욱이, 솔더링 마감(solderable finish)이 요구되지 않으며, 더 적은 물질들 및 더 적은 공정 단계들이 요구되기 때문에, RIP 제품들은 비용이 적게 든다. 게다가, RIP 제품들은 인-플레이스(in-place) 열 증강(thermal enhancements)(개선된 열 방산 물질 들 및 방법들을 포함함)이 적용될 수 있어, 통합 EMI 차폐를 제공할 수 있다. 더욱이, 그 구조체는 내장된 전기 및 광학 부품들과 함께 조립될 수 있다.
본 발명은 다음에 의해 종래 기술의 수많은 단점들을 극복한다.:
회로 보드들의 필요 제거
솔더링의 필요 제거
"주석 단결정(tin whiskers)" 문제점의 제거
미세 피치 부품 리드들 사이의 난해한 세정(cleaning)의 필요 제거
컴플라이언트 리드(compliant leads) 또는 컴플라이언트 솔더 연결(compliant solder connections)의 필요 제거
제조 및 단종(end of line)의 상이한 레벨들
취약한 부품들 위에 고온의 리드-프리 솔더를 사용하는 것과 관련된 열에 대한 고려를 없애줌
본 발명의 이점은 다음을 포함한다.:
구조체들이 거의 완전히 첨가적(additive)이므로, 폐기물이 적음
구성(construction)에 사용되는 물질이 더 적음
잠재적으로 유독성인 금속들이 필요하지 않으므로 환경 친화적임
더 적은 공정 단계
줄어든 시험 요구조건
저열 공정(low heat processing), 따라서 결과적으로 에너지를 절약하게됨
더 낮은 비용
더 낮은 프로파일 어셈블리(lower profile assemblies)
증가된 신뢰성
잠재적으로 더 높은 성능 또는 더 긴 배터리 수명
기계적 쇼크, 진동, 그리고 물리적 손상으로부터 IC를 더 잘 보호함
최종 금속 코팅이 적용될 수 있으므로 전자들이 완전히 차폐됨
개선된 열 성능
완전한 에지 카드 커넥터(edge card connecter) 가능
메모리 모듈을 위한 개선된 디자인
폰 모듈을 위한 개선된 디자인
컴퓨터 카드 모듈을 위한 개선된 디자인
스마트 카드 및 RFID 카드를 위한 개선된 디자인
개선된 조명 모듈(lighting module)
본 발명의 세부사항들은, 그 구조 및 동작, 그리고 본 발명의 부대적인 이점들에 관한 것과 함께, 첨부의 도면들과 다음의 상세한 설명을 참조로 가장 잘 이해될 수 있을 것이다. 다른 언급이 없는한, 첨부의 도면들에서 유사한 참조 부호들은, 여러 도면들에서, 유사한 부분들을 나타낸다.
도 1은 PCB 상에 걸윙(gull wing) 부품을 사용한 종래의 솔더 어셈블리의 단면도이다.
도 2는 PCB 상에 BGA(Ball Grid Array) 또는 LGA(Land Grid Array)를 사용한 종래의 솔더 어셈블리의 단면도이다.
도 3은 전기 부품을 사용한 종래의 솔더리스(solderless) 어셈블리의 단면도 이다.
도 4는 LGA 부품을 사용한 RIP 어셈블리의 일부의 단면도이다.
도 5는 선택적인 열 방출기(heat spreader) 또는 열 흡수기(heat sink)와 함께 LGA 부품을 사용한 RIP 어셈블리의 일부의 단면도이다.
도 6은 개별 부품들, 아날로그 부품들, 그리고 LGA 부품들이 장착된것을 보여주는 2층 RIP 어셈블리의 단면도이다.
도 7은 짝을 이룬 2 층 RIP 서브어셈블리들 쌍의 단면도이다.
도 8은 RIP 어셈블리의 제조 단계에서의 단면도이다.
도 9는 RIP 어셈블리의 제조 단계에서의 단면도이다.
도 10은 RIP 어셈블리의 제조 단계에서의 단면도이다.
도 11은 RIP 어셈블리의 투사도이다.
도 12는 RIP 어셈블리의 제조 단계에서의 단면도이다.
도 13은 RIP 서브어셈블리의 투사도이다.
도 14는 RIP 서브어셈블리의 측면의 단면도이다.
도 15는 RIP 어셈블리의 제조 단계에서의 단면도이다.
도 16은 RIP 어셈블리의 제조 단계에서의 단면도이다.
도 17은 RIP 어셈블리의 제조 단계에서의 단면도이다.
도 18은 두개의 RIP 서브어셈블리들을 함께 모으는 것 및 레지스트레이션(registration)의 측면도이다.
도 19는 두개의 완전한 짝을 이룬 RIP 서브어셈블리들 쌍의 단면도이다.
도 20은 플렉서블 기판 위에 장착된 LGA 부품을 사용하는 RIP 어셈블리의 일부의 단면도이다.
도 21은 플렉서블 기판 RIP 어셈블리의 제조 단계의 단면도이다.
도 22는 플렉서블 기판 RIP 어셈블리의 제조 단계의 단면도이다.
도 23은 플렉서블 기판 RIP 어셈블리의 제조 단계의 단면도이다.
도 24는 플렉서블 기판 RIP 어셈블리의 제조 단계의 단면도이다.
도 25는 플렉서블 기판 RIP 어셈블리의 제조 단계의 단면도이다.
도 26는 플렉서블 기판 RIP 어셈블리의 제조 단계의 단면도이다.
도 27은 플렉서블 기판 위에 장착된 개별 부품, 아날로그 부품, 및 LGA 부품들을 보여주는 RIP 어셈블리의 단면도이다.
도 28은 플렉서블 기판위에 장착된 개별 부품, 아날로그 부품, 및 LGA 부품을 보여주는 RIP 어셈블리와 그 어셈블리를 구부리는 것을 보여주는 단면도이다.
도 29는 트레이스 연결부들을 보여주는 RIP 서브어셈블리 층의 투사도이다.
도 30은 비-RIP 서브어셈블리 층의 평면도이다.
도 31은 RIP 서브어셈블리의 도면이다.
도 32는 RIP 서브어셈블리 층의 평면도이다.
도 33은 RIP 서브 어셈블리 상면의 사진이다.
도 34는 RIP 서브 어셈블리의 투사 사진이다.
본 발명의 완전한 이해를 제공하기 위하여, 다음의 설명 및 첨부의 도면들에 서, 구체적인 용어 및 도면 부호들이 사용된다. 일부 경우에, 상기 용어 및 부호들은 본 발명을 실시하는데에는 필요하지 않은 구체적인 세부사항들을 포함할 수 있다. 예를 들어, 부품들의 컨덕터 소자들 간의 배선(즉, 부품 I/O 리드들)은 디바이스들 내의(또는 사이의) 복수의 부품 접촉부들에 연결되는 단일 컨덕터 신호 라인 또는 단일 리드에 상호연결되는 멀티컨덕터를 가진 것으로서 도시되거나 기술될 수 있다. 따라서, 멀티컨덕터 배선들 각각은 대안적으로 단일 컨덕터 신호, 제어, 전력 또는 접지 라인등이 될 수 있으며, 그 역의 경우도 가능하다. 단일 종단(single-ended)인 것으로 도시되거나 기술된 회로 경로들은 또한 차동적(differential)일 수 있으며, 그 역의 경우도 가능하다. 상호 연결된 어셈블리는 표준 배선들로 구성될 수 있으며, 상기 어셈블리의 마이크로스트립, 또는 스트립라인 배선들 및 모든 신호 라인들은 차폐(shield)되거나 차폐되지 않을 수 있다.
도 1은 솔더 조인트(solder joint)(110)를 사용한, PCB(102) 상에 솔더 마운팅된 걸 윙 부품 패키지(gull wing component package)(104)의 종래의 완성된 어셈블리(100)를 도시한다.
부품 패키지(104)는 전자 부품(106)을 포함한다. 상기 부품(106)은 IC 또는 또 다른 개별 부품일 수 있다. 걸 윙 리드(gull wing lead)(108)는 패키지(104)로부터 플로우 솔더(flow solder)(110)까지 연장되며, 플로우 솔더(110)는 리드(108)를 PCB(102) 상의 패드(112)에 연결한다. 절연 물질(114)은 플로우 솔더(110)가 흘러서 부품(106)을 PCB(102) 상의 다른 부품들(도시되지 않음)과 단락(short)시키는 것을 방지해준다. 패드(112)는 스루홀(118)에 연결되며, 상기 스루홀(118)은 (116) 으로 표시된 것들과 같은 적절한 트레이스들에 연결된다. 솔더 조인트와 관련하여 앞에서 설명한 문제점들에 부가하여, PCB(102)의 내부 구조를 포함하는 이러한 유형의 어셈블리는 복잡하며, 본 발명에서는 감소되는 높이 공간을 필요로한다.
도 2는 솔더 조인트(202)를 사용한, PCB(214) 상의 BGA IC 또는 LGA IC 패키지(204)의 종래의 완성된 어셈블리(200)를 도시한다. 도 1과의 주요한 차이점은 플로우 솔더(110) 대신에 볼 솔더(202)를 사용한다는 점이다.
부품 패키지(204)는 부품(206)을 포함한다. 리드(208)는 지지대(support)(210)을 통하여 패키지(204)로부터 볼 솔더(202)로 연장되며, 볼 솔더(202)는 리드(208)를 PCB(214) 상의 패드(212)에 연결한다. 절연 물질(216)은 볼 솔더(202)가 패키지(204)내에 포함된 다른 리드들(도시되지 않음)과 단락되는 것을 방지해 준다. 절연 물질(218)은 볼 솔더(202)가 흘러서 부품(206)을 PCB(214) 상의 다른 부품들(도시되지 않음)과 단락시키는 것을 방지해준다. 패드(212)는 쓰루홀(220)에 연결되며, 쓰루홀(220)은 (222)로 표시된 것들과 같은 적절한 트레이스들에 연결된다. 이러한 구성에는 도 1에 도시된 어셈블리들에서와 같은 동일한 문제점들이 존재한다. 앞서서 언급한 솔더 조인트에 대한 문제점들에 부가하여, 이러한 유형의 어셈블리는 복잡하고(특히, PCB(214) 때문에), 높이 공간이 요구되는데, 이 높이 공간은 본 발명에서는 감소된다.
도 3은 종래의 무솔더 연결 장치(300)를 도시한다. 미국 특허 6,160,714(Green)를 참조하기로 한다. 이 구성에서, 기판(302)이 패키지(304)를 지지한다. 패키지(304)는 IC 또는 다른 개별 부품등의 전자 부품(도시되지 않음)을 포함한다. 기판(302)위에는 절연 물질(306)이 놓인다. 기판(302)의 다른 면 위에는, 전도성의 폴리머 후막 잉크(polymer-thick-film ink)(308)가 있다. 전도성을 개선하기 위하여, 구리 박막(310)이 폴리머 후막(308) 위에 도금된다. 비아는 패키지(304)로부터 기판(302)를 통하여 연장된다. 상기 비아는 전도성 접착제(314)로 충전(filling)된다. 접착제(314)에 대한 패키지(304)의 접합점(316)은 가용(fusible) 폴리머 후막 잉크, 은 폴리머 후막 전도성 잉크, 또는 상용 솔더 페이스트로 이루어질 수 있다. 본 발명에 대비하여 이 종래 기술의 어셈블리의 한가지 단점은, 접착제(adhesive)에 의해, 융기(bump)(318)로 도시된 것과 같은 추가의 두께가 더해진다는 것이다.
RIP 어셈블리(RIP Assembly)
본 발명의 예시적인 어셈블리(400)를 도시하는 도 4는 기판(416) 위에 장착된 LGA 부품 패키지(402, 406, 408, 410, 412, 414)를 도시하며, 여기서 상기 기판(416)은 반드시 PCB가 아니어도 된다. BGA, 걸 윙, 또는 다른 IC 패키지 구조 또는 어떠한 유형의 개별 부품이라도 상기 LGA 부품으로 적합하다는 것은 당업자에게는 자명할 것이다. 이러한 연결은 보다 간단하고, 솔더를 사용하지 않으며, 도 1, 2, 및 3에 도시된 어셈블리들보다 낮은 프로파일을(lower profile) 가진다.
패키지(402)에 접착되어 있는 것은 절연 물질(404)이다. 물질(404)은 패키지(402)의 1 면에 접합된 것으로 도시된다. 그러나, 물질(404)은 패키지(402)의 2개의 면들, 패키지(402)의 2개 이상의 면들에 접합되거나 패키지(402)를 사실상 에워싸고(envelop) 있을 수 있다. 도포됨에 따라, 물질(404)은 상기 장치에 강 도(strength), 안정성, 구조적 무결성, 경도(toghness)(즉, 부서지지 않음), 그리고 치수적 안정성을 줄 수 있다. 물질(404)은 유리 섬유(glass cloth)와 같은 적합한 물질의 포함시킴으로써 강화될 수 있다.
부품 패키지(402)는 전자 부품(406)(IC, 이산형(discrete) 또는 아날로그 디바이스와 같은 것으로서, 청구항들을 포함하여 본 명세서에서는 공통적으로 "부품"이라고 지칭됨), 지지대(408, 410)(바람직하게는 유기 물질 또는 세라믹 물질로 구성됨), 리드(412), 그리고 절연 물질(414)을 포함한다. 부품 패키지(402)는, 많은 경우에 제조되고 운반되면서, 절연 물질(414)을 포함하지만, 이러한 종래의 피처(legacy feature)는 장래에는 잠재적으로 제거될 수 있으며, 따라서 어셈블리(400)의 프로파일이 감소될 수 있다. 바람직하게는, 지지대들(408, 410) 또는 절연 물질(414)(만약 존재한다면)은, 바람직하게는 절연 물질로 구성된 기판(416)위에 놓인다. 패키지(402)로부터 연장되는 리드들(예를 들어 (412))을 단락시키고자 하는 경우에는, 기판(416)의 일부 또는 전부가 전기적으로 전도성인 물질로 구성될 수 있다.
기판(416)에 대한 리드(412) 및 절연 물질(414)의 접합은 접착성 도트들(adhesive dots)에 의해, 그리고 잘 알려진 다른 기법들에 의해 실현될 수 있다.
제1 세트의 비아들(예를 들어, 비아(420))이 기판(416)을 통하여 연장되고, 절연 물질(414)(만약 존재한다면)를 통하여 연장되며, 리드(412)와 같은 리드들까지 도달하여 리드들을 노출시킨다. 제1 세트의 비아들은 전기적으로 전도성인 물질(은(Ag), 금(Au), 또는 알루미늄(Al) 및 다른 적합한 물질들로 대체될 수 있으 나, 대부분의 경우에는 구리(Cu)임)로 도금되거나 충전된다. 상기 도금 또는 충전은 리드(412)와 융합되어(fuse with) 전기적이고 기계적인 결합(bond)을 형성한다.
기판(416)이 도금된 패턴 마스크(도시되지 않음)를 포함하거나, 또는 상기 제1 세트의 비아들(예를 들어, 비아(420)) 내부로 유입된 도금부 또는 충전부가 기판(416) 아래로 연장되어, 요구되는 제1 세트의 트레이스들을 제공한다. 다른 트레이스들도 생성될 수 있다. 마찬가지로 절연 물질인 층(422)은 기판(416) 및 제1 트레이스들의 아래에 놓일 수 있다. 층(422)의 목적은 (만약 필요한 경우) 제2 세트의 트레이스들에 대한 플래폼을 제공하는 것이며, 제1 세트의 트레이스들을 제2 세트의 트레이스들로부터 전기적으로 절연시키는 것이다.
제2 세트의 비아들(예를 들어, 비아(426))은 층(422)를 통하여 연장되며, 기판(416) 아래에 놓인 트레이스들 및/또는 리드들(예를 들어, 리드(428))에 도달하여 상기 트레이스들 및/또는 리드들을 노출시킨다. 제1 세트의 비아들(예를 들어, 비아(420))을 참조하여 위에서 논의된 바와 같이, 제2 세트의 비아들이 도금 또는 충전되어, 기판(416) 아래의 요구되는 리드들(예를 들어, 리드(428))과 융합될 수 있다.
이러한 적층(layering)은 필요에 따라 계속된다. 위의 구조를 반복함으로써, 복수의 층들(도시되지 않음) 및 부가적인 트레이스 및 비아들이 형성될 수 있다. 표면 절연 물질(432)은 마지막 층을 언더코팅(undercoating)한다. 리드들 또는 전기 접속부들(예를 들어, 리드(434))은 표면 절연 물질(432) 너머로 연장될 수 있다. 이는 다른 전기 부품들 또는 회로 보드들과 연결할 수 있게 해주는 접촉 표면 (예를 들어, 표면(436))들을 제공한다.
도 5의 어셈블리(500)는 선택적인 열 소산(heat dissipation) 피처들을 도시한다. 앞서서 도 4에서 설명된 서브어셈블리(400)는, 부품(406)에 의해 생성된 열을 소산시키기 위해 패키지(402) 및 물질(404)의 상부에 열 방출기(heat spreader)(506) 및/또는 열 흡수기(heat sink)(508)를 구비할 수 있다. 열 흡수기를 열 방출기와 결합시키기 위하여 열 전달 물질(thermal interface material)(도시되지 않음)이 사용될 수 있다. 선택적으로, 물질(404)은 그 조성에, 패키지(402)로부터의 열의 흐름을 증가시키기 위하여 실리콘 이산화물(SiO2) 또는 알루미늄 이산화물(AlO2)과 같은 열 전도 물질(전기적으로는 절연 물질이라 하더라도)을 포함할 수 있다. 열 방출기(506) 및 열 흡수기(508)는 본 기술분야에서 잘 알려진 하나 이상의 물질들로 구성되며, 서브어셈블리(400)에 EMI 보호를 제공할 수 있고, 정전기 방전에 대해 보호할 수 있도록 도와줄 수 있다.
그 일부가 도 5에 도시된 2 층 RIP 어셈블리에 따라, 도 6은 개별 걸 윙 부품(602), 아날로그 부품(604), 및 LGA IC(606)를 포함한 장착된 샘플 세트의 부품들을 구비한 어셈블리(600)를 도시한다.
RIP 어셈블리가 PCB 포함 솔더 부품들보다 덜 복잡하다는 것은 당업자에게는 명백할 것이다. 즉, PCB 그 자체가 제조하기 위하여 수십개의 단계들을 요구하는 복잡한 디바이스이다. RIP 어셈블리는, PCB 보드를 요구하지 않음으로써, 보다 단순하고, 완성된 전자 어셈블리의 제조를 위해 보다 적은 단계들이 요구된다.
선택사항으로서, 도 7의 장치(700)는 도금 및/또는 충전된 비아들(예를 들 어, 706a, 706b)에서 그리고/또는 리드들(예를 들어, 708a, 708b)에서 함께 결합된 두개의 RIP 서브어셈블리들(702, 704)을 도시한다.
제조의 RIP 방법
도 8 내지 17은 RIP 어셈블리의 제조 방법을 도시한다. 본 발명의 범주 및 정신으로부터 벗어남 없이 단계들의 순서가 변경될 수 있다는 것이 당업자에게는 명백할 것이다.
도 8의 단계(800)는 기판(808) 위에 패키지된 부품들(802, 804, 806)을 기판(808) 위에 처음 장착하는 단계를 도시한다. 부품들은, 스팟 접착제 또는 전도성 접착제를 도포하는 것을 포함하는 당업자들에게 잘 알려진 다수의 서로 다른 기법들 및/또는 물질들에 의해 또는 부품 리드들의 접착성 막(tacky film)을 기판(808)에 본딩하는 것에 의해 제 위치에(in place) 유지될 수 있다. 도포 물질 또는 본딩 물질은 상기 부품들을 유지시키는 것과 나중에 떼어내는 것에 적합한 물질이다.
도 9의 단계(900)은 RIP 방법의 제조에 있어서 또 다른 단계를 도시한다. 이 단계에서, 도 8의 일부 어셈블리가 뒤집힐 수 있다. 초기에 장착된 패키지된 부품들(802, 804, 806)은 전기적 절연 물질(908)로 쌓여(encased) 있다. 물질(908)은 패키지된 부품들(802, 804, 806)에 대한 지지를 제공하며 그것들을 서로 전기적으로 절연시킨다. 물질(908)이 AlO2 또는 SiO2와 같은 열 전도성 물질(그러나, 전기적으로는 절연성 물질)을 포함한다면, 그것은 또한 열을 소산(dissipation)시키는 것을 도와줄 것이다.
도 10의 단계(1000)는 RIP 방법의 제조에 있어서 또 다른 단계를 도시한다. 기판(808)을 통하는(through) 비아들(예를 들어, 비아(1002))이 생성되며, 패키지된 부품들(802, 804, 806)의 리드들에 도달하여 상기 리드들을 노출시킨다. 레이저 드릴링을 포함한 몇개의 알려진 기법들에 의해, 비아들(예를 들어, 비아(1002))이 형성되거나 드릴링될수 있다(청구항들을 포함하여 본 명세서에서는 공통적으로 "형성"으로 지칭됨).
단계(1000)의 완료시에 도시되는 것과 같은 도 11의 부분적인 어셈블리(1100)는 비아들(예를 들어, 비아(1102))을 보여주는 기판(808)의 상부면의 투사도이다.
도 12의 단계(1200)는 직접적인 회로들의 인쇄가 어떻게 이루어지는지를 도시한다. 비아들(예를 들어, 비아(1202))은 전기적으로 전도성인 물질로 충전되거나 도금될 수 있으며, 기판(808) 위의 트레이스들과 리드들(예를 들어, 리드(1208))은 디바이스(1206)에 의해 생성될 수 있다. 당업자에게 잘 알려진 몇가지 기법들을 사용하여, 디바이스(1206)가 비아(1202)를 충전할 수 있고, 기판(808) 위에 리드들 및 트레이스들(1208)을 인쇄할 수 있으며 그리고/또는 도금할 수 있다.
기판(808) 위에 단계(1200)에 따라 생성된 트레이스들(예를 들어, (1302)) 및 리드들(예를 들어, (1304))은 도 13의 부분적인 어셈블리(1300)에서 투사도로 도시된다.
단계(1200)에 따라 생성된 부분적인 어셈블리(1400)는 도 14에서 측면도로 도시된다. 충전된 비아들(예를 들어, 비아(1402))은 기판(808)을 통하여 부품 리드 들(예를 들어, 리드(1406))까지 연장되는 것으로 도시된다.
도 15의 단계(1500)에서, 절연 물질층(1502) 및 제2 세트의 비아들(예를 들어, 비아(1504))이 기판(808)의 상부에 형성된다. 상기 비아들은 기판(808) 상부의 리드들(예를 들어, (1506))까지 연장되어 상기 리드들을 노출한다.
도 16의 서브어셈블리(1600)의 생성을 도시하는 단계에서, 비아들(예를 들어, (1602))을 도금 및/또는 충전하고 트레이스들(예를 들어, (1604))을 만드는 공정이 층(1502) 위에서 완료된다.
이러한 방식으로, 추가적인 층들이 형성될 수 있다. 결과적으로, 도 17에 도시된 바와 같이, 절연 물질(1702)이 서브어셈블리(1600)의 상부 층의 상면 위에 놓인다. 부가적으로, 열 방출기(1706)와 열 흡수기(1708)가 물질(908) 아래에 접합될 수 있다.
서브어셈블리(1704)의 상부에 물질(1702)를 적층하는 것의 대안(alternative)이 도 18의 단계(1800) 및 도 19의 단계(1900)에 도시된다. 도 18에서, 서브어셈블리들(1600)의 리드들, 충전부들, 그리고 트레이스들은 서로 정합(registration)되고 그후 접합된다.
도 19는 서브어셈블리들(1600)을 함께 결합하는, 임의의 적절한 공정 및 물질을 사용하는 본딩제(bonding agent)(1908)의 추가(예를 들어, 이방성 전도 필름의 도포)를 도시한다. 도 19에 도시되지는 않았으나, 일 서브어셈블리에 대해 도 17에서 도시되고 상술된 바와 같이, 열 방출기들 및 열 흡수기들이 지지 물질(1904) 아래 및 지지 물질(1906) 상부에 추가될 수 있다.
플렉서블 기판(Flexible Substrate)
도 20은 도 4와 유사하나, 몇가지 눈에 띄는 차이점들이 있다. 부분적으로 도시된 어셈블리(2000)는 플렉서블 기판(2016) 마운팅(이 플렉서블 기판(2016)은 제1 평면(2022) 및 제2 평면(2024)을 가진다)을 가지며, 전기적 절연 물질(2004)이 전체 기판에 걸쳐 연장되지 않고, 비아들(예를 들어, 비아(2020) 및 트레이스들(예를 들어, 트레이스(2028)의 일 층만이 존재한다.
도 20의 어셈블리(2000)는 본 발명의 플렉서블한 변형을 보여주며, 당업자에게 잘 알려진 타입의 전기적 절연 물질로 만들어진 플렉서블 기판(2016) 상에 장착된 LGA 부품 패키지(2002)(이 부품 패키지는 서브부품들(2006, 2008, 2010, 2012, 2014)을 포함한다)를 보여준다. BGA, 걸 윙 또는 다른 IC 패키지 구조 또는 임의의 유형의 개별 부품이 상기 LGA 부품을 대체할 수 있음은 당업자에게 명백할 것이다. 도 4에 도시된 어셈블리와 유사하게, 이 연결은, 도 1, 2, 그리고 3에 도시된 어셈블리들보다 더욱 간단하고, 솔더를 사용하지 않으며, 더욱 낮은 프로파일을 보여준다.
패키지(2002)에 부착되어 있는 것은 절연 물질(2004)이다. 물질(2004)은 패키지(2002)의 2개의 면들에 접합된 것으로 도시된다. 그러나, 물질(2004)은 패키지(2002)의 1개 면, 또는 패키지(2002)의 2개 이상의 면들에 접합되거나 패키지(2002)를 사실상 에워싸고(envelop) 있을 수 있다. 물질(2004)이 도포됨에 따라, 물질(2004)은 상기 장치에 강도(strength), 안정성, 구조적 무결성, 경도(toghness)(즉, 부서지지 않음), 그리고 치수적 안정성을 줄 수 있다. 물 질(2004)은 유리 섬유(glass cloth) 또는 금속 스크린(이것도 EMI 보호 대책(measure of EMI protection)을 어느정도 제공한다.)과 같은 적합한 물질을 포함시킴으로써 보강(reinforcement)될 수 있다.
부품 패키지(2002)는 전자 부품(2006)(IC, 이산형(discrete) 또는 아날로그 디바이스와 같은 것으로서, 청구항들을 포함하여 본 명세서에서는 공통적으로 "부품"이라고 지칭됨), 지지부(supports)(2008, 2010)(바람직하게는 유기 물질 또는 세라믹 물질로 구성됨), 리드(2012), 그리고 절연 물질(2014)을 포함한다. 부품 패키지(2002)는, 많은 경우에 제조되고 운반되면서, 절연 물질(2014)을 포함하지만, 이러한 종래의 피처(legacy feature)는 장래에는 잠재적으로 제거될 수 있으며, 따라서 어셈블리(2000)의 프로파일이 감소될 수 있다. 바람직하게는, 지지부(2008, 2010) 또는 (만약 존재한다면) 절연 물질(2014)은 절연 물질로 구성된 기판(2016)위에 놓인다. 패키지(2002)로부터 연장되는 리드들(예를 들어 (2012))을 단락시키고자 하는 경우에는, 기판(2016)의 일부 또는 전부가 전기적으로 전도성인 물질로 구성될 수 있다.
기판(2016)에 대한 절연 물질(2014) 및 리드(2012)의 접합은 접착성 도트들(adhesive dots)에 의해, 그리고 다른 잘 알려진 기법들에 의해 실현될 수 있다.
비아들의 세트(예를 들어, 비아(2020))는 기판(2016)을 통하여 연장되고, 절연 물질(2014)를 통하여 연장되며(만약 존재한다면), 리드(2012)와 같은 리드들까지 도달하여 리드들을 노출시킨다. 비아(2020)는 전기적으로 전도성인 물질(은(Ag), 금(Au), 또는 알루미늄(Al) 및 다른 적합한 물질들로 대체될 수 있으나, 대부분의 경우에는 구리(Cu)임)로 도금되거나 충전된다. 상기 도금 또는 충전은 리드(2012)와 융합되어(fuse with) 전기적이고 기계적인 결합(bond)을 형성한다.
기판(2016)이 도금된 패턴 마스크(도시되지 않음)를 포함하거나, 또는 상기 비아들의 세트(예를 들어, 비아(2020)) 내부로 유입된 도금부 또는 충전부가 기판(2016) 아래로 연장되어, 요구되는 트레이스들의 세트를 제공할 수 있다. 다른 트레이스들도 생성될 수 있다.
표면 전기적 절연 물질(2032)가 트레이스(예를 들어, 트레이스(2028)) 및 플렉서블 기판(2016)을 언더코팅한다. 리드들 또는 전기적 연결부들이 상기 표면 절연 물질(2032) 너머로 연장될 수 있다. 이는 다른 전자 부품들 또는 회로 보드들과 연결될 수 있게 해주는 접촉 표면들(도시되지 않음)을 제공한다.
도면에 도시되지 않았으나, 도 20을 도 5와 비교하는것으로부터, 어셈블리(2000)가 선택적인(optional) 열 방산 피처들을 포함할 수 있다는 것이 명백하다. 어셈블리(2000)는 패키지(2002) 및/또는 물질(2004) 상부에 부품(2006)에 의해 생성되는 열을 방산하기 위한 열 방출기(506) 및/또는 열 흡수기(508)(모두 도 5에 도시됨)를 가질 수 있다. 열 흡수기와 열 방출기를 결합시키기 위하여 열 전달 물질(thermal interface material)(도시되지 않음)이 사용될 수 있다.
선택적으로, 물질(2004)은 그 조성에, 패키지(2002)로부터의 열의 흐름을 증가시키기 위하여, 실리콘 이산화물(SiO2) 또는 알루미늄 이산화물(AlO2)과 같은 열 전도 물질(전기적으로는 절연 물질이라 하더라도)을 포함할 수 있다. 만약, 도 5에 서 도시된 바와 같이, 열 방출기(506) 및 열 흡수기(508)는 본 기술분야에서 잘 알려진 하나 이상의 물질들로 구성되면, 상기 열 방출기(506) 및 열 흡수기(508)는 어셈블리(2000)에 EMI 보호를 제공할 수 있고, 정전기 방전에 대해 보호할 수 있도록 도와줄 수 있다.
물질(2004)은 어셈블리(2000)가 구부려질 때, 스트레인 릴리프(strain relief)(즉, 딱딱한 영역에서 구부러지는 영역으로의 변화(transition))를 제공하는 테이퍼 에지(tapered edge)(2005)를 가진다.
도 21 내지 26은 플렉서블 RIP 어셈블리의 제조 방법을 도시한다. 단계들의 순서가 본 발명의 범주 및 정신으로부터 벗어남 없이 변경될 수 있다는 것은 당업자에게는 명백할 것이다.
도 8을 다시 참조하면, 단계(800)은 기판(808) 위에 패키지 부품들(802, 804, 806)의 초기 장착 단계를 보여준다. 이 단계는 아날로그 부품들을 플렉서블 기판(예를 들어, 도 21에서 부품들(2102, 2002, 2014)과 플렉서블 기판(2016)) 위에 장착하는 경우에 동일하게 유지된다. 스팟 접착제 또는 전도성 접착제를 도포하는 것을 포함하는 당업자들에게 잘 알려진 다수의 서로 다른 기법들 및/또는 물질들에 의해, 또는 부품 리드들의 접착성 막(tacky film)을 플렉서블 기판(2016)에 본딩하는 것에 의해 부품들은 제위치에 유지될 수 있다. 도포 물질 또는 본딩 물질은 상기 부품들을 영구적으로 유지시키는 데에 적합할 것이다.
도 21, 단계(2100)은 플렉서블 기판(2016) 위에 장착된 전형적인 패키지 컴포넌트(예를 들어, 걸 윙(2102), LGA(202), 그리고 아날로그 부품(2104) 세트가 봉 해진것(envelopment)을 보여준다. 이 단계에서, 플렉서블 기판(2016)은 임시 베이스(temporary base)(도시 되지 않음) 또는 에어 쿠션(ari cushion) 위에 얹혀 있을 수 있다. 전기적 절연 물질(2004) 및 전기적 절연 물질(2004a)이 전형적인 부품들(2102, 2002, 2104) 위에 도포되거나 또는 오버몰딩(overmolding)된다. 물질(2004, 2004a)이 부품(2102)와 같은 단일 부품, 부품(2002) 및 부품(2104)와 같은 하나 이상의 부품, 또는 복수의 부품들에 접합되거나 이 부품들을 에워쌀수 있음을 알아야 한다. 단계(2100)의 결과로 서브 어셈블리(2106)가 완성된다.
도 22, 단계(2200)는 서브어셈블리(2106) 위에 정합(registration)되어 위치한 지지 요소(support element) 및/또는 몰딩 디바이스(2208)를 도시한다.
도 23에 도시된 바와 같이, 단계(2300)는 지지 요소 및/또는 몰딩 디바이스(2208)의 적용 단계이다. 디바이스(2208)는 물질의 외곽(contour)(2302, 2304)에서 물질(2004a, 2004)과 접한다. 디바이스(2208)은 물질(2004a, 2004)를 지지 및/또는 몰딩한다. 이 단계에서, 물질(2004a, 2004)이 미리 형성되었는지 또는 몰딩되었건 간에, 디바이스(2208)는 후속 제조 단계들에서 서브어셈블리(2106)(도 21 및 22)에 대한 지지를 제공한다.
필요하다면, 단계(2300) 다음에, 임시 베이스가 제거되거나 에어 쿠션이 취소될 수 있다. 다시, 필요하다면, 상기 서브어셈블리가 도 24, 단계(2400)에 도시된 바와 같이 재위치될 수 있다. 이 단계에서, 플렉서블 기판(2016)을 통해 드릴링(비아(2402)와 같은 비아들을 형성함)하는 것은 리드(예를 들어, 리드(2012))를 노출시킨다. 그러나, 비아들을 형성하는 순서 및 과정은 서로 다르며, 비아들은 도 21의 단계(2100) 전에 드릴링 또는 몰딩에 의해 미리 형성될 수 있다. 사실, 비아들은 임시 베이스 또는 에어 쿠션을 통하여 드릴링함으로써 형성될 수 있다.
도 25의 단계(2500)에서, 비아들은 예를 들어, 물질(2502)로 도금 또는 충전된다. 당업자에게 잘 알려진 임의의 공정에 의해 전기적 전도성 물질(2502)(은(Ag), 금(Au), 또는 알루미늄(Al) 또는 다른 적합한 물질들로 대체될 수 있지만 많은 경우에는 구리(Cu)임.)이 도포된다. 도금 또는 충전은 리드들과 융합되어(fuse with) 전기적이고 기계적인 결합(bond)을 형성한다. 상기 도금 또는 충전이 리드들을 형성할 수 있다. 이 단계에서, 일반적으로 도금에 의해 실제로 트레이스(2504)와 같은 트레이스들이 형성될 수 있다.
도 26의 다음 단계(2600)에서, 표면에 전기적 절연 물질 또는 유전체 물질(2602)을 도포하는 것은 도금 또는 충전된 비아들(예를 들어, 충전된 비아 물질(2502)), 트레이스들(예를 들어, 트레이스(2504), 그리고 플렉서블 기판(2016)을 오버코팅(overcoating)한다. 리드들 또는 전기적 연결부들, 한 점에서의리드(2604a) 및 또 다른 점에서의 리드(2604b)는 표면 절연 물질(2602) 위로 연장될 수 있다. 리드들(2604a, 2604b)은 다른 전자 부품들 또는 회로 보드들과의 연결될 수 있게 해준다. 이 단계에서 물리적인 지지부를 제공하는 것은 디바이스(2208)이다. 디바이스(2208)을 대신하여, 에어 쿠션이 지지를 제공할 수 있다. 단계(2600)의 결과로, 디바이스(2208)이 제거된다.
완성된 어셈블리(2700)가 도 27에 도시된다. 부품들(2102, 2002, 그리고 2104)는 물질(2004a, 2004)에 의해 플렉서블 기판(2016)에 대해 절연되며 이 기판 에 접합된다. 절연 물질(2032)이 플렉서블 기판(2016)을 지지(support)한다.
도 28은 굴곡점들(inflection points)이 대략적으로 (2802, 2804)에 있는 어셈블리를 도시한다. 어셈블리(2700)를 구부리는 것은 공간(real estate)이 중시되는 디바이스(예를 들어, 셀 폰 또는 휴대용 디바이스들)내에 어셈블리(2700)가 놓일 수 있게 해주며, 따라서, 회로가 다른 다양한 디바이스 요소들 주변에 삽입될 수 있게 해준다.
트레이스 밀도
도 10을 참조하면, RIP 서브어셈블리는 비아(1002)(도 11의 투사도 참조)와 같은 비아들을 포함한다.
도 29에서, RIP 서브어셈블리(2900)의 기판(2906) 표면 위에, 충전된 비아들이 리드들(리드(2904)) 및 트레이스들(예를 들어, 트레이스(2902))을 형성한다.
도 30은 솔더링된 연결부들을 사용하는 비-RIP 서브어셈블리(3000)를 도시한다. 인쇄 회로 기판(PCB)(3002) 상에서, 솔더는 리드들(예를 들어, 3004)을 덮는다. 트레이스들(예르 들어, 3006)가 리드들 사이에 형성되며, 그 수는 랜드 에지(land edge)들 사이의 감소된 공간에 의해 제한된다. 솔더마스크(도시되지 않음)는 솔더 종단들을 정의하기 위하여 일반적으로 사용된다.
도 31은 전기적 절연 물질(3102)이 부품 패키지(3104)를 에워싸고 부품 패키지(3104)를 기판(3112)에 접합시키는 RIP 서브어셈블리(3100)를 도시한다. 비아들은 기판(3112)을 통하여 부품 리드들(예를 들어, 리드(3106))로 연장되어 형성되었다. 비아들은 충전 또는 도금되었으며, 트레이스들(예를 들어 트레이스(3108))이 충전 또는 도금된 비아들을 연결하고 따라서 적합한 전기적 경로들을 형성한다. 충전된 비아(3110)는 리드(3106) 영역의 단지 일부분만을 덮으며, 도 30과 비교할 때 랜드들 사이에 더 많은 트레이스들이 라우팅될 수 있게 해준다. 주목할 점은, 솔더가 요구되지 않으므로, 랜드들의 사이즈를 감소시키는 것이 가능하며, 따라서, 패키지상의 라우팅 잠재성을 증가시키고, 따라서 또한 잠재적으로 패키지 층 개수와 복잡도를 감소시켜준다는 것이다.
도 32는 RIP 서브어셈블리(3200)의 평면도이며, 이는 도 31의 서브어셈블리(3100)와 유사하다. 기판(3202)은 부품 패키지들(도시되지 않음)을 덮는다. 부품 패키지 리드들(예를 들어, 3204)은, 도 30의 비-RIP 서브어셈블리(3000)과는 대조적으로, 충전 또는 도금된 비아들(예를 들어, 충전된 비아(3206))에 의해 부분적으로 덮여진다. 트레이스들(예를 들어, 트레이스(3208a) 및 트레이스(3208b))은 충전 또는 도금된 비아들로부터 연장되어 적절한 전기적 경로들을 형성한다. 아래에 놓인 리드들의 영역을 단지 일부만 덮음으로써, RIP 서브어셈블리는 비-RIP 서브어셈블리보다 트레이스들이 더 촘촘하게 배치되게 해준다. 이는, 도 32의 서브어셈블리(3200)를 도 30의 서브어셈블리(3000)과 비교함으로써, 명백하다.
도 4와 관련하여 위에서 언급된 바와 같이, 물질(404)는 금속 스크린, 유리 섬유 또는 강도 및 안정성을 개선하기 위한 다른 강화 물질을 포함할 수 있다. 도 33, 어셈블리(3300)는 전기적 절연 물질(3302) 내에 스크린(3304)의 포함시킨 것을 도시하며, 상기 전기적 절연 물질(3302)은 부품 패키지들(예를 들어, 패키지(3306))를 에워싼다. 스크린(3304)은 강도 및 안정성을 부가하는 역할을 하는것 뿐만아니라 열 방출기로서 작동하고 EMI 보호를 제공한다. 도 34는 스크린(3304)의 포함을 도시하는 어셈블리(3300)의 투사도이다. 도 33에서와 같이, 부품 패키지(3302)가 물질(3306)로 에워싸이며, 스크린(3304)은 상기 물질(3306) 내에 매립(embed)되어있다.
본 명세서에서 상세히 설명되고 도시된 "무솔더 전자 어셈블리들"에 대한 구체적인 시스템, 장치 및 방법이 위에서 설명된 본 발명의 목적들을 충분히 달성할 수 있지만, 이는 본 발명의 바람직한 실시예이며, 따라서 본 발명이 광범위하게 고려하는 주제를 나타내는 것으로 이해될 것이며, 본 발명의 범주는 당업자에게 명백한 다른 실시예들을 완전히 포괄하고, 따라서, 본 발명의 범주는 첨부된 청구항들 이외의 것에의해서는 제한되지 않으며, 청구항들에서, 단수로 표현된 요소들은 "적어도 하나"를 의미한다. 당업자에게 알려진 또는 나중에 알려지게될 위에서 기술된 바람직한 실시예의 요소들에 대한 모든 구조적 기능적 등가물들은 본 명세서에서 명백하게 참조로서 포함되며, 본 청구항들에 의해 포괄되는 것으로 의도된다. 또한, 본 발명의 디바이스 및 방법이 본 발명에서 해결하려 하는 각각의 모든 문제점을 해결할 필요는 없다. 또한, 본 개시의 요소, 부품, 또는 방법 단계들은 그것들이 청구항에 명시적으로 기재되었는지 여부에 상관없이, 공용으로 의도된 것이 아니다.

Claims (32)

  1. 회로 어셈블리(2000)로서,
    플렉서블 기판(flexible substrate)(2016)과;
    적어도 하나의 리드(2012)를 구비한 부품 패키지(2002)와;
    상기 부품 패키지(200)를 상기 플렉서블 기판(2016)과 접합시키는 전기적 절연 물질(2004)과; 그리고
    상기 플렉서블 기판(2016)을 통하여 상기 적어도 하나의 리드(2012)까지 연장되는 적어도 하나의 비아(2020)를 포함하는 것을 특징으로 하는 회로 어셈블리.
  2. 회로 어셈블리(2000)로서,
    제1 평면(2022) 및 제2 평면(2024)을 가진 플렉서블 기판(2016)과;
    제1 세트의 하나 이상의 리드(lead)들(2012)을 가진 적어도 하나의 부품(2006)과, 상기 부품은 적어도 하나의 면(surface)을 가지며;
    상기 부품(2006)의 적어도 하나의 면을 상기 제1 평면(2022)과 접합시키는 제1 전기적 절연 물질(2004)과; 그리고
    상기 제2 평면(2004)으로부터 연장되어 상기 제1 세트의 하나 이상의 리드들(2012)을 노출시키는 적어도 하나의 비아(2020)를 포함하는 것을 특징으로 하는 회로 어셈블리.
  3. 회로 어셈블리(2000)로서,
    제1 평면(2022)과 제2 평면(2024)을 가진 플렉서블 기판(2016)과;
    제1 세트의 하나 이상의 리드들(2012)을 가진 적어도 하나의 부품 패키지(2002)와, 상기 적어도 하나의 부품 패키지(2002)는 적어도 하나의 면을 가지며;
    상기 적어도 하나의 면을 상기 제1 평면(2022)과 접합시키는 제1 전기적 절연 물질(2004)과; 그리고
    상기 제2 평면(2024)으로부터 연장되어 상기 제1 세트의 하나 이상의 리드들(2012)을 노출시키는 적어도 하나의 비아(2020)를 포함하는 것을 특징으로 하는 회로 어셈블리.
  4. 제3 항에 있어서,
    상기 플렉서블 기판(2016)은 전기 절연성인것을 특징으로 하는 회로 어셈블리.
  5. 제3 항에 있어서,
    상기 제1 전기적 절연 물질(2004)은 상기 부품 패키지(2002)를 에워싸는 것(envelop)을 특징으로 하는 회로 어셈블리.
  6. 제3 항에 있어서,
    상기 제1 전기적 절연 물질(2004)은 테이퍼 에지(tapered edge)(2005)를 가 지는 것을 특징으로 하는 회로 어셈블리.
  7. 제3 항에 있어서,
    상기 제1 전기적 절연 물질(2004)은 열전도성 물질인것을 특징으로하는 회로 어셈블리.
  8. 제3 항에 있어서,
    상기 어셈블리는 열 방출기(heat spreader)를 더 포함하는 것을 특징으로 하는 회로 어셈블리.
  9. 제3 항에 있어서,
    상기 어셈블리는 열 흡수기(heat sinker)를 더 포함하는 것을 특징으로 하는 회로 어셈블리.
  10. 제3 항에 있어서,
    전기 전도성 물질로 충전되어 상기 제1 세트의 하나 이상의 리드들(2012)에 전기적으로 연결되는 적어도 하나의 비아(2020)를 더 포함하는 것을 특징으로 하는 회로 어셈블리.
  11. 제10 항에 있어서,
    상기 전도성 물질은 구리, 은, 알루미늄, 금, 주석, 금속 합금, 전기 전도성 필름, 전기 전도성 접착제, 그리고 전기 전도성 잉크로 구성된 그룹에서 선택되는 것을 특징으로 하는 회로 어셈블리.
  12. 제10 항에 있어서,
    상기 전도성 물질은 상기 플렉서블 기판(2016)에 도금되는 것을 특징으로 하는 회로 어셈블리.
  13. 제10 항에 있어서,
    상기 전도성 물질은 상기 플렉서블 기판(2016) 위에 인쇄되는 것을 특징으로 하는 회로 어셈블리.
  14. 제10 항에 있어서,
    상기 전도성 물질은 상기 플렉서블 기판(2016) 위에 제2 세트의 하나 이상의 리드들을 형성하는 것을 특징으로 하는 회로 어셈블리.
  15. 제10 항에 있어서,
    상기 전도성 물질은 상기 플렉서블 기판(2016) 위에 하나 이상의 트레이스들(2028)의 세트를 형성하는 것을 특징으로 하는 회로 어셈블리.
  16. 제10 항에 있어서,
    상기 제2 평면(2024) 위의 제2 전기적 절연 물질(2032)을 더 포함하며, 상기 제2 전기적 절연 물질(2032)은 상기 적어도 하나의 비아(2020)를 덮는 것을 특징으로 하는 회로 어셈블리.
  17. 제14 항에 있어서,
    상기 제2 평면(2024) 위에 제2 전기적 절연 물질(2032)을 더 포함하며, 상기 제2 물질(2032)은 상기 제2 세트의 적어도 하나의 리드들 중 적어도 하나를 덮는 것을 특징으로 하는 회로 어셈블리.
  18. 제15 항에 있어서,
    상기 제2 평면(2024) 위에 제2 전기적 절연 물질(2032)을 더 포함하며, 상기 제2 전기적 절연 물질(2032)은 상기 트레이스들 중 적어도 하나를 덮는 것을 특징으로 하는 회로 어셈블리.
  19. 회로 어셈블리의 제조 방법으로서,
    플렉서블 기판(2016) 위에 적어도 하나의 부품 패키지(2002)를 배치하는 단계(800)와, 상기 부품 패키지(2002)는 적어도 하나의 면을 가지고, 상기 플렉서블 기판(2016)은 제1 평면(2022) 및 제2 평면(2024)을 가지며, 상기 적어도 하나의 부품 패키지(2002)는 상기 제1 평면(2022)과 접촉하며,
    제1 전기적 절연 물질(2004)을 도포하는 단계(2100)와, 상기 제1 절연 물질(2004)은 상기 적어도 하나의 부품 패키지(2002)의 적어도 일면을 제1 평면(2022)에 접합시키며, 여기서 절연 물질(2004)은 상기 제1 평면(2022) 위로 점점 감소되어(taper) 상기 제1 평면(2022)의 적어도 일부 영역이 노출되며(2005), 그리고
    상기 적어도 하나의 부품 패키지(2002)의 적어도 하나의 리드(2012)의 세트를 노출시키기 위하여, 상기 플렉서블 기판(2016)의 제2 평면(2024)을 통하여 제1 세트의 적어도 하나의 비아(2402)를 형성하는 단계를 포함하는 것을 특징으로 하는 회로 어셈블리의 제조 방법
  20. 회로 어셈블리의 제조 방법으로서,
    임시 지지부 위에 제1 평면(2022)과 제2 평면(2024)을 갖는 플렉서블 기판(2016)을 배치하는 단계와, 상기 제2 평면(2024)은 상기 임시 지지부와 접촉하며,
    적어도 하나의 부품 패키지(2022)를 상기 제1 평면(2022)과 첩촉하게 배치하는 단계(800)와, 상기 부품 패키지(2002)는 적어도 하나의 면을 가지며,
    제1 전기적 절연 물질(2004)을 도포하는 단계(2100)와, 상기 제1 전기적 절연 물질(2004)은 상기 적어도 하나의 부품 패키지(2002)의 적어도 하나의 면을 상기 제1 평면(2022)과 접합시키며, 여기서 상기 제1 절연 물질(2004)은 상기 제1 평면(2022) 위로 점점 감소되고(taper);
    제1 전기적 절연 물질(2004)과 상기 적어도 하나의 부품 패키지 위에, 하나 이상의 부품 지지부들(2208)을 배치하는 단계(2300)와, 여기서 상기 하나 이상의 부품 지지부들(2208)은 상기 제1 전기적 절연 물질(2004)을 임시적으로 지지하고, 상기 제1 평면(2022)에 임시적으로 연결되며,
    상기 임시 지지부를 제거하는 단계와,
    상기 적어도 하나의 부품 패키지(2002)의 적어도 하나의 리드(2012) 세트를 노출시키기 위하여, 상기 제2 평면(2024)을 통하여 제1 세트의 적어도 하나의 비아(2402)를 형성하는 단계(2400)와, 그리고
    상기 하나 이상의 부품 지지부들(2208)을 제거하는 단계를 포함하는 것을 특징으로 하는 회로 어셈블리의 제조 방법
  21. 제20 항에 있어서,
    상기 적어도 하나의 비아(2402)를 전기 전도성 물질(2502)로 충전하는 단계(2500)를 더 포함하는 것을 특징으로 하는 회로 어셈블리의 제조 방법.
  22. 제21 항에 있어서,
    제2 전기적 절연 물질(2032)을 상기 제2 평면(2024) 위에 배치하는 단계(2600)를 더 포함하며, 상기 제2 전기적 절연 물질(2032)은 상기 전기 전도성 물질(2502)을 덮는 것을 특징으로 하는 회로 어셈블리의 제조 방법.
  23. 제20 항에 있어서,
    상기 하나 이상의 부품 지지부들(2208)로 상기 제1 전기적 절연 물질(2004)을 몰딩(molding)하는 단계를 더 포함하는 것을 특징으로 하는 회로 어셈블리의 제조 방법.
  24. 제19 항에 있어서,
    상기 제1 세트의 적어도 하나의 비아(2402)를 전기 전도성 물질(2502)로 충전하는 단계(2500)를 더 포함하는 것을 특징으로 하는 회로 어셈블리의 제조 방법.
  25. 제24 항에 있어서,
    상기 전도성 물질은 구리, 은, 알루미늄, 금, 주석, 금속 합금, 전기 전도성 필름, 전기 전도성 접착제, 그리고 전기 전도성 잉크로 구성된 그룹으로부터 선택되는 것을 특징으로 하는 회로 어셈블리의 제조 방법.
  26. 제24 항에 있어서,
    상기 전기 전도성 물질은 제2 세트의 적어도 하나의 리드를 형성하는 것을 특징으로 하는 회로 어셈블리의 제조 방법.
  27. 제26 항에 있어서,
    상기 전기 전도성 물질은 적어도 하나의 트레이스(2504)의 세트를 형성하는 것을 특징으로 하는 회로 어셈블리의 제조 방법.
  28. 제24 항에 있어서,
    상기 제2 평면(2024) 위에 제2 전기적 절연 물질층(2602)을 형성하는 단계(2600)를 더 포함하며, 여기서 상기 제2 전기적 절연 물질(2602)은 전기 전도성 물질(2502)을 덮는 것을 특징으로 하는 회로 어셈블리의 제조 방법.
  29. 19항의 방법에 의해 제조된 제품.
  30. 제19 항에 있어서,
    상기 제1 평면(2022)의 적어도 일 영역에서 상기 회로 어셈블리를 구부리는(flexing) 단계를 더 포함하는 것을 특징으로 하는 회로 어셈블리의 제조 방법.
  31. 적어도 하나의 부품 패키지(2104)의 적어도 하나의 리드(3106) 및 적어도 하나의 비아를 포함하는 RIP 서브어셈블리로서, 상기 적어도 하나의 비아는 기판(3112)을 통하여 연장되며, 상기 적어도 하나의 부품 패키지(3104)의 적어도 하나의 리드(3106)의 전체 영역 보다는 적은 영역을 노출시키는 것을 특징으로 하는 RIP 어셈블리.
  32. RIP 서브어셈블리로서,
    부품패키지(3306)를 에워싸는 전기적 절연 물질(3302)은 적어도 하나의 금속 스크린(3304)이 매립된 것을 특징으로 하는 RIP 서브 어셈블리.
KR1020097023293A 2008-03-21 2008-09-15 무솔더 전자 어셈블리 및 그 제조 방법 KR20110041964A (ko)

Applications Claiming Priority (10)

Application Number Priority Date Filing Date Title
US3856408P 2008-03-21 2008-03-21
US61/038,564 2008-03-21
US3905908P 2008-03-24 2008-03-24
US61/039,059 2008-03-24
WOPCT/US2008/063123 2008-05-08
PCT/US2008/063123 WO2008138011A1 (en) 2007-05-08 2008-05-08 Electronic assemblies without solder and methods for their manufacture
US7523808P 2008-06-24 2008-06-24
US61/075,238 2008-06-24
US12/163,870 US7926173B2 (en) 2007-07-05 2008-06-27 Method of making a circuit assembly
US12/163,870 2008-06-27

Publications (1)

Publication Number Publication Date
KR20110041964A true KR20110041964A (ko) 2011-04-22

Family

ID=42029944

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097023293A KR20110041964A (ko) 2008-03-21 2008-09-15 무솔더 전자 어셈블리 및 그 제조 방법

Country Status (3)

Country Link
JP (1) JP2012503301A (ko)
KR (1) KR20110041964A (ko)
CN (1) CN101682992A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10660208B2 (en) * 2016-07-13 2020-05-19 General Electric Company Embedded dry film battery module and method of manufacturing thereof

Also Published As

Publication number Publication date
JP2012503301A (ja) 2012-02-02
CN101682992A (zh) 2010-03-24

Similar Documents

Publication Publication Date Title
US8404977B2 (en) Flexible circuit assembly without solder
US20050011672A1 (en) Overmolded MCM with increased surface mount component reliability
TW200539406A (en) Circuit carrier and manufacturing process thereof
US8482110B2 (en) Electronic assemblies without solder and methods for their manufacture
US7176561B2 (en) Semiconductor device, method for manufacturing the same, circuit board, and electronic equipment
US10121043B2 (en) Printed circuit board assembly with image sensor mounted thereon
US20110127080A1 (en) Electronic Assemblies without Solder and Methods for their Manufacture
CN101425510A (zh) 半导体元件的叠层封装结构及其方法
US20110182042A1 (en) Electronic Assemblies without Solder and Methods for their Manufacture
US20170290215A1 (en) Electronic Assemblies without Solder and Methods for their manufacture
KR20100016327A (ko) 무솔더 전자 어셈블리 및 그 제조 방법
KR101101550B1 (ko) 솔더 볼 및 반도체 패키지
JP2010533383A (ja) はんだを用いない電子組立品およびこれらの製造方法
KR20110041964A (ko) 무솔더 전자 어셈블리 및 그 제조 방법
US20090041977A1 (en) System for the Manufacture of Electronic Assemblies Without Solder
US20090035454A1 (en) Assembly of Encapsulated Electronic Components to a Printed Circuit Board
JP4591715B2 (ja) 半導体装置の製造方法
CN100561725C (zh) 半导体芯片的直接电性连接倒装芯片封装结构
JP2005340451A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid