JPH0338757B2 - - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は分割することによつて得た単位回路基
板のクラツクを容易に検出することが可能な膜回
路装置の製造方法に関するものである。

［従来の技術及び発明が解決しようとする課題］ ハイブリツドIC用の回路基板として、セラミ
ツク基板、絶縁形金属基板、ほうろう基板等が用
いられている。これらの基板はハイブリツドIC
完成までに種々の熱的及び機械的ストレスを受け
る。ストレスが加わるおもな工程としては、導体
及び抵抗の印刷工程、部品搭載工程、複数個の
ICのための大きな基板を個々の基板に分割する
工程、樹脂モールド等による封止工程等がある。
このため、はなはだしい場合には基板にクラツク
を生じ膜回路の特性変動を招く。またまれではあ
るが回路の一部がオープン状態となることもあつ
た。

最近では小型化及び軽量化のためや放熱パスを
短くするために基板を薄くする傾向にあり、クラ
ツクが入りやすくなつた。こうしたクラツクの発
生は、基板の構造設計上の配慮により減少させる
ことはできるが、皆無にすることはできない。ま
た、クラツクは一見しただけでは識別できない程
小さく、顕微鏡による目視検査でも完全に検出す
ることは困難である。回路オープンを招くような
極端な場合は回路の電気的特性をチエツクすれば
クラツクの存在を検出することができるが、クラ
ツクが微小である場合やその発生位置が膜回路の
形成されていない所である場合は、電気的特性か
らクラツクの存在を検出することは難しい。従つ
て、こうした検査では異常が認められなくても、
長期間に渡つてハイブリツドICを使用している
うちに、電気のオン・オフによつて加わる熱スト
レス等によつてクラツクが次第に成長し、ハイブ
リツドICの特性変動となつて現われることがあ
つた。このため、信頼性の上で危険を持つた製品
が出荷される可能性があつた。

そこで、本発明の目的は上述のようなクラツク
の検出を容易且つ確実に行うことが可能な膜回路
装置の製造方法を提供することにある。

［課題を解決するための手段］ 上記目的を達成するための本発明は、分割予定
領域によつて区画された複数の領域に厚膜回路及
びクラツク検出用厚膜抵抗が夫々形成されている
回路基板を用意する工程と、前記回路基板を前記
分割予定領域で分割して複数の単位回路基板を得
る工程と、前記単位回路基板に含まれている前記
クラツク検出用厚膜抵抗の抵抗値を測定してクラ
ツクの発生状態を判断する工程とを有することを
特徴とする膜回路装置の製造方法に係わるもので
ある。

［発明の作用効果］ 上記発明によれば、単位回路基板に形成された
クラツク検出用厚膜抵抗の抵抗値が、このクラツ
ク検出用厚膜抵抗が形成されている領域に生じた
クラツクに基いて変化する。従つて、回路基板を
分割する前と後のクラツク検出用厚膜抵抗の抵抗
値を比較することによつて基板分割に基づいて形
成されたクラツクを容易且つ確実に検出すること
が出来、信頼性の高い回路装置を提供する事が出
来る。

［実施例］ 第１図〜第３図は本発明の実施例に係わる基板
上に厚膜回路を備えた装置即ちハイブリツドIC
の製造方法を示すものである。この実施例では、
第１図に示す、分割線（分割予定線又は予定領
域）１で区画された12個の単位アルミナ磁器基板
２を含む集合基板（回路基板）３を用意し、各単
位基板２に第３図を示す回路を形成する。

第３図の単位回路基板２の一方の絶縁性主面４
上には、公知の方法で、銀−パラジウム系厚膜導
体５と、酸化ルテニウム系厚膜抵抗６と、厚膜導
体５にフエイスダウンボンデイングされ且つシリ
コンラバーで被覆保護されたミニモールドトラン
ジスタ７とが設けられ、且つ14個の電極パツド即
ち端子ａ〜ｎが設けられている他に、本発明に従
つて、端子ａとｂとの間に斜線を付して説明的に
示すクラツク検出用厚膜抵抗８が設けられてい
る。

このクラツク検出用厚膜抵抗８は、酸化ルテニ
ウム系厚膜抵抗であり、単位回路基板２の主面４
の４方向の外周端縁に沿う部分８ａ，８ｂ，８
ｃ，８ｄを有して略環状に配置されている。即
ち、第１図から明らかな如く少なくとも分割線１
に隣接するようにクラツク検出用厚膜抵抗８が設
けられている。

クラツクは最初に単位回路基板２の端縁に発生
し、それが単位回路基板２の内部に成長するとい
う過程をとる。従つて、クラツク検出用厚膜抵抗
８は少なくともクラツクの発生しやすい部分に於
いては、単位回路基板２の端縁からクラツク検出
用厚膜抵抗８までの距離を１mm以下、より好まし
くは0.5mm以下とする必要がある。このため、本
実施例ではクラツク検出用厚膜抵抗８と単位回路
基板２の主面４の端縁との間隔は、単位回路基板
２の長辺に沿う部分で約0.4mmとされている。

クラツク検出用厚膜抵抗８を膜導体（シート抵
抗1Ω／□以下）に置換えたのでは、膜導体が膜
抵抗に比べて導電性を向上するため金属を多く含
有しており、膜抵抗で形成した場合に比べて、粘
性が大きくなる。このため、単位回路基板２のク
ラツクに基づいて亀裂や破断が生じ難くクラツク
検出感度が悪くて実用に供し得ない。従つて、ク
ラツク検出用厚膜抵抗８はシート抵抗値が少なく
とも50Ω／□以上の厚膜抵抗で形成するのが望ま
しく、実用上は1kΩ／□〜50kΩ／□であるのが
望ましい。このため、本実施例ではクラツク検出
用厚膜抵抗８のシート抵抗値が約5kΩ／□とされ
ている。なお、クラツク検出用厚膜抵抗８のシー
ト抵抗が小さくてもクラツクの検出感度（抵抗変
化率）は同じである。しかしながら、シート抵抗
が小さいとクラツク検出用厚膜抵抗８の増加分、
即ち絶対値が小さくなり、抵抗測定装置に高感度
のもの（小さいレンジでの測定感度が良いもの）
が必要となる。第１図の各単位回路基板２に第３
図に示す回路を夫々設けた後に、分割線１で切断
し、独立の単位回路基板２とする。この切断工程
に於いて単位回路基板２の周辺にクラツクがもし
生じれば、このクラツクは後の測定で検出され
る。

分断された単位回路基板２の各端子ａ〜ｎに第
２図に示す如くリード部材９を接続し、エポキシ
樹脂１０でモールドし、ハイブリツドICを完成
させる。

第２図に示す素子を完成させる迄の種々の工程
及び完成後の熱ストレス等で発生するクラツクを
検出するために、第３図の端子ａ（第１の端部）
とｂ（第２の端部）との間の抵抗値を測定する。
もし、クラツク検出用厚膜抵抗８に達するように
クラツクが単位回路基板２の端縁近傍に生じてい
れば、抵抗値が設定値（分割前のクラツク検出用
厚膜抵抗８の抵抗値）より数10％以上大きくな
る。従つて、クラツクを容易且つ確実に検出する
ことが出来る。

クラツク検出用厚膜抵抗８は、本来の回路部分
を囲むように設けられているので、最もクラツク
の影響を受ける。従つて、回路部分が不良になる
ようなクラツクは勿論のこと、不良に至らないよ
うなクラツクまでもクラツク検出用厚膜抵抗８で
検出することが出来る。従来は回路部分の特性の
みによつて良否を判定していたので、当面問題に
ならないようなクラツクが発生しているものは、
良品として使用された。しかし、将来クラツクが
成長し、回路装置が不良になる恐れがある。本実
施例によれば、回路部分に至らないクラツクも検
出することが出来るので、信頼性の高い回路装置
を提供することが出来る。

次に本発明の別の実施例を示す第４図及び第５
図について述べる。但し、第３図と共通する部分
には同一の符号を付してその説明を省略する。

第４図に示す回路装置では、単位回路基板２の
全部の端縁に沿うようにクラツク検出用厚膜抵抗
８が設けられている。このような構成しても端子
ａとｏとの間の抵抗値により、クラツクを検出す
ることが出来る。

第５図に示す回路装置では、単位回路基板２の
端子ａ〜ｏが配列されている側の端縁にはクラツ
ク検出用厚膜抵抗８が設けられていない。しか
し、残りの三方向にはクラツク検出用厚膜抵抗８
が設けられているので、第３図及び第４図の装置
と実質的には同一の作用効果が得られる。

［変形例］ 本発明は上述の実施例に限定されるものでな
く、例えば次の変形例が可能なものである。

(A) 実施例の単位回路基板２は貫通孔又は切欠部
等を有していないが、これ等を有する場合には
この近傍にもクラツクが発生しやすいので、こ
の近傍にもクラツク検出用厚膜抵抗８を設ける
ことが望ましい。従つて、本願での絶縁性主面
の端縁には、外周端縁のみならず、内周端縁又
は切欠部の端縁等も含まれる。

(B) 単位回路基板２の面積を節約するために、ク
ラツク検出用厚膜抵抗８を環状に設けずに、ク
ラツクが発生しやすい端縁にしぼつて形成して
もよい。例えば、縦横比の大きい長方形の基板
では、長辺に沿つてクラツクが発生しやすい
し、一方の長辺にクラツクが発生するときは他
方の長辺にもクラツクが発生しやすいことか
ら、膜回路の主要部に近い側の一方の長辺のみ
にクラツク検出用膜厚抵抗８を設けてもよい。

(C) クラツク検出用厚膜抵抗８を回路素子又はそ
の他の目的に兼用してもよい。

(D) 磁器基板２の代りに金属基板の上に膜状絶縁
層を設けたものを使用する場合にも適用可能で
ある。

(E) 樹脂１０でモールドする前にクラツクを検出
してよい。

【図面の簡単な説明】

第１図は本発明の実施例に係わる回路基板の集
合体を示す平面図、第２図は完成したハイブリツ
ドICの一部を示す斜視図、第３図はハイブリツ
ドICのモールド前の状態を示す平面図、第４図
及び第５図は本発明の別の実施例のハイブリツド
ICを夫々示す平面図である。 １……分割線、２……磁器基板、３……集合基
板、４……絶縁性主面、５……厚膜導体、６……
厚膜抵抗、７……トランジスタ、８……クラツク
検出用厚膜抵抗、９……リード部材、１０……エ
ポキシ樹脂。

Claims (1)

1. 【特許請求の範囲】 １ 分割予定領域によつて区画された複数の領域
   に厚膜回路及びクラツク検出用厚膜抵抗が夫々形
   成されている回路基板を用意する工程と、 前記回路基板を前記分割予定領域で分割して複
   数の単位回路基板を得る工程と、 前記単位回路基板に含まれている前記クラツク
   検出用厚膜抵抗の抵抗値を測定してクラツクの発
   生状態を判断する工程と を有することを特徴とする膜回路装置の製造方
   法。 ２ 前記クラツク検出用厚膜抵抗は前記分割予定
   領域に沿つて形成され且つ前記クラツク検出用厚
   膜抵抗と前記分割予定領域との距離が１mm以内で
   あることを特徴とする特許請求の範囲第１項記載
   の膜回路装置の製造方法。 ３ 前記クラツク検出用厚膜抵抗は50Ω／□以上
   のシート抵抗値を有するものであることを特徴と
   する特許請求の範囲第１項又は第２項記載の膜回
   路装置の製造方法。 ４ 前記クラツク検出用厚膜抵抗は前記厚膜回路
   を囲むように配置されている事を特徴とする特許
   請求の範囲第１項又は第２項又は第３項記載の膜
   回路装置の製造方法。 ５ 前記単位回路基板は平面長方形の基板であ
   り、前記クラツク検出用厚膜抵抗が前記長方形の
   長手方向に沿つて配置されていることを特徴とす
   る特許請求の範囲第１項又は第２項又は第３項又
   は第４項記載の膜回路装置の製造方法。