JPH10107055A - 半導体装置の外形カット方法及びそれに用いる半導体製造装置 - Google Patents

半導体装置の外形カット方法及びそれに用いる半導体製造装置

Info

Publication number
JPH10107055A
JPH10107055A JP25801196A JP25801196A JPH10107055A JP H10107055 A JPH10107055 A JP H10107055A JP 25801196 A JP25801196 A JP 25801196A JP 25801196 A JP25801196 A JP 25801196A JP H10107055 A JPH10107055 A JP H10107055A
Authority
JP
Japan
Prior art keywords
cavity
mold
clamp
film carrier
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP25801196A
Other languages
English (en)
Other versions
JP3577848B2 (ja
Inventor
Hisaki Koyama
寿樹 小山
Tatsu Terasaki
達 寺崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP25801196A priority Critical patent/JP3577848B2/ja
Priority to KR1019970049538A priority patent/KR19980025095A/ko
Priority to US08/941,301 priority patent/US5883440A/en
Publication of JPH10107055A publication Critical patent/JPH10107055A/ja
Application granted granted Critical
Publication of JP3577848B2 publication Critical patent/JP3577848B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)

Abstract

(57)【要約】 【課題】 モールド部からフィルムのはみ出すことのな
い半導体装置の外形カット方法及びそれに用いる半導体
製造装置を得る。 【解決手段】 半導体装置の外形カット方法において、
モールド樹脂を注入するキャビティ４５で半導体チップ
４９を包囲するとともに、キャビティ４５の内壁を延出
させて形成したクランプ部５３でキャビティ内部のフィ
ルムキャリヤ４７を、このフィルムキャリヤ４７の他の
部分から剪断分離する。また、半導体製造装置４１にお
いて、上型４１ａ又は下型４１ｂのいずれか一方に形成
したキャビティ凹部４３と、キャビティ凹部４３の内壁
を延出させたクランプ部５３と、上型４１ａ又は下型４
１ｂのいずれか他方に形成してありクランプ部５３の先
端を挿入する溝部５５と、クランプ部５３の先端に設け
た刃部５７とを設ける。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、フィルムキャリア
を用いた樹脂封止型半導体装置の外形カット方法及びそ
れに用いる半導体製造装置に関するものである。
【０００２】
【従来の技術】半導体装置の製造方法の一つに、有機フ
ィルムからなるテープ状のフィルムキャリヤを用いるも
のがある。このフィルムキャリヤを用いた従来の樹脂封
止型半導体装置の製造方法を、ＢＧＡタイプを例に図９
乃至図１２に基づき説明する。図９は従来技術を説明す
るフィルムキャリヤの図で（Ａ）は平面（Ｂ）は断面を
示し、図１０は従来技術を説明するモールド金型の断面
図、図１１は従来技術を説明する外形カット金型の断面
図、図１２は従来技術により製造した半導体装置のパッ
ケージ外形を示す側面図である。
【０００３】図９に示すように、フィルムキャリヤ１
は、ポリイミド膜やポリエステル膜でつくられたテープ
状のフィルム２の１こまごとに、銅箔によって回路パタ
ーン３を形成してあり、半導体チップ搭載部を絶縁フィ
ルム５によって絶縁している。また、フィルムキャリヤ
１の裏面には所定位置に穴７を形成してあり、表面の回
路パターン３を裏面から電極として取り出せるようにな
っている。
【０００４】フィルムキャリヤ１は、半導体チップ搭載
部に半導体チップ９をダイボンド材（図示せず）により
接着し、その半導体チップ９の表面に形成した電極パッ
ドと回路パターン３上のボンド部とを、加熱したヒート
コラム（図示せず）上にて金ワイヤー１１で結線する。
半導体チップ９を搭載したフィルムキャリヤ１は、モー
ルド工程において、図１０に示すようにモールド金型１
３に装着し、モールド金型１３のゲートより溶融したモ
ールド樹脂１５を注入して、半導体チップ９、金ワイヤ
ー１１、回路パターン３を封止する。
【０００５】モールド金型１３は、一般に鋼材を放電加
工することによってキャビティ１７を凹設してあり、上
下型１３ａ、１３ｂでフィルムキャリヤ１を挟んで溶融
したモールド樹脂１５を注入するときに、キャビティ部
以外にモールド樹脂１５が漏れないようにするため、キ
ャビティ１７の周囲に樹脂漏れ防止用の押さえしろ（ク
ランプ部）１９を研磨加工により形成してある。このク
ランプ部１９は、一般にその目的から、上下型１３ａ、
１３ｂでフィルムキャリヤ１を挟んだ時、フィルム面か
ら数μｍ低くなるように設定してあり、その部分でフィ
ルムを潰すことによって、溶融したモールド樹脂１５の
漏れを防止している。
【０００６】半導体チップ９、金ワイヤー１１、回路パ
ターン３を封止したフィルムキャリヤ１は、裏面の外部
電極部に複数の半田ボール電極２１を形成した後、外形
カット工程において、図１１に示す専用の外形カット金
型２３に装着する。外形カット金型２３は、ストリッパ
ー２５と、ダイ２７と、切断パンチ２９とからなり、フ
ィルムキャリヤ１をストリッパー２５とダイ２７とで保
持し、モールドパッケージの外周から延出するフィルム
を切断パンチ２９によって所定位置でカットすること
で、樹脂封止型半導体装置３１の外形を形成していた。
【０００７】
【発明が解決しようとする課題】しかしながら、上述し
た従来の製造方法では、外形カット工程において、モー
ルド部の寸法誤差、或いは装着位置のバラツキ等を吸収
する余裕や、フィルムの押さえしろ３３（図１１参照）
を確保する必要があるため、図１２に示すように、カッ
ト寸法がモールド外形よりも０．３〜０．５ｍｍ程度大
きくなり、外形カット後にフィルムがモールド樹脂部か
らはみ出すこととなった。そのため、測定、検査工程、
輸送等の際に、モールド部からはみ出したフィルムキャ
リヤ部１ａに力Ｆが加わると、モールド樹脂とフィルム
との界面が剥離して、パッケージの気密性（特に、耐湿
性）を劣化させる問題があった。また、モールド部から
はみ出したフィルムキャリア部１ａに力が加わって変形
した場合、パッケージの外形寸法や形状が変わってしま
うため、実装機でのパッケージ外形認識が困難となる問
題もあった。本発明は上記状況に鑑みてなされたもの
で、モールド部からフィルムのはみ出すことのない半導
体装置の外形カット方法及びそれに用いる半導体製造装
置を提供し、モールド樹脂とフィルムとの剥離防止、パ
ッケージ外形寸法の精度向上を図ることを目的とする。
【０００８】
【課題を解決するための手段】上記目的を達成するため
の本発明に係る半導体装置の外形カット方法は、半導体
チップを搭載したフィルムキャリヤを、前記半導体チッ
プごとに所定形状で剪断する半導体装置の外形カット方
法であって、モールド樹脂を注入するキャビティで前記
半導体チップを包囲するとともに前記キャビティの内壁
を延出させて形成したクランプ部で前記キャビティ内部
のフィルムキャリヤを該フィルムキャリヤの他の部分か
ら剪断分離することを特徴とするものである。本発明に
係る半導体製造装置は、上型又は下型のいずれか一方に
形成したキャビティ凹部と、該キャビティ凹部の内壁を
延出させて該キャビティ凹部の周囲に形成したクランプ
部と、前記上型又は下型のいずれか他方に形成してあり
該クランプ部の先端を挿入する溝部と、前記クランプ部
の先端に設けた刃部とを具備したことを特徴とするもの
である。また、半導体製造装置は、上型又は下型のいず
れか一方に形成したキャビティ凹部と、該キャビティ凹
部の周囲に設けてあり該キャビティ凹部に対して可動自
在なクランプ部と、該クランプ部の先端に設けた刃部と
を具備してなるものであってもよい。更に、半導体製造
装置は、クランプ部と、該クランプ部によって包囲され
るキャビティを有し該クランプ部に対して可動自在な上
型及び下型と、前記キャビティを構成するキャビティ凹
部の内壁端部に形成した刃部とを具備してなるものであ
ってもよい。
【０００９】この半導体装置の外形カット方法では、フ
ィルムキャリヤのクランプ時に、クランプ部によってフ
ィルムキャリヤが剪断され、且つこのクランプ部が溝部
に挿入されることで、キャビティが密閉され、外形から
フィルムキャリヤのはみ出さない半導体装置が得られ
る。また、専用の外形カット金型を用いる単独の外形カ
ット工程も不要となる。本発明に係る半導体製造装置で
は、キャビティ周囲にクランプ部が設けられ、このクラ
ンプ部の先端に刃部が形成されることで、フィルムキャ
リヤを剪断すると同時にキャビティが密閉され、モール
ドパッケージの外面とフィルムキャリヤの剪断端面とが
一致する。また、クランプ部を可動自在に設けた半導体
製造装置では、キャビティへモールド樹脂を注入した
後、クランプ部をキャビティに対して可動させること
で、フィルムキャリヤが剪断され、モールドパッケージ
の外面とフィルムキャリヤの剪断端面とが一致する。更
に、上下型をクランプ部に対して可動自在に設けた半導
体製造装置では、モールド樹脂をキャビティへ注入した
後、上下型をクランプ部に対して可動させることで、上
下型で挟んだフィルムキャリヤと、クランプ部とで挟ん
だフィルムキャリヤとが剪断され、モールドパッケージ
の外面とフィルムキャリヤの剪断端面とが一致する。
【００１０】
【発明の実施の形態】以下、本発明に係る半導体装置の
外形カット方法及びそれに用いる半導体製造装置の好適
な実施の形態を図面を参照して詳細に説明する。図１は
本発明に係る半導体製造装置の第一実施形態を示す断面
図、図２は図１に示した装置を用いての外形カット方法
で得たモールドパッケージの側面図である。半導体製造
装置の一つであるモールド金型４１は、上型４１ａと、
下型４１ｂとからなる。上型４１ａ又は下型４１ｂの一
方（この例では、上型４１ａ）にはキャビティ凹部４３
を形成してあり、キャビティ凹部４３は上型４１ａ又は
下型４１ｂの他方（この例では、下型４１ｂ）と合わせ
られることでキャビティ４５を形成する。
【００１１】モールド金型４１は上下型４１ａ、４１ｂ
でフィルムキャリヤ４７を挟むことで、半導体チップ４
９、配線パターン、金ワイヤー５１をキャビティ４５内
に収容する。上型４１ａのキャビティ４５の周囲には、
溶融したモールド樹脂を注入するときに、キャビティ部
以外にモールド樹脂が漏れないようにするため、樹脂漏
れ防止用の押さえしろ（クランプ部）５３を突設してあ
る。一方、下型４１ｂにはクランプ部５３に対向させて
溝部５５を形成してあり、溝部５５は上下型４１ａ、４
１ｂを合わせた時にクランプ部５３の先端を挿入するよ
うになっている。
【００１２】クランプ部５３は、少なくともキャビティ
４５に面する側の側面５３ａが溝部５５の一方の内壁５
５ａに接するようになっている。従って、キャビティ４
５は、クランプ部５３の側面５３ａと、溝部５５の内壁
５５ａとが接することで密閉状態となる。クランプ部５
３の先端（側面５３ａの下端）には刃部５７を形成して
あり、刃部５７は上下型４１ａ、４１ｂを合わせた際に
溝部５５の一方の内壁５５ａに沿って摺動するようにな
っている。つまり、クランプ部５３は、刃部５７によっ
てフィルムキャリヤ４７を剪断できるようになってい
る。なお、溝部５５は、図１に示すように少なくともフ
ィルムキャリヤ４７の厚み分、クランプ部５３の厚みよ
り溝幅を大きく形成することが好ましい。これにより、
フィルムキャリヤ４７を確実に二分することができるよ
うになる。
【００１３】次に、上述のモールド金型４１を用いた半
導体装置の外形カット方法を説明する。モールド金型４
１を用いた外形カット方法では、半導体チップ４９の搭
載されたフィルムキャリヤ４７を下型４１ｂの所定位置
に載置し、上型４１ａを下型４１ｂに押圧することで、
クランプ部５３を溝部５５へ進入させ、これと同時にク
ランプ部５３の刃部５７によってフィルムキャリヤ４７
を所定位置で剪断する。フィルムキャリヤ４７を剪断し
たクランプ部５３は、溝部５５の内壁５５ａに密接し
て、キャビティ４５を密閉する。
【００１４】この後、溶融したモールド樹脂をモールド
金型４１のゲートよりキャビティ４５へ注入して、半導
体チップ４９、配線パターン、金ワイヤー５１を封止す
る。そして、モールド樹脂の硬化後、キャビティ４５形
状に形成されたモールドパッケージ５９をモールド金型
４１から取出し、フィルムキャリヤ裏面の外部電極部に
半田ボール電極６１を形成することで、フィルムキャリ
アを用いた樹脂封止型の半導体装置６３を得ることがで
きる。
【００１５】この半導体装置の外形カット方法によれ
ば、フィルムキャリヤ４７のクランプ時に、クランプ部
５３によってフィルムキャリヤ４７を剪断し、且つこの
クランプ部５３を下型４１ｂの溝部５５に密接してキャ
ビティ４５を密閉し、このキャビティ４５にモールド樹
脂を注入するようにしたので、キャビティ４５の内面に
フィルムキャリヤ４７の剪断端面が一致することとな
り、図２に示すように、モールドパッケージ５９の外周
からフィルムキャリヤ４７のはみ出すことのない半導体
装置６３を得ることができる。
【００１６】そして、この外形カット方法によれば、フ
ィルムキャリヤ４７の剪断を、モールド成形と一連の工
程で行うことができるので、従来の外形カット方法のよ
うに、モールド成形工程の後、専用の外形カット金型を
用いる単独の外形カット工程を省略することができる。
【００１７】また、上述のモールド金型４１によれば、
上型４１ａのキャビティ周囲にクランプ部５３を設け、
下型４１ｂにこのクランプ部５３を挿入する溝部５５を
設け、クランプ部５３には溝部５５の内壁５５ａに接す
る刃部５７を形成したので、フィルムキャリヤ４７を剪
断すると同時に、キャビティ４５を密閉でき、しかも、
フィルムキャリヤ４７の端面をキャビティ４５の内面に
一致させること、即ち、モールドパッケージ５９の外面
とフィルムキャリヤ４７の剪断端面とを一致させること
ができる。
【００１８】なお、上述の実施形態による外形カット方
法において、フィルムキャリヤ４７にある程度の剛性が
ある場合には、キャビティ内壁面に形成した鈍角部４５
ａ等により、フィルムキャリヤ４７の縁部を押さえ（図
１の状態）、キャビティ内でフィルムキャリヤ４７を保
持することができる。また、フィルムキャリヤ４７の剛
性が低い場合では、下型４１ｂに真空吸着用の穴（図示
せず）を設けることで、剪断後に小片となったフィルム
キャリヤ４７をキャビティ内で保持することができる。
また、溝部５５の内壁５５ａの上端に、刃部５８を設け
れば、フィルムキャリヤ４７の剪断を更に良好に行うこ
とができるようになる。
【００１９】次に、本発明による半導体装置（モールド
金型）の第二の実施形態を図３乃至図５に基づき説明す
る。図３は本発明に係る半導体製造装置の第二実施形態
を示す断面図、図４は図３に示した装置のモールド樹脂
注入時の断面図、図５は図３に示した装置のクランプ部
下降時の断面図である。なお、図１、図２に示した部材
と同一の部材には同一の符号を付し、重複する説明は省
略することとする。
【００２０】この実施形態によるモールド金型７１で
は、クランプ部７３をモールド金型７１と別体で構成し
てある。上型７１ａのキャビティ４５の周囲には上下方
向（図３の上下方向）に摺動間隙７５を設けてあり、摺
動間隙７５は上下方向に摺動する上部クランプ部７７を
内設している。下型７１ｂには摺動間隙７５と対向する
摺動間隙７９を形成してあり、摺動間隙７９は上下方向
に摺動する下部クランプ部８１を内設している。
【００２１】上部クランプ部７７は、キャビティ側の側
面７７ａが摺動間隙７５の一方の内壁７５ａに接するよ
うになっている。この側面７７ａの下端には刃部８３を
形成してある。また、摺動間隙７９の上部クランプ部７
７と接する内壁７９ａの上端には刃部８５を形成してあ
る。上部クランプ部７７は、上下型７１ａ、７１ｂを合
わせた際、下方向に可動することで、下部クランプ部８
１を押圧退避させて摺動間隙７９に進入するようになっ
ている。
【００２２】このように構成したモールド金型７１を用
いた半導体装置の外形カット方法では、図４に示すよう
に、半導体チップ４９の搭載されたフィルムキャリヤ４
７を下型７１ｂの所定位置に載置し、上型７１ａを下型
７１ｂに合わせ、上部クランプ部７７と下部クランプ部
８１とでフィルムキャリヤ４７を挟持する。上部クラン
プ部７７は、下部クランプ部８１とでフィルムキャリヤ
４７を挟んだ時、フィルム面から数μｍ低くなるように
設定してあり、その部分でフィルムを潰すことによっ
て、溶融したモールド樹脂８７の漏れを防止する。
【００２３】この後、溶融したモールド樹脂８７をモー
ルド金型７１のゲートよりキャビティ４５へ注入して、
半導体チップ４９、配線パターン、金ワイヤー５１を封
止する。モールド樹脂８７を注入した後、図５に示すよ
うに、上部クランプ部７７、下部クランプ部８１を下方
向に可動させることで、上部クランプ部７７を摺動間隙
７９に進入させ、刃部８３、８５によってフィルムキャ
リヤ４７を所定位置で剪断する。
【００２４】そして、モールド樹脂の硬化後、キャビテ
ィ４５形状に形成されたモールドパッケージ５９をモー
ルド金型７１から取出し、図２に示したように、フィル
ムキャリヤ裏面の外部電極部に半田ボール電極６１を形
成することで、フィルムキャリアを用いた樹脂封止型の
半導体装置６３を得ることができる。
【００２５】このモールド金型７１によれば、モールド
金型７１にクランプ部７３を可動自在に設けたので、モ
ールド樹脂８７の漏れを防止する上部クランプ部７７に
よりフィルムキャリヤ４７を剪断することができる。こ
の結果、上述のモールド金型４１と同様、フィルムキャ
リヤ４７の端面をキャビティ４５の内面に一致させるこ
と、即ち、モールドパッケージ５９の外面とフィルムキ
ャリヤ４７の剪断端面とを一致させることができる。
【００２６】また、クランプ部７３でフィルムキャリヤ
４７を押さえ、モールド樹脂８７を注入した後に、クラ
ンプ部７３を可動させてフィルムキャリヤ４７を剪断で
きるので、モールド樹脂注入時におけるフィルムキャリ
ヤ４７の保持を確実なものにすることができる。更に、
クランプ部７３を上下型７１ａ、７１ｂと別体で設けた
ので、上部クランプ部７７、下部クランプ部８１のみの
交換が可能となり、メンテナンス性を向上させることが
できる。
【００２７】次に、本発明による半導体装置（モールド
金型）の第三の実施形態を図６乃至図８に基づき説明す
る。図６は本発明に係る半導体製造装置の第三実施形態
を示す断面図、図７は図６に示した装置のモールド樹脂
注入時の断面図、図８は図６に示した装置の上下型下降
時の断面図である。なお、図１、図２に示した部材と同
一の部材には同一の符号を付し、重複する説明は省略す
ることとする。
【００２８】この実施形態によるモールド金型９１で
は、上下型９１ａ、９１ｂをクランプ部９３に対して上
下可動自在に設けてある。即ち、上部クランプ部９５の
間には上型９１ａを設けてあり、上型９１ａは上部クラ
ンプ部９５に対して上下方向に摺動自在となっている。
また、下部クランプ部９７の間には下型９１ｂを設けて
あり、下型９１ｂは下部クランプ部９７に対して上下方
向に摺動自在となっている。そして、上型９１ａの摺動
面下端、及び下部クランプ部９７の摺動面上端には刃部
９９、１０１を設けてある。なお、上下型９１ａ、９１
ｂとクランプ部９３とは相対摺動するものであればよい
が、この実施形態では、クランプ部９３が金型本体に固
定され、上下型９１ａ、９１ｂが可動するものとする。
【００２９】このように構成したモールド金型９１を用
いた半導体装置の外形カット方法では、図７に示すよう
に、半導体チップ４９の搭載されたフィルムキャリヤ４
７を下型９１ｂの所定位置に載置し、上型９１ａを下型
９１ｂに合わせ、上部クランプ部９５と下部クランプ部
９７とでフィルムキャリヤ４７を挟持する。上部クラン
プ部９５は、下部クランプ部９７とでフィルムキャリヤ
４７を挟んだ時、フィルム面から数μｍ低くなるように
設定してあり、その部分でフィルムを潰すことによっ
て、溶融したモールド樹脂８７の漏れを防止する。
【００３０】この後、溶融したモールド樹脂８７をモー
ルド金型９１のゲートよりキャビティ４５へ注入して、
半導体チップ４９、配線パターン、金ワイヤー５１を封
止する。モールド樹脂８７を注入した後、図８に示すよ
うに、上下型９１ａ、９１ｂを下方向に可動させること
で、上下型９１ａ、９１ｂで挟んだフィルムキャリヤ４
７と、上部クランプ部９５、下部クランプ部９７とで挟
んだフィルムキャリヤ４７とを刃部９９、１０１によっ
て所定位置で剪断する。
【００３１】そして、モールド樹脂の硬化後、キャビテ
ィ４５形状に形成されたモールドパッケージ５９をモー
ルド金型９１から取出し、図２に示したように、フィル
ムキャリヤ裏面の外部電極部に半田ボール電極６１を形
成することで、フィルムキャリアを用いた樹脂封止型の
半導体装置６３を得ることができる。
【００３２】このモールド金型９１によれば、上下型９
１ａ、９１ｂを上部クランプ部９５及び下部クランプ部
９７に対して可動自在に設けたので、モールド樹脂８７
の注入後、上下型９１ａ、９１ｂを上部クランプ部９５
及び下部クランプ部９７に対して相対可動させること
で、フィルムキャリヤ４７を剪断することができる。こ
の結果、上述のモールド金型４１と同様、フィルムキャ
リヤ４７の端面をキャビティ４５の内面に一致させるこ
と、即ち、モールドパッケージ５９の外面とフィルムキ
ャリヤ４７の剪断端面とを一致させることができる。
【００３３】また、クランプ部９３でフィルムキャリヤ
４７を押さえ、モールド樹脂８７を注入した後に、上下
型９１ａ、９１ｂを可動させてフィルムキャリヤ４７を
剪断できるので、モールド樹脂注入時におけるフィルム
キャリヤ４７の保持を確実なものにすることができる。
更に、モールド金型９１を、上下型９１ａ、９１ｂとク
ランプ部９３との二重構造で構成できるので、これらが
三重構造となる第二実施形態に比べて金型構造を簡素に
することができる。
【００３４】
【発明の効果】以上詳細に説明したように、本発明に係
る半導体装置の外形カット方法によれば、クランプ部に
よってフィルムキャリヤを剪断し、且つこのクランプ部
を溝部に挿入してキャビティを密閉するようにしたの
で、キャビティの内面にフィルムキャリヤの剪断端面が
一致することとなり、外周からフィルムキャリヤのはみ
出すことのない半導体装置を得ることができる。また、
フィルムキャリヤの剪断を、モールド成形と一連の工程
で行うことができるので、単独の外形カット工程を省略
することができる。本発明に係る半導体製造装置によれ
ば、キャビティ周囲にクランプ部を設け、このクランプ
部の先端に刃部を形成したので、フィルムキャリヤを剪
断すると同時にキャビティを密閉し、モールドパッケー
ジの外面とフィルムキャリヤの剪断端面とを一致させる
ことができる。また、クランプ部を可動自在に設けた半
導体製造装置によれば、モールド樹脂を注入した後に、
クランプ部を可動させてフィルムキャリヤを剪断できる
ので、モールド樹脂注入時におけるフィルムキャリヤの
保持を確実なものにできる。また、クランプ部を上下型
と別体で設けたので、クランプ部の交換が可能となり、
メンテナンス性を向上させることができる。更に、上下
型をクランプ部に対して可動自在に設けた半導体製造装
置によれば、モールド樹脂の注入後、上下型をクランプ
部に対して可動させることで、フィルムキャリヤを剪断
することができるので、金型構造を簡素なものにするこ
とができる。
【図面の簡単な説明】
【図１】本発明に係る半導体製造装置の第一実施形態を
示す断面図である。
【図２】図１に示した装置を用いての外形カット方法で
得たモールドパッケージの側面図である。
【図３】本発明に係る半導体製造装置の第二実施形態を
示す断面図である。
【図４】図３に示した装置のモールド樹脂注入時の断面
図である。
【図５】図３に示した装置のクランプ部下降時の断面図
である。
【図６】本発明に係る半導体製造装置の第三実施形態を
示す断面図である。
【図７】図６に示した装置のモールド樹脂注入時の断面
図である。
【図８】図６に示した装置の上下型下降時の断面図であ
る。
【図９】従来技術を説明するフィルムキャリヤの図で
（Ａ）は平面（Ｂ）は断面を示したものである。
【図１０】従来技術を説明するモールド金型の断面図で
ある。
【図１１】従来技術を説明する外形カット金型の断面図
である。
【図１２】従来技術により製造した半導体装置のパッケ
ージ外形を示す側面図である。
【符号の説明】
４１、７１、９１ モールド金型 ４１ａ、７１ａ、
９１ａ 上型 ４１ｂ、７１ｂ、９１ｂ 下型 ４３ キャビティ凹
部 ４５ キャビティ ４７ フィルムキャリヤ ４９
半導体チップ ５３、７３、９３ クランプ部 ５５ 溝部 ５７、８３、９９ 刃部 ６３ 半導体装置 ８７
モールド樹脂

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップを搭載したフィルムキャリ
    ヤを、前記半導体チップごとに所定形状で剪断する半導
    体装置の外形カット方法であって、 モールド樹脂を注入するキャビティで前記半導体チップ
    を包囲するとともに前記キャビティの内壁を延出させて
    形成したクランプ部で前記キャビティ内部のフィルムキ
    ャリヤを該フィルムキャリヤの他の部分から剪断分離す
    ることを特徴とする半導体装置の外形カット方法。
  2. 【請求項２】 上型又は下型のいずれか一方に形成した
    キャビティ凹部と、 該キャビティ凹部の内壁を延出させて該キャビティ凹部
    の周囲に形成したクランプ部と、 前記上型又は下型のいずれか他方に形成してあり該クラ
    ンプ部の先端を挿入する溝部と、 前記クランプ部の先端に設けた刃部とを具備したことを
    特徴とする半導体製造装置。
  3. 【請求項３】 上型又は下型のいずれか一方に形成した
    キャビティ凹部と、 該キャビティ凹部の周囲に設けてあり該キャビティ凹部
    に対して可動自在なクランプ部と、 該クランプ部の先端に設けた刃部とを具備したことを特
    徴とする半導体製造装置。
  4. 【請求項４】 クランプ部と、 該クランプ部によって包囲されるキャビティを有し該ク
    ランプ部に対して可動自在な上型及び下型と、 前記キャビティを構成するキャビティ凹部の内壁端部に
    形成した刃部とを具備したことを特徴とする半導体製造
    装置。
JP25801196A 1996-09-30 1996-09-30 半導体装置の外形カット方法及びそれに用いる半導体製造装置 Expired - Fee Related JP3577848B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP25801196A JP3577848B2 (ja) 1996-09-30 1996-09-30 半導体装置の外形カット方法及びそれに用いる半導体製造装置
KR1019970049538A KR19980025095A (ko) 1996-09-30 1997-09-29 반도체 장치의 외형 컷트 방법 및 그것에 사용하는 반도체 제조장치
US08/941,301 US5883440A (en) 1996-09-30 1997-09-30 Outline forming method for semiconductor device and semiconductor manufacturing device used in this method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25801196A JP3577848B2 (ja) 1996-09-30 1996-09-30 半導体装置の外形カット方法及びそれに用いる半導体製造装置

Publications (2)

Publication Number Publication Date
JPH10107055A true JPH10107055A (ja) 1998-04-24
JP3577848B2 JP3577848B2 (ja) 2004-10-20

Family

ID=17314299

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25801196A Expired - Fee Related JP3577848B2 (ja) 1996-09-30 1996-09-30 半導体装置の外形カット方法及びそれに用いる半導体製造装置

Country Status (3)

Country Link
US (1) US5883440A (ja)
JP (1) JP3577848B2 (ja)
KR (1) KR19980025095A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011091134A (ja) * 2009-10-21 2011-05-06 Sharp Corp 半導体装置の製造装置および半導体装置の製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3128548B2 (ja) * 1999-03-11 2001-01-29 沖電気工業株式会社 半導体装置および半導体装置の製造方法
KR200278989Y1 (ko) * 2002-04-01 2002-06-20 주식회사 아이에스시테크놀러지 집적화된 실리콘 콘택터의 링타입 콘택터 패드
EP2273348A1 (fr) * 2009-07-10 2011-01-12 EM Microelectronic-Marin SA Procédé de fabrication d'un verre à touches capacitives pour un instrument electronique, et instrument comprenant un tel verre
DE102011082157A1 (de) * 2011-09-06 2013-03-07 Osram Opto Semiconductors Gmbh Presswerkzeug und Verfahrenzum Herstellen eines Silikonelements

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5204287A (en) * 1991-06-28 1993-04-20 Texas Instruments Incorporated Integrated circuit device having improved post for surface-mount package
US5523690A (en) * 1992-07-24 1996-06-04 White's Electronics, Inc. Metal detector with bivariate display
JP3226628B2 (ja) * 1992-10-15 2001-11-05 三菱電機株式会社 テープキャリア、それを用いた半導体装置及びその製造方法
KR960009089B1 (ko) * 1993-03-04 1996-07-10 문정환 패키지 성형용 금형 및 그 금형을 이용한 플라스틱 고체촬상소자 패키지 제조방법 및 패키지

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011091134A (ja) * 2009-10-21 2011-05-06 Sharp Corp 半導体装置の製造装置および半導体装置の製造方法

Also Published As

Publication number Publication date
JP3577848B2 (ja) 2004-10-20
US5883440A (en) 1999-03-16
KR19980025095A (ko) 1998-07-06

Similar Documents

Publication Publication Date Title
KR100809818B1 (ko) 반도체 장치의 제조 방법
JP3246848B2 (ja) 汎用ゲート位置樹脂モールド装置および樹脂モールド方法
KR100244966B1 (ko) 공기 유입구가 형성된 절단 펀치를 포함하는 게이트 잔여물절단 장치
JP3577848B2 (ja) 半導体装置の外形カット方法及びそれに用いる半導体製造装置
JP2005161695A (ja) 樹脂封止装置及び樹脂封止方法
JP3532395B2 (ja) 半導体装置の製造方法、プレス金型、ガイドレール
JPH1092856A (ja) チップサイズパッケージの樹脂封止方法及び樹脂封止装置
JPH06252188A (ja) 樹脂封止型半導体素子の製造方法および製造装置
JPH09162210A (ja) ベアチップの封止方法および封止装置
JPH10144713A (ja) モールド方法および装置ならびに半導体装置
JP4226023B2 (ja) 樹脂封止金型および樹脂封止方法
JP3182302B2 (ja) 樹脂封止型半導体装置の製造方法
KR100258876B1 (ko) 반도체 시험용 패키지의 제조방법
JP2007109719A (ja) 半導体装置の製造方法
JP2737714B2 (ja) 半導体装置の製造方法
JP3272827B2 (ja) リードフレームの製造方法
JP3300486B2 (ja) リードフレームの製造方法
JPH0870014A (ja) 樹脂封止型半導体装置用バリ取り方法及び装置
JPH09223706A (ja) 半導体製造方法およびその製造装置
JPH04326529A (ja) 樹脂封止方法
JP2005033133A (ja) 半導体装置封止用金型およびそれを用いた半導体装置封止方法
JPH0722561A (ja) 半導体装置用リードフレーム及びこれを用いた半導体装置の製造方法
JPH08124954A (ja) 電子部品の樹脂モールド方法および樹脂モールド装置
JP2003229445A (ja) 半導体装置の製造方法
JPH04276648A (ja) 電子部品製造用フレーム、およびこれを用いた電子部品製造方法、ならびにこの製造方法により製造された電子部品

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040120

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040319

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040622

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040705

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080723

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090723

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees