KR100456082B1 - 반도체패키지의제조방법 - Google Patents

반도체패키지의제조방법 Download PDF

Info

Publication number
KR100456082B1
KR100456082B1 KR1019970017648A KR19970017648A KR100456082B1 KR 100456082 B1 KR100456082 B1 KR 100456082B1 KR 1019970017648 A KR1019970017648 A KR 1019970017648A KR 19970017648 A KR19970017648 A KR 19970017648A KR 100456082 B1 KR100456082 B1 KR 100456082B1
Authority
KR
South Korea
Prior art keywords
semiconductor package
mold
package
semiconductor
molding
Prior art date
Application number
KR1019970017648A
Other languages
English (en)
Other versions
KR19980082628A (ko
Inventor
문성천
송영희
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019970017648A priority Critical patent/KR100456082B1/ko
Publication of KR19980082628A publication Critical patent/KR19980082628A/ko
Application granted granted Critical
Publication of KR100456082B1 publication Critical patent/KR100456082B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 패키지의 제조 방법으로서, (a) 반도체 칩과 리드 프레임 간의 접착 및 전기적 연결이 완료된 원자재를 준비하는 단계와, (b) 원자재를 전기적 연결부분이 하부금형의 하부면을 향하도록 성형금형 장치에 인입시키고, 상부금형이 하부금형과 대응되도록 하강한 후 성형수지를 주입하여 몰딩(molding) 공정을 진행하는 단계와, (c) 몰딩 공정이 완료된 후 상부금형에 장착되어 있는 이젝션 핀(ejection Pin)이 성형이 완료된 반도체 패키지의 하부면을 밀어 상부금형으로부터 반도체 패키지를 이격시키는 단계, 및 (d) 하부금형에 장착되어 있는 하부 이젝션 핀이 반도체 패키지의 상부면을 밀어 하부금형으로부터 반도체 패키지를 이격시키는 단계를 포함하는 것을 특징으로 한다. 이에 따르면, 성형금형이 반도체 패키지로부터 분리될 시 반도체 칩의 상부면에 가해지는 내부 스트레스(Stress)를 감소시켜 성형금형과 반도체 패키지의 수지 사이에서 발생되는 스티킹(Sticking) 현상 및 이젝션 핀에 의한 스트레스로 인해 반도체 칩 상부면에 크랙 및 반도체 패키지의 휨 현상이 발생되는 것이 방지된다.

Description

반도체 패키지의 제조 방법{Method for Manufacturing Semiconductor Package}
본 발명은 반도체 패키지의 제조 방법에 관한 것으로서, 보다 상세하게는 몰딩(molding)공정을 통해 반도체 칩과 리드 프레임 간의 전기적 연결이 완료된 원자재가 봉지된 반도체 패키지를 성형금형으로부터 방출시키는 방출 방법을 포함하는 반도체 패키지의 제조 방법에 관한 것이다.
일반적인 반도체 패키지 제조 공정은 먼저, 미세 소자회로 가공이 끝난 웨이퍼(wafer)를 각각의 개별 반도체 칩(semiconductor divice 또는 semiconductor chip 이라고한다)으로 절단 및 분리하는 소잉(sawing) 공정을 시행하고, 이 후 소잉 공정을 통해 제작된 개별 반도체 칩을 리드 프레임(lead frame)에 접착제 등을 이용하여 접착시킨 후 금속 와이어(wire)를 이용하여 반도체 칩과 리드 프레임을 전기적으로 연결시키는 와이어 본딩(wire bonding) 공정이 시행된다.
계속해서, 몰딩 공정을 실시하기 위하여 프레스(press)에 장착되어 있는 상부금형과 하부금형 사이에 와이어 본딩 공정을 통해 반도체 칩과 리드 프레임 간의 전기적 연결이 완료된 원자재를 놓고 상부금형과 하부금형을 정해진 압력으로 맞물린다. 이와 동시에 일정한 압력이 걸리는 트랜스퍼(transfer)로 미리 예열되어 있던 성형 수지를 성형금형의 캐비티(cavity) 속에 밀어 넣는다.
이하, 도면을 참조하여 종래 기술에 의한 몰딩 공정후 성형금형에서 반도체 패키지를 방출하는 방법을 좀더 상세하게 설명하고자 한다.
도 1 내지 도 3은 종래 기술에 의한 몰딩 공정후 반도체 패키지를 성형금형에서 이탈시키는 공정을 개략적으로 나타내는 단면도이다.
도 4는 종래 기술에 의한 성형금형에서 반도체 패키지를 이탈시킬 때 발생하는 불량을 개략적으로 나타내는 측면도이다.
먼저, 도 1 내지 도 3을 연속하여 설명하면, 성형 수지의 충진 및 경화가 완료되면 맞물려 있던 상부금형(60)과 하부금형(50)을 반도체 패키지로부터 분리시키는데, 이 때 상부금형(60)에 설치되어 있던 상부 이젝션 핀(ejection pin)(65)이 몰딩이 완료된 반도체 패키지(33)를 상부금형(60)으로부터 분리시키기 위해 반도체 패키지(33)를 밀어낸다. 이어서, 같은 방법으로 하부금형(50)에 설치되어 있는 하부 이젝션 핀(55)이 반도체 패키지(33)를 하부금형(50)으로부터 분리시키기 위해 반도체 패키지(33)를 밀어낸다. 이렇게 해서, 상부금형(60)과 하부금형(50)의 이젝션 핀들(65, 55)에 의해 몰딩이 완료된 반도체 패키지(330)는 완전히 성형금형(50, 60)으로부터 분리된다.
그러나, 상부 이젝션 핀(65)이 몰딩된 반도체 패키지(33)를 밀어낼 때, 성형 수지(30)와 상부금형(60) 간에는 성형 수지(30)의 경화가 진행되는 동안 접착력이 증가되었고, 여기에 상부 이젝션 핀(65)이 물리적인 힘으로 밀어내기 때문에 상부금형(60)에는 스티킹(sticking) 현상이 발생하게 된다. 즉, 상부 이젝션 핀(65)은 몰딩 반도체 패키지(33)를 밀어내려고 하나 반도체 패키지(33)와 상부금형(60)사이에 있는 성형수지(30)의 물성에 의해 반도체 패키지(33)는 상부금형(60)으로부터 떨어지지 않으려는 스티킹 현상이 발생하게 되는 것이다.
이와 같이, 상부 이젝션 핀(65)이 몰딩된 반도체 패키지(33)를 밀어내려고 하는 힘과 스티킹 현상으로 인해 발생된 두 힘이 반도체 패키지에 작용하여 반도체 패키지(33) 내부에 있는 반도체 칩(10)이나 리드 프레임(22) 등에 스트레스(Stress)가 가해진다. 더욱이, 도 1 내지 도3에 나타낸 리드 온 칩(lead on chip)패키지의 경우에는 반도체 칩(10)의 반도체 패키지(33)의 상부금형(60) 쪽으로 치우쳐 위치해 있기 때문에 이젝션 핀(55)과 스티킹 현상으로 인한 힘의 작용에 의해 스트레스를 더 많이 받게 되어 전기적 연결부위가 형성된 반도체 칩(10) 상부면(본딩 패드가 형성되어 있는 부분 또는 활성영역의 형성되는 부분을 상부면이라고 한다)에 크랙(Crack)이 유발된다.
특히, 상부금형(60)의 상부 이젝션 핀(65)이 반도체 패키지(33)를 밀어낼 때는 하부금형(50)이 반도체 패키지(33) 분리되지 않은 상태이므로 하부금형(50)이 버팀목 역할을 하여 하부금형(50)에서 반도체 패키지(33) 하부면으로 소정의 힘이 가해지게 되고, 이에 반도체 패키지(33) 상부면으로 가해지는 이젝션 힘과 스티킹 힘이 더욱 강하제 작용하게 되어 반도체 칩(10) 상부면에 더 많은 스트레스가 가해진다.
또한, 도 4에 개략적으로 나타낸 것처럼 하부금형(50)에서 반도체 패키지(33)를 하부 이젝션 핀(55)로 밀어낼 때, 하부금형과 반도체 패키지(33) 사이의 성형 수지(30)의 물성으로 인해 발생되는 스티킹 힘 및 하부 이젝션 핀(55)의 미는 힘에 의해서 반도체 패키지(33)에 스트레스 가해지고, 이 때 반도체 패키지(33)의 하부면보다 상대적으로 물리적인 힘에 약한 반도체 패키지(33)의 상부면에 아무것도 바치고 있는 것이 없고 몰딩 후 성형 수지(30)가 완전히 경화되지 않음으로 인해 반도체 패키지(33)가 상부면 쪽으로 휘게 된다.
따라서, 본 발명은 반도체 패키지의 몸체를 형성하는 몰딩 공정에서 반도체 패키지를 성형금형에서 상부 이젝트 핀과 하부 이젝트 핀으로 방출할 때 발생하는 크랙 및 반도체 패키지 휨 등의 불량을 방지할 수 있는 몰딩 공정에 있어서의 반도체 패키지 방출 방법을 제공하여 제품의 신뢰성 향상에 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은 반도체 패키지의 제조 방법으로서, (a) 반도체 칩과 리드 프레임간의 접착 및 전기적 연결이 완료된 원자재를 준비하는 단계와, (b) 원자재의 전기적 연결부분이 하부금형을 향하도록 성형금형 장치에인입시키고 상부금형이 하부금형과 대응되도록 하강시킨 후 성형수지를 주입하여 몰딩 공정을 진행하는 단계와, (c) 몰딩 공정이 완료된 후 상부금형에 장착되어 있는 상부 이젝션 핀이 성형이 완료된 반도체 패키지의 하부면을 밀어 상부금형으로부터 반도체 패키지를 이격시키는 단계, 및 (d) 하부금형에 장착되어 있는 하부 이젝션 핀이 반도체 패키지의 상부면을 밀어 하부금형으로부터 반도체 패키지를 이격시키는 단계를 포함하는 것을 특징으로 한다.
본 발명에 따른 반도체 패키지의 제조 방법은 반도체 패키지가 리드 온 칩 패키지인 것이 바람직하다.
본 발명에 따른 반도체 패키지의 제조 방법은 반도체 패키지가 QFP, TQFP, TSOJ 패키지 또는 SOJ 패키지 형태 중 어느 하나인 것이 바람직하다.
본 발명에 따른 다른 반도체 패키지의 제조 방법은 (a) 반도체 칩과 리드 프레임간의 접착 및 전기적 연결이 완료된 원자재를 상부금형과 하부금형을 갖고 있는 성형장치로 인입시켜 몰딩시키는 단계와, (b) 몰딩이 완료된 반도체 패키지를 금형장치로부터 방출하기 위하여 하부금형이 하강하면서 하부금형에 장착된 하부 이젝션 핀이 작동하여 반도체 패키지를 밀어 하부금형으로부터 반도체 패키지를 이 격시키는 단계, 및 (c) 상부금형에 장착되어 있는 상부 이젝션 핀이 반도체 패키지를 밀어 상부금형으로부터 반도체 패키지를 이격시켜 방출하는 단계를 포함한다.
본 발명에 따른 다른 반도체 패키지의 제조 방법은 반도체 패키지가 리드 온 칩 패키지인 것이 바람직하다.
본 발명에 따른 반도체 패키지의 제조 방법은 반도체 패키지가 QFP, TQFP, TSOJ 패키지 또는 SOJ 패키지 형태 중 어느 하나인 것이 바람직하다.
이하, 도면을 참조하여 본 발명에 관하여 좀더 상세하게 설명하고자 한다.
도 5 내지 도 7은 본 발명에 의한 몰딩 공정후 반도체 패키지를 성형금형에서 이탈시키는 공정을 개략적으로 나타내는 단면도이고, 도 8a는 본 발명에 의한 몰딩 공정 전단계에서 성형수지로 봉지할 반도체 리드 프레임 원자재의 방향을 전환한 후에 성형금형으로부터 반도체 패키지를 방출하는 방법을 나타내는 흐름도이며, 도 8b는 본 발명에 따른 다른 실시예에 의한 성형금형으로부터 반도체 패키지를 방출하는 방법을 나타내는 흐름도이다.
먼저, 반도체 칩(10)과 리드 프레임(20) 간의 전기적 연결이 완료된 원자재가 이송되어 몰딩 장치의 성형금형 장치 안으로 인입되고, 전술한 몰딩 공정이 완료되면 도 5에 나타낸 바와 같이 성형수지(30)가 반도체 칩(10)을 포함하는 전기적 연결부분을 봉지하고 반도체 패키지(33)의 몸체를 이루고 있는 모양을 나타내고 있다.
즉, 도 5와 같이 리드 온 칩 패키지의 경우에는 반도체 칩(10)의 상부면 및 전기적 연결부분이 형성되어 있는 부분이 하부금형(50)의 바닥면을 향하도록 하부금형(50)에 인입된 후 종래 기술과 유사한 방법으로 성형 수지(30)의 주입 및 경화가 완료되면, 상부금형(60)이 열리면서 상부 이젝션 핀(65)이 반도체 패키지(33)의 하부면을 밀어내게 되는 된다. 그러면 도 6에 도시한 바와 같이 상부 이젝션 핀(65)이 반도체 패키지(33)의 하부 및 성형 수지(30)로 봉지된 반도체 칩(10)의 하부면을 밀면서 상부금형(60)과 반도체 패키지(33)가 분리된다.
계속해서, 도 7에 나타낸 바와 같이 하부금형(50)의 하부 이젝션 핀(55)이 반도체 패키지(33)의 몸체 방향으로 돌출되면서, 하부금형(50)으로부터 반도체 패키지(33)를 분리하게 된다.
이를 도 8a 참조하여 간략하게 설명하면, 반도체 패키지(33)가 성형금형(50, 60)에 인입될 때 반도체 칩(10)의 상부면이 하부금형(50)의 바닥면을 향하도록 인 입시키고, 상부금형(60)이 내려와 하부금형(50)과 맞물린 다음 몰딩 공정이 정상적으로 진행시킨다. 계속해서, 종래 기술과 유사한 방법으로 상부금형(60)이 열리면서 상부 이젝션 핀(65)이 성형수지(30)내의 반도체 패키지(33) 몸체를 밀어 상부금형(60)과 반도체 패키지(33)를 분리하고, 연속해서 하부금형(50)의 하부 이젝션 핀(55)이 성형수지(30)내의 반도체 패키지(33) 몸체를 밀어 하부금형(50)에서 반도체 패키지(33)를 분리하게 되며, 그 이후의 공정은 공지된 기술에 따라 진행된다.
이를 좀더 설명하면, 일반적으로 와이어 본딩이 완료된 리드 프레임(20) 및 반도체 칩(10)으로 구성된 원자재는 전기적 연결부분이 손상되지 않도록 하기 위하여 운반 및 성형금형 장치등으로 이동할 때 상부면이 위로 향하도록 되어 있다.
즉, 일반적으로 성형금형 장치에 원자재를 인입(loading)하게 되면 전기적 연결부분을 포함하는 반도체 칩(10)의 상부면이 항상 상부금형(60)을 향하도록 되어 있는것이다. 그러므로, 도면에는 나타내지 않았지만 본 발명에 의한 반도체 제조 방법에 의하면 성형금형 장치에 인입(loading)될 때 그 원자재를 뒤집어 주는 수단을 이용하여 반도체 칩(10)의 상부면이 성형금형 장치의 하부금형(50) 바닥면을 향하도록 하는 것이다.
즉, 상부 이젝션 핀(65)이 상부금형(60)으로부터 반도체 패키지(33)를 분리하기 위하여 밀 때 반도체 패키지(33) 내부에 있는 반도체 칩(10)의 하부면에 상부 이젝션 핀(65)의 힘이 전달되도록 되게 되어 있다. 이는 반도체 칩(10)의 상부면이 반도체 제조 공정에서 형성된 소자들 및 전기적 연결부분이 형성되어 있어 상대적으로 반도체 칩(10)의 하부면보다 물리적인 힘에 취약한 단점을 갖고 있고, 이와 같이 물리적 힘에 취약한 반도체 칩(10)의 상부면을 보호하고 크랙 발생의 불량 요인을 제거하기 위하여 몰딩 공정후 성형금형(50, 60)에서 반도체 패키지(33)를 방출할 때 반도체 칩(10)의 하부면을 포함한 반도체 패키지(33) 하부면에 상부 이젝 션 핀(55)이 먼저 닿도록 하는 것이다. 여기서, 반도체 패키지(33)의 몸체는 아직 성형 수지(30)가 완전히 경화되지 않은 상태이므로, 반도체 패키지(33) 상부면에 하부 금형(50)이 분리되지 않은 상태에서 반도체 패키지(33) 하부면에 상부 이젝션 핀(65)의 힘이 가해질 시 그 반발력으로 같은 힘이 반도체 패키지(33) 상부면에 전달되지는 않는다.
이와 같은 방법은 리드 온 칩 패키지 뿐만이 아니라 모든 반도체 패키지 형태에서 적용할 수 있다. QFP(quard flat package), SOJ(small out-line J-bend type), TSOJ(thin small out-line J-bend type) 및 TSOP(thin small out-line package)등 다른 많은 종류의 프라틱계열인 에폭시 수지를 사용하는 패키지의 몰딩공정에 적용할 수 있다. 특히, 에폭시 성형 수지의 두께가 얇게 형성되는 반도체 패키지에서는 보다 높은 공정의 효율을 얻을 수 있다.
본 발명에 따른 다른 실시예에 의한 반도체 패키지의 제조 방법을 도 8b를 참조하여 설명하면, 와이어 본딩이 완료된 원자재가 성형금형 장치에 인입되고, 성형 수지(30)로 그 원자재의 전기적 연결부분을 봉지하는 몰딩 공정이 실시되며, 몰딩이 완료되면 하부금형(50)이 하강되면서 하부 이젝션 핀(55)이 작동하여 성형된 반도체 패키지(33)의 하부면을 밀어 하부금형(50)으로부터 반도체 패키지(33)가 분리된다. 이 때, 하부 이젝션 핀(55)은 반도체 패키지(33) 몸체의 하부면과 반도체칩(10) 상부면보다 상대적으로 물리적 힘에 강한 반도체 칩(10) 하부면에 힘을 가하게 된다. 계속해서, 상부 이젝션 핀(65)이 작동하여 반도체 패키지(33)를 밀어 상부금형(65)으로부터 완전히 분리되어 성형금형 장치로부터 반도체 패키지(33)가 완전히 방출된다.
즉, 몰딩하고자 하는 원자재의 방향을 바꾸지 않고 성형금형 장치의 작동 순서를 바꿈으로써 본 발명에 의한 목적을 실현할 수 있다. 이와 같은 방법을 적용할 때에는 성형금형 장치에서 하부금형(50)이 상하 왕복운동을 하는 구조여야 하며, 하부금형(50)을 상하 왕복운동 시키기 위한 수단이 구비되야 한다.
따라서, 본 발명에 의한 반도체 패키지의 제조 방법은 반도체 칩 상부면 상의 반도체 패키지 반대편에 놓인 성형금형을 먼저 분리시킴으로써, 아직 분리되지않은 성형금형으로 인해 더욱 가중된 성형금형과 반도체 패키지의 수지 사이에서 발생된 스티킹 힘 및 이젝션 핀에 의한 스트레스가 상대적으로 물리적인 힘에 강한반도체 패키지 하부면에 가해지도록 하여 반도체 칩 상부면에 크랙이 발생되는 것이 방지될 수 있다.
또한, 본 발명에 의한 반도체 패키지의 제조 방법은 반도체 패키지 상부면이반도체 패키지 하부면보다 나중에 성형금형으로부터 방출되도록 하여, 반도체 패키지 하부면에 아무것도 바치고 있지 않더라도 반도체 패키지 하부면은 반도체 칩 상 부면보다 상대적으로 강한 반도체 칩 하부면을 포함하고 있기에 소정의 버팀목으로 작용하여 반도체 패키지의 휨 현상이 발생되는 것이 방지될 수 있다.
따라서, 이러한 반도체 패키지 제조 과정에서의 불량 요인이 제거됨으로써 반도체 패키지의 신뢰성 및 생산성을 증가시킬 수 있는 장점이 있다.

Claims (6)

  1. 반도체 패키지의 조립 공정에 있어서,
    (a) 반도체 칩과 리드 프레임간의 접착 및 전기적 연결이 완료된 원자재를 준비하는 단계;
    (b) 상기 원자재를 전기적 연결부분이 하부금형을 향하도록 성형금형 장치에 인입시키고, 상기 상부금형이 상기 하부금형과 대응되도록 하강시킨 후 성형수지를 주입하여 몰딩 공정을 진행하는 단계;
    (c) 상기 몰딩 공정이 완료된 후 상기 상부금형에 장착되어 있는 상부 이젝션 핀이 성형이 완료된 상기 반도체 패키지의 하부면을 밀어 상기 상부금형으로부터 상기 반도체 패키지를 이격시키는 단계; 및
    (d) 상기 하부금형에 장착되어 있는 하부 이젝션 핀이 상기 반도체 패키지의 상부면을 밀어 상기 하부금형으로부터 상기 반도체 패키지를 이격시키는 단계를 포함하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  2. 제 1항에 있어서, 상기 반도체 패키지가 리드 온 칩 패키지인 것을 특징으로 하는 반도체 패키지의 제조 방법.
  3. 제 1항에 있어서, 상기 반도체 패키지가 QFP, TQFP, TSOJ 패키지 또는 SOJ 패키지 형태 중 어느 하나인 것을 특징으로 하는 반도체 패키지의 제조 방법.
  4. 반도체 패키지 제조 방법에 있어서,
    (a) 반도체 칩과 리드 프레임간의 접착 및 전기적 연결이 완료된 원자재를 상부금형과 하부금형을 갖고 있는 성형장치로 인입시켜 몰딩시키는 단계;
    (b) 상기 몰딩이 완료된 상기 반도체 패키지를 상기 금형장치로부터 방출하기 위하여 상기 하부금형이 하강하면서 상기 하부금형에 장착된 하부 이젝션 핀이 작동하여 상기 반도체 패키지를 밀어 상기 하부금형으로부터 상기 반도체 패키지를 이격시키는 단계; 및
    (c) 상기 상부금형에 장착되어 있는 상부 이젝션 핀이 상기 반도체 패키지를 밀어 상기 상부금형으로부터 상기 반도체 패키지를 이격시켜 방출시키는 단계를 포함하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  5. 제 4항에 있어서, 상기 반도체 패키지가 리드 온 칩 패키지인 것을 특징으로 하는 반도체 패키지의 제조 방법.
  6. 제 4항에 있어서, 상기 반도체 패키지가 QFP, TQFP, TSOJ 패키지 또는 SOJ 패키지 형태 중 어느 하나인 것을 특징으로 하는 반도체 패키지의 제조 방법.
KR1019970017648A 1997-05-08 1997-05-08 반도체패키지의제조방법 KR100456082B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970017648A KR100456082B1 (ko) 1997-05-08 1997-05-08 반도체패키지의제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970017648A KR100456082B1 (ko) 1997-05-08 1997-05-08 반도체패키지의제조방법

Publications (2)

Publication Number Publication Date
KR19980082628A KR19980082628A (ko) 1998-12-05
KR100456082B1 true KR100456082B1 (ko) 2005-06-20

Family

ID=37302975

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970017648A KR100456082B1 (ko) 1997-05-08 1997-05-08 반도체패키지의제조방법

Country Status (1)

Country Link
KR (1) KR100456082B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0377333A (ja) * 1989-08-21 1991-04-02 Fujitsu Ltd パッケージ成形装置
JPH04206748A (ja) * 1990-11-30 1992-07-28 Mitsubishi Electric Corp モールド金型
JPH0555410A (ja) * 1991-08-28 1993-03-05 Hitachi Ltd 半導体装置
JPH08186140A (ja) * 1994-12-27 1996-07-16 Toshiba Corp 樹脂封止型半導体装置の製造方法および製造装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0377333A (ja) * 1989-08-21 1991-04-02 Fujitsu Ltd パッケージ成形装置
JPH04206748A (ja) * 1990-11-30 1992-07-28 Mitsubishi Electric Corp モールド金型
JPH0555410A (ja) * 1991-08-28 1993-03-05 Hitachi Ltd 半導体装置
JPH08186140A (ja) * 1994-12-27 1996-07-16 Toshiba Corp 樹脂封止型半導体装置の製造方法および製造装置

Also Published As

Publication number Publication date
KR19980082628A (ko) 1998-12-05

Similar Documents

Publication Publication Date Title
US8497158B2 (en) Leadframe strip and mold apparatus for an electronic component and method of encapsulating an electronic component
US8117742B2 (en) Fabrication method of semiconductor integrated circuit device
KR200309906Y1 (ko) 반도체 패키지 제조용 리드프레임
JP3423912B2 (ja) 電子部品、電子部品の樹脂封止方法、及び樹脂封止装置
KR20190017684A (ko) 수지 성형품의 반송 기구, 수지 성형 장치 및 수지 성형품의 제조 방법
US8119050B2 (en) Method of manufacturing a semiconductor device
US6969641B2 (en) Method and system for integrated circuit packaging
US20060131780A1 (en) Resin casting mold and method of casting resin
KR100456082B1 (ko) 반도체패키지의제조방법
JP2004153045A (ja) 電子部品の樹脂封止成形方法及び金型
US5672550A (en) Method of encapsulating semiconductor devices using a lead frame with resin tablets arranged on lead frame
JP2000311909A (ja) 樹脂封止半導体装置のモールド装置
US7632720B2 (en) Method of manufacturing a semiconductor device
JP2011040625A (ja) 半導体装置の製造方法
KR100304680B1 (ko) 반도체장치및그제조방법
JPH06252188A (ja) 樹脂封止型半導体素子の製造方法および製造装置
KR101089801B1 (ko) 반도체 패키지 제조용 금형 장치
KR0132216Y1 (ko) 반도체금형의 성형품 취출장치
JPH06252189A (ja) Ic装置の樹脂封止金型装置
KR101835787B1 (ko) 반도체 패키지 제조용 금형 장치
JPH0722451A (ja) 半導体製造装置
JP3087395B2 (ja) 電子部品の製造方法
KR0176111B1 (ko) 반도체 칩 패키지를 성형하는 제조금형 구조 및 이형핀 배치방법
US7723165B2 (en) Method of forming component package
JPH09223706A (ja) 半導体製造方法およびその製造装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee