JP4797677B2 - マルチチップ素子とその製造方法 - Google Patents
マルチチップ素子とその製造方法 Download PDFInfo
- Publication number
- JP4797677B2 JP4797677B2 JP2006036614A JP2006036614A JP4797677B2 JP 4797677 B2 JP4797677 B2 JP 4797677B2 JP 2006036614 A JP2006036614 A JP 2006036614A JP 2006036614 A JP2006036614 A JP 2006036614A JP 4797677 B2 JP4797677 B2 JP 4797677B2
- Authority
- JP
- Japan
- Prior art keywords
- group
- fluorine
- insulating resin
- resin material
- compound
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本発明のマルチチップ素子の製造方法は、複数の半導体チップを積層し、絶縁性樹脂材料で該半導体チップを固定する方法であれば、特に限定されない。ただし下記(1)、(2)及び(3)に記載の方法群から選ばれる1種又は2種以上の方法で製造されることが好ましい。
本発明においては、前記絶縁性樹脂材料として、主鎖に含フッ素環構造を有する含フッ素樹脂を用いることを特徴とする。絶縁性樹脂材料として含フッ素樹脂を用いることで、樹脂材料層の誘電率及び誘電損失を低く抑えることができる。その結果信号伝播速度の遅延を抑制でき、電気特性に優れた素子が得られる。また含フッ素樹脂を用いることで吸水率を低く抑えることができる。これにより接合電極及びその周辺の配線部分等で接合状態の変化が抑制できる、金属の変質(錆等)が抑制できる等の点で優れ、素子の信頼性向上という点で効果が大きい。さらに含フッ素樹脂として、主鎖に含フッ素環構造を有する樹脂は、主鎖に含フッ素環構造を有していない樹脂と比較して、ガラス転移点が高いため、樹脂の軟化温度を高くできる。したがって素子の耐熱性という点で有利である。
本発明においては、前記含フッ素樹脂が主鎖に含フッ素芳香族環構造を有することが好ましい。芳香族環系含フッ素樹脂としては含フッ素ポリアリーレン又は含フッ素ポリアリーレンエーテルが好適に例示できる。これらの樹脂については、特表平5−502257号公報、特開平10−247646号公報、WO03/8483号パンフレット、特開2005−105115号公報等に記載されている。
本発明においては、前記含フッ素樹脂が主鎖に含フッ素脂肪族環構造を有することが好ましい。脂肪族環系含フッ素樹脂としては、含フッ素ポリ(アルキレン−シクロアルキレン)が好適に例示できる。これらの樹脂としては、特開平6−322336号公報等に記載されている。
本発明において絶縁性樹脂材料層を形成する場合には、前記主鎖に含フッ素環構造を有する含フッ素樹脂を溶液化して、半導体チップにコーティングし、絶縁性樹脂材料層である含フッ素樹脂の層を形成することが好ましい。含フッ素樹脂の溶液化は、芳香族環系含フッ素樹脂、脂肪族環系含フッ素樹脂のそれぞれの項で説明したように、適切な溶媒に溶解又は分散して行われる。
本発明のマルチチップ素子の用途及び、積層する半導体チップの種類に制限は無い。積層する半導体チップとして、DRAM(ダイナミック・ランダム・アクセス・メモリ)、SRAM(スタティック・ランダム・アクセス・メモリ)、EPROM(イレイザブル・プログラマブル・リード・オンリー・メモリ)、マスクROM(マスク・リード・オンリー・メモリ)、EEPROM(エレクトリカル・イレイザブル・プログラマブル・リード・オンリー・メモリ)、フラッシュメモリなどの記憶素子;マイクロプロセッサ、DSP、ASIC等の理論回路素子;MMIC(モノリシック・マイクロウェーブ集積回路)に代表される化合物半導体等の集積回路素子;発光ダイオード、電荷結合素子などの光電変換素子等が挙げられる。
11、12、13:半導体チップ、
21:接続電極、
31:絶縁性樹脂材料層、
41:ビア。
Claims (11)
- 複数の半導体チップを積層し、絶縁性樹脂材料で該半導体チップを固定するマルチチップ素子の製造方法において、前記絶縁性樹脂材料として、芳香環にフッ素原子が直接結合している含フッ素芳香環含有化合物と、フェノール性水酸基を2個以上有する化合物とを、脱HF縮合反応により縮合反応させて得られる樹脂であり、かつ架橋性官能基を有し、該架橋性官能基がエチニレン基、ビニル基、1−オキソシクロペンタ−2,5−ジエン−3−イル基、シアノ基、ジアリールヒドロキシメチル基およびヒドロキシフルオレニル基からなる群より選ばれる1種以上である含フッ素樹脂を用いることを特徴とするマルチチップ素子の製造方法。
- 前記含フッ素樹脂のフッ素含有量が、10〜70質量%である、請求項1に記載のマルチチップ素子の製造方法。
- 前記含フッ素芳香環含有化合物としてペルフルオロ芳香環を有する1種または2種以上の化合物を用いることを特徴とする、請求項1または2に記載のマルチチップ素子の製造方法。
- 前記フェノール性水酸基を2個以上有する化合物として、多官能フェノール類を用いる、請求項1〜3のいずれか一項に記載のマルチチップ素子の製造方法。
- 前記フェノール性水酸基を2個以上有する化合物として、ジヒドロキシベンゼン、ジヒドロキシ−9,9−ジフェニルフルオレン、ジヒドロキシ−2,2−ジフェニルヘキサフルオロプロパン、テトラフェニルハイドロキノン、トリヒドロキシベンゼンおよびトリス(ヒドロキシフェニル)エタンからなる群より選ばれる1種以上を用いる、請求項4に記載のマルチチップ素子の製造方法。
- 前記含フッ素樹脂が、前記含フッ素芳香環含有化合物と、前記フェノール性水酸基を2個以上有する化合物と、含フッ素アリールアセチレン類、含フッ素ジアリールアセチレン類、水酸基含有アセチレン類、ペンタフルオロスチレンおよびヒドロキシスチレンからなる群より選ばれる1種以上とを、脱HF縮合反応により縮合反応させて得られる樹脂である、請求項1〜5のいずれか一項に記載のマルチチップ素子の製造方法。
- 前記含フッ素樹脂の濃度が1〜80質量%である溶液組成物を用いてコーティングする工程を有することを特徴とする、請求項1〜6のいずれか一項に記載のマルチチップ素子の製造方法。
- 複数の半導体チップが積層され、該半導体チップが絶縁性樹脂材料により固定されているマルチチップ素子において、前記絶縁性樹脂材料が、芳香環にフッ素原子が直接結合している含フッ素芳香環含有化合物と、フェノール性水酸基を2個以上有する化合物とを、脱HF縮合反応により縮合反応させて得られる樹脂であり、かつ架橋性官能基を有し、該架橋性官能基がエチニレン基、ビニル基、1−オキソシクロペンタ−2,5−ジエン−3−イル基、シアノ基、ジアリールヒドロキシメチル基およびヒドロキシフルオレニル基からなる群より選ばれる1種以上である含フッ素樹脂であることを特徴とするマルチチップ素子。
- 半導体チップ表面に接続電極を形成する工程と、半導体チップを積層して接続する工程と、隙間に絶縁性樹脂材料を、毛細管現象を利用して流し込む工程とを有することを特徴とする、請求項1〜7のいずれか一項に記載のマルチチップ素子の製造方法。
- 半導体チップ表面に接続電極と絶縁性樹脂材料膜とを作製する工程と、半導体チップを積層すると同時に接続電極を接続する工程とを有することを特徴とする、請求項1〜7のいずれか一項に記載のマルチチップ素子の製造方法。
- 接続電極が形成してある半導体チップ表面に、絶縁性樹脂材料膜を形成する工程と、半導体チップを積層する工程と、ビアを形成することによって接続電極を接続する工程とを有することを特徴とする、請求項1〜7のいずれか一項に記載のマルチチップ素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006036614A JP4797677B2 (ja) | 2006-02-14 | 2006-02-14 | マルチチップ素子とその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006036614A JP4797677B2 (ja) | 2006-02-14 | 2006-02-14 | マルチチップ素子とその製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2007220726A JP2007220726A (ja) | 2007-08-30 |
JP2007220726A5 JP2007220726A5 (ja) | 2009-02-05 |
JP4797677B2 true JP4797677B2 (ja) | 2011-10-19 |
Family
ID=38497715
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006036614A Expired - Fee Related JP4797677B2 (ja) | 2006-02-14 | 2006-02-14 | マルチチップ素子とその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4797677B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102160177B (zh) * | 2008-09-18 | 2015-01-21 | 国立大学法人东京大学 | 半导体装置的制造方法 |
JP2010161163A (ja) * | 2009-01-07 | 2010-07-22 | Disco Abrasive Syst Ltd | 撮像基板の加工方法 |
WO2012120659A1 (ja) * | 2011-03-09 | 2012-09-13 | 国立大学法人東京大学 | 半導体装置の製造方法 |
KR102103811B1 (ko) * | 2012-04-24 | 2020-04-23 | 본드테크 가부시키가이샤 | 칩 온 웨이퍼 접합 방법 및 접합 장치, 및 칩과 웨이퍼를 포함하는 구조체 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5376561A (en) * | 1990-12-31 | 1994-12-27 | Kopin Corporation | High density electronic circuit modules |
JPH06322336A (ja) * | 1993-05-11 | 1994-11-22 | Asahi Glass Co Ltd | 電子部品用接着剤及び物品 |
JPH11125909A (ja) * | 1997-10-24 | 1999-05-11 | Hitachi Chem Co Ltd | 感光性樹脂組成物、その硬化物及び半導体装置 |
JP2002359345A (ja) * | 2001-03-30 | 2002-12-13 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2003347868A (ja) * | 2002-05-24 | 2003-12-05 | Mitsubishi Electric Corp | 半導体マイクロ波増幅装置およびその製造方法 |
WO2004059720A1 (en) * | 2002-12-20 | 2004-07-15 | International Business Machines Corporation | Three-dimensional device fabrication method |
JP2004356582A (ja) * | 2003-05-30 | 2004-12-16 | Asahi Glass Co Ltd | 積層体 |
-
2006
- 2006-02-14 JP JP2006036614A patent/JP4797677B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007220726A (ja) | 2007-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI835382B (zh) | 具有天線之半導體封裝體 | |
US9780075B2 (en) | Interconnect structures for assembly of multi-layer semiconductor devices | |
US11329008B2 (en) | Method for manufacturing semiconductor package for warpage control | |
US8580907B2 (en) | Insulating film material, multilayer wiring board and production method thereof, and semiconductor device and production method thereof | |
CN107039381B (zh) | 半导体器件结构及其形成方法 | |
JPWO2018173764A1 (ja) | 積層デバイス、積層体および積層デバイスの製造方法 | |
US20050218480A1 (en) | Device mounting board and semiconductor apparatus using device mounting board | |
US8334602B2 (en) | Die package including encapsulated die and method of manufacturing the same | |
JP2009206525A (ja) | 配線基板製造方法 | |
JPWO2006137327A1 (ja) | 架橋性含フッ素芳香族プレポリマー及びその用途 | |
TW201340272A (zh) | 半導體裝置及其製造方法 | |
JP4797677B2 (ja) | マルチチップ素子とその製造方法 | |
JP2016042536A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2018019071A (ja) | 半導体装置の製造方法 | |
US20190259677A1 (en) | Device comprising integration of die to die with polymer planarization layer | |
JP2009212271A (ja) | 半導体装置およびその製造方法 | |
JP3632684B2 (ja) | 半導体素子及び半導体パッケージ | |
WO2019230668A1 (ja) | 半導体装置製造方法 | |
JP2009091566A (ja) | 接着剤組成物およびそれを用いた接着剤シート | |
CN116631975A (zh) | 一种采用复合键合材料的多层玻璃基板及制作工艺 | |
KR20140128948A (ko) | 탄소와 탄소의 다중 결합을 갖는 수지를 포함하는 패시베이션막 형성용 조성물 | |
Liu et al. | A Single-Layer Mechanical Debonding Adhesive for Advanced Wafer-Level Packaging | |
TW201625764A (zh) | 接著劑組成物、含其硬化物的半導體裝置及使用其的半導體裝置的製造方法 | |
US20050238878A1 (en) | Device mounting board | |
CN113826195A (zh) | 复合部件及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081211 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081211 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110412 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110607 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20110607 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20110608 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110705 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110718 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140812 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140812 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140812 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |