JP2003347868A - 半導体マイクロ波増幅装置およびその製造方法 - Google Patents
半導体マイクロ波増幅装置およびその製造方法Info
- Publication number
- JP2003347868A JP2003347868A JP2002150553A JP2002150553A JP2003347868A JP 2003347868 A JP2003347868 A JP 2003347868A JP 2002150553 A JP2002150553 A JP 2002150553A JP 2002150553 A JP2002150553 A JP 2002150553A JP 2003347868 A JP2003347868 A JP 2003347868A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- chips
- microwave
- electrodes
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
Landscapes
- Bipolar Transistors (AREA)
- Microwave Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 整合回路部分等を設けることなく小型である
ことを維持し、高効率で高出力の半導体マイクロ波増幅
装置およびその製造方法を提供する。 【解決手段】 マイクロ波を増幅する半導体装置であっ
て、半導体トランジスタを含む２つのチップ２０ａ，２
０ｂを備え、２つのチップは、その電極面を対向させ、
相互に半導体トランジスタの同種の電極同士１１ａ，１
１ｂ，１０ａ，１０ｂ，１５ａ，１５ｂを電気的に接続
し、２つのチップの電極の幅広がり距離Ｌが、マイクロ
波の波長の１／２より小さい。
ことを維持し、高効率で高出力の半導体マイクロ波増幅
装置およびその製造方法を提供する。 【解決手段】 マイクロ波を増幅する半導体装置であっ
て、半導体トランジスタを含む２つのチップ２０ａ，２
０ｂを備え、２つのチップは、その電極面を対向させ、
相互に半導体トランジスタの同種の電極同士１１ａ，１
１ｂ，１０ａ，１０ｂ，１５ａ，１５ｂを電気的に接続
し、２つのチップの電極の幅広がり距離Ｌが、マイクロ
波の波長の１／２より小さい。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体マイクロ波
増幅装置およびその製造方法に関するものである。
増幅装置およびその製造方法に関するものである。
【０００２】
【従来の技術】一般に、マイクロ波増幅器において高出
化をはかる場合、トランジスタを同一面内で並列接続し
た構造としている。トランジスタの並列接続により、一
般に並列接続したトランジスタの数に応じた増幅率が得
られ、高出力化をはかることができる。
化をはかる場合、トランジスタを同一面内で並列接続し
た構造としている。トランジスタの並列接続により、一
般に並列接続したトランジスタの数に応じた増幅率が得
られ、高出力化をはかることができる。
【０００３】マイクロ波増幅器以外の他の装置、たとえ
ばメモリデバイスなどでは、チップ同士の回路面を向か
い合わせて電気的に接続し高集積化する方法は広く知ら
れている（たとえば、特開昭６３−１０４３４３号公報
など）。異なる機能のチップを多層化してデバイスの多
機能化をはかったり、メモリ素子の大容量化を目的とし
て、半導体チップの多層構造が多く提案されている。
ばメモリデバイスなどでは、チップ同士の回路面を向か
い合わせて電気的に接続し高集積化する方法は広く知ら
れている（たとえば、特開昭６３−１０４３４３号公報
など）。異なる機能のチップを多層化してデバイスの多
機能化をはかったり、メモリ素子の大容量化を目的とし
て、半導体チップの多層構造が多く提案されている。
【０００４】
【発明が解決しようとする課題】しかし高周波トランジ
スタの場合、並列する全体のサイズを大きくし、パワー
を増大させると、図９に示すように、効率が低下する問
題がある。その原因の一つは半導体素子中で増幅される
電磁波の波長に対して、素子のサイズが無視できなくな
り、素子の中央と周辺部で増幅される電磁波の位相が異
なり、重なり合った際に打ち消し合うことによると考え
られている。すなわち干渉が生じるためと考えられてい
る。たとえば、「マイクロ波半導体回路−基礎と展開
−」（日刊工業新聞社）のｐ．５９には、出力電流を大
きくするため、素子のサイズを大きくした場合に信号の
位相が同相とみなせない場合に生じる問題が示されてい
る。すなわち、図１０に示すように、マイクロストリッ
プ線路の端部からＨＥＭＴ(High Electron Mobility Tr
ansistor)の入力端に至る間の距離の変化に伴なう位相
変動が問題となることが示されている。このような位相
変動が生じることにより、マイクロ波の干渉が生じ、増
幅効率が低下する。
スタの場合、並列する全体のサイズを大きくし、パワー
を増大させると、図９に示すように、効率が低下する問
題がある。その原因の一つは半導体素子中で増幅される
電磁波の波長に対して、素子のサイズが無視できなくな
り、素子の中央と周辺部で増幅される電磁波の位相が異
なり、重なり合った際に打ち消し合うことによると考え
られている。すなわち干渉が生じるためと考えられてい
る。たとえば、「マイクロ波半導体回路−基礎と展開
−」（日刊工業新聞社）のｐ．５９には、出力電流を大
きくするため、素子のサイズを大きくした場合に信号の
位相が同相とみなせない場合に生じる問題が示されてい
る。すなわち、図１０に示すように、マイクロストリッ
プ線路の端部からＨＥＭＴ(High Electron Mobility Tr
ansistor)の入力端に至る間の距離の変化に伴なう位相
変動が問題となることが示されている。このような位相
変動が生じることにより、マイクロ波の干渉が生じ、増
幅効率が低下する。
【０００５】このような干渉の問題を回避して所望効率
の出力を得るためには、素子全体のサイズをある程度小
さくし、出力は小さいが高効率のマイクロ波増幅装置を
２個以上並列する方法等が用いられる。
の出力を得るためには、素子全体のサイズをある程度小
さくし、出力は小さいが高効率のマイクロ波増幅装置を
２個以上並列する方法等が用いられる。
【０００６】しかし、マイクロ波増幅装置を２個以上並
列する場合、並列接続における効率低下を防ぐため、分
波器と合波器などの整合回路が必要となるなど、回路が
複雑化する。さらにその上、サイズも大きくなる問題が
あった。たとえば「マイクロ波半導体回路−基礎と展開
−」（日刊工業新聞社）のｐ．１４１には、これらのマ
イクロ波増幅器を２個並列に接続し、電力を倍増するに
は、ウィルキンソン型や３ｄＢカプラを用いたバランス
型の分配合成器が必要となることが示されている。マイ
クロ波増幅用半導体トランジスタとしては、ＳｉＧｅ、
ＧａＡｓ、ＧａＮ、ＩｎＰ等の材料を用いたトランジス
タが知られている。
列する場合、並列接続における効率低下を防ぐため、分
波器と合波器などの整合回路が必要となるなど、回路が
複雑化する。さらにその上、サイズも大きくなる問題が
あった。たとえば「マイクロ波半導体回路−基礎と展開
−」（日刊工業新聞社）のｐ．１４１には、これらのマ
イクロ波増幅器を２個並列に接続し、電力を倍増するに
は、ウィルキンソン型や３ｄＢカプラを用いたバランス
型の分配合成器が必要となることが示されている。マイ
クロ波増幅用半導体トランジスタとしては、ＳｉＧｅ、
ＧａＡｓ、ＧａＮ、ＩｎＰ等の材料を用いたトランジス
タが知られている。
【０００７】マイクロ波増幅器のサイズを大きくし、か
つ高効率化をはかった例として、特開平７−３０７６２
６号公報に開示がなされている。ここで開示されたマイ
クロ波増幅器では、図１１に示すように、高出力化を目
的として入力部１０４の側に入力整合回路１０５を、ま
た出力部１０７の側に出力整合回路１０８を、それぞれ
マイクロストリップ線路１０２，１０６で構成してい
る。これらマイクロストリップ線路は誘電体層１０３の
上に形成されている。これらのマイクロストリップ線路
には、スリット１１０，１１１が設けられ、マイクロス
トリップ線路の間に位置する増幅素子（ＦＥＴ:Field E
ffect Transistor）１２０に対して、中央部と両端部と
に至る線路の長さが同じになるように、中央部と両端部
の位相のずれを防いでいる。マイクロストリップ線路と
ＦＥＴ１２０の電極端子とは金属細線１０９で接続され
ている。この図１１に示す半導体マイクロ波増幅装置の
場合にも、中央部と両端部との位相のずれを防止する整
合回路部分１０５，１０８が用いられている。
つ高効率化をはかった例として、特開平７−３０７６２
６号公報に開示がなされている。ここで開示されたマイ
クロ波増幅器では、図１１に示すように、高出力化を目
的として入力部１０４の側に入力整合回路１０５を、ま
た出力部１０７の側に出力整合回路１０８を、それぞれ
マイクロストリップ線路１０２，１０６で構成してい
る。これらマイクロストリップ線路は誘電体層１０３の
上に形成されている。これらのマイクロストリップ線路
には、スリット１１０，１１１が設けられ、マイクロス
トリップ線路の間に位置する増幅素子（ＦＥＴ:Field E
ffect Transistor）１２０に対して、中央部と両端部と
に至る線路の長さが同じになるように、中央部と両端部
の位相のずれを防いでいる。マイクロストリップ線路と
ＦＥＴ１２０の電極端子とは金属細線１０９で接続され
ている。この図１１に示す半導体マイクロ波増幅装置の
場合にも、中央部と両端部との位相のずれを防止する整
合回路部分１０５，１０８が用いられている。
【０００８】上記のように、これまで開示されたいずれ
のマイクロ波増幅器においても、整合回路部分が必要と
なり、増幅器の全体のサイズが大きくなってしまう問題
がある。
のマイクロ波増幅器においても、整合回路部分が必要と
なり、増幅器の全体のサイズが大きくなってしまう問題
がある。
【０００９】本発明は、このような問題を解決するため
のもので、整合回路部分等を設けることなく小型である
ことを維持し、高効率で高出力の半導体マイクロ波増幅
装置およびその製造方法を提供することを目的とする。
のもので、整合回路部分等を設けることなく小型である
ことを維持し、高効率で高出力の半導体マイクロ波増幅
装置およびその製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】本発明の半導体マイクロ
波増幅装置は、マイクロ波を増幅する半導体装置であ
る。この装置は、半導体トランジスタを含む２つのチッ
プを備え、２つのチップは、その電極面を対向させ、相
互に半導体トランジスタの同種の電極同士を電気的に接
続し、２つのチップの電極の幅広がり距離が、マイクロ
波の波長の１／２より小さい。
波増幅装置は、マイクロ波を増幅する半導体装置であ
る。この装置は、半導体トランジスタを含む２つのチッ
プを備え、２つのチップは、その電極面を対向させ、相
互に半導体トランジスタの同種の電極同士を電気的に接
続し、２つのチップの電極の幅広がり距離が、マイクロ
波の波長の１／２より小さい。
【００１１】チップ上の電極が中央と端とで１／４波長
離れていると、中央と端とで増幅されたマイクロ波の位
相が１８０度ずれ、合成された際に打ち消しあう。これ
を防止するために、チップの電極の幅広がり距離をマイ
クロ波の波長の１／２以下と限定する。上記の半導体マ
イクロ波増幅装置が用いられるマイクロ波の伝播路はど
のようなものでもよい。たとえば、誘電体層にマイクロ
ストリップ線路のみが形成された伝播路や、誘電体層の
マイクロストリップ線路とグランド層とが形成されたコ
プレーナ型伝播路等に対して用いることができる。ま
た、上記の２つのチップの電極面を対向させたとき、双
方のチップの電極は正確に鏡面対称である必要はない。
対応する電極同士を電気的に接続させ、短絡させてはな
らない部分同士を電気的に接触させない精度で配置され
ていれば、鏡面対称が多少くずれてもよい。１つの所定
のチップの電極を、たとえば電極面に含まれ電極面中央
を通る直線に関して対称に配置することにより、その所
定のチップを２つ、電極面を対向させれば、上記のよう
に、半導体トランジスタの同種の電極同士を電気的に接
続することが可能になる。この場合には、１種類のチッ
プを２つ用いることにより、鏡面対称な電極配置を得る
ことができる。
離れていると、中央と端とで増幅されたマイクロ波の位
相が１８０度ずれ、合成された際に打ち消しあう。これ
を防止するために、チップの電極の幅広がり距離をマイ
クロ波の波長の１／２以下と限定する。上記の半導体マ
イクロ波増幅装置が用いられるマイクロ波の伝播路はど
のようなものでもよい。たとえば、誘電体層にマイクロ
ストリップ線路のみが形成された伝播路や、誘電体層の
マイクロストリップ線路とグランド層とが形成されたコ
プレーナ型伝播路等に対して用いることができる。ま
た、上記の２つのチップの電極面を対向させたとき、双
方のチップの電極は正確に鏡面対称である必要はない。
対応する電極同士を電気的に接続させ、短絡させてはな
らない部分同士を電気的に接触させない精度で配置され
ていれば、鏡面対称が多少くずれてもよい。１つの所定
のチップの電極を、たとえば電極面に含まれ電極面中央
を通る直線に関して対称に配置することにより、その所
定のチップを２つ、電極面を対向させれば、上記のよう
に、半導体トランジスタの同種の電極同士を電気的に接
続することが可能になる。この場合には、１種類のチッ
プを２つ用いることにより、鏡面対称な電極配置を得る
ことができる。
【００１２】マイクロ波の増幅器では並列接続する際
に、合成するマイクロ波の位相ずれが生じるとマイクロ
波の干渉が生じ、効率が低下する。これを防ぐため、高
出力を得ようとして複数のチップを並列接続したり、サ
イズの大きいチップを使用する場合には、入出力部に位
相をあわせる回路が必要であった。上記の発明ではマイ
クロ波伝播路の入出力部と、半導体チップの入出力部の
電極との間の経路内において、マイクロ波の位相がほと
んど変化しない。このため、マイクロ波における位相の
ずれが増加することがないので、チップを２つ並列接続
したことにより出力を倍に高めることが可能となる。こ
の結果、小型で、高効率、高出力の半導体マイクロ波増
幅装置を実現することができる。
に、合成するマイクロ波の位相ずれが生じるとマイクロ
波の干渉が生じ、効率が低下する。これを防ぐため、高
出力を得ようとして複数のチップを並列接続したり、サ
イズの大きいチップを使用する場合には、入出力部に位
相をあわせる回路が必要であった。上記の発明ではマイ
クロ波伝播路の入出力部と、半導体チップの入出力部の
電極との間の経路内において、マイクロ波の位相がほと
んど変化しない。このため、マイクロ波における位相の
ずれが増加することがないので、チップを２つ並列接続
したことにより出力を倍に高めることが可能となる。こ
の結果、小型で、高効率、高出力の半導体マイクロ波増
幅装置を実現することができる。
【００１３】また、上記の２つのチップの一方が他方よ
り大きく、平面的に見て小さいチップに重ならない大き
いチップの領域に、マイクロ波が入出力される入出力端
子部を有することができる。この構成により、部品数を
増やすことなく、入出力端子部を容易に形成することが
可能となる。
り大きく、平面的に見て小さいチップに重ならない大き
いチップの領域に、マイクロ波が入出力される入出力端
子部を有することができる。この構成により、部品数を
増やすことなく、入出力端子部を容易に形成することが
可能となる。
【００１４】また、上記の２つのチップの間に、配線層
が形成された配線基板を挟み込み、その配線基板を間に
介在させて２つのチップの電極間を相互に電気的に接続
してもよい。
が形成された配線基板を挟み込み、その配線基板を間に
介在させて２つのチップの電極間を相互に電気的に接続
してもよい。
【００１５】この構成により、配線を容易に行うことが
できる。また、２つのチップの電極に対応する位置に金
属部を有する耐熱性樹脂層を有し、半導体トランジスタ
チップの電極が金属部を介在させて電気的に接続したこ
う成にしてもよい。
できる。また、２つのチップの電極に対応する位置に金
属部を有する耐熱性樹脂層を有し、半導体トランジスタ
チップの電極が金属部を介在させて電気的に接続したこ
う成にしてもよい。
【００１６】この構造により、配線を容易に行うことが
でき、さらにチップ間の接着力を向上させ、信頼性を高
めることが可能となる。
でき、さらにチップ間の接着力を向上させ、信頼性を高
めることが可能となる。
【００１７】また、上記のチップは、半導体トランジス
タを複数個含み、その複数個の半導体トランジスタは、
マイクロ波が伝播する方向に交差する方向に沿って隙間
をあけて並び、それぞれの半導体トランジスタの電極が
マイクロ波が伝播する方向に沿って延び、櫛の歯状に配
置されていてもよい。
タを複数個含み、その複数個の半導体トランジスタは、
マイクロ波が伝播する方向に交差する方向に沿って隙間
をあけて並び、それぞれの半導体トランジスタの電極が
マイクロ波が伝播する方向に沿って延び、櫛の歯状に配
置されていてもよい。
【００１８】この構成により、発熱による温度上昇を抑
制することができる。上記の半導体トランジスタとし
て、ＳｉＧｅヘテロバイポーラトランジスタ(Hetero-Bi
polar-Transistor)を用いてもよい。
制することができる。上記の半導体トランジスタとし
て、ＳｉＧｅヘテロバイポーラトランジスタ(Hetero-Bi
polar-Transistor)を用いてもよい。
【００１９】通常用いられるＳｉバイポーラトランジス
タの場合に比べて優れた高周波特性を得ることができ
る。
タの場合に比べて優れた高周波特性を得ることができ
る。
【００２０】本発明の半導体マイクロ波増幅装置の製造
方法は、マイクロ波を増幅する半導体トランジスタを含
む半導体装置の製造方法である。この方法は、電極面を
対向させたとき半導体トランジスタの同種の電極同士が
重なるように構成された２つのチップを準備する工程を
有する。次いで、２つのチップの電極面に、電極の部分
を開口した耐熱性の樹脂膜を形成する工程と、開口部に
樹脂膜表面よりも高くなるように金属膜を付着する工程
とを備える。２つのチップの電極面を対向させ、金属膜
同士を押し合せ、密着させ、２つのチップの電極同士を
電気的に接続する工程とを備える。
方法は、マイクロ波を増幅する半導体トランジスタを含
む半導体装置の製造方法である。この方法は、電極面を
対向させたとき半導体トランジスタの同種の電極同士が
重なるように構成された２つのチップを準備する工程を
有する。次いで、２つのチップの電極面に、電極の部分
を開口した耐熱性の樹脂膜を形成する工程と、開口部に
樹脂膜表面よりも高くなるように金属膜を付着する工程
とを備える。２つのチップの電極面を対向させ、金属膜
同士を押し合せ、密着させ、２つのチップの電極同士を
電気的に接続する工程とを備える。
【００２１】上記の方法により、配線を容易に行うこと
ができ、さらにチップ間の接着力を向上させ、信頼性を
高めることが可能となる。
ができ、さらにチップ間の接着力を向上させ、信頼性を
高めることが可能となる。
【００２２】
【発明の実施の形態】次に図面を用いて本発明の実施の
形態について説明する。
形態について説明する。
【００２３】（実施の形態１）図１は、本発明の実施の
形態１における半導体マイクロ波増幅装置を示す概略図
である。本実施の形態における半導体マイクロ波増幅装
置２０は、入力側と出力側との２つのマイクロストリッ
プ線路２の間に配置されている。マイクロストリップ線
路２は、誘電体層３の上に形成されている。
形態１における半導体マイクロ波増幅装置を示す概略図
である。本実施の形態における半導体マイクロ波増幅装
置２０は、入力側と出力側との２つのマイクロストリッ
プ線路２の間に配置されている。マイクロストリップ線
路２は、誘電体層３の上に形成されている。
【００２４】半導体マイクロ波増幅装置２０は、下段側
に位置するチップ２０ａと、上段側に位置し下段側のチ
ップよりサイズの小さいのチップ２０ｂとから構成され
ている。入力側のマイクロストリップ線路２は、下段側
の大きいサイズのチップ２０ａに設けられた入力側の中
央電極端子１０に金属細線９で接続される。入力側の２
つの端部電極端子１１は、金属細線９によりグランド１
２に接続されている。
に位置するチップ２０ａと、上段側に位置し下段側のチ
ップよりサイズの小さいのチップ２０ｂとから構成され
ている。入力側のマイクロストリップ線路２は、下段側
の大きいサイズのチップ２０ａに設けられた入力側の中
央電極端子１０に金属細線９で接続される。入力側の２
つの端部電極端子１１は、金属細線９によりグランド１
２に接続されている。
【００２５】本実施の形態では、中央電極端子１０と端
部電極端子１１との間の距離を、増幅対象のマイクロ波
の波長の１／４以下とする。この条件は、マイクロスト
リップ線路が幅広がり中央部に導入される場合には、導
入電極の幅広がり距離が上記波長の１／２以下と言い換
えることができる。
部電極端子１１との間の距離を、増幅対象のマイクロ波
の波長の１／４以下とする。この条件は、マイクロスト
リップ線路が幅広がり中央部に導入される場合には、導
入電極の幅広がり距離が上記波長の１／２以下と言い換
えることができる。
【００２６】図２はＳｉＧｅＨＢＴで作製された高周波
用半導体チップの電極パターン概略図である。ＳｉＧｅ
ＨＢＴはＳｉバイポーラトランジスタのｐ型ベース部分
にＧｅを添加しバンドギャップを狭めて、ｎ型エミッタ
からの電子の注入効率を高めている。このため、Ｓｉバ
イポーラトランジスタに比べて高周波特性が優れてい
る。
用半導体チップの電極パターン概略図である。ＳｉＧｅ
ＨＢＴはＳｉバイポーラトランジスタのｐ型ベース部分
にＧｅを添加しバンドギャップを狭めて、ｎ型エミッタ
からの電子の注入効率を高めている。このため、Ｓｉバ
イポーラトランジスタに比べて高周波特性が優れてい
る。
【００２７】このようなトランジスタを用いて高出力増
幅器を作製する場合の一つの問題は発熱である。大きな
トランジスタでの発熱問題を回避するため、一般に、小
さなトランジスタを少し間隔をあけて多数個並べて動作
させる。図２に示すように、本実施の形態では、平面的
に見て２μｍ×５０μｍのエミッタサイズのトランジス
タを２０μｍの間隔を置いて２０個並べたチップを使用
している。
幅器を作製する場合の一つの問題は発熱である。大きな
トランジスタでの発熱問題を回避するため、一般に、小
さなトランジスタを少し間隔をあけて多数個並べて動作
させる。図２に示すように、本実施の形態では、平面的
に見て２μｍ×５０μｍのエミッタサイズのトランジス
タを２０μｍの間隔を置いて２０個並べたチップを使用
している。
【００２８】図２は、下段側のチップ２０ａにおける２
０個のトランジスタの配置を示す平面図である。図２に
おいて、入力側には、マイクロストリップ線路と金属細
線で連結される中央電極端子１０と、グランドに連結さ
れる端部電極端子１１とが設けられている。中央電極端
子１０は、２０個のトランジスタのベース電極１０ａと
電気的に接続されている。また、端部電極端子１１は、
２０個のトランジスタのエミッタ電極１１ａと電気的に
接続されている。一方、出力側には、出力電極端子１５
が設けられ、この出力電極端子１５は、２０個のトラン
ジスタのコレクタ電極１５ａと電気的に接続されてい
る。
０個のトランジスタの配置を示す平面図である。図２に
おいて、入力側には、マイクロストリップ線路と金属細
線で連結される中央電極端子１０と、グランドに連結さ
れる端部電極端子１１とが設けられている。中央電極端
子１０は、２０個のトランジスタのベース電極１０ａと
電気的に接続されている。また、端部電極端子１１は、
２０個のトランジスタのエミッタ電極１１ａと電気的に
接続されている。一方、出力側には、出力電極端子１５
が設けられ、この出力電極端子１５は、２０個のトラン
ジスタのコレクタ電極１５ａと電気的に接続されてい
る。
【００２９】２０個のトランジスタのエミッタ電極、コ
レクタ電極、およびベース電極は、図２のように、、平
面的に見て櫛状に配置されている。電極の幅広がり距離
Ｌは６００μｍである。櫛形電極の形状は左右対称な構
造とした。その櫛形電極の一部に、上段側のチップ２０
ｂの電極と対向して接続される電極パッド部分を配置し
た。その電極パッド部分にはめっきにより５μｍ以上の
厚膜の金を形成した。
レクタ電極、およびベース電極は、図２のように、、平
面的に見て櫛状に配置されている。電極の幅広がり距離
Ｌは６００μｍである。櫛形電極の形状は左右対称な構
造とした。その櫛形電極の一部に、上段側のチップ２０
ｂの電極と対向して接続される電極パッド部分を配置し
た。その電極パッド部分にはめっきにより５μｍ以上の
厚膜の金を形成した。
【００３０】なお、上段側のチップ２０ｂの輪郭は、図
２に示すように、下段側のチップ２０ａの輪郭の内側に
位置する。平面的に見て、上段側のチップと重ならない
下段側チップの位置に、外部と接続する各電極端子１
０，１１，１５が設けられている。上段側のチップに設
けられた、２０個のトランジスタのエミッタ電極、ベー
ス電極およびコレクタ電極は、下段側のチップのそれら
と重なるように位置している。すなわち、上段側チップ
と下段側チップとの間を２等分する鏡面に関して、上段
側チップおよび下段側チップの電極は対称に配置されて
いる。２０個のトランジスタの電極の配置は左右対称な
ので、上記の鏡面対称性は自ずと満たされている。
２に示すように、下段側のチップ２０ａの輪郭の内側に
位置する。平面的に見て、上段側のチップと重ならない
下段側チップの位置に、外部と接続する各電極端子１
０，１１，１５が設けられている。上段側のチップに設
けられた、２０個のトランジスタのエミッタ電極、ベー
ス電極およびコレクタ電極は、下段側のチップのそれら
と重なるように位置している。すなわち、上段側チップ
と下段側チップとの間を２等分する鏡面に関して、上段
側チップおよび下段側チップの電極は対称に配置されて
いる。２０個のトランジスタの電極の配置は左右対称な
ので、上記の鏡面対称性は自ずと満たされている。
【００３１】図３は、図２におけるＩＩＩ−ＩＩＩに沿
う断面図である。下段側チップ２０ａには、入力側に金
めっき３１が施された中央電極端子１０、出力側に金め
っき３１で被覆された出力電極端子１５が設けられてい
る。上段側チップの電極１０ｂ，１１ｂ，１５ｂおよび
下段側チップの電極１０ａ，１１ａ，１５ａは、相手に
電気的に接続される電極パッド部分には、いずれも金め
っき３１が施されている。
う断面図である。下段側チップ２０ａには、入力側に金
めっき３１が施された中央電極端子１０、出力側に金め
っき３１で被覆された出力電極端子１５が設けられてい
る。上段側チップの電極１０ｂ，１１ｂ，１５ｂおよび
下段側チップの電極１０ａ，１１ａ，１５ａは、相手に
電気的に接続される電極パッド部分には、いずれも金め
っき３１が施されている。
【００３２】次に製造方法について説明する。上記の２
０個のトランジスタの電極を左右対称に配置した２個の
チップを作製する、次いで、うち１個の４辺を、他方よ
りも一辺の長さが小さくなるようにダイシングし、小サ
イズのチップを作製する。その後、図４に示すように、
小サイズのチップ２０ｂを、実装装置を用いて大サイズ
のチップ２０ａと、電極面を向い合わせ、かつ電極が重
なるように位置合わせする。その後、電極パッド部分の
Ａｕめっき同士を２００〜３００℃で熱圧着する方法で
貼り合わせる。
０個のトランジスタの電極を左右対称に配置した２個の
チップを作製する、次いで、うち１個の４辺を、他方よ
りも一辺の長さが小さくなるようにダイシングし、小サ
イズのチップを作製する。その後、図４に示すように、
小サイズのチップ２０ｂを、実装装置を用いて大サイズ
のチップ２０ａと、電極面を向い合わせ、かつ電極が重
なるように位置合わせする。その後、電極パッド部分の
Ａｕめっき同士を２００〜３００℃で熱圧着する方法で
貼り合わせる。
【００３３】上記のように、接続した２つのチップへの
外部からのマイクロ波入力、出力、および制御入力は、
上記大小の２つのチップを重ねたときに外に出る電極パ
ッド部分に対して行った。たとえば、入力側の中央電極
端子１０には、マイクロ波の信号（図５（ａ））と、増
幅率制御のための直流電圧とが印加されます。直流電圧
はマイクロ波にバイアスをかけるための電圧です。図５
（ｂ）にマイクロ波信号電圧と、バイアス電圧とが重畳
した電圧を示す。
外部からのマイクロ波入力、出力、および制御入力は、
上記大小の２つのチップを重ねたときに外に出る電極パ
ッド部分に対して行った。たとえば、入力側の中央電極
端子１０には、マイクロ波の信号（図５（ａ））と、増
幅率制御のための直流電圧とが印加されます。直流電圧
はマイクロ波にバイアスをかけるための電圧です。図５
（ｂ）にマイクロ波信号電圧と、バイアス電圧とが重畳
した電圧を示す。
【００３４】以上のように、本発明では同じ電極パター
ンを有する２個のチップを電極面が向かい合うように接
続した。また、チップの幅幅広がり距離Ｌを増幅対象の
マイクロ波の波長の１／２以下とすることにより、マイ
クロ波の干渉を抑制することができる。この結果、素子
のサイズが大きくなることによる効率の低下の問題が回
避できる。また、接続距離が小さいため、増幅器を並列
動作させるための分配合成器を用いなくても、効率の低
下を生じない。
ンを有する２個のチップを電極面が向かい合うように接
続した。また、チップの幅幅広がり距離Ｌを増幅対象の
マイクロ波の波長の１／２以下とすることにより、マイ
クロ波の干渉を抑制することができる。この結果、素子
のサイズが大きくなることによる効率の低下の問題が回
避できる。また、接続距離が小さいため、増幅器を並列
動作させるための分配合成器を用いなくても、効率の低
下を生じない。
【００３５】なお、本実施の形態では、トランジスタの
各電極を構成する櫛形電極はチップ上のＳｉＯ2を主成
分とする実効比誘電率が約４の層に形成されている。こ
のため、周波数６２．５ＧＨｚ以下では、マイクロ波伝
播速度ｃ、周波数ｆ、実効比誘電率εとすると、波長λ
=ｃ／｛ｆ(ε)1/2｝なので、周波数６２．５ＧＨｚの場
合、波長λ＝０．４８／(ε)1/2となる。εに４を代入
すると、波長λ＝０．２４ｃｍ＝２４００μｍが得られ
る。上述のように、電極の幅広がり距離Ｌは６００μｍ
であるので、幅広がり距離Ｌは明らかに波長の１／２以
下となり、上記効果を期待することができる。
各電極を構成する櫛形電極はチップ上のＳｉＯ2を主成
分とする実効比誘電率が約４の層に形成されている。こ
のため、周波数６２．５ＧＨｚ以下では、マイクロ波伝
播速度ｃ、周波数ｆ、実効比誘電率εとすると、波長λ
=ｃ／｛ｆ(ε)1/2｝なので、周波数６２．５ＧＨｚの場
合、波長λ＝０．４８／(ε)1/2となる。εに４を代入
すると、波長λ＝０．２４ｃｍ＝２４００μｍが得られ
る。上述のように、電極の幅広がり距離Ｌは６００μｍ
であるので、幅広がり距離Ｌは明らかに波長の１／２以
下となり、上記効果を期待することができる。
【００３６】本実施の形態における２つのチップを接続
する他の方法として、一方のチップのトランジスタのエ
ミッタ、ベースおよびコレクタ電極を形成するＡｌ電極
にＡｕのバンプ形成して、他方のチップのＡｌ電極と、
熱圧着、あるいは超音波を併用した熱圧着も行うことも
できる。圧着の温度は、２００〜３５０℃程度とするこ
とができる。
する他の方法として、一方のチップのトランジスタのエ
ミッタ、ベースおよびコレクタ電極を形成するＡｌ電極
にＡｕのバンプ形成して、他方のチップのＡｌ電極と、
熱圧着、あるいは超音波を併用した熱圧着も行うことも
できる。圧着の温度は、２００〜３５０℃程度とするこ
とができる。
【００３７】本実施の形態では、電極との接続方法とし
て、重ねる増幅器のサイズを変えて電極をはみ出す形と
したが、一方の増幅器に基板を貫通する孔をあけること
で、その孔から電極へ接続することも可能である。
て、重ねる増幅器のサイズを変えて電極をはみ出す形と
したが、一方の増幅器に基板を貫通する孔をあけること
で、その孔から電極へ接続することも可能である。
【００３８】（実施の形態２）図６は、本発明の実施の
形態２における半導体マイクロ波増幅装置を示す断面図
である。本実施の形態では実施の形態１で使用したもの
と同じウエハからダイシングして得たＳｉＧｅＨＢＴを
２個使用した。図６に示すように、２個のチップの間
に、厚み５０μｍの電極パターンを形成した配線基板１
６を挟み込む構造として電極間を電気的にかつ機械的に
接続した。配線基板１６の両面にはチップに貼り合わた
ときに重なるように電極パターンが形成されている。ま
た、貫通孔１６ｈを通して両方のチップ２０ａ，２０ｂ
のエミッタ電極同士１１ａ，１１ｂ、ベース電極同士１
０ａ，１０ｂ、コレクタ電極同士１５ａ，１５ｂが接続
されている。配線基板１６を挟み込む以外、実施の形態
１の構成と同じである。
形態２における半導体マイクロ波増幅装置を示す断面図
である。本実施の形態では実施の形態１で使用したもの
と同じウエハからダイシングして得たＳｉＧｅＨＢＴを
２個使用した。図６に示すように、２個のチップの間
に、厚み５０μｍの電極パターンを形成した配線基板１
６を挟み込む構造として電極間を電気的にかつ機械的に
接続した。配線基板１６の両面にはチップに貼り合わた
ときに重なるように電極パターンが形成されている。ま
た、貫通孔１６ｈを通して両方のチップ２０ａ，２０ｂ
のエミッタ電極同士１１ａ，１１ｂ、ベース電極同士１
０ａ，１０ｂ、コレクタ電極同士１５ａ，１５ｂが接続
されている。配線基板１６を挟み込む以外、実施の形態
１の構成と同じである。
【００３９】この配線基板は薄いガラス基板に、両面側
の電極パターンを接続するため、３０μｍ径程度のホー
ルをレジストパターンを用いたエッチングで形成する。
次いで、両面にスパッタ法で０．１〜０．２μｍ厚のＡ
ｕ膜を全面に形成する。その後、電極パターンを形成し
ない部分に合成ゴム系のレジストで、厚み１０μｍ以上
のパターンを形成する。ガラス基板の露出しているＡｕ
上に電気めっきでＡｕを５μｍ厚み程度形成する。
の電極パターンを接続するため、３０μｍ径程度のホー
ルをレジストパターンを用いたエッチングで形成する。
次いで、両面にスパッタ法で０．１〜０．２μｍ厚のＡ
ｕ膜を全面に形成する。その後、電極パターンを形成し
ない部分に合成ゴム系のレジストで、厚み１０μｍ以上
のパターンを形成する。ガラス基板の露出しているＡｕ
上に電気めっきでＡｕを５μｍ厚み程度形成する。
【００４０】レジストを除去の後、Ａｕ膜を０．２〜
０．３μｍ厚程度薄くエッチングして、ガラス基板上の
不要なＡｕ膜を除去する。この結果、両面にＡｕ厚膜パ
ターンが形成され、かつ両面の電極が接続した薄い配線
基板ができあがる。この配線基板上のＡｕパターンとチ
ップのトランジスタのＡｕ電極とを重ね合わせて熱圧着
する。実施の形態１と比較すると厚みの分だけ、電極の
端から端までの距離が大きくなるが、絶縁板の厚みを充
分薄くしたため、チップを２つ貼り合わせることによる
増幅器の特性向上を実現することができる。
０．３μｍ厚程度薄くエッチングして、ガラス基板上の
不要なＡｕ膜を除去する。この結果、両面にＡｕ厚膜パ
ターンが形成され、かつ両面の電極が接続した薄い配線
基板ができあがる。この配線基板上のＡｕパターンとチ
ップのトランジスタのＡｕ電極とを重ね合わせて熱圧着
する。実施の形態１と比較すると厚みの分だけ、電極の
端から端までの距離が大きくなるが、絶縁板の厚みを充
分薄くしたため、チップを２つ貼り合わせることによる
増幅器の特性向上を実現することができる。
【００４１】この配線基板は上下のチップよりも大きい
サイズとし、２つのチップよりはみ出した部分に電極を
設け、外部からの接続電極とした。このような構造とす
ることで、実施例１に示すように、上下の増幅器のサイ
ズを変えたり、貫通孔を開けることなく外部との接続が
容易となる。
サイズとし、２つのチップよりはみ出した部分に電極を
設け、外部からの接続電極とした。このような構造とす
ることで、実施例１に示すように、上下の増幅器のサイ
ズを変えたり、貫通孔を開けることなく外部との接続が
容易となる。
【００４２】絶縁性の薄板としてガラス基板を使用した
が、熱圧着でほとんど変形しない耐熱性を備えていれば
樹脂フィルムを用いてもよい。
が、熱圧着でほとんど変形しない耐熱性を備えていれば
樹脂フィルムを用いてもよい。
【００４３】（実施の形態３）図７は、本発明の実施の
形態３における半導体マイクロ波増幅装置を示す断面図
である。本実施の形態では、実施の形態１で使用したの
と同じチップを使用する。
形態３における半導体マイクロ波増幅装置を示す断面図
である。本実施の形態では、実施の形態１で使用したの
と同じチップを使用する。
【００４４】しかし、ウエハをダイシングして半導体チ
ップとする前に、以下の工程を行った。まず耐熱性の樹
脂１７ａ，１７ｂを塗布した。耐熱性樹脂として無機材
料と接着性が良好な溶剤可溶性のフッ素樹脂を使用す
る。塗布厚みは約２μｍとする。この上に電極パッド部
分を開口した約１０μｍ厚のレジストパターンを形成
し、酸素プラズマによるエッチング、レジスト剥離によ
り、電極パッド部分が開口した耐熱性樹脂層を形成す
る。
ップとする前に、以下の工程を行った。まず耐熱性の樹
脂１７ａ，１７ｂを塗布した。耐熱性樹脂として無機材
料と接着性が良好な溶剤可溶性のフッ素樹脂を使用す
る。塗布厚みは約２μｍとする。この上に電極パッド部
分を開口した約１０μｍ厚のレジストパターンを形成
し、酸素プラズマによるエッチング、レジスト剥離によ
り、電極パッド部分が開口した耐熱性樹脂層を形成す
る。
【００４５】この開口部にめっきにより厚み４μｍのＡ
ｕ３１を堆積する。この後、ウエハをダイシングしてチ
ップにした。また実施の形態１と同様に、一方のチップ
の四辺が他方より小さくなるようにダイシングした。以
下の貼り合わせの工程以降は実施の形態１と同じであ
る。
ｕ３１を堆積する。この後、ウエハをダイシングしてチ
ップにした。また実施の形態１と同様に、一方のチップ
の四辺が他方より小さくなるようにダイシングした。以
下の貼り合わせの工程以降は実施の形態１と同じであ
る。
【００４６】この方法では、２００〜３００℃の熱圧着
時にまずＡｕ電極が接着した後、さらに圧着すると樹脂
１７ａ，１７ｂの表面同士が密着する。この温度では樹
脂は軟化している。密着した状態で室温に冷やしすと再
度硬化し、接着層として機能する。このため、実施の形
態１と比較して２つのチップ間の接着強度を向上させる
ことができる。
時にまずＡｕ電極が接着した後、さらに圧着すると樹脂
１７ａ，１７ｂの表面同士が密着する。この温度では樹
脂は軟化している。密着した状態で室温に冷やしすと再
度硬化し、接着層として機能する。このため、実施の形
態１と比較して２つのチップ間の接着強度を向上させる
ことができる。
【００４７】（実施の形態４）図８は、本発明の実施の
形態４における半導体マイクロ波増幅装置を示す断面図
である。本実施の形態では、２つのチップを含む半導体
マイクロ波増幅装置は、実施の形態１〜３のいずれのも
のを用いてもよい。本実施の形態では、マイクロ波がコ
プレーナの伝播経路を通って、増幅装置に導入、または
増幅装置から出射される。
形態４における半導体マイクロ波増幅装置を示す断面図
である。本実施の形態では、２つのチップを含む半導体
マイクロ波増幅装置は、実施の形態１〜３のいずれのも
のを用いてもよい。本実施の形態では、マイクロ波がコ
プレーナの伝播経路を通って、増幅装置に導入、または
増幅装置から出射される。
【００４８】コプレーナの伝播経路の場合、誘電体層の
上に、マイクロストリップ線路と、グランド層とが配置
される。マイクロストリップ線路２は、金属細線９によ
り入力側の中央電極端子１０に電気的に接続される。ま
た、グランド層２１は金属細線９により端部電極端子１
１に電気的に接続される。
上に、マイクロストリップ線路と、グランド層とが配置
される。マイクロストリップ線路２は、金属細線９によ
り入力側の中央電極端子１０に電気的に接続される。ま
た、グランド層２１は金属細線９により端部電極端子１
１に電気的に接続される。
【００４９】上記において、本発明の実施の形態につい
て説明を行ったが、上記に開示された本発明の実施の形
態は、あくまで例示であって、本発明の範囲はこれら発
明の実施の形態に限定されることはない。本発明の範囲
は、特許請求の範囲の記載によって示され、さらに特許
請求の範囲の記載と均等の意味および範囲内でのすべて
の変更を含むものである。
て説明を行ったが、上記に開示された本発明の実施の形
態は、あくまで例示であって、本発明の範囲はこれら発
明の実施の形態に限定されることはない。本発明の範囲
は、特許請求の範囲の記載によって示され、さらに特許
請求の範囲の記載と均等の意味および範囲内でのすべて
の変更を含むものである。
【００５０】
【発明の効果】本発明の半導体マイクロ波増幅装置およ
びその製造方法を用いることにより、小型であることを
維持したまま高効率で高出力のマイクロ波の増幅を実現
することができる。
びその製造方法を用いることにより、小型であることを
維持したまま高効率で高出力のマイクロ波の増幅を実現
することができる。
【図１】 本発明の実施の形態１における半導体マイク
ロ波増幅装置を示す斜視図である。
ロ波増幅装置を示す斜視図である。
【図２】 図１の半導体マイクロ波増幅装置の模式的平
面図である。
面図である。
【図３】 図２の半導体マイクロ波増幅装置のＩＩＩ−
ＩＩＩ線に沿う断面図である。
ＩＩＩ線に沿う断面図である。
【図４】 図１の半導体マイクロ波増幅装置の製造方法
の一例を示す図である。
の一例を示す図である。
【図５】 （ａ）は入力側の中央電極端子におけるマイ
クロ波信号電圧を示す図であり、（ｂ）は（ａ）の信号
電圧に増幅率制御のバイアス電圧が重畳された電圧を示
す図である。
クロ波信号電圧を示す図であり、（ｂ）は（ａ）の信号
電圧に増幅率制御のバイアス電圧が重畳された電圧を示
す図である。
【図６】 本発明の実施の形態２における半導体マイク
ロ波増幅装置を示す断面図である。
ロ波増幅装置を示す断面図である。
【図７】 本発明の実施の形態３における半導体マイク
ロ波増幅装置を示す断面図である。
ロ波増幅装置を示す断面図である。
【図８】 本発明の実施の形態４における半導体マイク
ロ波増幅装置を示す斜視図である。
ロ波増幅装置を示す斜視図である。
【図９】 半導体マイクロ波増幅装置において、サイズ
の増大につれ効率が低下することを説明する図である。
の増大につれ効率が低下することを説明する図である。
【図１０】 従来の半導体マイクロ波増幅装置におい
て、マイクロストリップ線路から入力側端子までの位相
の変動を示す図である。
て、マイクロストリップ線路から入力側端子までの位相
の変動を示す図である。
【図１１】 従来の半導体マイクロ波増幅装置を示す斜
視図である。
視図である。
２ マイクロストリップ線路、３ 誘電体層、９ 金属
細線、１０ 中央電極端子、１０ａ ベース電極（下段
側チップ）、１０ｂ ベース電極（上段側チップ）、１
１ 端部電極端子、１１ａ エミッタ電極（下段側チッ
プ）、１１ｂエミッタ電極（上段側チップ）、１２ グ
ランド、１５ 出力電極端子、１５ａコレクタ電極（下
段側チップ）、１５ｂ コレクタ電極（上段側チッ
プ）、１６ 配線基板、１６ｈ 貫通孔、１７ａ，１７
ｂ 樹脂層、２０ 半導体マイクロ波増幅装置、２０ａ
下段チップ、２０ｂ 上段チップ、２１ コプレーナ
型伝播路のグランド層、３１ 金めっき膜、Ｌ 電極の
幅広がり距離。
細線、１０ 中央電極端子、１０ａ ベース電極（下段
側チップ）、１０ｂ ベース電極（上段側チップ）、１
１ 端部電極端子、１１ａ エミッタ電極（下段側チッ
プ）、１１ｂエミッタ電極（上段側チップ）、１２ グ
ランド、１５ 出力電極端子、１５ａコレクタ電極（下
段側チップ）、１５ｂ コレクタ電極（上段側チッ
プ）、１６ 配線基板、１６ｈ 貫通孔、１７ａ，１７
ｂ 樹脂層、２０ 半導体マイクロ波増幅装置、２０ａ
下段チップ、２０ｂ 上段チップ、２１ コプレーナ
型伝播路のグランド層、３１ 金めっき膜、Ｌ 電極の
幅広がり距離。
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０１Ｌ 29/737
Ｈ０１Ｐ 5/08
Ｆターム(参考） 5F003 BF06 BG06 BH02 BH16 BJ06
BM01
5J067 AA04 CA33 CA36 CA92 FA00
FA07 FA16 FA20 HA06 HA09
HA12 HA24 KA29 KA66 KA68
LS12 MA19 QA02 QA03 QA04
SA13 TA02 TA06
Claims (9)
- 【請求項１】 マイクロ波を増幅する半導体装置であっ
て、 半導体トランジスタを含む２つのチップを備え、 前記２つのチップは、その電極面を対向させ、相互に前
記半導体トランジスタの同種の電極同士を電気的に接続
し、 前記２つのチップの電極の幅広がり距離が、前記マイク
ロ波の波長の１／２より小さい、半導体マイクロ波増幅
装置。 - 【請求項２】 前記２つのチップの一方が他方より大き
く、平面的に見て前記小さいチップに重ならない大きい
チップの領域に、前記マイクロ波が入出力される入出力
端子部を有する、請求項１に記載の半導体マイクロ波増
幅装置。 - 【請求項３】 前記２つのチップの間に、配線層が形成
された配線基板を挟み込み、その配線基板を間に介在さ
せて前記２つのチップの電極間を相互に電気的に接続し
ている、請求項１に記載の半導体マイクロ波増幅装置。 - 【請求項４】 前記２つのチップの電極に対応する位置
に金属部を有する耐熱性樹脂層を有し、前記チップの電
極が前記金属部を介在させて電気的に接続している、請
求項１に記載の半導体マイクロ波増幅装置。 - 【請求項５】 前記チップは、前記半導体トランジスタ
を複数個含み、その複数個の半導体トランジスタは、前
記マイクロ波が伝播する方向に交差する方向に沿って隙
間をあけて並び、それぞれの半導体トランジスタの電極
が前記マイクロ波が伝播する方向に沿って延び、櫛の歯
状に配置されている、請求項１〜４のいずれかに記載の
半導体マイクロ波増幅装置。 - 【請求項６】 前記２つのチップに含まれる半導体トラ
ンジスタが、ＳｉＧｅヘテロバイポーラトランジスタ(H
etero-Bipolar-Transistor)である、請求項１〜５のい
ずれかに記載の半導体マイクロ波増幅装置。 - 【請求項７】 前記半導体マイクロ波増幅装置は、誘電
体層とその上に形成されたマイクロストリップ線路とを
有するマイクロ波伝播路の間に配置され、前記チップの
入出力部の中央に位置する中央電極と前記マイクロスト
リップ線路とが金属細線で接続され、前記中央電極の両
側に位置する端部電極がグランド層と電気的に接続され
る、請求項１〜６のいずれかに記載の半導体マイクロ波
増幅装置。 - 【請求項８】 前記半導体マイクロ波増幅装置は、誘電
体層と、その上に形成されたマイクロストリップ線路お
よびそのマイクロストリップ線路の両側に位置するグラ
ンド層とを有するマイクロ波伝播路の間に配置され、前
記入出力部の中央に位置する中央電極と前記マイクロス
トリップ線路とが金属細線で接続され、前記中央電極の
両側に位置する端部電極が前記グランド層と電気的に接
続される、請求項１〜６のいずれかに記載の半導体マイ
クロ波増幅装置。 - 【請求項９】 マイクロ波を増幅する半導体トランジス
タを含む半導体装置の製造方法であって、 電極面を対向させたとき半導体トランジスタの同種の電
極同士が重なるように構成された２つのチップを準備す
る工程と、 前記２つのチップの電極面に、前記電極の部分を開口し
た耐熱性の樹脂膜を形成する工程と、 前記開口部に前記樹脂膜表面よりも高くなるように金属
膜を付着する工程と、 前記２つのチップの電極面を対向させ、前記金属膜同士
を押し合せ、密着させ、前記２つのチップの電極同士を
電気的に接続する工程とを備える、半導体マイクロ波増
幅装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002150553A JP2003347868A (ja) | 2002-05-24 | 2002-05-24 | 半導体マイクロ波増幅装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002150553A JP2003347868A (ja) | 2002-05-24 | 2002-05-24 | 半導体マイクロ波増幅装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003347868A true JP2003347868A (ja) | 2003-12-05 |
Family
ID=29768383
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002150553A Withdrawn JP2003347868A (ja) | 2002-05-24 | 2002-05-24 | 半導体マイクロ波増幅装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003347868A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007220726A (ja) * | 2006-02-14 | 2007-08-30 | Asahi Glass Co Ltd | マルチチップ素子とその製造方法 |
-
2002
- 2002-05-24 JP JP2002150553A patent/JP2003347868A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007220726A (ja) * | 2006-02-14 | 2007-08-30 | Asahi Glass Co Ltd | マルチチップ素子とその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6175287B1 (en) | Direct backside interconnect for multiple chip assemblies | |
| US5757074A (en) | Microwave/millimeter wave circuit structure with discrete flip-chip mounted elements | |
| JPH06125208A (ja) | マイクロ波集積回路およびその製造方法 | |
| JP3306664B2 (ja) | プッシュプル型電力増幅器 | |
| JPH065881A (ja) | 半導体装置およびその製造方法 | |
| US20040080810A1 (en) | Power management for spatial power combiners | |
| WO1983003922A1 (en) | Semiconductor device | |
| US20120025366A1 (en) | Semiconductor device and method for manufacturing the same | |
| JP5377096B2 (ja) | 高周波パッケージ装置およびその製造方法 | |
| JPH10233404A (ja) | 半導体装置 | |
| EP0729669B1 (en) | Dual-sided push-pull amplifier | |
| JP2996641B2 (ja) | 高周波半導体装置及びその製造方法 | |
| JP3173596B2 (ja) | マイクロ波・ミリ波回路装置 | |
| JPH10294401A (ja) | パッケージ及び半導体装置 | |
| JP2000500310A (ja) | スロットラインから共平面導波路への移行 | |
| JP3913402B2 (ja) | 高周波回路装置 | |
| JP3437826B2 (ja) | マイクロ波回路 | |
| JP2003347868A (ja) | 半導体マイクロ波増幅装置およびその製造方法 | |
| JP3517130B2 (ja) | 伝送線路、その電気的特性の調整方法、およびマイクロ波モノリシックｉｃ | |
| JP4054456B2 (ja) | 高周波増幅器 | |
| JPH1197564A (ja) | 半導体装置およびその製造方法 | |
| JP2004006757A (ja) | 半導体内蔵ミリ波帯モジュール | |
| JP2004186489A (ja) | 半導体装置 | |
| US20240203912A1 (en) | Amplifier modules and systems with ground terminals adjacent to power amplifier die | |
| US20200403088A1 (en) | Semiconductor device and method for producing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050802 |