JP4054456B2 - 高周波増幅器 - Google Patents
高周波増幅器 Download PDFInfo
- Publication number
- JP4054456B2 JP4054456B2 JP27365098A JP27365098A JP4054456B2 JP 4054456 B2 JP4054456 B2 JP 4054456B2 JP 27365098 A JP27365098 A JP 27365098A JP 27365098 A JP27365098 A JP 27365098A JP 4054456 B2 JP4054456 B2 JP 4054456B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- frequency amplifier
- circuit board
- electrode
- ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Bipolar Transistors (AREA)
- Wire Bonding (AREA)
- Microwave Amplifiers (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、移動体通信や衛星通信等で用いられる高周波増幅器に関する。
【０００２】
【従来の技術および発明が解決しようとする課題】
従来より、高周波用パワートランジスタやＭＭＩＣ(Monolithic Microwave Integrated Circuit)では、良好な放熱と十分に低い接地インダクタンスとを実現することが極めて重要である。これは、パワートランジスタやＭＭＩＣで消費される電力が大きいために発熱量が多いと共に、高い周波数になるほど接地インダクタンスが素子特性に大きな影響を与えるためである。特に高周波用パワートランジスタに一般的に使用されている砒化ガリウム（ＧaＡs）などの化合物半導体は、ＧaＡs基板の熱伝導率が低い。上記ＧaＡs基板を用いた高周波用パワートランジスタの中でも、バイポーラトランジスタの一種であるへテロジャンクションバイポーラトランジスタ(ＨＢＴ)は、発熱によりコレクタ電流が増幅され、さらに発熱して熱暴走を起こすため、放熱を良くすることが極めて重要である。また、上記高周波用パワートランジスタの出力がある程度大きくなると、図７に示すように、比較的小さな単位トランジスタ６８を複数集合して結線したトランジスタアレーが用いられるため、すべての単位トランジスタ６８で十分に低い接地インダクタンスを実現することが重要となる。
【０００３】
そこで、高い放熱特性と低い接地インダクタンスを実現する方法としてフリップチップボンディングが提案されている(たとえば「電子材料」１９９５年２月号、４６-４９ページ)。上記フリップチップボンディングは、半導体チップに形成されたトランジスタの電極上にバンプと呼ばれる金属の柱を形成し、半導体チップを裏返して回路基板上の電極とバンプとを接合するもので、バンプの材料として金やはんだ等が用いられる。そして、複数の単位トランジスタで構成されたパワートランジスタでは、個々の単位トランジスタの接地電極と放熱性に優れた回路基板上の電極とを、高熱伝導でかつ非常に短いバンプで接合することによって、パワートランジスタで発生する熱を効率よく回路基板に逃すと共に、低い接地インダクタンスを実現している。このときのバンプの高さは、放熱性,接地インダクタンスおよび製造上の制限などにより決定され、一般的に数μｍ〜数１００μｍである。
【０００４】
このようなフリップチップボンディングを行う場合には、半導体チップの接地電極だけでなく、信号電極や電源電極,各種制御電極も同様にバンプ接合を行うため、回路基板には、単なる金属の板ではなく、電極パターンが形成された窒化アルミや炭化珪素の基板(または絶縁膜を形成したシリコン基板や高抵抗シリコン基板)等の高絶縁性,高熱伝導性を有する回路基板が用いられる。したがって、半導体チップ上には、接地電極以外にも信号電極や電源電極,各種制御電極上にバンプを夫々形成し、各バンプを回路基板の表面に形成された複数の電極に接合する。
【０００５】
図６は従来の高周波増幅器の回路基板６０の平面図を示し、図７は上記高周波増幅器の半導体チップの電極パターンとバンプを示している。図６に示すように、上記回路基板６０の中央に所定の間隔をあけて信号出力電極６１Ａ,信号入力電極６１Ｂを設ける共に、上記信号出力電極６１Ａ,信号入力電極６１Ｂの両側とその間にＨ字形状の接地電極６１Ｃを設けている。また、図７に示すように、上記半導体チップ７０上に一列に形成された複数の単位トランジスタ７８の接地電極(図示せず)を挟む信号出力電極７６,信号入力電極７７を設けると共に、信号出力電極７６,信号入力電極７７上に信号出力用バンプ７４,信号入力用バンプ７５を夫々形成している。上記信号出力電極７６,信号入力電極７７の間の接地電極６１Ｃ上に接地用バンプ７３を形成している(ＭＭＩＣ等では、さらに電源電極用バンプや各種制御電極用バンプ等を半導体チップに形成)。図７に示す半導体チップ７０のバンプが形成された側を、図６に示す回路基板６０の電極パターンの位置７０Ａに合わせて、フリップチップボンディング法により、半導体チップ７０の信号出力用バンプ７４を回路基板６０の信号出力電極６１Ａの信号出力用バンプ接合位置６４に接合し、半導体チップ７０の信号入力用バンプ７５を回路基板６０の信号入力電極６１Ｂの信号出力用バンプ接合位置６５に接合すると共に、半導体チップ７０の接地用バンプ７３を回路基板６０の接地電極６１Ｃの接地用バンプ接合位置６３に接合している。
【０００６】
このようにして作成された半導体チップと回路基板とを備えた高周波増幅器は、他の回路素子が実装されているプリント基板にはんだのリフロー等により接合される。そのため、上記高周波増幅器の回路基板は、半導体チップが接合されている面と反対側の裏面に、プリント基板上の電極と接合するための電極を設けなければならない。したがって、図９に示すように、半導体チップ９４の電極９７がバンプ９３により接合される回路基板９５表面の電極９１と回路基板９５裏面に形成された電極９６とをビアホール９２を介して接続している。
【０００７】
ところで、上記フリップチップボンディングを実現するためには、回路基板の電極面の平坦度はバンプの高さより小さいことが不可欠であり、各バンプの電気的および機械的強度を均一にするためには、回路基板の電極面は極力平坦であることが望ましい。上記回路基板にビアホールを形成した場合には、図９の領域Ｅに示すように、ビアホール９２付近の平坦度が劣化し、良好なフリップチップボンディングができないといった問題が生じる。特に、セラミックの多層基板を用いる場合は、電極やビアホールを形成する導体材料をセラミックと同時に焼成を行うため、セラミックと導体材料との収縮率や熱膨張係数の差などにより、ビアホール近傍の平坦性が大幅に劣化する。したがって、バンプと電極とを接合する個所は、ビアホールから一定の距離を離さなければならない。この平坦度が劣化する領域は、ビアホール中心から半径数１００μｍの領域となり、半導体チップのサイズに比べて比較的大きいため、多数の接地用バンプが存在する半導体チップ直下にビアホールを形成することはできず、さらに、回路基板側の信号電極,電源電極および制御電極の存在も障害となる。このため、図８に示す回路基板６０では、ビアホール６２の中心から半径数１００μｍの領域Ｄ内に各バンプ接合位置６３,６４,６５が入らない位置にビアホール６２を形成している。
【０００８】
したがって、図６に示すように、半導体チップ７０の中心付近に形成されている接地用バンプ６３近傍には、接地用のビアホールを形成することができず、図６中の領域Ｃにおいて、半導体チップ７０の中心付近から半導体チップ７０が実装される領域の外側まで接地電極６１Ｃを引き出し、そこに接地用のビアホール６６,６６,…を形成している。
【０００９】
上記高周波増幅器において、詳細な測定などを行った結果、接地電極パターンにより生じるインダクタンス成分は、半導体チップの特性に大きく影響することが判明した。これは、接地インダクタンスにより負帰還を発生し、トランジスタの利得を低下させるためで、特に、トランジスタアレーの中央付近に存在する単位トランジスタでは、接地用バンプと接地用のビアホールとの距離が長くなるため、大きな特性劣化を引き起こすという問題がある。
【００１０】
そこで、この発明の目的は、接地インダクタンスを低減して、増幅素子の特性を大幅に向上できる高効率でかつ高利得な高周波増幅器を提供することにある。
【００１１】
【課題を解決するための手段】
上記目的を達成するため、請求項１の高周波増幅器は、
少なくとも増幅素子と上記増幅素子の信号入力電極および上記増幅素子の信号出力電極とを有する半導体チップと、上記半導体チップがフリップチップボンディング法により実装された回路基板とを備え、上記半導体チップの上記増幅素子の接地電極と上記信号入力電極と上記信号出力電極が上記回路基板の表面に対向する高周波増幅器において、
上記半導体チップの上記増幅素子は、上記半導体チップの中心よりも縁側に直線状に配列された複数の単位増幅素子で構成され、
上記半導体チップの上記複数の単位増幅素子の接地電極上に形成された接地用バンプと、
上記複数の単位増幅素子の配列方向に沿った中心線に対して上記半導体チップの中心側と反対の側からその配列の両端近傍まで延びた上記信号出力電極の両端上に夫々形成された信号出力用バンプと、
上記複数の単位増幅素子の配列方向に沿った中心線に対して上記信号出力電極と反対の側から延びた上記信号入力電極上に形成された信号入力用バンプと、
上記回路基板の表面に形成され、上記半導体チップの上記接地用バンプが接合された第1接地電極と、
上記回路基板の裏面に形成された第2接地電極と、
上記半導体チップの中心に対して上記接地用バンプが接合された接合位置よりも外側でかつ上記接合位置に対して所定の間隔をあけて上記回路基板に形成され、上記第1接地電極と上記第2接地電極とを接続するビアホールとを備えたことを特徴としている。
【００１２】
上記請求項１の高周波増幅器によれば、上記半導体チップの接地用バンプの位置を従来の半導体チップ中心よりも半導体チップの縁側に近づける。そして、上記回路基板の第1接地電極と第2接地電極とを接続する接地用のビアホールを、上記半導体チップの中心に対して上記接地用バンプが接合された接合位置よりも外側でかつ上記接合位置に対して所定の間隔をあけて上記回路基板に形成し、ビアホール周囲の平坦性が悪い接合不可領域内に接地用バンプを接合しないようにする。こうして、上記ビアホール周囲の第1接地電極の平坦性が悪い接合不可領域に半導体チップが重なる領域を少なくして、回路基板への半導体チップの接合を容易にすると共に、接地用バンプからビアホールまでの距離を可能な限り短くすることによって、上記増幅素子の接地インダクタンスを大幅に低減することができ、増幅素子の特性を大幅に向上でき、高効率でかつ高利得な高周波増幅器を実現できる。
また、上記増幅素子が複数の単位増幅素子が一列に配列されたアレー状の増幅素子 ( トランジスタアレー等 ) である場合、単位増幅素子の接地電極上の接地用バンプからビアホールまでの距離、特にアレー状の増幅素子の中央付近の単位増幅素子の接地用バンプから回路基板上の接地用のビアホールまでの距離も短くでき、接地インダクタンスを低減できる。また、上記各単位増幅素子の接地用バンプから回路基坂上の接地用のビアホールまでの距離が略一定になるようにすることによって、各単位増幅素子の接地インダクタンスが揃い各単位増幅素子の特性が均一化されて、増幅素子の特性を向上できる。
【００１３】
また、請求項２の高周波増幅器は、請求項１の高周波増幅器において、上記回路基板がセラミック基板であることを特徴としている。
【００１４】
上記請求項２の高周波増幅器によれば、上記回路基板に窒化アルミ等からなるセラミック基板を用いることによって、高絶縁性と高熱伝導性が得られ、上記半導体チップから上記接地用バンプを介して回路基板に効率よく放熱できる。
【００１５】
また、請求項３の高周波増幅器は、請求項１の高周波増幅器において、上記回路基板がセラミック多層基板であることを特徴としている。
【００１６】
上記請求項３の高周波増幅器によれば、上記回路基板にセラミック多層基板を用いることによって、高絶縁性と高熱伝導性が得られ、上記半導体チップから上記接地用バンプを介して回路基板に効率よく放熱できる。また、上記セラミック多層基板において、電極やビアホールを形成する導体材料をセラミックと同時に焼成するときに、セラミックと導体材料との収縮率や熱膨張係数の差などによりビアホール近傍の平坦性が劣化しても、接地用バンプからビアホールまでの距離を可能な限り短くすることによって、上記増幅素子の接地インダクタンスを大幅に低減できる。
【００１７】
また、請求項４の高周波増幅器は、請求項１乃至３のいずれか1つの高周波増幅器において、上記半導体チップが砒化ガリウムＧaＡsからなることを特徴としている。
【００１８】
上記請求項４の高周波増幅器によれば、上記半導体チップに熱伝導率の低い砒化ガリウムＧaＡsを用いても、フリップチップボンディングによって、高い熱伝導性が得られ、上記増幅素子の温度上昇を抑えて熱暴走を防止できる。
【００１９】
また、請求項５の高周波増幅器は、請求項１乃至４のいずれか1つの高周波増幅器において、上記増幅素子がへテロジャンクションバイポーラトランジスタであることを特徴としている。
【００２０】
上記請求項５の高周波増幅器によれば、発熱によりコレクタ電流が増幅されさらに発熱して熱暴走を起こすへテロジャンクションバイポーラトランジスタを上記増幅素子に用いても、放熱をよくすることによってへテロジャンクションバイポーラトランジスタの熱暴走を防止でき、高周波増幅に適したへテロジャンクションバイポーラトランジスタを高周波増幅器に採用できる。
【００２１】
また、請求項６の高周波増幅器は、請求項１乃至５のいずれか1つの高周波増幅器において、上記半導体チップにおいて上記増幅素子の上記信号出力電極が複数設けられていることを特徴としている。
【００２２】
上記請求項６の高周波増幅器によれば、上記出力信号用電極を複数の電極に分割することによって、１電極当りの出力電力が減り、出力インピーダンスを高くして、低損失の出力整合回路を形成しやすくなる。また、２倍波や３倍波などの高調波インピーダンスを制御する場合にも、容易に制御できる。
【００２３】
【００２４】
【００２５】
【発明の実施の形態】
以下、この発明の高周波増幅器を図示の実施の形態により詳細に説明する。
【００２６】
図１はこの発明の実施の一形態の高周波増幅器の回路基板１０の平面図を示している。上記略長方形状の回路基板１０の両短辺側に、略長方形状の信号出力電極１１Ａ,１１Ｂを夫々形成し、回路基板１０の一方の長辺側中央に、略長方形状の信号入力電極１１Ｃを形成している。上記回路基板１０上の信号出力電極１１Ａ,１１Ｂおよび信号入力電極１１Ｃを除く領域に、信号出力電極１１Ａ,１１Ｂおよび信号入力電極１１Ｃに対して所定の間隔をあけて第１接地電極１１Ｄを形成している。上記回路基板１０は、基板材料として高熱伝導特性を有する窒化アルミを用い、気密封止が可能な多層構造としている。
【００２７】
また、図２は上記回路基板１０に実装する略長方形状の半導体チップ２０の平面図を示している。上記半導体チップ２０の一方の長辺近傍に長辺に沿って延びる直線部２６aとその直線部２６aの両端が他方の長辺側に屈曲して延びる屈曲部２６b,２６bとを有する信号出力電極２６を形成し、その両端の屈曲部２６b,２６bに信号出力用バンプ２４Ａ,２４Ｂを夫々設けている。また、上記半導体チップ２０に、信号出力電極２６の直線部２６aに沿って配列された単位増幅素子としての複数の単位トランジスタ２１を形成し、各単位トランジスタ２１の接地電極(図示せず)上に接地用バンプ２３を夫々設けている。なお、上記複数の単位トランジスタ２１は、半導体チップ２０の中心よりも縁側に設けている(図２中上側の長辺側)。そして、上記複数の接地用バンプ２３に対して信号出力電極２６の直線部２６aの反対側に、半導体チップ２０の他方の長辺側に向かって延びる凸部２７aを有する信号入力電極２７を設けている。上記信号入力電極２７の凸部２７a上に信号入力用バンプ２５,２５を設けている。
【００２８】
また、上記半導体チップ２０のバンプが形成された側を、図１に示す回路基板１０上の電極パターン位置２０Ａに合わせて、フリップチップボンディング法により、上記半導体チップ２０の信号出力用バンプ２４Ａ,２４Ａを信号出力用バンプ接合位置１４Ａ,１４Ａ(図１に示す)に接合し、信号出力用バンプ２４Ｂ,２４Ｂを信号出力用バンプ接合位置１４Ｂ,１４Ｂ(図１に示す)に接合すると共に、半導体チップ２０の信号入力用バンプ２５,２５を信号入力用バンプ接合位置１５,１５(図１に示す)に接合する。
【００２９】
上記構成の高周波増幅器において、最初に、上記回路基板１０単体の特性評価として接地インダクタンスを測定した。この接地インダクタンス測定のため、入出力電極および接地電極をすべてショートした電極パターン上にバンプを形成した半導体チップを、図１に示す回路基板１０と図６に示す従来の回路基板６０とに応じて夫々作成し、各半導体チップを回路基板１０,回路基板６０表面の電極パターン上に夫々フリップチップボンディング実装した。上記各回路基板１０,６０の入出力間アイソレーション特性をネットワークアナライザで測定し、そのＳ21特性に接地インダクタンスを示す等価回路(図４に示す)でフィッティングすることにより接地インダクタンスＬの値を抽出した。その結果、従来構造の回路基板６０を用いた場合では、接地インダクタンス値が５０ｐＨであるのに対して、本構造の回路基板１０を用いた場合では、接地インダクタンス値が２０ｐＨであることが判明した。
【００３０】
次に、増幅素子としてのパワー用バイポーラトランジスタを有する半導体チップを回路基板１０に実装して、その特性を評価した。上記パワー用バイポーラトランジスタの半導体チップとしては、１ＧＨzで数Ｗ程度の出力が可能な砒化ガリウム／砒化アルミニウムガリウムからなる高周波パワー用へテロジャンクションバイポーラトランジスタ（以下、ＨＢＴという）を用いた。このＨＢＴは、図５に示すエミッタサイズが５×１００μｍの略長方形状の単位トランジスタ２１を１００μｍ間隔で短辺方向に２０個配列し、各単位トランジスタ２１を並列に接続している(図２参照)。上記各単位トランジスタ２１のエミッタ電極５３の直上に２９×９２μｍの大きさの略長方形状の接地用バンプ５４を形成している。上記接地用バンプ５４は、金製で高さ約２０μｍにメッキ法により形成し、この金製の接地用バンプ５４は、熱と圧力により回路基板上の金電極と接合され、接合後の高さは約１０μｍとなる。
【００３１】
図２に示すように、接地用バンプ２３の列を半導体チップ２０の一方の長辺にできるだけ近接して配置している。この実施形態では、大出力のＨＢＴであるため、熱抵抗を低減することが重視され、放熱経路となる接地用バンプをＨＢＴの直上に形成する配置となっているが、出力電力が小さく発熱の小さなＨＢＴでは、ＨＢＴから半導体チップ端まで接地電極を引き出し、半導体チップ端の接地電極に接地用バンプを形成し、信号出力用の配線をＨＢＴ直上にエアーブリッジ等を利用して形成することも可能である。また、信号出力用の配線をべース側に形成することも可能である。
【００３２】
また、図３は上記回路基板１０の電極パターン,バンプ接合位置１４Ａ,１４Ｂ,１５およびバンプ接合不可領域Ｂを示している。図３に示すように、上記回路基板１０の第１接地電極１１Ｄの接地用バンプ接合位置１３は、半導体チップ２０(図２に示す)上の接地用バンプ２３に対応している。また、上記回路基板１０の両面にある接地電極を接続する接地用のビアホール１２を、接地用バンプ接合位置１３からの距離が一番短くなるように、接地用バンプ２３(図２に示す)の列に対向する位置に形成している。この実施形態で使用した回路基板１０では、ビアホール１２,１６の中心より半径１７０μｍの領域Ｂ内では、５μｍ程度の平坦度の劣化が存在するためにフリップチップ接合が安定して行えず、接地電極からビアホール１２,１６まで最短で１７０μｍの距離が必要となる。なお、平坦度の高いパッケージや高さがより高いバンプを用いれば、接地電極とビアホールとの間の距離をさらに小さくすることができる。
【００３３】
上記構成の高周波増幅器では、上記接地用のビアホール１２の周囲の第１接地電極１１Ｄの平坦性が悪い接合不可領域Ｂに半導体チップ２０が重なる領域を少なくして、回路基板１０への半導体チップ２０の接合を容易にすると共に、従来に比べて単位トランジスタ２１上に形成されている接地用バンプ２３と回路基板１０上の接地用のビアホール１２との間の距離が大幅に短くなる。したがって、上記ＨＢＴの接地インダクタンスを大幅にして、特性を大幅に向上でき、高効率でかつ高利得な高周波増幅器を実現することができる。なお、上記高周波増幅器の高周波特性を測定した結果、接地インダクタンスの低減によって利得が４０％以上も向上していることが確認された。
【００３４】
また、上記回路基板１０にセラミック多層基板を用いることによって、高絶縁性と高熱伝導性が得られ、半導体チップ２０から接地用バンプ２３を介して回路基板１０に効率よく放熱することができる。また、上記セラミック多層基板において、電極やビアホールを形成する導体材料をセラミックと同時に焼成するときに、セラミックと導体材料との収縮率や熱膨張係数の差などによりビアホール近傍の平坦性が劣化しても、ＨＢＴの接地インダクタンスを大幅に低減することができる。
【００３５】
また、上記半導体チップ２０に熱伝導率の低い砒化ガリウムＧaＡsを用いても、フリップチップボンディングによって半導体チップ２０を回路基板１０に実装するので、高い熱伝導性が得られる。
【００３６】
また、発熱によりコレクタ電流が増幅されさらに発熱して熱暴走する増幅素子としてのＨＢＴを用いても、放熱をよくすることによってＨＢＴの熱暴走を防止でき、高周波増幅に適したＨＢＴを高調波増幅器に採用することができる。
【００３７】
また、上記半導体チップ２０の出力信号用電極２４Ａ,２４Ｂが２分割され、第１接地電極１１Ｄの両側に引き出され、２つの出力信号用電極２４Ａ,２４Ｂは回路基板１０上で１つにまとめられている。このように出力信号用電極を２分割することによって、１電極当りの出力電力が減って、出力インピーダンスが高くなり、低損失の出力整合回路を形成しやすくなると共に、２倍波や３倍波などの高調波インピーダンスを制御する場合にも、制御が行いやすくなる。
【００３８】
さらに、複数の単位トランジスタが配列されたトランジスタアレーのＨＢＴでは、トランジスタアレー中央付近の単位トランジスタの接地用バンプ２３から回路基板１０上の接地用のビアホール１２までの距離を短くでき、接地インダクタンスを低減することができる。また、上記各単位トランジスタの接地用バンプ２３から回路基坂１０上の接地用のビアホール１２までの距離が略一定になるようにすることによって、各単位トランジスタの接地インダクタンスの値が略同一となって、各単位トランジスタの特性が均一化されて、ＨＢＴの特性を向上することができる。
【００３９】
上記実施形態では、比較的大出力のパワーアンプを用いた高周波増幅器を示したが、ミリ波などの高い周波数では、小さな出力でも接地インダクタンスの影響が大きく、この発明を適用することにより大幅に特性を向上することができる。また、この実施形態ではパワートランジスタを用いたが、利得の高いＭＭＩＣではさらに接地インダクタンスの影響が大きいため、この発明の高周波増幅器をＭＭＩＣに用いることにより大幅に特性を向上することができる。
【００４０】
また、上記実施の形態では、増幅素子としてＨＢＴ(へテロジャンクションバイポーラトランジスタ)を用いた高周波増幅器について説明したが、増幅素子はこれに限らず、電界効果トランジスタ等の増幅素子を用いてもよく、また、複数の単位トランジスタを配列したトランジスタアレーに限らず、１つの増幅素子でもよい。
【００４１】
【発明の効果】
以上より明らかなように、請求項１の発明の高周波増幅器は、上記半導体チップの接地用バンプの位置を従来の半導体チップ中心よりも半導体チップの縁側に近づけて、上記回路基板の第1接地電極と第2接地電極とを接続する接地用のビアホールを、上記半導体チップの中心に対して上記接地用バンプが接合された接合位置よりも外側でかつ上記接合位置に対して所定の間隔をあけて上記回路基板に形成するものである。
【００４２】
したがって、請求項１の発明の高周波増幅器によれば、上記ビアホール周囲の平坦性が悪い接合不可領域に半導体チップが重なる領域を少なくして、回路基板への半導体チップの接合を容易にすると共に、接地用バンプから接地用のビアホールまでの距離を可能な限り短くして、上記増幅素子の接地インダクタンスを大幅に低減することができ、増幅素子の特性を大幅に向上でき、高効率でかつ高利得な高周波増幅器を実現することができる。この発明の高周波増幅器を携帯電話等の移動体無線携帯端末に用いることによって、移動体無線携帯端末の連続通話時間を大幅に延ばし、バッテリーを小型化でき、さらに軽量化することが可能になる。
また、上記増幅素子が複数の単位増幅素子で構成されているので、特にアレー状の増幅素子の中央付近の単位増幅素子の接地用バンプから回路基板上の接地用のビアホールまでの距離を短くでき、接地インダクタンスを低減することができる。また、上記各単位増幅素子の接地用バンプから回路基坂上の接地用のビアホールまでの距離が略一定になるようにすることによって、各単位増幅素子の接地インダクタンスが揃い各単位増幅素子の特性が均一化されて、増幅素子の特性を向上することができる。
【００４３】
また、請求項２の発明の高周波増幅器は、請求項１の高周波増幅器において、上記回路基板がセラミック基板であるので、高絶縁性と高熱伝導性が得られ、上記半導体チップから上記接地用バンプを介して回路基板に効率よく放熱することができる。
【００４４】
また、請求項３の発明の高周波増幅器は、請求項１の高周波増幅器において、上記回路基板がセラミック多層基板であるので、高絶縁性と高熱伝導性が得られ、上記半導体チップから上記接地用バンプを介して回路基板に効率よく放熱することができる。また、ビアホール周囲の平坦性が悪いセラミック多層基板でも、接地用バンプから接地用のビアホールまでの距離を可能な限り短くでき、上記増幅素子の接地インダクタンスを大幅に低減できる。
【００４５】
また、請求項４の発明の高周波増幅器は、請求項１乃至３のいずれか1つの高周波増幅器において、上記半導体チップが砒化ガリウムＧaＡsからなるので、フリップチップボンディングによって高い熱伝導性が得られ、上記増幅素子の温度上昇を抑えて熱暴走を防止することができる。
【００４６】
また、請求項５の発明の高周波増幅器は、請求項１乃至４のいずれか1つの高周波増幅器において、上記増幅素子がへテロジャンクションバイポーラトランジスタであるので、放熱をよくすることによってへテロジャンクションバイポーラトランジスタの熱暴走を防止でき、高周波増幅に適したへテロジャンクションバイポーラトランジスタを高周波増幅器に採用することができる。
【００４７】
また、請求項６の発明の高周波増幅器は、請求項１乃至５のいずれか1つの高周波増幅器において、上記半導体チップにおいて上記増幅素子の上記信号出力電極が複数設けられているので、１電極当りの出力電力が減り、出力インピーダンスを高くして、低損失の出力整合回路を形成しやすくなると共に、２倍波や３倍波などの高調波インピーダンスを制御する場合にも、容易に制御することができる。
【００４８】
【図面の簡単な説明】
【図１】 図１はこの発明の一実施形態の高周波増幅器の回路基板の平面図である。
【図２】 図２は上記半導体チップの電極パターンとバンプを示す図である。
【図３】 図３は上記回路基板表面のバンプ接合不可領域を示す図である。
【図４】 図４は上記高周波増幅器における接地インダクタンス抽出時の等価回路を示す図である。
【図５】 図５は上記高周波増幅器に用いたＨＢＴの単位トランジスタの電極構造を示す図である。
【図６】 図６は従来の高周波増幅器の回路基板の平面図である。
【図７】 図７は上記高周波増幅器の半導体チップの電極パターンとバンプを示す図である。
【図８】 図８は上記回路基板表面のバンプ接合不可領域を示す図である。
【図９】 図９は上記半導体チップがバンプ接合された回路基板の要部の断面図である。
【符号の説明】
１１Ａ,１１Ｂ…信号出力電極、
１１Ｃ…信号入力電極、
１１Ｄ…接地電極、
１２…ビアホール、
１３…接地用バンプ接合位置、
１４Ａ,１４Ｂ…信号出力用バンプ接合位置、
１５…信号入力用バンプ接合位置、
２０…半導体チップ、
２０Ａ…半導体チップの電極パターン位置、
２３…接地用バンプ、
２４Ａ,２４Ｂ…信号出力用バンプ、
２５…信号入力用バンプ、
２６…信号出力電極、
Ｂ…バンプ接合不可領域。
【発明の属する技術分野】
この発明は、移動体通信や衛星通信等で用いられる高周波増幅器に関する。
【０００２】
【従来の技術および発明が解決しようとする課題】
従来より、高周波用パワートランジスタやＭＭＩＣ(Monolithic Microwave Integrated Circuit)では、良好な放熱と十分に低い接地インダクタンスとを実現することが極めて重要である。これは、パワートランジスタやＭＭＩＣで消費される電力が大きいために発熱量が多いと共に、高い周波数になるほど接地インダクタンスが素子特性に大きな影響を与えるためである。特に高周波用パワートランジスタに一般的に使用されている砒化ガリウム（ＧaＡs）などの化合物半導体は、ＧaＡs基板の熱伝導率が低い。上記ＧaＡs基板を用いた高周波用パワートランジスタの中でも、バイポーラトランジスタの一種であるへテロジャンクションバイポーラトランジスタ(ＨＢＴ)は、発熱によりコレクタ電流が増幅され、さらに発熱して熱暴走を起こすため、放熱を良くすることが極めて重要である。また、上記高周波用パワートランジスタの出力がある程度大きくなると、図７に示すように、比較的小さな単位トランジスタ６８を複数集合して結線したトランジスタアレーが用いられるため、すべての単位トランジスタ６８で十分に低い接地インダクタンスを実現することが重要となる。
【０００３】
そこで、高い放熱特性と低い接地インダクタンスを実現する方法としてフリップチップボンディングが提案されている(たとえば「電子材料」１９９５年２月号、４６-４９ページ)。上記フリップチップボンディングは、半導体チップに形成されたトランジスタの電極上にバンプと呼ばれる金属の柱を形成し、半導体チップを裏返して回路基板上の電極とバンプとを接合するもので、バンプの材料として金やはんだ等が用いられる。そして、複数の単位トランジスタで構成されたパワートランジスタでは、個々の単位トランジスタの接地電極と放熱性に優れた回路基板上の電極とを、高熱伝導でかつ非常に短いバンプで接合することによって、パワートランジスタで発生する熱を効率よく回路基板に逃すと共に、低い接地インダクタンスを実現している。このときのバンプの高さは、放熱性,接地インダクタンスおよび製造上の制限などにより決定され、一般的に数μｍ〜数１００μｍである。
【０００４】
このようなフリップチップボンディングを行う場合には、半導体チップの接地電極だけでなく、信号電極や電源電極,各種制御電極も同様にバンプ接合を行うため、回路基板には、単なる金属の板ではなく、電極パターンが形成された窒化アルミや炭化珪素の基板(または絶縁膜を形成したシリコン基板や高抵抗シリコン基板)等の高絶縁性,高熱伝導性を有する回路基板が用いられる。したがって、半導体チップ上には、接地電極以外にも信号電極や電源電極,各種制御電極上にバンプを夫々形成し、各バンプを回路基板の表面に形成された複数の電極に接合する。
【０００５】
図６は従来の高周波増幅器の回路基板６０の平面図を示し、図７は上記高周波増幅器の半導体チップの電極パターンとバンプを示している。図６に示すように、上記回路基板６０の中央に所定の間隔をあけて信号出力電極６１Ａ,信号入力電極６１Ｂを設ける共に、上記信号出力電極６１Ａ,信号入力電極６１Ｂの両側とその間にＨ字形状の接地電極６１Ｃを設けている。また、図７に示すように、上記半導体チップ７０上に一列に形成された複数の単位トランジスタ７８の接地電極(図示せず)を挟む信号出力電極７６,信号入力電極７７を設けると共に、信号出力電極７６,信号入力電極７７上に信号出力用バンプ７４,信号入力用バンプ７５を夫々形成している。上記信号出力電極７６,信号入力電極７７の間の接地電極６１Ｃ上に接地用バンプ７３を形成している(ＭＭＩＣ等では、さらに電源電極用バンプや各種制御電極用バンプ等を半導体チップに形成)。図７に示す半導体チップ７０のバンプが形成された側を、図６に示す回路基板６０の電極パターンの位置７０Ａに合わせて、フリップチップボンディング法により、半導体チップ７０の信号出力用バンプ７４を回路基板６０の信号出力電極６１Ａの信号出力用バンプ接合位置６４に接合し、半導体チップ７０の信号入力用バンプ７５を回路基板６０の信号入力電極６１Ｂの信号出力用バンプ接合位置６５に接合すると共に、半導体チップ７０の接地用バンプ７３を回路基板６０の接地電極６１Ｃの接地用バンプ接合位置６３に接合している。
【０００６】
このようにして作成された半導体チップと回路基板とを備えた高周波増幅器は、他の回路素子が実装されているプリント基板にはんだのリフロー等により接合される。そのため、上記高周波増幅器の回路基板は、半導体チップが接合されている面と反対側の裏面に、プリント基板上の電極と接合するための電極を設けなければならない。したがって、図９に示すように、半導体チップ９４の電極９７がバンプ９３により接合される回路基板９５表面の電極９１と回路基板９５裏面に形成された電極９６とをビアホール９２を介して接続している。
【０００７】
ところで、上記フリップチップボンディングを実現するためには、回路基板の電極面の平坦度はバンプの高さより小さいことが不可欠であり、各バンプの電気的および機械的強度を均一にするためには、回路基板の電極面は極力平坦であることが望ましい。上記回路基板にビアホールを形成した場合には、図９の領域Ｅに示すように、ビアホール９２付近の平坦度が劣化し、良好なフリップチップボンディングができないといった問題が生じる。特に、セラミックの多層基板を用いる場合は、電極やビアホールを形成する導体材料をセラミックと同時に焼成を行うため、セラミックと導体材料との収縮率や熱膨張係数の差などにより、ビアホール近傍の平坦性が大幅に劣化する。したがって、バンプと電極とを接合する個所は、ビアホールから一定の距離を離さなければならない。この平坦度が劣化する領域は、ビアホール中心から半径数１００μｍの領域となり、半導体チップのサイズに比べて比較的大きいため、多数の接地用バンプが存在する半導体チップ直下にビアホールを形成することはできず、さらに、回路基板側の信号電極,電源電極および制御電極の存在も障害となる。このため、図８に示す回路基板６０では、ビアホール６２の中心から半径数１００μｍの領域Ｄ内に各バンプ接合位置６３,６４,６５が入らない位置にビアホール６２を形成している。
【０００８】
したがって、図６に示すように、半導体チップ７０の中心付近に形成されている接地用バンプ６３近傍には、接地用のビアホールを形成することができず、図６中の領域Ｃにおいて、半導体チップ７０の中心付近から半導体チップ７０が実装される領域の外側まで接地電極６１Ｃを引き出し、そこに接地用のビアホール６６,６６,…を形成している。
【０００９】
上記高周波増幅器において、詳細な測定などを行った結果、接地電極パターンにより生じるインダクタンス成分は、半導体チップの特性に大きく影響することが判明した。これは、接地インダクタンスにより負帰還を発生し、トランジスタの利得を低下させるためで、特に、トランジスタアレーの中央付近に存在する単位トランジスタでは、接地用バンプと接地用のビアホールとの距離が長くなるため、大きな特性劣化を引き起こすという問題がある。
【００１０】
そこで、この発明の目的は、接地インダクタンスを低減して、増幅素子の特性を大幅に向上できる高効率でかつ高利得な高周波増幅器を提供することにある。
【００１１】
【課題を解決するための手段】
上記目的を達成するため、請求項１の高周波増幅器は、
少なくとも増幅素子と上記増幅素子の信号入力電極および上記増幅素子の信号出力電極とを有する半導体チップと、上記半導体チップがフリップチップボンディング法により実装された回路基板とを備え、上記半導体チップの上記増幅素子の接地電極と上記信号入力電極と上記信号出力電極が上記回路基板の表面に対向する高周波増幅器において、
上記半導体チップの上記増幅素子は、上記半導体チップの中心よりも縁側に直線状に配列された複数の単位増幅素子で構成され、
上記半導体チップの上記複数の単位増幅素子の接地電極上に形成された接地用バンプと、
上記複数の単位増幅素子の配列方向に沿った中心線に対して上記半導体チップの中心側と反対の側からその配列の両端近傍まで延びた上記信号出力電極の両端上に夫々形成された信号出力用バンプと、
上記複数の単位増幅素子の配列方向に沿った中心線に対して上記信号出力電極と反対の側から延びた上記信号入力電極上に形成された信号入力用バンプと、
上記回路基板の表面に形成され、上記半導体チップの上記接地用バンプが接合された第1接地電極と、
上記回路基板の裏面に形成された第2接地電極と、
上記半導体チップの中心に対して上記接地用バンプが接合された接合位置よりも外側でかつ上記接合位置に対して所定の間隔をあけて上記回路基板に形成され、上記第1接地電極と上記第2接地電極とを接続するビアホールとを備えたことを特徴としている。
【００１２】
上記請求項１の高周波増幅器によれば、上記半導体チップの接地用バンプの位置を従来の半導体チップ中心よりも半導体チップの縁側に近づける。そして、上記回路基板の第1接地電極と第2接地電極とを接続する接地用のビアホールを、上記半導体チップの中心に対して上記接地用バンプが接合された接合位置よりも外側でかつ上記接合位置に対して所定の間隔をあけて上記回路基板に形成し、ビアホール周囲の平坦性が悪い接合不可領域内に接地用バンプを接合しないようにする。こうして、上記ビアホール周囲の第1接地電極の平坦性が悪い接合不可領域に半導体チップが重なる領域を少なくして、回路基板への半導体チップの接合を容易にすると共に、接地用バンプからビアホールまでの距離を可能な限り短くすることによって、上記増幅素子の接地インダクタンスを大幅に低減することができ、増幅素子の特性を大幅に向上でき、高効率でかつ高利得な高周波増幅器を実現できる。
また、上記増幅素子が複数の単位増幅素子が一列に配列されたアレー状の増幅素子 ( トランジスタアレー等 ) である場合、単位増幅素子の接地電極上の接地用バンプからビアホールまでの距離、特にアレー状の増幅素子の中央付近の単位増幅素子の接地用バンプから回路基板上の接地用のビアホールまでの距離も短くでき、接地インダクタンスを低減できる。また、上記各単位増幅素子の接地用バンプから回路基坂上の接地用のビアホールまでの距離が略一定になるようにすることによって、各単位増幅素子の接地インダクタンスが揃い各単位増幅素子の特性が均一化されて、増幅素子の特性を向上できる。
【００１３】
また、請求項２の高周波増幅器は、請求項１の高周波増幅器において、上記回路基板がセラミック基板であることを特徴としている。
【００１４】
上記請求項２の高周波増幅器によれば、上記回路基板に窒化アルミ等からなるセラミック基板を用いることによって、高絶縁性と高熱伝導性が得られ、上記半導体チップから上記接地用バンプを介して回路基板に効率よく放熱できる。
【００１５】
また、請求項３の高周波増幅器は、請求項１の高周波増幅器において、上記回路基板がセラミック多層基板であることを特徴としている。
【００１６】
上記請求項３の高周波増幅器によれば、上記回路基板にセラミック多層基板を用いることによって、高絶縁性と高熱伝導性が得られ、上記半導体チップから上記接地用バンプを介して回路基板に効率よく放熱できる。また、上記セラミック多層基板において、電極やビアホールを形成する導体材料をセラミックと同時に焼成するときに、セラミックと導体材料との収縮率や熱膨張係数の差などによりビアホール近傍の平坦性が劣化しても、接地用バンプからビアホールまでの距離を可能な限り短くすることによって、上記増幅素子の接地インダクタンスを大幅に低減できる。
【００１７】
また、請求項４の高周波増幅器は、請求項１乃至３のいずれか1つの高周波増幅器において、上記半導体チップが砒化ガリウムＧaＡsからなることを特徴としている。
【００１８】
上記請求項４の高周波増幅器によれば、上記半導体チップに熱伝導率の低い砒化ガリウムＧaＡsを用いても、フリップチップボンディングによって、高い熱伝導性が得られ、上記増幅素子の温度上昇を抑えて熱暴走を防止できる。
【００１９】
また、請求項５の高周波増幅器は、請求項１乃至４のいずれか1つの高周波増幅器において、上記増幅素子がへテロジャンクションバイポーラトランジスタであることを特徴としている。
【００２０】
上記請求項５の高周波増幅器によれば、発熱によりコレクタ電流が増幅されさらに発熱して熱暴走を起こすへテロジャンクションバイポーラトランジスタを上記増幅素子に用いても、放熱をよくすることによってへテロジャンクションバイポーラトランジスタの熱暴走を防止でき、高周波増幅に適したへテロジャンクションバイポーラトランジスタを高周波増幅器に採用できる。
【００２１】
また、請求項６の高周波増幅器は、請求項１乃至５のいずれか1つの高周波増幅器において、上記半導体チップにおいて上記増幅素子の上記信号出力電極が複数設けられていることを特徴としている。
【００２２】
上記請求項６の高周波増幅器によれば、上記出力信号用電極を複数の電極に分割することによって、１電極当りの出力電力が減り、出力インピーダンスを高くして、低損失の出力整合回路を形成しやすくなる。また、２倍波や３倍波などの高調波インピーダンスを制御する場合にも、容易に制御できる。
【００２３】
【００２４】
【００２５】
【発明の実施の形態】
以下、この発明の高周波増幅器を図示の実施の形態により詳細に説明する。
【００２６】
図１はこの発明の実施の一形態の高周波増幅器の回路基板１０の平面図を示している。上記略長方形状の回路基板１０の両短辺側に、略長方形状の信号出力電極１１Ａ,１１Ｂを夫々形成し、回路基板１０の一方の長辺側中央に、略長方形状の信号入力電極１１Ｃを形成している。上記回路基板１０上の信号出力電極１１Ａ,１１Ｂおよび信号入力電極１１Ｃを除く領域に、信号出力電極１１Ａ,１１Ｂおよび信号入力電極１１Ｃに対して所定の間隔をあけて第１接地電極１１Ｄを形成している。上記回路基板１０は、基板材料として高熱伝導特性を有する窒化アルミを用い、気密封止が可能な多層構造としている。
【００２７】
また、図２は上記回路基板１０に実装する略長方形状の半導体チップ２０の平面図を示している。上記半導体チップ２０の一方の長辺近傍に長辺に沿って延びる直線部２６aとその直線部２６aの両端が他方の長辺側に屈曲して延びる屈曲部２６b,２６bとを有する信号出力電極２６を形成し、その両端の屈曲部２６b,２６bに信号出力用バンプ２４Ａ,２４Ｂを夫々設けている。また、上記半導体チップ２０に、信号出力電極２６の直線部２６aに沿って配列された単位増幅素子としての複数の単位トランジスタ２１を形成し、各単位トランジスタ２１の接地電極(図示せず)上に接地用バンプ２３を夫々設けている。なお、上記複数の単位トランジスタ２１は、半導体チップ２０の中心よりも縁側に設けている(図２中上側の長辺側)。そして、上記複数の接地用バンプ２３に対して信号出力電極２６の直線部２６aの反対側に、半導体チップ２０の他方の長辺側に向かって延びる凸部２７aを有する信号入力電極２７を設けている。上記信号入力電極２７の凸部２７a上に信号入力用バンプ２５,２５を設けている。
【００２８】
また、上記半導体チップ２０のバンプが形成された側を、図１に示す回路基板１０上の電極パターン位置２０Ａに合わせて、フリップチップボンディング法により、上記半導体チップ２０の信号出力用バンプ２４Ａ,２４Ａを信号出力用バンプ接合位置１４Ａ,１４Ａ(図１に示す)に接合し、信号出力用バンプ２４Ｂ,２４Ｂを信号出力用バンプ接合位置１４Ｂ,１４Ｂ(図１に示す)に接合すると共に、半導体チップ２０の信号入力用バンプ２５,２５を信号入力用バンプ接合位置１５,１５(図１に示す)に接合する。
【００２９】
上記構成の高周波増幅器において、最初に、上記回路基板１０単体の特性評価として接地インダクタンスを測定した。この接地インダクタンス測定のため、入出力電極および接地電極をすべてショートした電極パターン上にバンプを形成した半導体チップを、図１に示す回路基板１０と図６に示す従来の回路基板６０とに応じて夫々作成し、各半導体チップを回路基板１０,回路基板６０表面の電極パターン上に夫々フリップチップボンディング実装した。上記各回路基板１０,６０の入出力間アイソレーション特性をネットワークアナライザで測定し、そのＳ21特性に接地インダクタンスを示す等価回路(図４に示す)でフィッティングすることにより接地インダクタンスＬの値を抽出した。その結果、従来構造の回路基板６０を用いた場合では、接地インダクタンス値が５０ｐＨであるのに対して、本構造の回路基板１０を用いた場合では、接地インダクタンス値が２０ｐＨであることが判明した。
【００３０】
次に、増幅素子としてのパワー用バイポーラトランジスタを有する半導体チップを回路基板１０に実装して、その特性を評価した。上記パワー用バイポーラトランジスタの半導体チップとしては、１ＧＨzで数Ｗ程度の出力が可能な砒化ガリウム／砒化アルミニウムガリウムからなる高周波パワー用へテロジャンクションバイポーラトランジスタ（以下、ＨＢＴという）を用いた。このＨＢＴは、図５に示すエミッタサイズが５×１００μｍの略長方形状の単位トランジスタ２１を１００μｍ間隔で短辺方向に２０個配列し、各単位トランジスタ２１を並列に接続している(図２参照)。上記各単位トランジスタ２１のエミッタ電極５３の直上に２９×９２μｍの大きさの略長方形状の接地用バンプ５４を形成している。上記接地用バンプ５４は、金製で高さ約２０μｍにメッキ法により形成し、この金製の接地用バンプ５４は、熱と圧力により回路基板上の金電極と接合され、接合後の高さは約１０μｍとなる。
【００３１】
図２に示すように、接地用バンプ２３の列を半導体チップ２０の一方の長辺にできるだけ近接して配置している。この実施形態では、大出力のＨＢＴであるため、熱抵抗を低減することが重視され、放熱経路となる接地用バンプをＨＢＴの直上に形成する配置となっているが、出力電力が小さく発熱の小さなＨＢＴでは、ＨＢＴから半導体チップ端まで接地電極を引き出し、半導体チップ端の接地電極に接地用バンプを形成し、信号出力用の配線をＨＢＴ直上にエアーブリッジ等を利用して形成することも可能である。また、信号出力用の配線をべース側に形成することも可能である。
【００３２】
また、図３は上記回路基板１０の電極パターン,バンプ接合位置１４Ａ,１４Ｂ,１５およびバンプ接合不可領域Ｂを示している。図３に示すように、上記回路基板１０の第１接地電極１１Ｄの接地用バンプ接合位置１３は、半導体チップ２０(図２に示す)上の接地用バンプ２３に対応している。また、上記回路基板１０の両面にある接地電極を接続する接地用のビアホール１２を、接地用バンプ接合位置１３からの距離が一番短くなるように、接地用バンプ２３(図２に示す)の列に対向する位置に形成している。この実施形態で使用した回路基板１０では、ビアホール１２,１６の中心より半径１７０μｍの領域Ｂ内では、５μｍ程度の平坦度の劣化が存在するためにフリップチップ接合が安定して行えず、接地電極からビアホール１２,１６まで最短で１７０μｍの距離が必要となる。なお、平坦度の高いパッケージや高さがより高いバンプを用いれば、接地電極とビアホールとの間の距離をさらに小さくすることができる。
【００３３】
上記構成の高周波増幅器では、上記接地用のビアホール１２の周囲の第１接地電極１１Ｄの平坦性が悪い接合不可領域Ｂに半導体チップ２０が重なる領域を少なくして、回路基板１０への半導体チップ２０の接合を容易にすると共に、従来に比べて単位トランジスタ２１上に形成されている接地用バンプ２３と回路基板１０上の接地用のビアホール１２との間の距離が大幅に短くなる。したがって、上記ＨＢＴの接地インダクタンスを大幅にして、特性を大幅に向上でき、高効率でかつ高利得な高周波増幅器を実現することができる。なお、上記高周波増幅器の高周波特性を測定した結果、接地インダクタンスの低減によって利得が４０％以上も向上していることが確認された。
【００３４】
また、上記回路基板１０にセラミック多層基板を用いることによって、高絶縁性と高熱伝導性が得られ、半導体チップ２０から接地用バンプ２３を介して回路基板１０に効率よく放熱することができる。また、上記セラミック多層基板において、電極やビアホールを形成する導体材料をセラミックと同時に焼成するときに、セラミックと導体材料との収縮率や熱膨張係数の差などによりビアホール近傍の平坦性が劣化しても、ＨＢＴの接地インダクタンスを大幅に低減することができる。
【００３５】
また、上記半導体チップ２０に熱伝導率の低い砒化ガリウムＧaＡsを用いても、フリップチップボンディングによって半導体チップ２０を回路基板１０に実装するので、高い熱伝導性が得られる。
【００３６】
また、発熱によりコレクタ電流が増幅されさらに発熱して熱暴走する増幅素子としてのＨＢＴを用いても、放熱をよくすることによってＨＢＴの熱暴走を防止でき、高周波増幅に適したＨＢＴを高調波増幅器に採用することができる。
【００３７】
また、上記半導体チップ２０の出力信号用電極２４Ａ,２４Ｂが２分割され、第１接地電極１１Ｄの両側に引き出され、２つの出力信号用電極２４Ａ,２４Ｂは回路基板１０上で１つにまとめられている。このように出力信号用電極を２分割することによって、１電極当りの出力電力が減って、出力インピーダンスが高くなり、低損失の出力整合回路を形成しやすくなると共に、２倍波や３倍波などの高調波インピーダンスを制御する場合にも、制御が行いやすくなる。
【００３８】
さらに、複数の単位トランジスタが配列されたトランジスタアレーのＨＢＴでは、トランジスタアレー中央付近の単位トランジスタの接地用バンプ２３から回路基板１０上の接地用のビアホール１２までの距離を短くでき、接地インダクタンスを低減することができる。また、上記各単位トランジスタの接地用バンプ２３から回路基坂１０上の接地用のビアホール１２までの距離が略一定になるようにすることによって、各単位トランジスタの接地インダクタンスの値が略同一となって、各単位トランジスタの特性が均一化されて、ＨＢＴの特性を向上することができる。
【００３９】
上記実施形態では、比較的大出力のパワーアンプを用いた高周波増幅器を示したが、ミリ波などの高い周波数では、小さな出力でも接地インダクタンスの影響が大きく、この発明を適用することにより大幅に特性を向上することができる。また、この実施形態ではパワートランジスタを用いたが、利得の高いＭＭＩＣではさらに接地インダクタンスの影響が大きいため、この発明の高周波増幅器をＭＭＩＣに用いることにより大幅に特性を向上することができる。
【００４０】
また、上記実施の形態では、増幅素子としてＨＢＴ(へテロジャンクションバイポーラトランジスタ)を用いた高周波増幅器について説明したが、増幅素子はこれに限らず、電界効果トランジスタ等の増幅素子を用いてもよく、また、複数の単位トランジスタを配列したトランジスタアレーに限らず、１つの増幅素子でもよい。
【００４１】
【発明の効果】
以上より明らかなように、請求項１の発明の高周波増幅器は、上記半導体チップの接地用バンプの位置を従来の半導体チップ中心よりも半導体チップの縁側に近づけて、上記回路基板の第1接地電極と第2接地電極とを接続する接地用のビアホールを、上記半導体チップの中心に対して上記接地用バンプが接合された接合位置よりも外側でかつ上記接合位置に対して所定の間隔をあけて上記回路基板に形成するものである。
【００４２】
したがって、請求項１の発明の高周波増幅器によれば、上記ビアホール周囲の平坦性が悪い接合不可領域に半導体チップが重なる領域を少なくして、回路基板への半導体チップの接合を容易にすると共に、接地用バンプから接地用のビアホールまでの距離を可能な限り短くして、上記増幅素子の接地インダクタンスを大幅に低減することができ、増幅素子の特性を大幅に向上でき、高効率でかつ高利得な高周波増幅器を実現することができる。この発明の高周波増幅器を携帯電話等の移動体無線携帯端末に用いることによって、移動体無線携帯端末の連続通話時間を大幅に延ばし、バッテリーを小型化でき、さらに軽量化することが可能になる。
また、上記増幅素子が複数の単位増幅素子で構成されているので、特にアレー状の増幅素子の中央付近の単位増幅素子の接地用バンプから回路基板上の接地用のビアホールまでの距離を短くでき、接地インダクタンスを低減することができる。また、上記各単位増幅素子の接地用バンプから回路基坂上の接地用のビアホールまでの距離が略一定になるようにすることによって、各単位増幅素子の接地インダクタンスが揃い各単位増幅素子の特性が均一化されて、増幅素子の特性を向上することができる。
【００４３】
また、請求項２の発明の高周波増幅器は、請求項１の高周波増幅器において、上記回路基板がセラミック基板であるので、高絶縁性と高熱伝導性が得られ、上記半導体チップから上記接地用バンプを介して回路基板に効率よく放熱することができる。
【００４４】
また、請求項３の発明の高周波増幅器は、請求項１の高周波増幅器において、上記回路基板がセラミック多層基板であるので、高絶縁性と高熱伝導性が得られ、上記半導体チップから上記接地用バンプを介して回路基板に効率よく放熱することができる。また、ビアホール周囲の平坦性が悪いセラミック多層基板でも、接地用バンプから接地用のビアホールまでの距離を可能な限り短くでき、上記増幅素子の接地インダクタンスを大幅に低減できる。
【００４５】
また、請求項４の発明の高周波増幅器は、請求項１乃至３のいずれか1つの高周波増幅器において、上記半導体チップが砒化ガリウムＧaＡsからなるので、フリップチップボンディングによって高い熱伝導性が得られ、上記増幅素子の温度上昇を抑えて熱暴走を防止することができる。
【００４６】
また、請求項５の発明の高周波増幅器は、請求項１乃至４のいずれか1つの高周波増幅器において、上記増幅素子がへテロジャンクションバイポーラトランジスタであるので、放熱をよくすることによってへテロジャンクションバイポーラトランジスタの熱暴走を防止でき、高周波増幅に適したへテロジャンクションバイポーラトランジスタを高周波増幅器に採用することができる。
【００４７】
また、請求項６の発明の高周波増幅器は、請求項１乃至５のいずれか1つの高周波増幅器において、上記半導体チップにおいて上記増幅素子の上記信号出力電極が複数設けられているので、１電極当りの出力電力が減り、出力インピーダンスを高くして、低損失の出力整合回路を形成しやすくなると共に、２倍波や３倍波などの高調波インピーダンスを制御する場合にも、容易に制御することができる。
【００４８】
【図面の簡単な説明】
【図１】 図１はこの発明の一実施形態の高周波増幅器の回路基板の平面図である。
【図２】 図２は上記半導体チップの電極パターンとバンプを示す図である。
【図３】 図３は上記回路基板表面のバンプ接合不可領域を示す図である。
【図４】 図４は上記高周波増幅器における接地インダクタンス抽出時の等価回路を示す図である。
【図５】 図５は上記高周波増幅器に用いたＨＢＴの単位トランジスタの電極構造を示す図である。
【図６】 図６は従来の高周波増幅器の回路基板の平面図である。
【図７】 図７は上記高周波増幅器の半導体チップの電極パターンとバンプを示す図である。
【図８】 図８は上記回路基板表面のバンプ接合不可領域を示す図である。
【図９】 図９は上記半導体チップがバンプ接合された回路基板の要部の断面図である。
【符号の説明】
１１Ａ,１１Ｂ…信号出力電極、
１１Ｃ…信号入力電極、
１１Ｄ…接地電極、
１２…ビアホール、
１３…接地用バンプ接合位置、
１４Ａ,１４Ｂ…信号出力用バンプ接合位置、
１５…信号入力用バンプ接合位置、
２０…半導体チップ、
２０Ａ…半導体チップの電極パターン位置、
２３…接地用バンプ、
２４Ａ,２４Ｂ…信号出力用バンプ、
２５…信号入力用バンプ、
２６…信号出力電極、
Ｂ…バンプ接合不可領域。
Claims (6)
- 少なくとも増幅素子と上記増幅素子の信号入力電極および上記増幅素子の信号出力電極とを有する半導体チップと、上記半導体チップがフリップチップボンディング法により実装された回路基板とを備え、上記半導体チップの上記増幅素子の接地電極と上記信号入力電極と上記信号出力電極が上記回路基板の表面に対向する高周波増幅器において、
上記半導体チップの上記増幅素子は、上記半導体チップの中心よりも縁側に直線状に配列された複数の単位増幅素子で構成され、
上記半導体チップの上記複数の単位増幅素子の接地電極上に形成された接地用バンプと、
上記複数の単位増幅素子の配列方向に沿った中心線に対して上記半導体チップの中心側と反対の側からその配列の両端近傍まで延びた上記信号出力電極の両端上に夫々形成された信号出力用バンプと、
上記複数の単位増幅素子の配列方向に沿った中心線に対して上記信号出力電極と反対の側から延びた上記信号入力電極上に形成された信号入力用バンプと、
上記回路基板の表面に形成され、上記半導体チップの上記接地用バンプが接合された第1接地電極と、
上記回路基板の裏面に形成された第2接地電極と、
上記半導体チップの中心に対して上記接地用バンプが接合された接合位置よりも外側でかつ上記接合位置に対して所定の間隔をあけて上記回路基板に形成され、上記第1接地電極と上記第2接地電極とを接続するビアホールとを備えたことを特徴とする高周波増幅器。 - 請求項１に記載の高周波増幅器において、
上記回路基板がセラミック基板であることを特徴とする高周波増幅器。 - 請求項１に記載の高周波増幅器において、
上記回路基板がセラミック多層基板であることを特徴とする高周波増幅器。 - 請求項１乃至３のいずれか1つに記載の高周波増幅器において、
上記半導体チップが砒化ガリウムＧaＡsからなることを特徴とする高周波増幅器。 - 請求項１乃至４のいずれか1つに記載の高周波増幅器において、
上記増幅素子がへテロジャンクションバイポーラトランジスタであることを特徴とする高周波増幅器。 - 請求項１乃至５のいずれか1つに記載の高周波増幅器において、
上記半導体チップに上記増幅素子の上記信号出力電極が複数設けられていることを特徴とする高周波増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27365098A JP4054456B2 (ja) | 1998-09-28 | 1998-09-28 | 高周波増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27365098A JP4054456B2 (ja) | 1998-09-28 | 1998-09-28 | 高周波増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000106386A JP2000106386A (ja) | 2000-04-11 |
| JP4054456B2 true JP4054456B2 (ja) | 2008-02-27 |
Family
ID=17530650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27365098A Expired - Fee Related JP4054456B2 (ja) | 1998-09-28 | 1998-09-28 | 高周波増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4054456B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3705074B2 (ja) * | 1999-11-12 | 2005-10-12 | 日産自動車株式会社 | 車両用制御装置 |
| US11508834B2 (en) | 2014-11-27 | 2022-11-22 | Murata Manufacturing Co., Ltd. | Compound semiconductor device |
| US10868155B2 (en) | 2014-11-27 | 2020-12-15 | Murata Manufacturing Co., Ltd. | Compound semiconductor device |
| JP6071009B2 (ja) | 2014-11-27 | 2017-02-01 | 株式会社村田製作所 | 化合物半導体装置 |
| TWI742935B (zh) | 2019-12-20 | 2021-10-11 | 日商村田製作所股份有限公司 | 功率放大模組 |
-
1998
- 1998-09-28 JP JP27365098A patent/JP4054456B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000106386A (ja) | 2000-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10630243B2 (en) | Semiconductor package having an isolation wall to reduce electromagnetic coupling | |
| EP3331161B1 (en) | Amplifier die with elongated side pads, and amplifier modules that incorporate such amplifier die | |
| KR100367936B1 (ko) | 적층체를구비한고주파집적회로장치 | |
| US6566749B1 (en) | Semiconductor die package with improved thermal and electrical performance | |
| JP4209773B2 (ja) | 半導体装置及びその製造方法並びに無線通信装置 | |
| US11990384B2 (en) | Amplifier modules with power transistor die and peripheral ground connections | |
| JPH06125208A (ja) | マイクロ波集積回路およびその製造方法 | |
| US11587852B2 (en) | Power amplifier modules with flip-chip and non-flip-chip power transistor dies | |
| US5376909A (en) | Device packaging | |
| EP3780387B1 (en) | Integrated multiple-path power amplifier with interdigitated transistors | |
| US11088661B2 (en) | Power amplifier devices containing inverted power transistor dies and methods for the fabrication thereof | |
| EP4024447A1 (en) | Amplifier modules and systems with ground terminals adjacent to power amplifier die | |
| US20220208646A1 (en) | Circuit modules with front-side interposer terminals and through-module thermal dissipation structures | |
| JP3539549B2 (ja) | 半導体装置 | |
| JPH11238851A (ja) | 集積回路装置およびそれを用いた通信機 | |
| JP4054456B2 (ja) | 高周波増幅器 | |
| US11289434B2 (en) | Semiconductor element and power amplification device | |
| WO1999054935A1 (fr) | Dispositif portable de telecommunications | |
| US20240203912A1 (en) | Amplifier modules and systems with ground terminals adjacent to power amplifier die | |
| US11784613B2 (en) | High output power density radio frequency transistor amplifiers in flat no-lead overmold packages | |
| US20230107075A1 (en) | High frequency device | |
| US20230420439A1 (en) | Silicon carbide based integrated passive devices for impedence matching of radio frequency power devices and process of implementing the same | |
| JP2022090628A (ja) | パワーデバイスにおける高調波制御のためのキャパシタネットワーク | |
| JPH09181080A (ja) | 半導体チップ、その製造方法、半導体素子、および半導体装置 | |
| JPS5929377Y2 (ja) | 高周波高出力トランジスタ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041008 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070403 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070601 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070918 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071102 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071204 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071210 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |