JP3173596B2 - マイクロ波・ミリ波回路装置 - Google Patents
マイクロ波・ミリ波回路装置Info
- Publication number
- JP3173596B2 JP3173596B2 JP30276798A JP30276798A JP3173596B2 JP 3173596 B2 JP3173596 B2 JP 3173596B2 JP 30276798 A JP30276798 A JP 30276798A JP 30276798 A JP30276798 A JP 30276798A JP 3173596 B2 JP3173596 B2 JP 3173596B2
- Authority
- JP
- Japan
- Prior art keywords
- microwave
- millimeter wave
- circuit
- circulator
- ferrite
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P7/00—Resonators of the waveguide type
- H01P7/10—Dielectric resonators
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/32—Non-reciprocal transmission devices
- H01P1/38—Circulators
- H01P1/383—Junction circulators, e.g. Y-circulators
- H01P1/387—Strip line circulators
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P11/00—Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04026—Bonding areas specifically adapted for layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13062—Junction field-effect transistor [JFET]
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Non-Reversible Transmitting Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、マイクロ波または
ミリ波回路装置に関し、特にサーキュレータあるいはア
イソレータを備えたマイクロ波・ミリ波回路装置に関す
る。
ミリ波回路装置に関し、特にサーキュレータあるいはア
イソレータを備えたマイクロ波・ミリ波回路装置に関す
る。
【０００２】
【従来の技術】マイクロ波・ミリ波帯の無線装置のフロ
ントエンドや増幅器には、それぞれ送受信信号の分離ま
たは入出力信号の分離を良くするために、サーキュレー
タあるいはアイソレータが用いられている。
ントエンドや増幅器には、それぞれ送受信信号の分離ま
たは入出力信号の分離を良くするために、サーキュレー
タあるいはアイソレータが用いられている。
【０００３】図１４は、従来のＲＦフロントエンドモジ
ュールの構成例を示す図である。基板型サーキュレータ
１、送信回路３および受信回路４を形成した基板と、接
続用線路パターンを形成した接続基板６とから構成され
ている。
ュールの構成例を示す図である。基板型サーキュレータ
１、送信回路３および受信回路４を形成した基板と、接
続用線路パターンを形成した接続基板６とから構成され
ている。
【０００４】基板型サーキュレータ１は、例えばフェラ
イトを用いたサーキュレータとして構成され、外部に永
久磁石が配置（図示せず）されている。送信回路３およ
び受信回路４は例えばＭＭＩＣで構成され、接続用線路
パターンは、例えばアルミナ基板上にマイクロストリッ
プ線路で形成されている。送信回路および受信回路とし
て必要なローカル用発振回路は内部に形成されている
か、または別途端子を設けて外部からローカル信号が供
給される。各基板間はボンディングワイヤ７により接続
される。５はＩＦ信号端子であり、２はアンテナ（図示
せず）に接続されるＲＦ信号端子である。基板型サーキ
ュレータ１により、アンテナに接続されるＲＦ信号端子
２を介して送受信を行う送信回路３の出力部および受信
回路４の入力部の間を分離する。
イトを用いたサーキュレータとして構成され、外部に永
久磁石が配置（図示せず）されている。送信回路３およ
び受信回路４は例えばＭＭＩＣで構成され、接続用線路
パターンは、例えばアルミナ基板上にマイクロストリッ
プ線路で形成されている。送信回路および受信回路とし
て必要なローカル用発振回路は内部に形成されている
か、または別途端子を設けて外部からローカル信号が供
給される。各基板間はボンディングワイヤ７により接続
される。５はＩＦ信号端子であり、２はアンテナ（図示
せず）に接続されるＲＦ信号端子である。基板型サーキ
ュレータ１により、アンテナに接続されるＲＦ信号端子
２を介して送受信を行う送信回路３の出力部および受信
回路４の入力部の間を分離する。
【０００５】従来のこのようなマイクロ波・ミリ波回路
装置では、通常、基板型サーキュレータ１のフェライト
に対し印加される外部磁界を制御することにより特性を
調整するように構成されている。
装置では、通常、基板型サーキュレータ１のフェライト
に対し印加される外部磁界を制御することにより特性を
調整するように構成されている。
【０００６】
【発明が解決しようとする課題】上述のような従来のサ
ーキュレータあるいはアイソレータを備えたマイクロ波
・ミリ波回路装置においては、各回路毎に基板が異なり
基板間をボンディングワイヤで接続して構成されるため
に、送受信回路自体をＭＭＩＣ化して小型化、量産化お
よび低コスト化を図ろうとしても、特にサーキュレータ
あるいはアイソレータは全く別の材料部品であり、この
部分は構造および製造プロセスが異なることから、個別
部品としての組立てと調整を行う必要がある。このため
フロントエンド等への適用において回路装置全体の小型
化、量産化、低コスト化および堅牢化には限度があり、
更に個別調整等により性能の再現性を実現することが困
難であるという問題があった。また、外部磁石を設ける
必要があるため、小型化を図る上で大きな障害となると
いう問題があった。
ーキュレータあるいはアイソレータを備えたマイクロ波
・ミリ波回路装置においては、各回路毎に基板が異なり
基板間をボンディングワイヤで接続して構成されるため
に、送受信回路自体をＭＭＩＣ化して小型化、量産化お
よび低コスト化を図ろうとしても、特にサーキュレータ
あるいはアイソレータは全く別の材料部品であり、この
部分は構造および製造プロセスが異なることから、個別
部品としての組立てと調整を行う必要がある。このため
フロントエンド等への適用において回路装置全体の小型
化、量産化、低コスト化および堅牢化には限度があり、
更に個別調整等により性能の再現性を実現することが困
難であるという問題があった。また、外部磁石を設ける
必要があるため、小型化を図る上で大きな障害となると
いう問題があった。
【０００７】（発明の目的） 本発明の目的は、このような従来技術における課題を解
消し、小型、低コストで量産性に優れたサーキュレータ
あるいはアイソレータを備えたマイクロ波・ミリ波回路
装置を提供することにある。
消し、小型、低コストで量産性に優れたサーキュレータ
あるいはアイソレータを備えたマイクロ波・ミリ波回路
装置を提供することにある。
【０００８】
【０００９】
【００１０】
【００１１】本発明のマイクロ波・ミリ波回路装置は、
マイクロ波・ミリ波回路が形成された回路基板と、サー
キュレータあるいはアイソレータを構成するフェライト
を埋め込んだ誘電体基板とが対向配置され、該マイクロ
波・ミリ波回路とサーキュレータあるいはアイソレータ
とが一体化された構成を有する。
マイクロ波・ミリ波回路が形成された回路基板と、サー
キュレータあるいはアイソレータを構成するフェライト
を埋め込んだ誘電体基板とが対向配置され、該マイクロ
波・ミリ波回路とサーキュレータあるいはアイソレータ
とが一体化された構成を有する。
【００１２】更に、本発明のマイクロ波・ミリ波回路装
置は、発振回路を含むマイクロ波・ミリ波回路が形成さ
れた回路基板と、サーキュレータあるいはアイソレータ
を構成するフェライトと共振回路をなす誘電体共振器と
を埋め込んだ誘電体基板とが対向配置され、該マイクロ
波・ミリ波回路と、共振回路と、サーキュレータあるい
はアイソレータとを一体化した構成を有する。
置は、発振回路を含むマイクロ波・ミリ波回路が形成さ
れた回路基板と、サーキュレータあるいはアイソレータ
を構成するフェライトと共振回路をなす誘電体共振器と
を埋め込んだ誘電体基板とが対向配置され、該マイクロ
波・ミリ波回路と、共振回路と、サーキュレータあるい
はアイソレータとを一体化した構成を有する。
【００１３】
【発明の実施の形態】図１は、本発明のマイクロ波・ミ
リ波回路装置の第１の実施の形態を示す平面図および断
面図である。送信回路３および受信回路４が形成された
ＭＭＩＣ基板８に、サーキュレータのパターン９が設け
られ、それに接してフェライト１０が設けられ、フェラ
イトの反対側の面に接地用の金属膜あるいは金属カバー
１１が設けられている。また、ＭＭＩＣ基板の他面には
接地金属１２が形成されている。本実施の形態の場合、
サーキュレータの線路はトリプレート型で構成されてい
る。
リ波回路装置の第１の実施の形態を示す平面図および断
面図である。送信回路３および受信回路４が形成された
ＭＭＩＣ基板８に、サーキュレータのパターン９が設け
られ、それに接してフェライト１０が設けられ、フェラ
イトの反対側の面に接地用の金属膜あるいは金属カバー
１１が設けられている。また、ＭＭＩＣ基板の他面には
接地金属１２が形成されている。本実施の形態の場合、
サーキュレータの線路はトリプレート型で構成されてい
る。
【００１４】図２は、本発明の第１の実施の形態の別の
構成例を示す平面図および断面図である。図１と同様の
送信回路３、受信回路４およびサーキュレータのパター
ン９が設けられたＭＭＩＣ基板８と、フェライト１０お
よび接地金属１２から構成され、フェライト１０の下側
のＭＭＩＣ基板を薄化し、サーキュレータの線路をマイ
クロストリップ型として構成している。ＭＭＩＣ基板を
薄化した部分は電界強度を集中させることができるので
マイクロストリップ型の線路として適正な伝送モードを
実現することが可能となり、サーキュレータとしての良
好な特性が得られる。
構成例を示す平面図および断面図である。図１と同様の
送信回路３、受信回路４およびサーキュレータのパター
ン９が設けられたＭＭＩＣ基板８と、フェライト１０お
よび接地金属１２から構成され、フェライト１０の下側
のＭＭＩＣ基板を薄化し、サーキュレータの線路をマイ
クロストリップ型として構成している。ＭＭＩＣ基板を
薄化した部分は電界強度を集中させることができるので
マイクロストリップ型の線路として適正な伝送モードを
実現することが可能となり、サーキュレータとしての良
好な特性が得られる。
【００１５】図１、図２に示す構成からわかるように第
１の実施の形態においては、サーキュレータのパターン
はＭＭＩＣ基板上に形成されているので、フェライト１
０をその上に装着するだけでサーキュレータを備えた小
型のマイクロ波・ミリ波フロントエンドを容易に構成す
ることができる。
１の実施の形態においては、サーキュレータのパターン
はＭＭＩＣ基板上に形成されているので、フェライト１
０をその上に装着するだけでサーキュレータを備えた小
型のマイクロ波・ミリ波フロントエンドを容易に構成す
ることができる。
【００１６】図３および図４は、それぞれ図１および図
２に示す本実施の形態のマイクロ波・ミリ波回路装置の
製造方法の一実施の形態を示す図である。同図において
は、単一のチップとして示しているが、ＭＭＩＣの製造
プロセスを用いることから実際には平面的に配列された
多数のマイクロ波・ミリ波回路装置を同時に製造するこ
とが可能であって量産に適する。
２に示す本実施の形態のマイクロ波・ミリ波回路装置の
製造方法の一実施の形態を示す図である。同図において
は、単一のチップとして示しているが、ＭＭＩＣの製造
プロセスを用いることから実際には平面的に配列された
多数のマイクロ波・ミリ波回路装置を同時に製造するこ
とが可能であって量産に適する。
【００１７】図１に示すマイクロ波・ミリ波回路装置の
製造方法は、図３に示す工程により製造される。まず、
ＭＭＩＣの製造プロセスの配線工程によりＭＭＩＣ基板
８上に送受信回路部３、４およびサーキュレータのため
の例えば金メッキによるパターン９を形成する（工程
（ａ））。次いで、該サーキュレータのパターンに接し
てフェライト膜１０を例えばスパッタ法によって成膜す
る（工程（ｂ））。さらに、フェライト膜上のサーキュ
レータのパターンに対応する位置にフォトレジストを塗
布し感光して除去することによりパターンニングし（工
程（ｃ））、前記フォトレジストをマスクとしてドライ
エッチング等により前記フェライトをパターンニングす
る（工程（ｄ））。そして、ＭＭＩＣ基板の厚さを底部
の研磨により調整した後、接地金属１２を形成し（工程
（ｅ））、前記フォトレジスト１３を除去した後、金属
カバー１１を取り付ける（工程（ｆ））。
製造方法は、図３に示す工程により製造される。まず、
ＭＭＩＣの製造プロセスの配線工程によりＭＭＩＣ基板
８上に送受信回路部３、４およびサーキュレータのため
の例えば金メッキによるパターン９を形成する（工程
（ａ））。次いで、該サーキュレータのパターンに接し
てフェライト膜１０を例えばスパッタ法によって成膜す
る（工程（ｂ））。さらに、フェライト膜上のサーキュ
レータのパターンに対応する位置にフォトレジストを塗
布し感光して除去することによりパターンニングし（工
程（ｃ））、前記フォトレジストをマスクとしてドライ
エッチング等により前記フェライトをパターンニングす
る（工程（ｄ））。そして、ＭＭＩＣ基板の厚さを底部
の研磨により調整した後、接地金属１２を形成し（工程
（ｅ））、前記フォトレジスト１３を除去した後、金属
カバー１１を取り付ける（工程（ｆ））。
【００１８】また、図２に示すマイクロ波・ミリ波回路
装置の製造方法は、図４に示す工程により製造される。
まず、ＭＭＩＣの製造プロセスの配線工程によりＭＭＩ
Ｃ基板８上に送受信回路部３、４およびサーキュレータ
のための例えば金メッキによるパターン９を形成する
（工程（ａ））。次いで、該サーキュレータのパターン
に接してフェライト膜１０を例えばスパッタ法によって
成膜する（工程（ｂ））。さらに、フェライト膜上のサ
ーキュレータのパターン９に対応する位置にチタン金ス
パッタと金メッキによる接地金属膜１３を形成し（工程
（ｃ））、前記接地金属膜１３をマスクとしてドライエ
ッチング等によりフェライトをパターンニングする（工
程（ｄ））。そして、ＭＭＩＣ基板の厚さを底部の研磨
により調整した後、底部に接地金属膜を形成し、サーキ
ュレータのパターンに対応する位置をドライエッチング
等によりパターンニングして取り除き接地金属１２を形
成する（工程（ｅ））。また、必要に応じてＭＭＩＣ基
板の底部のサーキュレータのパターンに対応する位置を
ドライエッチングにより薄化しサーキュレータを形成す
る（工程（ｆ））。
装置の製造方法は、図４に示す工程により製造される。
まず、ＭＭＩＣの製造プロセスの配線工程によりＭＭＩ
Ｃ基板８上に送受信回路部３、４およびサーキュレータ
のための例えば金メッキによるパターン９を形成する
（工程（ａ））。次いで、該サーキュレータのパターン
に接してフェライト膜１０を例えばスパッタ法によって
成膜する（工程（ｂ））。さらに、フェライト膜上のサ
ーキュレータのパターン９に対応する位置にチタン金ス
パッタと金メッキによる接地金属膜１３を形成し（工程
（ｃ））、前記接地金属膜１３をマスクとしてドライエ
ッチング等によりフェライトをパターンニングする（工
程（ｄ））。そして、ＭＭＩＣ基板の厚さを底部の研磨
により調整した後、底部に接地金属膜を形成し、サーキ
ュレータのパターンに対応する位置をドライエッチング
等によりパターンニングして取り除き接地金属１２を形
成する（工程（ｅ））。また、必要に応じてＭＭＩＣ基
板の底部のサーキュレータのパターンに対応する位置を
ドライエッチングにより薄化しサーキュレータを形成す
る（工程（ｆ））。
【００１９】本実施の形態において、例えばＭＭＩＣと
してＧａＡｓ基板を用い、０．１５μｍゲートＡｌＧａ
Ａｓ／ＩｎＧａＡｓヘテロ接合ＦＥＴを能動素子として
用い、送信回路、受信回路およびサーキュレータの線路
を形成することにより、ＭＭＩＣチップを得ることがで
きる。フェライトの材料としては、Ｎｉ−Ｚｎ系スピネ
ル型等ソフトフェライトを用いることができる。また、
フェライトの材料として、Ｓｒ系やＢａ系マグネトブラ
ンバイト型ハードフェライトを用いれば、自己保磁力を
有するので、外部磁石が不要となり、より小型化を図る
ことが可能となる。
してＧａＡｓ基板を用い、０．１５μｍゲートＡｌＧａ
Ａｓ／ＩｎＧａＡｓヘテロ接合ＦＥＴを能動素子として
用い、送信回路、受信回路およびサーキュレータの線路
を形成することにより、ＭＭＩＣチップを得ることがで
きる。フェライトの材料としては、Ｎｉ−Ｚｎ系スピネ
ル型等ソフトフェライトを用いることができる。また、
フェライトの材料として、Ｓｒ系やＢａ系マグネトブラ
ンバイト型ハードフェライトを用いれば、自己保磁力を
有するので、外部磁石が不要となり、より小型化を図る
ことが可能となる。
【００２０】図５は、本発明のマイクロ波・ミリ波回路
装置の第２の実施の形態を示す図である。送信回路３、
受信回路４およびサーキュレータのパターン９が形成さ
れたＭＭＩＣ基板８と、サーキュレータ用のフェライト
１０を埋め込んだ誘電体基板（例えば、ガラスセラミッ
ク基板）１５とが対向配置されて構成されている。誘電
体基板１５には、ＲＦ信号端子２、ＩＦ信号端子５およ
びバイアス端子１７が設けられており、前記ＭＭＩＣ基
板８の送信回路３、受信回路４およびサーキュレータの
パターン９とはそれぞれバンプ１６により接続される。
また、前記フェライト１０は電極パターン９と密着する
ように対向配置され、送受信回路とサーキュレータとが
一体化されている。本実施の形態では、バンプ１６によ
りＭＭＩＣ基板８が誘電体基板１５にフリップチップ実
装され、ＲＦおよびＩＦ信号端子２、５およびバイアス
端子１７は誘電体基板１５に設けられている。またサー
キュレータの線路はトリプレート型により構成されてい
る。本実施の形態は、２つの基板間がバンプ接続される
ために接続が最短距離で行えるので特性の再現性が良好
である。また、個々の端子の接続を纏めて一括して実施
することが可能であり、量産に適している。また、ＭＭ
ＩＣ基板８と誘電体基板１５との間に間隙を設けること
によりＭＭＩＣ基板の回路特性の変化を防止することが
できる。
装置の第２の実施の形態を示す図である。送信回路３、
受信回路４およびサーキュレータのパターン９が形成さ
れたＭＭＩＣ基板８と、サーキュレータ用のフェライト
１０を埋め込んだ誘電体基板（例えば、ガラスセラミッ
ク基板）１５とが対向配置されて構成されている。誘電
体基板１５には、ＲＦ信号端子２、ＩＦ信号端子５およ
びバイアス端子１７が設けられており、前記ＭＭＩＣ基
板８の送信回路３、受信回路４およびサーキュレータの
パターン９とはそれぞれバンプ１６により接続される。
また、前記フェライト１０は電極パターン９と密着する
ように対向配置され、送受信回路とサーキュレータとが
一体化されている。本実施の形態では、バンプ１６によ
りＭＭＩＣ基板８が誘電体基板１５にフリップチップ実
装され、ＲＦおよびＩＦ信号端子２、５およびバイアス
端子１７は誘電体基板１５に設けられている。またサー
キュレータの線路はトリプレート型により構成されてい
る。本実施の形態は、２つの基板間がバンプ接続される
ために接続が最短距離で行えるので特性の再現性が良好
である。また、個々の端子の接続を纏めて一括して実施
することが可能であり、量産に適している。また、ＭＭ
ＩＣ基板８と誘電体基板１５との間に間隙を設けること
によりＭＭＩＣ基板の回路特性の変化を防止することが
できる。
【００２１】また、図６は、本発明の第２の実施の形態
の別の構成例を示す図である。本実施の形態では、フェ
ライト１０の上側のＭＭＩＣ基板８を薄化し、サーキュ
レータの線路をマイクロストリップ型として構成したも
のである。
の別の構成例を示す図である。本実施の形態では、フェ
ライト１０の上側のＭＭＩＣ基板８を薄化し、サーキュ
レータの線路をマイクロストリップ型として構成したも
のである。
【００２２】また、図７は、本発明の第２の実施の形態
の他の構成例を示すものである。ＲＦ信号端子２、ＩＦ
信号端子５およびバイアス端子１７は、ＭＭＩＣ基板８
の裏面側に設け、ＭＭＩＣ基板８中にビア１８を形成
し、該ビア１８を介してＭＭＩＣ基板８のマイクロ波・
ミリ波回路側の線路パターン等と接続している。ＭＭＩ
Ｃ基板８は熱あるいは光硬化型の樹脂１９により誘電体
基板１５に対向接着されて一体化されている。また、Ｍ
ＭＩＣ基板８と誘電体基板１５との間隙は回路特性の安
定化に寄与することは前述のとおりであり、更に前記間
隙に樹脂を充填することにより極めて堅牢なマイクロ波
・ミリ波回路装置を構成することが可能となる。
の他の構成例を示すものである。ＲＦ信号端子２、ＩＦ
信号端子５およびバイアス端子１７は、ＭＭＩＣ基板８
の裏面側に設け、ＭＭＩＣ基板８中にビア１８を形成
し、該ビア１８を介してＭＭＩＣ基板８のマイクロ波・
ミリ波回路側の線路パターン等と接続している。ＭＭＩ
Ｃ基板８は熱あるいは光硬化型の樹脂１９により誘電体
基板１５に対向接着されて一体化されている。また、Ｍ
ＭＩＣ基板８と誘電体基板１５との間隙は回路特性の安
定化に寄与することは前述のとおりであり、更に前記間
隙に樹脂を充填することにより極めて堅牢なマイクロ波
・ミリ波回路装置を構成することが可能となる。
【００２３】また、図８は、本発明の第２の実施の形態
のさらに他の構成例を示す図である。誘電体基板１５に
は、抵抗２０およびキャパシタ２１等からなるバイアス
回路２２が設けられる。ＭＭＩＣ内に大きなキャパシタ
を形成することは困難であるが、セラミック基板に薄膜
あるいは厚膜工程によって、大きなキャパシタを形成す
ることは容易であり、安定したバイアス回路を備える構
成とすることができる。またこの場合、ＭＭＩＣでは、
単なるバイアス線路だけを設ければよいことから回路構
成を簡略化することが可能となる。
のさらに他の構成例を示す図である。誘電体基板１５に
は、抵抗２０およびキャパシタ２１等からなるバイアス
回路２２が設けられる。ＭＭＩＣ内に大きなキャパシタ
を形成することは困難であるが、セラミック基板に薄膜
あるいは厚膜工程によって、大きなキャパシタを形成す
ることは容易であり、安定したバイアス回路を備える構
成とすることができる。またこの場合、ＭＭＩＣでは、
単なるバイアス線路だけを設ければよいことから回路構
成を簡略化することが可能となる。
【００２４】図９は、本発明のマイクロ波・ミリ波回路
装置の第３の実施の形態を示す図である。この実施の形
態では、ＭＭＩＣ基板８には送信回路および受信回路の
みを設け、誘電体基板１５には、サーキュレータ等のパ
ターン５、９、バイアス端子１７を設け、フェライト１
０を埋め込んだ構成としている。ＭＭＩＣ基板８は誘電
体基板１５にフリップチップ接続されている。本実施の
形態では、誘電体基板１５にサーキュレータ等のパター
ン５、９およびバイアス端子１７を設けるように構成し
ていることにより、ＭＭＩＣ基板８の小型化が可能であ
る。
装置の第３の実施の形態を示す図である。この実施の形
態では、ＭＭＩＣ基板８には送信回路および受信回路の
みを設け、誘電体基板１５には、サーキュレータ等のパ
ターン５、９、バイアス端子１７を設け、フェライト１
０を埋め込んだ構成としている。ＭＭＩＣ基板８は誘電
体基板１５にフリップチップ接続されている。本実施の
形態では、誘電体基板１５にサーキュレータ等のパター
ン５、９およびバイアス端子１７を設けるように構成し
ていることにより、ＭＭＩＣ基板８の小型化が可能であ
る。
【００２５】また、図１０は、本発明の第３の実施の形
態の他の構成例を示す図である。ＭＭＩＣ、サーキュレ
ータのパターンとも接地電極２３等を設けコプレーナ型
として構成したものである。接地導体２３を設けること
により誘電体基板１５およびＭＭＩＣ基板８の上下の接
地導体を設けることが不要となる。
態の他の構成例を示す図である。ＭＭＩＣ、サーキュレ
ータのパターンとも接地電極２３等を設けコプレーナ型
として構成したものである。接地導体２３を設けること
により誘電体基板１５およびＭＭＩＣ基板８の上下の接
地導体を設けることが不要となる。
【００２６】図１１は、本発明のマイクロ波・ミリ波回
路装置の第４の実施の形態を示す図である。この実施の
形態は、図１０に示す第３の実施の形態において、誘電
体基板１５にさらに誘電体共振器２４を埋め込み、ＭＭ
ＩＣ内の発振回路と結合させ、発振の安定化の機能をも
持たせたものである。これにより、送受信回路、高安定
（局部）発振回路、サーキュレータおよびバイアス回路
を含め回路装置の一体化を図り、高機能、高性能、高信
頼性のフロントエンドを超小型で堅牢に実現することを
可能としている。誘電体基板１５にサーキュレータを形
成するとともに発振回路用の誘電体共振器２４を埋め込
み、更にバイアス端子１７をも設けるように構成してい
るので、ＭＭＩＣ基板８を小型化することが可能であ
る。
路装置の第４の実施の形態を示す図である。この実施の
形態は、図１０に示す第３の実施の形態において、誘電
体基板１５にさらに誘電体共振器２４を埋め込み、ＭＭ
ＩＣ内の発振回路と結合させ、発振の安定化の機能をも
持たせたものである。これにより、送受信回路、高安定
（局部）発振回路、サーキュレータおよびバイアス回路
を含め回路装置の一体化を図り、高機能、高性能、高信
頼性のフロントエンドを超小型で堅牢に実現することを
可能としている。誘電体基板１５にサーキュレータを形
成するとともに発振回路用の誘電体共振器２４を埋め込
み、更にバイアス端子１７をも設けるように構成してい
るので、ＭＭＩＣ基板８を小型化することが可能であ
る。
【００２７】図１２は、本発明のマイクロ波・ミリ波回
路装置の第４の実施の形態の他の構成例を示すものであ
る。発振回路の発振周波数のチューニング手段として、
誘電体共振器２４の回りに調整用フェライト２５を埋め
込んだ構成としている。フェライトの磁化の大きさによ
り、誘電体共振器の回りの磁界の大きさを調整して共振
周波数のチューニングを行う。フェライトとして、自己
保磁力を有するハードフェライトを用いれば、複数のフ
ェライトを選択的に磁化させることにより、外部磁界無
しでも誘電体共振器の回りの磁界の調整ができ、周波数
の調整を容易に行うことができる。
路装置の第４の実施の形態の他の構成例を示すものであ
る。発振回路の発振周波数のチューニング手段として、
誘電体共振器２４の回りに調整用フェライト２５を埋め
込んだ構成としている。フェライトの磁化の大きさによ
り、誘電体共振器の回りの磁界の大きさを調整して共振
周波数のチューニングを行う。フェライトとして、自己
保磁力を有するハードフェライトを用いれば、複数のフ
ェライトを選択的に磁化させることにより、外部磁界無
しでも誘電体共振器の回りの磁界の調整ができ、周波数
の調整を容易に行うことができる。
【００２８】以上の実施の形態においては、単一基板上
に能動素子を有する回路とサーキュレータとを一体化し
た構成により説明したが、前記各実施の形態のサーキュ
レータは回路機能に応じてアイソレータに代えた構成と
することが可能である。
に能動素子を有する回路とサーキュレータとを一体化し
た構成により説明したが、前記各実施の形態のサーキュ
レータは回路機能に応じてアイソレータに代えた構成と
することが可能である。
【００２９】図１３は、アイソレータを単一基板上に形
成した本発明のマイクロ波・ミリ波回路装置の一実施の
形態を示す平面図および断面図である。ＭＭＩＣ基板８
に、能動素子を有する回路として増幅器を形成した例で
あり、増幅器の出力側にアイソレータのパターン２８が
設けられ、前記パターン２８に接してフェライト１０が
設けられ、フェライト１０の反対側の面に接地金属１３
が設けられている。また、前記パターン２８の一端子は
無反射終端抵抗２９に接続され、無反射終端抵抗２９の
接地側はビア３２を介してＭＭＩＣ基板８の他面の接地
金属１２に接続されている。信号端子２６からの入力信
号は増幅器２７で増幅され、その出力信号はアイソレー
タを介して信号端子３０側に出力される。また、信号端
子３０からの信号は無反射終端抵抗２９側に出力され
る。このように本実施の形態の回路は一方向性機能を有
する。
成した本発明のマイクロ波・ミリ波回路装置の一実施の
形態を示す平面図および断面図である。ＭＭＩＣ基板８
に、能動素子を有する回路として増幅器を形成した例で
あり、増幅器の出力側にアイソレータのパターン２８が
設けられ、前記パターン２８に接してフェライト１０が
設けられ、フェライト１０の反対側の面に接地金属１３
が設けられている。また、前記パターン２８の一端子は
無反射終端抵抗２９に接続され、無反射終端抵抗２９の
接地側はビア３２を介してＭＭＩＣ基板８の他面の接地
金属１２に接続されている。信号端子２６からの入力信
号は増幅器２７で増幅され、その出力信号はアイソレー
タを介して信号端子３０側に出力される。また、信号端
子３０からの信号は無反射終端抵抗２９側に出力され
る。このように本実施の形態の回路は一方向性機能を有
する。
【００３０】本実施の形態ではマイクロ波・ミリ波回路
装置はマイクロストリップ型として構成されているが、
他の実施の形態と同様にトリプレート型又はコプレーナ
型の構成とすることができることは明らかである。更
に、ＭＭＩＣ基板８と誘電体基板１５との組み合わせで
なる前記各実施の形態を前記アイソレータを有するマイ
クロ波・ミリ波回路装置として構成する他に、回路構成
としてはサーキュレータと前記アイソレータとを組み合
わせた構成とすることが可能であることはいうまでもな
い。
装置はマイクロストリップ型として構成されているが、
他の実施の形態と同様にトリプレート型又はコプレーナ
型の構成とすることができることは明らかである。更
に、ＭＭＩＣ基板８と誘電体基板１５との組み合わせで
なる前記各実施の形態を前記アイソレータを有するマイ
クロ波・ミリ波回路装置として構成する他に、回路構成
としてはサーキュレータと前記アイソレータとを組み合
わせた構成とすることが可能であることはいうまでもな
い。
【００３１】また、以上の実施の形態において回路基板
としてＭＭＩＣ基板を用いた場合について説明したが、
これに限られるものではなく、例えば個別トランジスタ
を用いたハイブリッド回路（基板）を用いて構成するこ
とも可能である。また、誘電体基板についてもアルミナ
基板のようなセラミック基板に限られるものではなく、
カルド樹脂等の有機絶縁膜等を用いて構成することも可
能である。また、サーキュレータあるいはアイソレータ
のパターンとフェライトとの対向配置について、密着し
て配置した構成例を説明したが、前記配置は対向面に塗
布した皮膜を介する配置または対向面の僅かな間隙を有
する配置構成とすることも可能である。
としてＭＭＩＣ基板を用いた場合について説明したが、
これに限られるものではなく、例えば個別トランジスタ
を用いたハイブリッド回路（基板）を用いて構成するこ
とも可能である。また、誘電体基板についてもアルミナ
基板のようなセラミック基板に限られるものではなく、
カルド樹脂等の有機絶縁膜等を用いて構成することも可
能である。また、サーキュレータあるいはアイソレータ
のパターンとフェライトとの対向配置について、密着し
て配置した構成例を説明したが、前記配置は対向面に塗
布した皮膜を介する配置または対向面の僅かな間隙を有
する配置構成とすることも可能である。
【００３２】
【発明の効果】以上説明したように、本発明のマイクロ
波・ミリ波回路装置によれば、回路基板上にマイクロ波
・ミリ波回路とフェライトを設けたサーキュレータある
いはアイソレータのパターン等が一体化して構成され、
また、サーキュレータあるいはアイソレータを構成する
フェライトを埋め込んだ誘電体基板と、マイクロ波・ミ
リ波回路が形成された回路基板とを対向配置して一体化
して構成され、更に、発振回路を含むマイクロ波・ミリ
波回路と、サーキュレータあるいはアイソレータを構成
するフェライトと共振回路をなす誘電体共振器とを埋め
込んだ誘電体基板とを対向配置することにより、該マイ
クロ波・ミリ波回路と、共振回路と、サーキュレータあ
るいはアイソレータとを一体化して構成されるので、個
別基板の組み合わせによる調整等が不要となり、超小型
化、低コスト化および量産化に適し、製造上の特性の再
現性に優れ、堅牢で高信頼性のマイクロ波・ミリ波フロ
ントエンドモジュール等を容易に構成することが可能で
ある。
波・ミリ波回路装置によれば、回路基板上にマイクロ波
・ミリ波回路とフェライトを設けたサーキュレータある
いはアイソレータのパターン等が一体化して構成され、
また、サーキュレータあるいはアイソレータを構成する
フェライトを埋め込んだ誘電体基板と、マイクロ波・ミ
リ波回路が形成された回路基板とを対向配置して一体化
して構成され、更に、発振回路を含むマイクロ波・ミリ
波回路と、サーキュレータあるいはアイソレータを構成
するフェライトと共振回路をなす誘電体共振器とを埋め
込んだ誘電体基板とを対向配置することにより、該マイ
クロ波・ミリ波回路と、共振回路と、サーキュレータあ
るいはアイソレータとを一体化して構成されるので、個
別基板の組み合わせによる調整等が不要となり、超小型
化、低コスト化および量産化に適し、製造上の特性の再
現性に優れ、堅牢で高信頼性のマイクロ波・ミリ波フロ
ントエンドモジュール等を容易に構成することが可能で
ある。
【００３３】本発明によれば、例えば７６ＧＨｚ帯にお
いて基板全体の厚みが１ｍｍ以下、基板平面は２×３ｍ
ｍ以下のサイズのフロントエンドモジュールを実現する
ことが可能である。
いて基板全体の厚みが１ｍｍ以下、基板平面は２×３ｍ
ｍ以下のサイズのフロントエンドモジュールを実現する
ことが可能である。
【図１】本発明のマイクロ波・ミリ波回路装置の第１の
実施の形態を示す平面図および断面図である。
実施の形態を示す平面図および断面図である。
【図２】第１の実施の形態の別の構成例を示す平面図お
よび断面図である。
よび断面図である。
【図３】図１に示すマイクロ波・ミリ波回路装置の製造
方法の一実施の形態を示す図である。
方法の一実施の形態を示す図である。
【図４】図２に示すマイクロ波・ミリ波回路装置の製造
方法の一実施の形態を示す図である。
方法の一実施の形態を示す図である。
【図５】本発明のマイクロ波・ミリ波回路装置の第２の
実施の形態を示す平面図および断面図である。
実施の形態を示す平面図および断面図である。
【図６】第２の実施の形態の他の構成例を示す平面図お
よび断面図である。
よび断面図である。
【図７】第２の実施の形態のさらに他の構成例を示す平
面図および断面図である。
面図および断面図である。
【図８】第２の実施の形態のさらに他の構成例を示す平
面図および断面図である。
面図および断面図である。
【図９】本発明のマイクロ波・ミリ波回路装置の第３の
実施の形態を示す平面図および断面図である。
実施の形態を示す平面図および断面図である。
【図１０】第３の実施の形態の他の構成例を示す平面図
および断面図である。
および断面図である。
【図１１】本発明のマイクロ波・ミリ波回路装置の第４
の実施の形態の構成例を示す平面図および断面図であ
る。
の実施の形態の構成例を示す平面図および断面図であ
る。
【図１２】第４の実施の形態の他の構成例を示す平面図
および断面図である。
および断面図である。
【図１３】単一基板上に能動回路とアイソレータを形成
した本発明の一実施の形態を示す平面図および断面図で
ある。
した本発明の一実施の形態を示す平面図および断面図で
ある。
【図１４】マイクロ波・ミリ波回路装置の従来の技術を
示す平面図である。
示す平面図である。
１ 基板型サーキュレータ ２ ＲＦ信号端子 ３ 送信回路 ４ 受信回路 ５ ＩＦ信号端子 ６ 接続基板 ７ ボンディングワイヤ ８ ＭＭＩＣ基板 ９ サーキュレータのパターン １０ フェライト １１ 金属カバー １２、１３、１４ 接地金属 １５ 誘電体基板 １６ バンプ １７ バイアス端子 １８、３２ ビア １９ 樹脂 ２０ 抵抗 ２１ キャパシタ ２２、３１ バイアス回路 ２３ 接地金属 ２４ 誘電体共振器 ２５ 調整用フェライト ２６ 信号端子 ２７ 増幅器 ２８ アイソレータのパターン ２９ 無反射終端抵抗
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−293001（ＪＰ，Ａ) 特開 昭63−232421（ＪＰ，Ａ) 特開 平７−288407（ＪＰ，Ａ) 実開 平３−22405（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01P 1/383 H01P 1/36
Claims (11)
- 【請求項１】 サーキュレータあるいはアイソレータを
構成するフェライトを埋め込んだ誘電体基板と、マイク
ロ波・ミリ波回路が形成された回路基板とを対向配置す
ることにより、該マイクロ波・ミリ波回路とサーキュレ
ータあるいはアイソレータとを一体化したことを特徴と
するマイクロ波・ミリ波回路装置。 - 【請求項２】 発振回路を含むマイクロ波・ミリ波回路
が形成された回路基板と、サーキュレータあるいはアイ
ソレータを構成するフェライトと共振回路をなす誘電体
共振器とを埋め込んだ誘電体基板とを対向配置すること
により、該マイクロ波・ミリ波回路と、共振回路と、サ
ーキュレータあるいはアイソレータとを一体化したこと
を特徴とするマイクロ波・ミリ波回路装置。 - 【請求項３】 誘電体共振器の周りにフェライトが埋め
込まれ、該フェライトの磁化の調整により該誘電体共振
器の共振周波数の調整がなされることを特徴とする請求
項２記載のマイクロ波・ミリ波回路装置。 - 【請求項４】 誘電体基板に信号端子が設けられている
ことを特徴とする請求項１ないし請求項３の何れか１つ
の請求項に記載のマイクロ波・ミリ波回路装置。 - 【請求項５】 回路基板に信号端子が設けられているこ
とを特徴とする請求項１ないし請求項３の何れか１つの
請求項に記載のマイクロ波・ミリ波回路装置。 - 【請求項６】 バイアス回路が誘電体基板に設けられて
いることを特徴とする請求項１ないし請求項５の何れか
１つの請求項に記載のマイクロ波・ミリ波回路装置。 - 【請求項７】 回路基板と誘電体基板とがバンプ接続さ
れていることを特徴とする請求項１ないし請求項６の何
れか１つの請求項に記載のマイクロ波・ミリ波回路装
置。 - 【請求項８】 回路基板が誘電体基板に樹脂で固定され
ていることを特徴とする請求項１ないし請求項７の何れ
か１つの請求項に記載のマイクロ波・ミリ波回路装置。 - 【請求項９】 サーキュレータあるいはアイソレータの
パターンが回路基板上に形成され、フェライトが前記パ
ターンに密着していることを特徴とする請求項１ないし
請求項８の何れか１つの請求項に記載のマイクロ波・ミ
リ波回路装置。 - 【請求項１０】 サーキュレータあるいはアイソレータ
のパターンがフェライト上に形成されていることを特徴
とする請求項１ないし請求項８の何れかの請求項に記載
のマイクロ波・ミリ波回路装置。 - 【請求項１１】 フェライトがハードフェライトである
ことを特徴とする請求項１ないし請求項１０の何れか１
つの請求項に記載のマイクロ波・ミリ波回路装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30276798A JP3173596B2 (ja) | 1998-10-23 | 1998-10-23 | マイクロ波・ミリ波回路装置 |
| EP99121183A EP0996188A3 (en) | 1998-10-23 | 1999-10-22 | Microwave-millimeter wave circuit apparatus and fabrication method thereof having a circulator or isolator |
| US09/425,241 US20020093392A1 (en) | 1998-10-23 | 1999-10-25 | Microwave-millimeter wave circuit apparatus and fabrication method thereof having a circulator or isolator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30276798A JP3173596B2 (ja) | 1998-10-23 | 1998-10-23 | マイクロ波・ミリ波回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000134007A JP2000134007A (ja) | 2000-05-12 |
| JP3173596B2 true JP3173596B2 (ja) | 2001-06-04 |
Family
ID=17912899
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30276798A Expired - Fee Related JP3173596B2 (ja) | 1998-10-23 | 1998-10-23 | マイクロ波・ミリ波回路装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20020093392A1 (ja) |
| EP (1) | EP0996188A3 (ja) |
| JP (1) | JP3173596B2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3494093B2 (ja) | 1999-10-01 | 2004-02-03 | Ｔｄｋ株式会社 | 非可逆回路素子及び該非可逆回路素子を備えたミリ波用ハイブリッド集積回路基板 |
| SE0101042D0 (sv) | 2001-03-23 | 2001-03-23 | Ericsson Telefon Ab L M | Circulator and network |
| JP2003204201A (ja) | 2002-01-08 | 2003-07-18 | Hitachi Ltd | 高周波半導体装置の実装構造及び製造方法 |
| US7362195B2 (en) * | 2005-04-08 | 2008-04-22 | University Of Delaware | Ferro magnetic metal-insulator multilayer radio frequency circulator |
| JP5137125B2 (ja) * | 2008-06-02 | 2013-02-06 | 国立大学法人山口大学 | 集積化可能な非可逆回路素子 |
| JP2013120984A (ja) * | 2011-12-06 | 2013-06-17 | Toshiba Corp | 送受信ユニット |
| US9197170B2 (en) * | 2013-03-15 | 2015-11-24 | Viasat, Inc. | Active lumped element circulator |
| US9455486B2 (en) * | 2013-07-03 | 2016-09-27 | The Boeing Company | Integrated circulator for phased arrays |
| FR3053162B1 (fr) * | 2016-06-23 | 2019-11-22 | Thales | Circulateur hyperfrequence double cellules a faible encombrement et procede de fabrication |
| EP3815176A4 (en) * | 2018-06-29 | 2022-03-23 | HRL Laboratories LLC | METHOD AND APPARATUS FOR AN INTEGRATED SHIELDED CIRCULATOR |
| US10847857B2 (en) | 2018-06-29 | 2020-11-24 | Hrl Laboratories, Llc | Method and apparatus for integrated shielded circulator |
| US10745167B1 (en) | 2019-08-22 | 2020-08-18 | Toughbuilt Industries, Inc. | Cut-case with enhanced display of product information |
| CN113328224B (zh) * | 2021-08-02 | 2021-10-19 | 中国电子科技集团公司第九研究所 | 一种具有屏蔽结构的微带环行器 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10173409A (ja) * | 1996-12-13 | 1998-06-26 | Nec Corp | マイクロ波集積回路サーキュレータとその製造方法 |
-
1998
- 1998-10-23 JP JP30276798A patent/JP3173596B2/ja not_active Expired - Fee Related
-
1999
- 1999-10-22 EP EP99121183A patent/EP0996188A3/en not_active Withdrawn
- 1999-10-25 US US09/425,241 patent/US20020093392A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| EP0996188A2 (en) | 2000-04-26 |
| US20020093392A1 (en) | 2002-07-18 |
| EP0996188A3 (en) | 2002-03-06 |
| JP2000134007A (ja) | 2000-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6225878B1 (en) | Millimeter wave module and radio apparatus | |
| JP3378435B2 (ja) | 超高周波帯無線通信装置 | |
| JP3399409B2 (ja) | 複合回路基板、非可逆回路素子、共振器、フィルタ、デュプレクサ、通信機装置、回路モジュール、ならびに複合回路基板の製造方法と非可逆回路素子の製造方法 | |
| JP4159378B2 (ja) | 高周波装置とその製造方法 | |
| JP3173596B2 (ja) | マイクロ波・ミリ波回路装置 | |
| JP2790033B2 (ja) | 半導体装置 | |
| JP3087664B2 (ja) | 誘電体共振器装置及び高周波モジュール | |
| WO2021030370A1 (en) | Integrated structures with antenna elements and ic chips employing edge contact connections | |
| US6778041B2 (en) | Millimeter wave module and radio apparatus | |
| JP3663898B2 (ja) | 高周波モジュール | |
| US7382215B1 (en) | Image guide coupler switch | |
| JPH1041714A (ja) | 誘電体線路 | |
| JP4015746B2 (ja) | 半導体装置 | |
| US6549105B2 (en) | Millimeter wave module and radio apparatus | |
| JP4646969B2 (ja) | 半導体装置 | |
| JP3631667B2 (ja) | 配線基板およびその導波管との接続構造 | |
| JP2003282721A (ja) | 半導体装置および送受信装置 | |
| JP2009071135A (ja) | 送受信モジュール | |
| JPH11195731A (ja) | 半導体装置 | |
| JP2004356310A (ja) | 半導体高周波装置とその製造方法 | |
| JP3183459B2 (ja) | マイクロ波・ミリ波回路装置 | |
| JPH02177702A (ja) | マイクロストリップライン回路の構成方法 | |
| JP2802375B2 (ja) | 電気素子・光素子混載回路の周波数特性伸張法 | |
| JP2000261214A (ja) | 高周波集積回路 | |
| JP2002246815A (ja) | ストリップ線路共振器およびフィルタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |