JPH065881A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH065881A
JPH065881A JP4162480A JP16248092A JPH065881A JP H065881 A JPH065881 A JP H065881A JP 4162480 A JP4162480 A JP 4162480A JP 16248092 A JP16248092 A JP 16248092A JP H065881 A JPH065881 A JP H065881A
Authority
JP
Japan
Prior art keywords
chip
passive element
electrode
back surface
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4162480A
Other languages
English (en)
Other versions
JP3036233B2 (ja
Inventor
Chinatsu Azuma
千夏 東
Masaaki Nishijima
将明 西嶋
Toshimichi Ota
順道 太田
Osamu Ishikawa
修 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP4162480A priority Critical patent/JP3036233B2/ja
Priority to US08/069,016 priority patent/US5446309A/en
Publication of JPH065881A publication Critical patent/JPH065881A/ja
Application granted granted Critical
Publication of JP3036233B2 publication Critical patent/JP3036233B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】 （修正有） 【目的】 能動素子と受動素子とを備えた半導体装置に
おいて歩留まりを向上させる。 【構成】 表面に能動素子が形成されたチップが、表面
に受動素子９が形成されたチップの主面上に配置されて
おり、両者のそれぞれ対応する電極がボンディングワイ
ヤー１５によって電気的に接続されている。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はトランジスタなどの能動
素子とインダクタンス、キャパシタンスなどの受動素子
とを備えた半導体装置において、その面積および組立工
程数を従来のハイブリッドＩＣより低減し、またその歩
留まりを従来のモノリシックＩＣより改善した半導体装
置およびその製造方法に関するものである。
【０００２】
【従来の技術】近年、素子の高周波高出力および小型化
にともない、トランジスタなどの能動素子を表面に形成
したチップ（以下能動素子チップと記す）とインダクタ
ンス、キャパシタンスなどの受動素子を表面に形成した
チップ（以下受動素子チップと記す）を個別に作製し、
それらを組み合わせて作るハイブリッドＩＣに代わっ
て、半絶縁性を有する半導体基板上にトランジスタとマ
イクロ・ストリップ線路が一体化されたマイクロウェー
ブＩＣ（以下ＭＭＩＣと記す）の需要が高まっている。
【０００３】しかし、ＭＭＩＣは能動素子と受動素子と
を一つのプロセスにより同時に形成するという性質上、
能動素子と受動素子の各々の特性を満足させることは困
難であり、また素子のうち一方だけが不良品の場合にも
ＩＣとして不良品となり、歩留まりが低いという問題点
がある。
【０００４】他方、ハイブリッドＩＣの欠点としてはＭ
ＭＩＣに比べて表面積が大きいということと、組立工程
において各素子をそれぞれダイス・ボンド、ワイヤー・
ボンドしなければならず工程数が増えるということがあ
げられる。
【０００５】また、ＭＭＩＣは使用周波数が数ＧＨｚと
高いため、ソース電極配線が直列インダクタンスとして
利得の低減を引き起こすのを防ぐため、ソース電極から
半導体基板を貫通して裏面に直接接地するバイアホール
構造が適用されることがある。
【０００６】以下図面を参照しながら、上記した従来の
ＭＭＩＣおよびその製造方法の一例について説明する。
【０００７】図５（ａ）は従来の半導体装置の上面図、
図５（ｂ）は図５（ａ）のＤ―Ｄ’線における断面図で
ある。図５に示したＭＭＩＣは中央部に位置するＦＥＴ
部と入出力の受動素子部から構成される。半絶縁性基板
１の主面側にＦＥＴのチャンネル２、ソース領域３、ド
レイン領域４がそれぞれ拡散により形成される。チャン
ネル２の表面上にはＦＥＴのゲート電極７が配置される
と共に、ソース領域３にはソース電極５が電気的に接続
されている。ゲート電極５は、入力側ストリップ線路８
を経て入力側受動素子７に接続され、またドレイン領域
４は、ドレイン電極６から出力側ストリップ線路１０を
経て出力側受動素子８に接続されている。
【０００８】図６（ａ）は従来の半導体装置の上面図、
図６（ｂ）は図６（ａ）のＥ―Ｅ’線における断面図で
ある。図６に示したＭＭＩＣは中央部に位置するＦＥＴ
と入出力に接続する受動素子から構成される。半絶縁性
基板１の主面側にＦＥＴのチャンネル２、ソース領域
３、ドレイン領域４がそれぞれ拡散により形成される。
チャンネル２の表面上にはＦＥＴのゲート電極７が配置
されると共に、ソース領域３にはソース電極５が電気的
に接続されている。ゲート電極７は、入力側受動素子９
に接続され、またドレイン領域４は、ドレイン電極６か
ら出力側受動素子８に接続されている。さらにソース電
極５の裏面から半絶縁性基板１を貫通するバイアホール
１２が形成されており、それを通じてソース電極５は裏
面電極１３に電気的に接続している。
【０００９】図７は従来の半導体装置の製造方法を示す
工程断面図である。図７（ａ）は半絶縁性基板１の主面
側にＦＥＴのチャンネル２、ソース領域３、ドレイン領
域４をそれぞれ拡散により形成し、ＦＥＴのゲート電極
７、ソース電極５、ドレイン電極６をそれぞれ形成する
工程である。また同時にゲート電極７に接続した入力側
受動素子９とドレイン電極６に接続した出力側受動素子
１１を形成している。図７（ｂ）は半絶縁性基板１の裏
面からソース電極５の位置に合わせてパターンを形成
し、半絶縁性基板１をソース電極５が露出するまでエッ
チングし、バイアホール１２を形成する工程である。図
７（ｃ）はバイアホール１２および半絶縁性基板１の裏
面全面に金属膜によって裏面電極１３を形成し、ソース
電極５と短絡させる工程である。
【００１０】
【発明が解決しようとする課題】しかしながら上記した
構成では、能動素子と受動素子とが一体化しているた
め、能動素子と受動素子の各々の特性を同時に満足させ
ることは困難であり、一方だけが不良品の場合にもＭＭ
ＩＣとして不良品となるため、歩留まりが低いという問
題点を有していた。
【００１１】また、上記した構成では、能動素子と受動
素子とが一体化しており、さらに受動素子はバイアホー
ル構造を有しているため、能動素子と受動素子の各々の
特性を同時に満足させることは困難であり、一方だけが
不良品の場合にもＭＭＩＣとして不良品となるため、歩
留まりが低いという問題点を有していた。
【００１２】また、上記した製造方法では、能動素子と
受動素子とを一つのプロセスにより同時に形成するの
で、能動素子と受動素子の各々の特性を満足させること
は困難であり、また素子のうち一方だけが不良品の場合
にもＩＣとして不良品となり、歩留まりが低いという問
題点を有していた。
【００１３】本発明は上記問題点に鑑み、トランジスタ
などの能動素子とインダクタンス、キャパシタンスなど
の受動素子とを備えた半導体装置において、その面積お
よび組立工程数を従来のハイブリッドＩＣより低減し、
またその歩留まりを従来のモノリシックＩＣより改善し
た半導体装置およびその製造方法を提供するものであ
る。
【００１４】
【課題を解決するための手段】上記問題点を解決するた
めに本発明の半導体装置は、能動素子チップが、受動素
子チップの主面上に配置されており、両者のそれぞれ対
応する電極がボンディングワイヤーによって電気的に接
続されている。
【００１５】上記問題点を解決するために本発明の半導
体装置は、能動素子チップが、受動素子チップの主面上
に配置されており、両者がボンディングワイヤーによっ
て電気的に接続されている。さらに能動素子チップがそ
の接地電極の裏面から半導体基板を貫通してチップ裏面
に通じるバイアホール構造と、そのバイアホールを経て
接地電極と電気的に接続する裏面電極とを備えており、
その裏面電極が受動素子チップ表面の接地電極と電気的
に接続している。
【００１６】上記問題点を解決するために本発明の半導
体装置は、能動素子チップが、受動素子チップの主面上
に配置されており、両者がボンディングワイヤーによっ
て電気的に接続されている。さらに両者はその接地電極
の裏面から半導体基板を貫通してチップ裏面に通じるバ
イアホール構造と、そのバイアホールを経て接地電極と
電気的に接続する裏面電極とを備えており、能動素子チ
ップの裏面電極が受動素子チップ表面の接地電極と電気
的に接続している。
【００１７】上記問題点を解決するために本発明の半導
体装置の製造方法は、能動素子チップを形成する工程
と、チップ表面に形成された接地電極の裏面から半導体
基板を貫通してチップ裏面に通じるバイアホールを形成
する工程と、バイアホールを経て接地電極と電気的に接
続する裏面電極を形成する工程と、受動素子チップを形
成し、そのチップにバイアホールと裏面電極を形成する
工程と、能動素子チップを受動素子チップ上にダイスボ
ンドし、能動素子チップの裏面電極と受動素子チップ表
面に形成された接地電極とを電気的に接続する工程を順
次行う。
【００１８】
【作用】本発明は上記した構成によって、能動素子チッ
プと受動素子チップを個別に作りそれぞれの良品を組み
合わせてＩＣにするため、両方が同時に良品でなければ
ならないＭＭＩＣに比べて歩留まりがきわめて高い。ま
た受動素子チップの主面上に能動素子チップが配置され
ているため、それらが同一平面上に配置されているハイ
ブリッドＩＣに比べて表面積が小さく、さらにダイス・
ボンドおよびワイヤー・ボンドの工程数が少ない。
【００１９】また、本発明は上記した構成によって、能
動素子チップと受動素子チップを個別に作りそれぞれの
良品を組み合わせてＩＣにするため、ＭＭＩＣに比べて
歩留まりがきわめて高い。また受動素子チップの主面上
に能動素子チップが配置されているため、ハイブリッド
ＩＣに比べて表面積が小さく、組立工程数も少ない。さ
らに能動素子チップはバイアホール構造を備えているた
め、高周波特性に優れる。
【００２０】また、本発明は上記した構成によって、能
動素子チップと受動素子チップを個別に作りそれぞれの
良品を組み合わせてＩＣにするため、ＭＭＩＣに比べて
歩留まりがきわめて高い。また受動素子チップの主面上
に能動素子チップが配置されているため、ハイブリッド
ＩＣに比べて表面積が小さく、さらに組立工程数が少な
い。さらに能動素子チップはそれ自身に設けられたバイ
アホールとその下にある受動素子チップに設けられたバ
イアホールにより裏面電極に接地しているため、高周波
特性に優れる。
【００２１】また、本発明は上記した製造方法によっ
て、能動素子チップと受動素子チップを個別に作りそれ
ぞれの良品を組み合わせてＩＣにするため、両方が同時
に良品でなければならないＭＭＩＣに比べて歩留まりが
きわめて高い。また受動素子チップの主面上に能動素子
チップを配置するため、それらを同一平面上に配置する
ハイブリッドＩＣに比べて表面積を縮小でき、さらにダ
イス・ボンドおよびワイヤー・ボンドの工程数を減少す
ることができる。さらに能動素子チップとその下にある
受動素子チップのそれぞれにバイアホールを形成し、裏
面電極に接地するため、高周波特性に優れた半導体装置
が得られる。
【００２２】
【実施例】以下本発明の半導体装置およびその製造方法
について、図面を参照しながら説明する。
【００２３】図１（ａ）は第１の発明の半導体装置の上
面図、図１（ｂ）は図１（ａ）のＡ−Ａ’線における断
面図である。以下、本発明の説明においてすでに説明を
加えた図面と等価な部分については同一の参照番号を付
して示すものとする。
【００２４】図１に示した半導体装置は受動素子チップ
とその主面上に配置された能動素子チップとから構成さ
れる。能動素子チップとしてＦＥＴチップを用いてい
る。受動素子チップには半絶縁性基板１の主面および裏
面にインダクタンスやキャパシタンスを得るための任意
の形状の金属膜や絶縁膜が形成されている。ＦＥＴチッ
プは半絶縁性基板１の主面側にＦＥＴのチャンネル２、
ソース領域３、ドレイン領域４がそれぞれ拡散によって
形成される。チャンネル２の表面上にはＦＥＴのゲート
電極７が配置されると共に、ソース電極５とドレイン電
極６がそれぞれ形成されている。ＦＥＴのゲート電極７
は、ボンディング・ワイヤーによって受動素子チップ上
に形成された入力側受動素子９に接続され、またドレイ
ン電極６は、出力側受動素子１１に接続されている。
【００２５】以上の構成により、能動素子チップと受動
素子チップのそれぞれの良品を組み合わせてＩＣにする
ため、両方が同時に良品でなければならないＭＭＩＣに
比べて歩留まりがきわめて高い。また受動素子チップの
主面上に能動素子チップが配置されているため、それら
が同一平面上に配置されているハイブリッドＩＣに比べ
て表面積が小さく、さらにダイス・ボンドおよびワイヤ
ー・ボンドの工程数が少ない。
【００２６】図２（ａ）は第２の発明の半導体装置の上
面図、図２（ｂ）は図２（ａ）のＢ―Ｂ’線における断
面図である。図２に示した半導体装置は受動素子チップ
とその主面上に配置されたＦＥＴチップとから構成され
る。受動素子チップには半絶縁性基板１の主面および裏
面にインダクタンスやキャパシタンスを得るための任意
の形状の金属膜や絶縁膜が形成されている。ＦＥＴチッ
プは半絶縁性基板１の主面側にＦＥＴのチャンネル２、
ソース領域３、ドレイン領域４がそれぞれ拡散により形
成される。チャンネル２の表面上にはゲート電極７が配
置されると共に、ソース電極５とドレイン電極６が形成
されている。ソース電極５の下にはバイアホール１２が
形成されている。ゲート電極７は、ボンディング・ワイ
ヤー１５によって受動素子チップ上に形成された入力側
受動素子９に、またドレイン電極６は出力側受動素子１
１に接続されている。ソース電極５はバイアホール１２
を経て受動素子チップ表面の接地電極１４に接続してい
る。
【００２７】以上の構成により能動素子チップと受動素
子チップそれぞれの良品を組み合わせてＩＣにするた
め、ＭＭＩＣに比べて歩留まりがきわめて高い。また受
動素子の主面上に能動素子が配置されているため、ハイ
ブリッドＩＣに比べて表面積が小さく、組立工程数も少
ない。さらに能動素子チップはバイアホール構造を備え
ているため、高周波特性に優れる。
【００２８】図３（ａ）は第３の発明の半導体装置の上
面図、図３（ｂ）は図３（ａ）のＣ―Ｃ’線における断
面図である。図３に示した半導体装置は受動素子チップ
とその主面上に配置されたＦＥＴチップとから構成され
る。ＦＥＴチップは半絶縁性基板１の主面側にＦＥＴの
チャンネル２、ソース領域３、ドレイン領域４がそれぞ
れ拡散により形成される。チャンネル２の表面上にはゲ
ート電極７が配置されると共に、ソース電極５とドレイ
ン電極６が形成されている。ソース電極５の下にはバイ
アホール１２が形成されている。受動素子チップ上には
半絶縁性基板１の主面および裏面にインダクタンスやキ
ャパシタンスを得るための任意の形状の金属膜や絶縁膜
が形成されている。またＦＥＴチップと同等の場所には
バイアホール１２と裏面電極１３が形成されている。ゲ
ート電極７は、ボンディング・ワイヤー１５によって受
動素子チップ上の入力側受動素子９に接続され、またド
レイン電極４は、ドレイン電極６は出力側受動素子１１
に接続されている。能動素子チップの裏面電極１３と受
動素子チップ表面の接地電極１４は電気的に接続してい
る。以上の構成により、能動素子チップと受動素子チッ
プそれぞれの良品を組み合わせてＩＣにするため、ＭＭ
ＩＣに比べて歩留まりがきわめて高い。また受動素子の
主面上に能動素子が配置されているため、ハイブリッド
ＩＣに比べて表面積が小さく、さらに組立工程数が少な
い。また能動素子はそれ自身に設けられたバイアホール
とその下にある受動素子に設けられたバイアホールによ
り裏面電極に接地しているため、高周波特性に優れる。
【００２９】図４は第４の発明の半導体装置の製造方法
を示す工程断面図である。図４（ａ）は半絶縁性基板１
の主面側にＦＥＴのチャンネル２、ソース領域３、ドレ
イン領域４をそれぞれ拡散により形成し、チャンネル２
の表面上にはゲート電極７、ソース領域３にソース電極
５を形成し、また、半絶縁性基板の裏面からソース電極
５の位置に合わせてパターンを形成し、基板をソース電
極５が露出するまでエッチングし、バイアホール１２と
裏面電極１３を形成し、ＦＥＴチップを形成する工程で
ある。図４（ｂ）は図４（ａ）とは別のチップとして入
力側受動素子９と出力側受動素子１１とを表面に形成し
た受動素子チップを形成し、所定の位置にバイアホール
１２および裏面電極１３を形成する工程である。図４
（ｃ）は図４（ａ）のＦＥＴチップを図４（ｂ）の受動
素子チップの主面上に配置する工程である。このとき導
電性ペースト等を用いてＦＥＴチップの裏面電極１３と
受動素子チップ表面の接地電極１４とが電気的に接続す
るようにする。さらにボンディングワイヤー１５により
ＦＥＴチップのゲート電極７は受動素子チップの入力側
受動素子９に、ドレイン電極６は出力側受動素子１１に
電気的に接続させる。
【００３０】以上の製造方法により、能動素子と受動素
子を個別に作りそれぞれの良品を組み合わせてＩＣにす
るため、ＭＭＩＣに比べて歩留まりがきわめて高い。ま
た受動素子の主面上に能動素子を配置するため、ハイブ
リッドＩＣに比べて表面積を縮小でき、さらにダイス・
ボンドおよびワイヤー・ボンドの工程数を減少すること
ができる。さらに能動素子とその下にある受動素子のそ
れぞれにバイアホールを形成し、裏面電極に接地するた
め、高周波特性に優れた半導体装置が得られるという利
点がある。
【００３１】
【発明の効果】以上のように本発明は、能動素子と受動
素子を個別に作りそれぞれの良品を組み合わせてＩＣに
するため、両方が同時に良品でなければならないＭＭＩ
Ｃに比べて歩留まりがきわめて高い。また受動素子の主
面上に能動素子が配置されているため、それらが同一平
面上に配置されているハイブリッドＩＣに比べて表面積
が小さく、さらにダイス・ボンドおよびワイヤー・ボン
ドの工程数が少ない。
【００３２】また、能動素子と受動素子を個別に作りそ
れぞれの良品を組み合わせてＩＣにするため、ＭＭＩＣ
に比べて歩留まりがきわめて高い。また受動素子の主面
上に能動素子が配置されているため、ハイブリッドＩＣ
に比べて表面積が小さく、組立工程数も少ない。さらに
能動素子はバイアホール構造を備えているため、高周波
特性に優れる。
【００３３】また、能動素子と受動素子を個別に作りそ
れぞれの良品を組み合わせてＩＣにするため、ＭＭＩＣ
に比べて歩留まりがきわめて高い。また受動素子の主面
上に能動素子が配置されているため、ハイブリッドＩＣ
に比べて表面積が小さく、さらに組立工程数が少ない。
また能動素子はそれ自身に設けられたバイアホールとそ
の下にある受動素子に設けられたバイアホールにより裏
面電極に接地しているため、高周波特性に優れる。
【００３４】また、能動素子と受動素子を個別に作りそ
れぞれの良品を組み合わせてＩＣにするため、ＭＭＩＣ
に比べて歩留まりがきわめて高い。また受動素子の主面
上に能動素子を配置するため、ハイブリッドＩＣに比べ
て表面積を縮小でき、さらにダイス・ボンドおよびワイ
ヤー・ボンドの工程数を減少することができる。さらに
能動素子とその下にある受動素子のそれぞれにバイアホ
ールを形成し、裏面電極に接地するため、高周波特性に
優れた半導体装置が得られる。
【図面の簡単な説明】
【図１】第１の発明の半導体装置の上面図および断面図
【図２】第２の発明の半導体装置の上面図および断面図
【図３】第３の発明の半導体装置の上面図および断面図
【図４】第４の発明の半導体装置の製造方法を示す工程
断面図
【図５】従来の半導体装置の上面図および断面図
【図６】従来の半導体装置の上面図および断面図
【図７】従来の半導体装置の製造方法を示す工程断面図
【符号の説明】
１ 半絶縁性基板 ２ チャンネル ３ ソース領域 ４ ドレイン領域 ５ ソース電極 ６ ドレイン電極 ７ ゲート電極 ８ 入力側ストリップ線路 ９ 入力側受動素子 １０ 出力側ストリップ線路 １１ 出力側受動素子 １２ バイアホール １３ 裏面電極 １４ 接地電極 １５ ボンディングワイヤー
フロントページの続き (72)発明者 石川 修 大阪府門真市大字門真1006番地 松下電器 産業株式会社内

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】表面に能動素子が形成された第１のチップ
    と、表面に受動素子が形成された第２のチップとを備え
    た半導体装置において、前記第１のチップが前記第２の
    チップの主面上に配置されており、前記第１のチップと
    前記第２のチップのそれぞれ対応する電極がボンディン
    グワイヤーによって電気的に接続されていることを特徴
    とする半導体装置。
  2. 【請求項２】表面に能動素子が形成された第１のチップ
    が、その主面上に形成された接地電極の裏面から半導体
    基板を貫通してチップ裏面に通じるバイアホールと、上
    記バイアホールを経て上記接地電極と電気的に接続して
    いるチップ裏面に形成された裏面電極とを備えており、
    第１のチップの裏面電極が、表面に受動素子が形成され
    た第２のチップの主面上に形成された接地電極と電気的
    に接続している請求項１記載の半導体装置。
  3. 【請求項３】表面に能動素子が形成された第１のチップ
    および表面に受動素子が形成された第２のチップが、そ
    れぞれの主面上に形成された接地電極の裏面から半導体
    基板を貫通してチップ裏面に通じるバイアホールと、上
    記バイアホールを経て上記接地電極と電気的に接続して
    いるチップ裏面に形成された裏面電極とを備えており、
    第１のチップの裏面電極が、第２のチップの主面上に形
    成された接地電極と電気的に接続している請求項１記載
    の半導体装置。
  4. 【請求項４】第１のチップの表面に能動素子を形成する
    工程と、第１のチップの主面上に形成された接地電極の
    裏面から半導体基板を貫通してチップ裏面に通じるバイ
    アホールを形成する工程と、第１のチップにバイアホー
    ルを経て上記接地電極と電気的に接続する裏面電極をチ
    ップ裏面に形成する工程と、第２のチップの主面上に受
    動素子を形成する工程と、第２のチップの主面上に形成
    された接地電極の裏面から半導体基板を貫通してチップ
    裏面に通じるバイアホールを形成する工程と、第２のチ
    ップにバイアホールを経て上記接地電極と電気的に接続
    する裏面電極をチップ裏面に形成する工程と、第１のチ
    ップを第２のチップの主面上にダイスボンドし、第１の
    チップの裏面電極と第２のチップの表面に形成された接
    地電極とを電気的に接続させる工程とを備えたことを特
    徴とする半導体装置の製造方法。
JP4162480A 1992-06-22 1992-06-22 半導体装置およびその製造方法 Expired - Fee Related JP3036233B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP4162480A JP3036233B2 (ja) 1992-06-22 1992-06-22 半導体装置およびその製造方法
US08/069,016 US5446309A (en) 1992-06-22 1993-05-28 Semiconductor device including a first chip having an active element and a second chip having a passive element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4162480A JP3036233B2 (ja) 1992-06-22 1992-06-22 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH065881A true JPH065881A (ja) 1994-01-14
JP3036233B2 JP3036233B2 (ja) 2000-04-24

Family

ID=15755422

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4162480A Expired - Fee Related JP3036233B2 (ja) 1992-06-22 1992-06-22 半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US5446309A (ja)
JP (1) JP3036233B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0683519A3 (en) * 1994-05-09 1998-05-13 Matsushita Electric Industrial Co., Ltd. A hybrid IC
US5783847A (en) * 1997-04-14 1998-07-21 Ching-Kuang Tzuang Dual-mode micrometer/millimeter wave integrated circuit package
JPH11505671A (ja) * 1996-03-12 1999-05-21 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ ハイブリッド集積回路の製造方法
JP2000340749A (ja) * 1999-05-27 2000-12-08 Tdk Corp 高周波ｉｃ部品及びその製造方法
US6166436A (en) * 1997-04-16 2000-12-26 Matsushita Electric Industrial Co., Ltd. High frequency semiconductor device
US8466561B2 (en) 2006-07-24 2013-06-18 Infineon Technologies Ag Semiconductor module with a power semiconductor chip and a passive component and method for producing the same

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6330164B1 (en) * 1985-10-18 2001-12-11 Formfactor, Inc. Interconnect assemblies and methods including ancillary electronic component connected in immediate proximity of semiconductor device
US5639683A (en) * 1994-12-01 1997-06-17 Motorola, Inc. Structure and method for intergrating microwave components on a substrate
JP3185918B2 (ja) * 1996-08-05 2001-07-11 株式会社村田製作所 電子装置
US6664628B2 (en) 1998-07-13 2003-12-16 Formfactor, Inc. Electronic component overlapping dice of unsingulated semiconductor wafer
WO2000041242A1 (de) * 1998-12-30 2000-07-13 Infineon Technologies Ag Halbleiteranordnung
JP4005762B2 (ja) * 1999-06-30 2007-11-14 株式会社東芝 集積回路装置及びその製造方法
JP3778256B2 (ja) * 2000-02-28 2006-05-24 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US6424223B1 (en) * 2001-01-19 2002-07-23 Eic Corporation MMIC power amplifier with wirebond output matching circuit
SE526360C2 (sv) * 2004-01-09 2005-08-30 Infineon Technologies Ag Monolitiskt integrerad krets
US7307331B2 (en) * 2004-03-31 2007-12-11 Intel Corporation Integrated radio front-end module with embedded circuit elements
US7312505B2 (en) * 2004-03-31 2007-12-25 Intel Corporation Semiconductor substrate with interconnections and embedded circuit elements
US7327035B2 (en) * 2004-09-08 2008-02-05 Texas Instruments Incorporated System and method for providing a low frequency filter pole
US7276420B2 (en) * 2005-07-11 2007-10-02 Freescale Semiconductor, Inc. Method of manufacturing a passive integrated matching network for power amplifiers
JP4707056B2 (ja) 2005-08-31 2011-06-22 富士通株式会社 集積型電子部品および集積型電子部品製造方法
US8692608B2 (en) 2011-09-19 2014-04-08 United Microelectronics Corp. Charge pump system capable of stabilizing an output voltage
US9030221B2 (en) 2011-09-20 2015-05-12 United Microelectronics Corporation Circuit structure of test-key and test method thereof
US8395455B1 (en) 2011-10-14 2013-03-12 United Microelectronics Corp. Ring oscillator
US8421509B1 (en) 2011-10-25 2013-04-16 United Microelectronics Corp. Charge pump circuit with low clock feed-through
US8588020B2 (en) 2011-11-16 2013-11-19 United Microelectronics Corporation Sense amplifier and method for determining values of voltages on bit-line pair
US8493806B1 (en) 2012-01-03 2013-07-23 United Microelectronics Corporation Sense-amplifier circuit of memory and calibrating method thereof
US8970197B2 (en) 2012-08-03 2015-03-03 United Microelectronics Corporation Voltage regulating circuit configured to have output voltage thereof modulated digitally
US8724404B2 (en) 2012-10-15 2014-05-13 United Microelectronics Corp. Memory, supply voltage generation circuit, and operation method of a supply voltage generation circuit used for a memory array
US8669897B1 (en) 2012-11-05 2014-03-11 United Microelectronics Corp. Asynchronous successive approximation register analog-to-digital converter and operating method thereof
US8711598B1 (en) 2012-11-21 2014-04-29 United Microelectronics Corp. Memory cell and memory cell array using the same
US8873295B2 (en) 2012-11-27 2014-10-28 United Microelectronics Corporation Memory and operation method thereof
US8643521B1 (en) 2012-11-28 2014-02-04 United Microelectronics Corp. Digital-to-analog converter with greater output resistance
US9030886B2 (en) 2012-12-07 2015-05-12 United Microelectronics Corp. Memory device and driving method thereof
US8953401B2 (en) 2012-12-07 2015-02-10 United Microelectronics Corp. Memory device and method for driving memory array thereof
US8917109B2 (en) 2013-04-03 2014-12-23 United Microelectronics Corporation Method and device for pulse width estimation
US9105355B2 (en) 2013-07-04 2015-08-11 United Microelectronics Corporation Memory cell array operated with multiple operation voltage
US8947911B1 (en) 2013-11-07 2015-02-03 United Microelectronics Corp. Method and circuit for optimizing bit line power consumption
US8866536B1 (en) 2013-11-14 2014-10-21 United Microelectronics Corp. Process monitoring circuit and method
US9143143B2 (en) 2014-01-13 2015-09-22 United Microelectronics Corp. VCO restart up circuit and method thereof

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6041249A (ja) * 1983-08-17 1985-03-04 Nec Corp 混成集積回路装置
JPS6188538A (ja) * 1984-10-05 1986-05-06 Fujitsu Ltd 半導体装置
JPH01228202A (ja) * 1988-03-08 1989-09-12 Matsushita Electron Corp モノリシックマイクロ波集積回路
JPH0262069A (ja) * 1988-08-26 1990-03-01 Nec Corp 半導体装置
US4890077A (en) * 1989-03-28 1989-12-26 Teledyne Mec FET monolithic microwave integrated circuit variable attenuator
US5008736A (en) * 1989-11-20 1991-04-16 Motorola, Inc. Thermal protection method for a power device
JP2799026B2 (ja) * 1990-01-29 1998-09-17 株式会社東芝 ハイブリッドモジュール

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0683519A3 (en) * 1994-05-09 1998-05-13 Matsushita Electric Industrial Co., Ltd. A hybrid IC
JPH11505671A (ja) * 1996-03-12 1999-05-21 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ ハイブリッド集積回路の製造方法
US5783847A (en) * 1997-04-14 1998-07-21 Ching-Kuang Tzuang Dual-mode micrometer/millimeter wave integrated circuit package
US6166436A (en) * 1997-04-16 2000-12-26 Matsushita Electric Industrial Co., Ltd. High frequency semiconductor device
JP2000340749A (ja) * 1999-05-27 2000-12-08 Tdk Corp 高周波ｉｃ部品及びその製造方法
US8466561B2 (en) 2006-07-24 2013-06-18 Infineon Technologies Ag Semiconductor module with a power semiconductor chip and a passive component and method for producing the same
US9159720B2 (en) 2006-07-24 2015-10-13 Infineon Technologies Ag Semiconductor module with a semiconductor chip and a passive component and method for producing the same

Also Published As

Publication number Publication date
US5446309A (en) 1995-08-29
JP3036233B2 (ja) 2000-04-24

Similar Documents

Publication Publication Date Title
JPH065881A (ja) 半導体装置およびその製造方法
US5352998A (en) Microwave integrated circuit having a passive circuit substrate mounted on a semiconductor circuit substrate
EP0393584A2 (en) High frequency semiconductor device
JP2904123B2 (ja) 多層フィルムキャリアの製造方法
WO2023124249A1 (zh) 混合单片微波集成电路及其制作方法
JP2991168B2 (ja) 半導体装置およびその製造方法
JP2755250B2 (ja) 半導体集積回路
JP3517130B2 (ja) 伝送線路、その電気的特性の調整方法、およびマイクロ波モノリシックｉｃ
JPH05335487A (ja) 伝送回路素子
US6706967B2 (en) Lead-less semiconductor device with improved electrode pattern structure
JPS5892277A (ja) 電界効果トランジスタの製造方法
JPH06169064A (ja) 半導体装置
JP2513835B2 (ja) 半導体装置
JP2933041B2 (ja) 半導体装置
JPH11265983A (ja) 半導体装置
JPS62211962A (ja) 高周波半導体装置の製造方法
JPH10321762A (ja) 半導体装置
JPS6255721B2 (ja)
JPH0436112Y2 (ja)
JP2773685B2 (ja) 半導体装置
JPS6231133A (ja) 半導体装置
JP2002110737A (ja) フリップチップ実装構造を持つ半導体装置
JPH06140528A (ja) マイクロ波半導体装置およびその製造方法
JPH09232334A (ja) 化合物半導体装置
JPH11168100A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees