WO2019230668A1 - 半導体装置製造方法 - Google Patents

半導体装置製造方法 Download PDF

Info

Publication number
WO2019230668A1
WO2019230668A1 PCT/JP2019/020955 JP2019020955W WO2019230668A1 WO 2019230668 A1 WO2019230668 A1 WO 2019230668A1 JP 2019020955 W JP2019020955 W JP 2019020955W WO 2019230668 A1 WO2019230668 A1 WO 2019230668A1
Authority
WO
WIPO (PCT)
Prior art keywords
wafer
group
cleaning process
semiconductor device
adhesive layer
Prior art date
Application number
PCT/JP2019/020955
Other languages
English (en)
French (fr)
Inventor
辻直子
Original Assignee
株式会社ダイセル
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社ダイセル filed Critical 株式会社ダイセル
Priority to US17/057,828 priority Critical patent/US11502002B2/en
Priority to JP2020522189A priority patent/JP7198814B2/ja
Priority to SG11202011164PA priority patent/SG11202011164PA/en
Priority to KR1020207036897A priority patent/KR102727559B1/ko
Priority to CN201980036187.1A priority patent/CN112204738A/zh
Publication of WO2019230668A1 publication Critical patent/WO2019230668A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J183/00—Adhesives based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Adhesives based on derivatives of such polymers
    • C09J183/04—Polysiloxanes
    • C09J183/06—Polysiloxanes containing silicon bound to oxygen-containing groups
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/18—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of the types provided for in two or more different main groups of the same subclass of H10B, H10D, H10F, H10H, H10K or H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, the devices being individual devices of subclass H10D or integrated devices of class H10
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G77/00—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule
    • C08G77/04—Polysiloxanes
    • C08G77/14—Polysiloxanes containing silicon bound to oxygen-containing groups
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2741—Manufacturing methods by blanket deposition of the material of the layer connector in liquid form
    • H01L2224/27416—Spin coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83095—Temperature settings
    • H01L2224/83096—Transient conditions
    • H01L2224/83097—Heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices

Definitions

  • the present invention relates to a method for manufacturing a semiconductor device having a stacked structure including a plurality of semiconductor elements.
  • a via that penetrates through a wafer that is, a through electrode, is formed to electrically connect semiconductor elements formed on different wafers in the wafer stack.
  • the through electrode is formed, for example, through a process of forming a hole penetrating the wafer in the thickness direction by reactive ion etching and a process of filling the hole with a conductive material.
  • an adhesive for joining wafers to be multilayered.
  • a through electrode that is electrically connected to the semiconductor element of the lower wafer on the upper wafer laminated via the adhesive layer on the wafer, in the hole forming process, the upper wafer and the adhesive layer directly below the upper wafer It is necessary to form a hole by reactive ion etching so as to penetrate the hole.
  • Such holes are filled with a conductive material.
  • the present invention has been conceived under the circumstances as described above, and an object of the present invention is to provide a semiconductor device manufacturing method in which semiconductor elements are multilayered through lamination of semiconductor wafers via an adhesive layer. Another object of the present invention is to provide a technique suitable for realizing a low wiring resistance between semiconductor elements to be multilayered.
  • the semiconductor device manufacturing method provided by the present invention is a method in which semiconductor elements are multi-layered through lamination of semiconductor wafers via an adhesive layer, and includes at least the following first to sixth steps.
  • a wafer stack is prepared.
  • the wafer laminate includes a first wafer having a circuit forming surface including a wiring pattern and a back surface opposite to the first wafer, a second wafer having a main surface and a back surface opposite to the main surface, and a SiOC-based polymer. And an adhesive layer interposed between the circuit forming surface of the first wafer and the back surface of the second wafer.
  • the SiOC polymer is a polymer containing at least silicon, oxygen, and carbon as constituent elements, and further includes a SiOCH polymer containing hydrogen.
  • the carbon ratio is, for example, 20 to 70 mass%
  • the hydrogen ratio is, for example, 2 to 20 mass%
  • the oxygen ratio is, for example, 10 to 40 mass%
  • the silicon ratio is, for example, 3 to 40 mass%. %.
  • the circuit formation surface is a surface on the side where a semiconductor element is formed on a wafer and a so-called rewiring layer is formed on the element.
  • the main surface is a surface on the side where a semiconductor element is formed on the wafer.
  • the second wafer and the adhesive layer are penetrated by an etching process from the second wafer side through a mask pattern that masks a part of the main surface side of the second wafer. Then, a hole reaching the wiring pattern in the first wafer is formed. In the etching process, reactive ion etching is preferably performed. Further, the portion of the wiring pattern that faces the hole forms the bottom surface of the hole.
  • an insulating film is formed on the inner surface including the wall surface and bottom surface of the hole.
  • a portion on the wiring pattern in the insulating film in the hole is removed by etching.
  • the wafer stack in which the holes are formed is subjected to a cleaning process.
  • This cleaning process includes an oxygen plasma cleaning process and / or an argon sputtering cleaning process.
  • the conductive portion is formed by filling the hole with the conductive material after the cleaning step.
  • the formed conductive portion is structurally and electrically connected to the wiring pattern on the circuit forming surface of the first wafer.
  • this conductive portion forms a through electrode for electrically connecting the semiconductor element derived from the first wafer and the semiconductor element derived from the second wafer.
  • a barrier layer is formed on the hole wall surface before the sixth step.
  • the conductive material filling method in the sixth step is preferably an electroplating method.
  • the conductive portion that forms the through electrode for electrically connecting the semiconductor elements has a structure with respect to the wiring pattern on the circuit forming surface of the first wafer. Connected electrically and electrically.
  • a bumpless structure is suitable for realizing a short conductive path between multilayered semiconductor elements.
  • a bump electrode that is electrically connected to a through electrode that penetrates a wafer is formed on the surface of the wafer, and then electrical connection between semiconductor elements in different wafers is performed via the bump electrode. May be planned.
  • the conductive portion that will form the through electrode is directly connected to the wiring pattern on the first wafer, and electrical connection between semiconductor elements on different wafers.
  • a bumpless structure is formed.
  • such a bumpless structure is suitable for realizing a short conductive path between semiconductor elements to be multilayered. The shorter the conductive path between semiconductor elements to be multilayered, the smaller the conductive path between the elements or the resistance of the wiring.
  • the semiconductor device manufacturing method of the present invention is a method in which semiconductor elements are multi-layered through lamination of semiconductor wafers via an adhesive layer as described above, and an adhesive layer that joins the wafers. Contains a SiOC-based polymer.
  • the present invention has obtained the knowledge that these configurations are suitable for realizing a low contact resistance between the conductive portion or through electrode formed in the hole and the wiring pattern on the first wafer circuit formation surface. . For example, the following examples and comparative examples are shown.
  • the resistance of the entire conductive path or the entire wiring tends to be small.
  • this method for manufacturing a semiconductor device is suitable for realizing a low wiring resistance between semiconductor elements that are joined together via an adhesive layer to be multilayered.
  • Such a semiconductor device manufacturing method is suitable for suppressing high-speed signal transmission with low power consumption in a manufactured semiconductor device, and is preferable for suppressing attenuation of a high-frequency signal.
  • the processing time is preferably 5 to 120 seconds, more preferably 10 to 60 seconds, and more preferably 15 to 40 seconds.
  • the treatment time is preferably 0.5 to 5 minutes, more preferably 2 to 4 minutes.
  • the cleaning process in the fifth step preferably includes an oxygen plasma cleaning process and an argon sputtering cleaning process after that.
  • the washing treatment preferably includes a sulfuric acid washing treatment between these treatments.
  • the adhesive layer preferably contains a siloxane-based organic-inorganic hybrid adhesive, more preferably an adhesive containing a polyorganosilsesquioxane containing a polymerizable functional group (polymerizable group-containing polyorganosilsesquioxane). It is a cured product of the composition.
  • the siloxane-based organic-inorganic hybrid adhesive refers to an adhesive polymer material having a siloxane bond and including a structural unit in which an organic group is bonded to silicon forming the siloxane bond. Such an adhesive layer is suitable for achieving high heat resistance and reducing the curing temperature for forming the adhesive layer to suppress damage to elements in the wafer as an adherend.
  • the thickness of the adhesive layer is preferably 5 ⁇ m or less. Such a configuration is suitable for shortening the conductive portion or the through electrode formed in the present method, and accordingly, the entire conductive path or the entire wiring between the semiconductor elements electrically connected through the through electrode. Suitable for reducing the resistance. Further, the adhesive layer containing the siloxane-based organic-inorganic hybrid adhesive is suitable for exhibiting sufficient wafer bonding strength even when it is as thin as this.
  • the thickness of the second wafer is preferably 20 ⁇ m or less, more preferably 15 ⁇ m or less. Such a configuration is suitable for shortening the conductive portion or the through electrode formed in the present method, and accordingly, the entire conductive path or the entire wiring between the semiconductor elements electrically connected through the through electrode. Suitable for reducing the resistance.
  • 4 illustrates some steps in a method for manufacturing a semiconductor device according to an embodiment of the present invention. 4 illustrates some steps in a method for manufacturing a semiconductor device according to an embodiment of the present invention. 4 illustrates some steps in a method for manufacturing a semiconductor device according to an embodiment of the present invention. It is a graph showing each chain resistance measurement result which concerns on Example 1 and Comparative Example 1. FIG. It is a graph showing each chain resistance measurement result which concerns on Example 2 and Comparative Example 1.
  • FIG. 6 is a graph showing results of measuring chain resistance according to Examples 1 and 3 and Comparative Example 1.
  • 4 is a graph showing measurement results of chain resistances according to Examples 3 and 4 and Comparative Example 1.
  • FIGS. 1 to 3 show a semiconductor device manufacturing method according to an embodiment of the present invention.
  • This manufacturing method is a method for manufacturing a semiconductor device having a three-dimensional structure in which semiconductor elements are integrated in the thickness direction.
  • FIGS. 1 to 3 show the manufacturing process in partial cross-sectional views.
  • a wafer stack W as shown in FIG. 1A is prepared (preparation process).
  • the wafer laminate W has a laminated structure including the wafer 10, the wafer 20, and the adhesive layer 30 therebetween.
  • the wafer 10 is a wafer that has undergone a transistor forming process and a rewiring layer forming process, and includes a main body portion 11 and a rewiring layer 12, and a circuit forming surface 10a on the rewiring layer 12 side and a back surface 10b opposite to the circuit forming surface 10a.
  • a plurality of semiconductor elements (not shown) are formed on one side of the main body 11 of the wafer 10, and the rewiring layer 12 is formed on the elements.
  • the rewiring layer 12 includes an insulating portion 12a and a wiring pattern 12b.
  • the circuit forming surface 10a is the surface on the side where such a rewiring layer 12 is formed on the wafer 10.
  • the wiring pattern 12b of the rewiring layer 12 has a portion facing the outside of the rewiring layer 12 on the circuit forming surface 10a. That is, the circuit formation surface 10a includes the exposed area of the wiring pattern 12b.
  • the thickness of such a wafer 10 is, for example, 300 to 800 ⁇ m.
  • the wafer 10 may be thinned later by grinding from the back surface 10b side.
  • the wafer 20 is a wafer that has undergone a transistor forming process, and has a main surface 20a and a back surface 20b opposite to the main surface 20a.
  • the main surface 20 a of the wafer 20 is a surface on the side where a plurality of semiconductor elements (not shown) are formed in the wafer 20.
  • the thickness of the wafer 20 is 30 ⁇ m or less, preferably 20 ⁇ m or less, and more preferably 15 ⁇ m or less.
  • Examples of semiconductor materials for forming the main bodies of the wafers 10 and 20 include silicon (Si), germanium (Ge), silicon carbide (SiC), gallium arsenide (GaAs), gallium nitride (GaN), and indium phosphide. (InP).
  • the adhesive layer 30 contains a SiOC polymer and is interposed between the circuit forming surface 10 a of the wafer 10 and the back surface 20 b of the wafer 20.
  • the SiOC polymer is a polymer containing at least silicon, oxygen, and carbon as constituent elements, and further includes a SiOCH polymer containing hydrogen.
  • the carbon ratio is, for example, 20 to 70 mass%
  • the hydrogen ratio is, for example, 2 to 20 mass%
  • the oxygen ratio is, for example, 10 to 40 mass%
  • the silicon ratio is, for example, 3 to 40 mass%. %.
  • the adhesive layer 30 preferably contains a siloxane-based organic-inorganic hybrid adhesive, and more preferably is a cured product of an adhesive composition containing a polymerizable group-containing silsesquioxane.
  • the siloxane-based organic-inorganic hybrid adhesive refers to an adhesive polymer material having a siloxane bond and including a structural unit in which an organic group is bonded to silicon forming the siloxane bond.
  • the wafer stack W shown in FIG. 1A can be manufactured through the following processes, for example.
  • a grinding process is performed on the surface of the additional wafer opposite to the wafer 10 bonding surface by using a grinding apparatus, and the additional wafer is thinned to a predetermined thickness.
  • a semiconductor element is formed on the exposed surface (surface opposite to the wafer 10 bonding surface) of the thinned additional wafer through a transistor formation process and the like.
  • the above-described wafer laminated body W having a laminated structure including the wafers 10 and 20 and the adhesive layer 30 bonding them can be manufactured.
  • the composition for forming the above-mentioned adhesive layer 30 contains a SiOC-based material that will form the above-mentioned SiOC-based polymer as a curable resin. Such a configuration is preferable for realizing high heat resistance of the adhesive layer 30.
  • the SiOC-based material is preferably a siloxane-based organic-inorganic hybrid adhesive.
  • Examples of the main component of the siloxane-based organic-inorganic hybrid adhesive include polymerizable group-containing polyorganosilsesquioxane and benzocyclobutene (BCB) resin.
  • the polymerizable functional group of the polymerizable group-containing polyorganosilsesquioxane is preferably an epoxy group or a (meth) acryloyloxy group.
  • BCB resin examples include 1,3-divinyl-1,1,3,3-tetramethyldisiloxane-benzocyclobutene.
  • CYCLOTEN manufactured by Dow Chemical Co., Ltd. can be used.
  • the content ratio of the polymerizable group-containing polyorganosilsesquioxane in the composition is, for example, 70. It is at least mass%, preferably 80 to 99.8 mass%, more preferably 90 to 99.5 mass%.
  • the polymerizable group-containing polyorganosilsesquioxane is contained in the composition for forming the adhesive layer 30, the polymerizable group-containing polyorganosilsesquioxane is, in this embodiment, as a siloxane constituent unit as described below.
  • the structural unit [RSiO 3/2 ] is a T3 body and the structural unit [RSiO 2/2 (OR ′)] is a T2 body.
  • the silicon atom is bonded to three oxygen atoms, each of which is also bonded to a silicon atom in another siloxane structural unit.
  • the silicon atom is bonded to two oxygen atoms, each of which is also bonded to the silicon atom in the other siloxane structural unit, and bonded to the oxygen of the alkoxy group.
  • T3 and T2 bodies are both formed by hydrolysis of a silane compound having three hydrolyzable functional groups and subsequent condensation reaction, as described above. This is a partial structure of a polymerizable group-containing polyorganosilsesquioxane.
  • R 1 R 1 and in Formula (2) in the formula (1) each represent a group containing an epoxy group or (meth) acryloyloxy group.
  • R 2 in the formula (2) represents a hydrogen atom or an alkyl group having 1 to 4 carbon atoms.
  • each R 1 in the formula (1) and the formula (2) is an epoxy group-containing group
  • examples of the R 1 include groups represented by the following formulas (3) to (6).
  • Each of R 3 , R 4 , R 5 , and R 6 in formulas (3) to (6) represents a linear or branched alkylene group having, for example, 1 to 10 carbon atoms. Examples of such an alkylene group include a methylene group, a methylmethylene group, a dimethylmethylene group, an ethylene group, a propylene group, a trimethylene group, a tetramethylene group, a pentamethylene group, a hexamethylene group, and a decamethylene group.
  • R 1 as epoxy group-containing group in the formula (1)
  • R 2 in the above formula (2) represents a hydrogen atom or an alkyl group having 1 to 4 carbon atoms. Therefore, OR 2 in the formula (2) represents a hydroxy group or 1 to 4 carbon atoms. Represents an alkoxy group. Examples of the alkoxy group having 1 to 4 carbon atoms include a methoxy group, an ethoxy group, a propoxy group, an isopropoxy group, a butoxy group, and an isobutyloxy group.
  • the polymerizable group-containing polyorganosilsesquioxane contained in the composition for forming the adhesive layer 30 may include one type or two or more types as the structural unit represented by the above formula (1). It may be a thing.
  • the polymerizable group-containing polyorganosilsesquioxane may include one type or two or more types as a structural unit represented by the above formula (2).
  • R 7 in formula (7) is a hydrogen atom, a substituted or unsubstituted alkyl group, a substituted or unsubstituted alkenyl group, a substituted or unsubstituted cycloalkyl group, a substituted or unsubstituted aryl group, or substituted or unsubstituted Represents a substituted aralkyl group.
  • R 7 in Formula (7) is preferably a substituted or unsubstituted alkyl group, a substituted or unsubstituted alkenyl group, or a substituted or unsubstituted aryl group, more preferably a phenyl group.
  • Examples of the alkyl group described above for R 7 include a methyl group, an ethyl group, a propyl group, an n-butyl group, an isopropyl group, an isobutyl group, an s-butyl group, a t-butyl group, and an isopentyl group.
  • Examples of the alkenyl group described above for R 7 include a vinyl group, an allyl group, and an isopropenyl group.
  • Examples of the cycloalkyl group described above for R 7 include a cyclobutyl group, a cyclopentyl group, and a cyclohexyl group.
  • Examples of the aryl group described above with respect to R 7 include a phenyl group, a tolyl group, and a naphthyl group.
  • Examples of the aralkyl group described above for R 7 include a benzyl group and a phenethyl group.
  • Examples of the substituent for the alkyl group, alkenyl group, cycloalkyl group, aryl group, and aralkyl group described above for R 7 include, for example, an ether group, an ester group, a carbonyl group, a siloxane group, a fluorine atom, a halogen atom, an acrylic group, A methacryl group, a mercapto group, an amino group, and a hydroxyl group are mentioned.
  • the above-mentioned polymerizable group-containing polyorganosilsesquioxane contained in the composition for forming the adhesive layer 30 includes the following formula (8): ) May be included.
  • R 7 in formula (8) is a hydrogen atom, a substituted or unsubstituted alkyl group, a substituted or unsubstituted alkenyl group, a substituted or unsubstituted cycloalkyl group, a substituted or unsubstituted aryl group, or substituted or unsubstituted Represents a substituted aralkyl group, specifically the same as R 7 in the above formula (7).
  • R 2 in the formula (8) represents a hydrogen atom or an alkyl group having 1 to 4 carbon atoms, and is specifically the same as R 2 in the above formula (2).
  • the polymerizable group-containing polyorganosilsesquioxane has a so-called M unit [RSiO 1/2 ], in addition to the above-described first and second structural units that are T units, It may include at least one selected from the group consisting of a structural unit [R 2 SiO 2/2 ] which is a so-called D unit and a structural unit [SiO 4/2 ] which is a so-called Q unit.
  • the polymerizable group-containing polyorganosilsesquioxane may have any silsesquioxane structure of cage type, incomplete cage type, ladder type, or random type, and two or more of these silsesquioxane structures are included. May have a combined structure.
  • the value of the molar ratio of T3 to T2 is, for example, 5
  • the lower limit is preferably 10.
  • the upper limit is preferably 100, more preferably 50.
  • the value of [T3 / T2] of the polyorganosilsesquioxane containing a polymerizable group is 5 to 500.
  • the presence of T2 in the T3 is relatively small, and silanol hydrolysis / It means that the condensation reaction is more advanced.
  • the molar ratio (T3 / T2) in the polymerizable group-containing polyorganosilsesquioxane can be determined, for example, by 29 Si-NMR spectrum measurement.
  • the silicon atom in the first structural unit (T3 form) and the silicon atom in the second structural unit (T2 form) show different chemical shift peaks or signals. From the area ratio of these peaks, the value of the molar ratio can be determined.
  • the 29 Si-NMR spectrum of the polymerizable group-containing polyorganosilsesquioxane can be measured, for example, with the following apparatus and conditions.
  • Measuring apparatus Trade name “JNM-ECA500NMR” (manufactured by JEOL Ltd.) Solvent: Accumulated number of deuterated chloroform: 1800 times Measurement temperature: 25 ° C
  • the number average molecular weight (Mn) of the polymerizable group-containing polyorganosilsesquioxane contained in the composition for forming the adhesive layer 30 is preferably 1000 to 50000, more preferably 1500 to 10,000, and still more preferably 2000 to 8000, particularly preferably 2000 to 7000.
  • the number average molecular weight is 1000 or more, the insulation, heat resistance, crack resistance, and adhesiveness of the cured product formed are improved.
  • the number average molecular weight is 50000 or less, the compatibility with other components in the composition is improved, and the insulation, heat resistance, and crack resistance of the cured product are improved.
  • the molecular weight dispersity (Mw / Mn) of the polymerizable group-containing polyorganosilsesquioxane contained in the composition for forming the adhesive layer 30 is preferably 1.0 to 4.0, more preferably 1. It is 1 to 3.0, more preferably 1.2 to 2.7.
  • Mw / Mn The molecular weight dispersity of the polymerizable group-containing polyorganosilsesquioxane contained in the composition for forming the adhesive layer 30 is preferably 1.0 to 4.0, more preferably 1. It is 1 to 3.0, more preferably 1.2 to 2.7.
  • the molecular weight dispersity is 1.0 or more, the composition tends to be liquid and the handleability tends to be improved.
  • the number average molecular weight (Mn) and the weight average molecular weight (Mw) of the polymerizable group-containing polyorganosilsesquioxane are measured by gel permeation chromatography (GPC) and calculated as polystyrene.
  • the number average molecular weight (Mn) and the weight average molecular weight (Mw) of the polymerizable group-containing polyorganosilsesquioxane are described below using, for example, an HPLC apparatus (trade name “LC-20AD”, manufactured by Shimadzu Corporation). It can be measured according to the conditions.
  • the polymerizable group-containing polyorganosilsesquioxane as described above can be produced by hydrolysis of a silane compound having three hydrolyzable functional groups and subsequent condensation reaction.
  • the raw material used for the production includes at least a compound represented by the following formula (9), and optionally includes a compound represented by the following formula (10).
  • the compound represented by the formula (9) is for forming the structural unit represented by the above formula (1) and the structural unit represented by the above formula (2).
  • the compound represented by the formula (10) is for forming the structural unit represented by the above formula (7) and the structural unit represented by the above formula (8).
  • R 1 in the formula (9) represents a group containing a polymerizable group, and is specifically the same as R 1 in the above formulas (1) and (2).
  • X 1 in Formula (9) represents an alkoxy group or a halogen atom.
  • the alkoxy group include an alkoxy group having 1 to 4 carbon atoms such as a methoxy group, an ethoxy group, a propoxy group, an isopropyloxy group, a butoxy group, and an isobutyloxy group.
  • the halogen atom as X 1 include a fluorine atom, a chlorine atom, a bromine atom, and an iodine atom.
  • X 1 is preferably an alkoxy group, more preferably a methoxy group or an ethoxy group. In the formula (9), the three X 1 may be the same or different from each other.
  • R 7 in formula (10) is a substituted or unsubstituted aryl group, a substituted or unsubstituted aralkyl group, a substituted or unsubstituted cycloalkyl group, a substituted or unsubstituted alkyl group, or a substituted or unsubstituted alkenyl Represents a group, specifically the same as R 7 in the above formulas (7) and (8).
  • X 2 in formula (10) represents an alkoxy group or a halogen atom, and is specifically the same as X 1 in formula (9).
  • the raw material used for the production of the above-mentioned polymerizable group-containing polyorganosilsesquioxane may further contain another hydrolyzable silane compound.
  • hydrolyzable trifunctional silane compounds other than both compounds represented by the above formulas (9) and (10) hydrolyzable monofunctional silane compounds that form M units
  • D hydrolyzable bifunctional silane compounds that form units and hydrolyzable tetrafunctional silane compounds that form Q units.
  • the amount and composition of the hydrolyzable silane compound as the raw material are appropriately adjusted according to the structure of the polymerizable group-containing polyorganosilsesquioxane that is the production target.
  • the amount of the compound represented by the formula (9) used is, for example, 55 to 100 mol%, preferably 65 to 100 mol%, based on the total amount of the hydrolyzable silane compound used.
  • the amount of the compound represented by the above formula (10) is, for example, 0 to 70 mol% with respect to the total amount of the hydrolyzable silane compound to be used.
  • the total amount of the compound represented by the formula (9) and the compound represented by the formula (10) based on the total amount of the hydrolyzable silane compound to be used is, for example, 60 to 100 mol%, preferably 70 to 100 mol%. More preferably, it is 80 to 100 mol%.
  • hydrolysis and condensation reaction for each type of hydrolyzable silane compound can be performed simultaneously. Can also be performed sequentially.
  • the above hydrolysis and condensation reaction is preferably performed in the presence of one kind or two or more kinds of solvents.
  • the solvent include ethers such as diethyl ether, dimethoxyethane, tetrahydrofuran, and dioxane, and ketones such as acetone, methyl ethyl ketone, and methyl isobutyl ketone.
  • the usage-amount of a solvent is suitably adjusted according to reaction time etc. within the range of 2000 mass parts or less per 100 mass parts of hydrolysable silane compounds, for example.
  • the above hydrolysis and condensation reaction preferably proceeds in the presence of one or more catalysts and water.
  • the catalyst may be an acid catalyst or an alkali catalyst.
  • the amount of the catalyst used is appropriately adjusted within a range of, for example, 0.002 to 0.2 mol per mol of the hydrolyzable silane compound.
  • the amount of water used is appropriately adjusted within a range of, for example, 0.5 to 20 mol per mol of the hydrolyzable silane compound.
  • the hydrolysis and condensation reaction of the hydrolyzable silane compound may be performed in one stage or may be performed in two or more stages.
  • the reaction temperature of the first stage hydrolysis and condensation reaction is: For example, it is 40 to 100 ° C., preferably 45 to 80 ° C.
  • the reaction time for the first stage hydrolysis and condensation reaction is, for example, 0.1 to 10 hours, preferably 1.5 to 8 hours.
  • the reaction temperature of the second stage hydrolysis and condensation reaction is preferably 5 to 200 ° C., more preferably 30 to 100 ° C.
  • the reaction time for the hydrolysis and condensation reaction in the second stage is not particularly limited, but is preferably 0.5 to 1000 hours, more preferably 1 to 500 hours.
  • the hydrolysis and condensation reaction described above can be performed under normal pressure, under pressure, or under reduced pressure.
  • the hydrolysis and condensation reaction described above is preferably performed in an atmosphere of an inert gas such as nitrogen or argon.
  • the above-mentioned polymerizable group-containing polyorganosilsesquioxane is obtained by hydrolysis and condensation reaction of the hydrolyzable silane compound as described above. After completion of the reaction, the catalyst is preferably neutralized to suppress ring opening of the polymerizable group.
  • the polymerizable group-containing polyorganosilsesquioxane thus obtained is purified as necessary.
  • composition for forming the adhesive layer 30 preferably contains at least one curing catalyst in addition to the polymerizable group-containing polyorganosilsesquioxane produced as described above, for example.
  • Examples of the curing catalyst in the case where the composition for forming the adhesive layer 30 includes an epoxy group-containing polyorganosilsesquioxane include a thermal cationic polymerization initiator.
  • Examples of the curing catalyst when the composition for forming the adhesive layer 30 includes a (meth) acryloyloxy group-containing polyorganosilsesquioxane include a thermal radical polymerization initiator.
  • the content of the curing catalyst in the composition for forming the adhesive layer 30 is preferably 0.1 to 3.0 parts by mass per 100 parts by mass of the polymerizable group-containing polyorganosilsesquioxane.
  • thermal cationic polymerization initiator examples include thermal cationic polymerization initiators of the type such as arylsulfonium salts, aluminum chelates, and boron trifluoride amine complexes.
  • arylsulfonium salts include hexafluoroantimonate salts.
  • aluminum chelate examples include ethyl acetoacetate aluminum diisopropylate and aluminum tris (ethyl acetoacetate).
  • boron trifluoride amine complex examples include boron trifluoride monoethylamine complex, boron trifluoride imidazole complex, and boron trifluoride piperidine complex.
  • thermal radical polymerization initiator examples include thermal radical polymerization initiators of a type such as azo compounds and peroxides.
  • azo compound for example, 2,2′-azobisisobutyronitrile, 2,2′-azobis (2,4-dimethylvaleronitrile), 2,2′-azobis (4-methoxy-2,4- Dimethylvaleronitrile), dimethyl-2,2'-azobis (2-methylpropionate), 2,2'-azobis (isobutyric acid) dimethyl, diethyl-2,2'-azobis (2-methylpropionate) And dibutyl-2,2′-azobis (2-methylpropionate).
  • azo compound for example, 2,2′-azobisisobutyronitrile, 2,2′-azobis (2,4-dimethylvaleronitrile), 2,2′-azobis (4-methoxy-2,4- Dimethylvaleronitrile), dimethyl-2,2'-azobis (2-methylpropionate), 2,2'-azobis (iso
  • peroxides examples include benzoyl peroxide, t-butylperoxy-2-ethylhexanoate, 2,5-dimethyl-2,5-di (2-ethylhexanoyl) peroxyhexane, and t-butyl.
  • Peroxybenzoate t-butyl peroxide, cumene hydroperoxide, dicumyl peroxide, di-t-butyl peroxide, 2,5-dimethyl-2,5-dibutylperoxyhexane, 2,4-dichlorobenzoyl peroxide Oxide, 1,4-di (2-t-butylperoxyisopropyl) benzene, 1,1-bis (t-butylperoxy) -3,3,5-trimethylcyclohexane, methyl ethyl ketone peroxide, and 1,1, 3,3-tetramethylbutylperoxy-2-ethylhexanoate is mentioned.
  • the composition for forming the adhesive layer 30 may include one or more other curable compounds in addition to the above-described polymerizable group-containing polyorganosilsesquioxane.
  • the curable compound include epoxy compounds other than the above-described polymerizable group-containing polyorganosilsesquioxane, (meth) acryloyloxy group-containing compounds, vinyl group-containing compounds, oxetane compounds, and vinyl ether compounds.
  • Examples of the epoxy compound other than the above-mentioned polymerizable group-containing polyorganosilsesquioxane include, for example, an alicyclic epoxy compound (alicyclic epoxy resin), an aromatic epoxy compound (aromatic epoxy resin), and an aliphatic epoxy compound. (Aliphatic epoxy resin).
  • Examples of the alicyclic epoxy compound include 3,4,3 ′, 4′-diepoxybicyclohexane, 2,2-bis (3,4-epoxycyclohexyl) propane, and 1,2-bis (3,4- 1, epoxycyclohexyl) ethane, 2,3-bis (3,4-epoxycyclohexyl) oxirane, bis (3,4-epoxycyclohexylmethyl) ether, and 1,2-bis (hydroxymethyl) -1-butanol 2-epoxy-4- (2-oxiranyl) cyclohexane adduct (for example, trade name “EHPE3150” of Daicel Corporation) may be mentioned.
  • aromatic epoxy compounds examples include epibis type glycidyl ether type epoxy resins and novolak alkyl type glycidyl ether type epoxy resins.
  • Examples of the aliphatic epoxy compound include a glycidyl ether of q-valent alcohol (q is a natural number) having no cyclic structure, a glycidyl ester of a monovalent carboxylic acid or a polyvalent carboxylic acid, and a double bond.
  • Examples include epoxidized oils and fats.
  • Examples of epoxidized oils and fats having double bonds include epoxidized linseed oil, epoxidized soybean oil, and epoxidized castor oil.
  • Examples of the (meth) acryloyloxy group-containing compound include trimethylolpropane tri (meth) acrylate, ditrimethylolpropane tetra (meth) acrylate, pentaerythritol tri (meth) acrylate, pentaerythritol tetra (meth) acrylate, Pentaerythritol penta (meth) acrylate, dipentaerythritol hexa (meth) acrylate, glycerol tri (meth) acrylate, tris (2-hydroxyethyl) isocyanurate tri (meth) acrylate, ethylene glycol di (meth) acrylate, 1,3 -Butanediol di (meth) acrylate, 1,4-butanediol di (meth) acrylate, 1,6-hexanediol di (meth) acrylate, neopentyl glycol di
  • Examples of the above-mentioned vinyl group-containing compound include styrene and divinylbenzene.
  • oxetane compound examples include 3,3-bis (vinyloxymethyl) oxetane, 3-ethyl-3- (hydroxymethyl) oxetane, 3-ethyl-3- (2-ethylhexyloxymethyl) oxetane, 3- Ethyl-3- (hydroxymethyl) oxetane, 3-ethyl-3-[(phenoxy) methyl] oxetane, 3-ethyl-3- (hexyloxymethyl) oxetane, 3-ethyl-3- (chloromethyl) oxetane, and 3,3-bis (chloromethyl) oxetane.
  • Examples of the above-mentioned vinyl ether compounds include 2-hydroxyethyl vinyl ether, 3-hydroxypropyl vinyl ether, 2-hydroxypropyl vinyl ether, 2-hydroxyisopropyl vinyl ether, 4-hydroxybutyl vinyl ether, 3-hydroxybutyl vinyl ether, 2-hydroxybutyl vinyl ether.
  • the composition for forming the adhesive layer 30 preferably contains a solvent in order to adjust its coatability and the like.
  • the solvent include propylene glycol monomethyl ether acetate, methyl ethyl ketone, methyl isobutyl ketone, cyclohexanone, toluene, xylene, ethyl acetate, butyl acetate, 3-methoxybutyl acetate, methoxypropyl acetate, ethylene glycol monomethyl ether acetate, methanol, ethanol,
  • Examples include isopropyl alcohol, 1-butanol, 1-methoxy-2-propanol, 3-methoxybutanol, ethoxyethanol, diisopropyl ether, ethylene glycol dimethyl ether, and tetrahydrofuran.
  • the composition for forming the adhesive layer 30 further includes a silane coupling agent, an antifoaming agent, an antioxidant, an antiblocking agent, a leveling agent, a surfactant, an extender, an antirust agent, an antistatic agent, a plasticizer, and the like. Various additives may be included.
  • the carbon ratio is preferably 20 to 70 mass%, more preferably 30 to 70 mass%, more preferably 40 to 60 mass%
  • the hydrogen ratio is Preferably it is 2 to 20% by mass, more preferably 3 to 15% by mass, more preferably 4 to 10% by mass
  • the oxygen ratio is preferably 10 to 40% by mass, more preferably 15 to 35% by mass, more
  • the amount is preferably 20 to 30% by mass
  • the silicon ratio is preferably 3 to 40% by mass, more preferably 5 to 30% by mass, and more preferably 10 to 20% by mass.
  • Such a configuration is sufficient to achieve high heat resistance in the formed adhesive layer 30 and to suppress shrinkage at the time of curing, while setting the thickness of the formed adhesive layer 30 to, for example, 5 ⁇ m or less. It is suitable for developing a high wafer bonding strength.
  • Each element ratio can be identified by, for example, CHN elemental analysis, Si quantitative analysis (gravimetric method), ICP emission analysis, X-ray photoelectron spectroscopic analysis, or the like.
  • the composition for forming the adhesive layer 30 is spin-coated on the surface of one of the wafers to be bonded. It is applied to form an adhesive composition layer, and the composition layer is dried by heating and solidified. The heating temperature at that time is, for example, 50 to 150 ° C., and the heating time is, for example, 5 to 120 minutes. Next, the two wafers are bonded together while being pressed through the adhesive composition layer formed on one of the wafers, and then the adhesive composition layer is cured by heating.
  • the applied pressure is, for example, 300 to 5000 g / cm 2
  • the temperature is, for example, 30 to 200 ° C.
  • the heating temperature for curing is, for example, 100 to 300 ° C.
  • the heating time is, for example, 5 to 120 minutes.
  • the adhesive composition is preferably at least room temperature and 80 before the bonding. It is heated at a temperature of °C or less and cured at a temperature of 100 to 200 °C after bonding.
  • the thickness of the adhesive layer 30 thus formed is preferably 5 ⁇ m or less, more preferably 4 ⁇ m or less, and more preferably 3 ⁇ m or less.
  • the thickness of the adhesive layer 30 is, for example, 0.5 ⁇ m or more.
  • an insulating film 21 is formed on the main surface 20a of the wafer 20, as shown in FIG.
  • the insulating film 21 covers the main surface 20a of the wafer 20 and has a recess having a predetermined pattern shape. In this recess, a wiring pattern is formed as described later.
  • the insulating film 21 can be formed as follows, for example. First, an insulating material film is formed on the main surface 20a of the wafer 20 by thermal oxidation or CVD. Examples of the insulating material film include a silicon oxide film and a silicon nitride film. Next, a predetermined resist pattern is formed on the insulating material film by a lithography technique. Next, the insulating material film is patterned by an etching process performed on the insulating material film using the resist pattern as an etching mask. The etching process is performed by wet etching, for example. Thereafter, the resist pattern is removed. For example, as described above, the insulating film 21 having concave portions having a predetermined pattern shape can be formed.
  • a hole H as a through hole is formed in the wafer stack W (hole forming step). Specifically, first, a resist pattern as an etching mask is formed on the insulating film 21. This resist pattern has a hole forming opening at a position corresponding to a hole forming position in the wafer laminate W. Next, in the wafer stacked body W, holes H reaching the wiring pattern 12b in the wafer 10 through the wafer 20 and the adhesive layer 30 by etching from the wafer 20 side through the resist pattern as an etching mask. Form. In this etching process, reactive ion etching is performed.
  • reactive ion etching is preferably performed by a Bosch process, and a mixed gas containing SiF 6 and Ar is preferably used as the etching gas.
  • the mixed gas containing CHF 3 , CF 4 , O 2, and Ar is preferably employed as the etching gas for the subsequent etching process on the adhesive layer 30.
  • the portion facing the hole H in the wiring pattern 12 b forms the bottom surface of the hole H.
  • an insulating film 41 is conformally formed on the inner surface of the hole H of the wafer stack W.
  • the insulating film 41 is a silicon oxide film, for example, and is formed by, for example, a CVD method.
  • the portion of the insulating film 41 on the bottom surface of the hole H is removed by etching.
  • the portion of the insulating film 41 in the hole H on the wiring pattern 12b is removed by, for example, reactive ion etching.
  • a mixed gas containing CHF 3 , CF 4 and Ar is preferably employed.
  • the wafer stack W in which the holes H are formed is then subjected to a cleaning process (cleaning process).
  • the cleaning process in this step includes an oxygen plasma cleaning process and / or an argon sputtering cleaning process.
  • an oxygen plasma cleaning process is performed, followed by an argon sputtering cleaning process.
  • a sulfuric acid cleaning process may be performed. The sulfuric acid cleaning process is preferably performed between the oxygen plasma cleaning process and the subsequent argon sputtering cleaning process.
  • the processing time is preferably 5 to 120 seconds, more preferably 10 to 60 seconds, and more preferably 15 to 40 seconds.
  • the processing time is preferably 0.5 to 5 minutes, more preferably 2 to 4 minutes.
  • sulfuric acid washing treatment is performed in the washing step, the treatment time is preferably 10 to 100 seconds, more preferably 20 to 90 seconds.
  • the concentration of sulfuric acid used for the sulfuric acid cleaning treatment is, for example, 1 to 3% by mass.
  • a conductive material 50 is deposited as shown in FIG.
  • An example of the barrier layer forming material is Ta.
  • Cu is adopted as the conductive material 50.
  • an electroplating method can be employed as a method for depositing the conductive material 50.
  • a seed layer for electroplating is formed conformally in the hole H by, for example, a sputtering film forming method after the barrier layer is formed.
  • An example of the seed layer forming material is Cu. In the electroplating method, Cu is grown on the seed layer.
  • the excessively deposited portion of the conductive material 50 is removed as shown in FIG.
  • An example of the removal method is chemical mechanical polishing (CMP).
  • CMP chemical mechanical polishing
  • the conductive portion 51 is formed in the hole H of the wafer stacked body W, and the wiring pattern 52 is formed in the concave portion of the insulating film 21.
  • the diameter of the conductive portion 51 is, for example, 5 to 20 ⁇ m in this embodiment.
  • the wiring pattern 52 is an element of a rewiring layer formed on the wafer 20, and is electrically connected to a predetermined semiconductor element formed on the main surface 20 a side of the wafer 20.
  • the conductive portion 51 is structurally and electrically connected to the wiring pattern 12 b on the circuit forming surface 10 a of the wafer 10 and is structurally and electrically connected to the wiring pattern 52.
  • Such a conductive part 51 forms a through electrode for electrically connecting a semiconductor element derived from the wafer 10 and a semiconductor element derived from the wafer 20 in the semiconductor device to be manufactured.
  • the wafer 10 may be thinned by grinding from the back surface 10b side.
  • the thickness of the thinned wafer 10 is, for example, 10 to 400 ⁇ m.
  • bumps for external connection may be formed on the rewiring layer of the wafer 20 that is laminated most recently.
  • a through electrode that penetrates through the thinned wafer 10 and is electrically connected to a predetermined wiring pattern in the rewiring layer on the circuit forming surface 10a side of the wafer 10 is formed.
  • An external connection bump connected to the back surface 10 b may be formed on the back surface 10 b side of the wafer 10.
  • a semiconductor device having a three-dimensional structure in which semiconductor elements are integrated in the thickness direction can be manufactured.
  • This semiconductor device may be separated into pieces by dicing.
  • the conductive portion 51 that forms a through electrode for electrically connecting the semiconductor elements has a structure with respect to the wiring pattern 12b on the circuit forming surface 10a of the wafer 10. Connected electrically and electrically.
  • a bumpless structure is suitable for realizing a short conductive path between multilayered semiconductor elements.
  • a bump electrode that is electrically connected to a through electrode penetrating a wafer is formed on the wafer surface, and then electrical connection between semiconductor elements is achieved via the bump electrode. There is.
  • the conductive portion 51 that will form the through electrode is directly connected to the wiring pattern 12b in the wafer 10, and a bumpless structure is formed in the electrical connection between the semiconductor elements. It is formed.
  • a bumpless structure is suitable for realizing a short conductive path between semiconductor elements to be multilayered. The shorter the conductive path between semiconductor elements to be multilayered, the shorter the conductive path or wiring between the elements. The resistance tends to decrease.
  • the semiconductor device manufacturing method is a method in which semiconductor elements are multilayered through lamination of semiconductor wafers via the adhesive layer 30, and the adhesive layer 30 that joins the wafers is made of a SiOC polymer. Contains as an adhesive.
  • the present invention has obtained the knowledge that these configurations are suitable for realizing a low contact resistance between the conductive portion 51 or the through electrode formed in the hole H and the wiring pattern 12b in the wafer 10. For example, the following examples and comparative examples are shown.
  • the resistance of the entire conductive path or the entire wiring tends to be small.
  • the present semiconductor device manufacturing method is suitable for realizing a low wiring resistance between multilayered semiconductor elements in a manufactured semiconductor device.
  • Such a semiconductor device manufacturing method is suitable for suppressing high-speed signal transmission with low power consumption in a manufactured semiconductor device, and is preferable for suppressing attenuation of a high-frequency signal.
  • the adhesive layer 30 in the present method is preferably a cured product of an adhesive composition containing a polymerizable group-containing polyorganosilsesquioxane.
  • Such an adhesive layer 30 is suitable for realizing high heat resistance and reducing the curing temperature for forming the adhesive layer 30 to suppress damage to elements in the wafer as an adherend. .
  • the thickness of the adhesive layer 30 in this method is preferably 5 ⁇ m or less, more preferably 4 ⁇ m or less, and more preferably 3 ⁇ m or less.
  • Such a configuration is suitable for shortening the conductive portion 51 or the through electrode formed in the present method, and accordingly, the entire conductive path or wiring between the semiconductor elements electrically connected through the through electrode. Suitable for reducing the overall resistance.
  • the adhesive layer 30 containing a siloxane-based organic-inorganic hybrid adhesive is suitable for exhibiting sufficient wafer bonding strength even when it is as thin as this.
  • the thickness of the wafer 20 in this method is 30 ⁇ m or less, preferably 20 ⁇ m or less, more preferably 15 ⁇ m or less.
  • Such a configuration is suitable for shortening the conductive portion 51 or the through electrode formed in the present method. Therefore, the entire conductive path or wiring between the semiconductor elements electrically connected through the through electrode. Suitable for reducing the overall resistance.
  • the thinness of the wafer 20 and the adhesive layer 30 as described above contributes to miniaturization and high density of the semiconductor device manufactured by this method.
  • Example 1 A total of 71 through electrodes were formed in a predetermined wafer stack as follows.
  • a first silicon wafer (diameter 300 mm) with a rewiring layer on the surface and a second silicon wafer (diameter 300 mm) were prepared.
  • the rewiring layer of the first silicon wafer includes a Cu wiring pattern having a region exposed outside the rewiring layer.
  • the rewiring side of the first silicon wafer and the second silicon wafer were bonded using the adhesive composition C described later.
  • a predetermined amount of an adhesive composition C was applied to the surface of one wafer by spin coating to form an adhesive composition layer, and the composition layer was dried and solidified by heating. . At that time, first, heating was performed at 80 ° C.
  • the two wafers were bonded together while being pressed through the adhesive composition layer formed on one wafer, and then the adhesive composition layer was cured by heating.
  • the applied pressure is, for example, 1000 g / cm 2 and the temperature is 50 ° C.
  • heating was performed at 135 ° C. for 30 minutes, and then heating was performed at 170 ° C. for 30 minutes.
  • the thickness of the adhesive layer for joining the wafers is 2.5 ⁇ m.
  • the second silicon wafer in the wafer stack was ground using a grind apparatus (trade name “DGP8761HC”, manufactured by Disco Corporation) to thin the second silicon wafer to a thickness of 10 ⁇ m.
  • a silicon oxide film (insulating film) was formed on the surface to be ground of the second silicon wafer by the CVD method.
  • a recess having a predetermined pattern shape was formed in the insulating film. The recess was formed by etching the insulating material film using a resist pattern as an etching mask after a predetermined resist pattern was formed on the insulating film by lithography.
  • holes through holes
  • a resist pattern as an etching mask was formed on the insulating film.
  • This resist pattern has a hole forming opening at a position corresponding to a hole forming position in the wafer laminate.
  • the second silicon wafer (thickness 10 ⁇ m) and the adhesive layer (thickness 2.5 ⁇ m) are obtained by etching from the second silicon wafer side through the resist pattern as an etching mask. A hole that penetrates through to the wiring pattern in the first silicon wafer was formed.
  • etching process first, a first etching process was performed on the second silicon wafer, and then a second etching process was performed on the adhesive layer.
  • an etching apparatus (trade name “Silivia”, manufactured by Applied Materials) was used, reactive ion etching was performed by a Bosch process, and a mixed gas of SiF 6 and Ar was used as an etching gas.
  • reactive ion etching is performed using an etching apparatus (trade name “e-MAX”, manufactured by Applied Materials), and a mixed gas of CHF 3 , CF 4 , O 2 and Ar is etched. Used as gas.
  • a silicon oxide film was conformally formed on the inner surface of the hole of the wafer laminate by a CVD method.
  • the portion on the bottom surface of the hole in this silicon oxide film was removed by etching.
  • an etching apparatus (trade name “e-MAX”, manufactured by Applied Materials) is used, reactive ion etching is performed, and a mixed gas of CHF 3 , CF 4 and Ar is used as an etching gas. did.
  • the wafer stack was subjected to a cleaning process. Specifically, an oxygen plasma cleaning process was performed on the wafer stack in which holes were formed, and then a sulfuric acid cleaning process was performed.
  • a plasma apparatus (trade name “e-MAX”, manufactured by Applied Materials) is used, oxygen gas is used, the temperature condition is 120 ° C., and the plasma ashing (cleaning process) time is 15 seconds. did.
  • a washing apparatus (trade name “GPTC-1”) was used, 2% by mass sulfuric acid was used, and the washing treatment time was 43 seconds.
  • a Ta barrier layer (thickness 80 nm) is conformally formed on the wall surface of the hole that has undergone the cleaning process by CVD, and subsequently, a Cu seed layer (thickness 1 ⁇ m) for electroplating is formed by sputtering film formation.
  • a Cu seed layer (thickness 1 ⁇ m) for electroplating is formed by sputtering film formation.
  • Cu was deposited by electroplating over the holes in the wafer stack and the recesses of the insulating film on the second silicon wafer.
  • an excessively deposited portion of Cu on the second silicon wafer was removed by a CMP method.
  • a through electrode was formed in the hole of the wafer stack, and a wiring pattern was formed in the recess of the insulating film on the second silicon wafer of the wafer stack.
  • ⁇ Preparation of adhesive composition C > 100 parts by mass of an epoxy group-containing polyorganosilsesquioxane obtained as described below, 115 parts by mass of propylene glycol monomethyl ether acetate, antimony sulfonium salt (trade name “SI-150L”, Sanshin Chemical Co., Ltd.) 0.45 parts by mass (as a solid) and (4-hydroxyphenyl) dimethylsulfonium methylsulfite (trade name “Sun-Aid SI Auxiliary Agent”, manufactured by Sanshin Chemical Industry Co., Ltd.) Were mixed to obtain an adhesive composition C.
  • reaction solution which was allowed to stand and cooled, was repeatedly washed with water until the lower layer liquid (aqueous phase) produced by phase separation became neutral, and then the upper layer liquid was separated, and the solvent was removed under the conditions of 1 mmHg and 40 ° C.
  • the solvent was distilled off from the upper layer liquid until the amount reached 25% by mass to obtain a colorless and transparent liquid product (epoxy group-containing polyorganosilsesquioxane).
  • Example 2 In the cleaning step, the wafer stack was implemented in the same manner as in the process of Example 1 except that the oxygen plasma cleaning process was not performed and the argon sputtering cleaning process was performed after the sulfuric acid cleaning process. The process of Example 2 was performed. In the argon sputtering cleaning process in Example 2, a sputtering apparatus (trade name “Producer”, manufactured by Applied Materials) was used, and the Ar sputtering (cleaning process) time was 3 minutes.
  • a sputtering apparatus (trade name “Producer”, manufactured by Applied Materials) was used, and the Ar sputtering (cleaning process) time was 3 minutes.
  • Example 3 In the cleaning step, the process of Example 3 was performed on the wafer stack in the same manner as in Example 1 except that the argon sputtering cleaning process was performed after the sulfuric acid cleaning process.
  • a sputtering apparatus (trade name “Producer”, manufactured by Applied Materials) was used, and the Ar sputtering (cleaning process) time was 3 minutes.
  • Example 4 In the cleaning step, the above wafer was processed in the same manner as in the process of Example 1, except that the sulfuric acid cleaning processing time was changed from 43 seconds to 86 seconds and that the argon sputtering cleaning processing was performed after the sulfuric acid cleaning processing. The process of Example 4 was performed on the laminate. In the argon sputtering cleaning process in Example 4, a sputtering apparatus (trade name “Producer”, manufactured by Applied Materials) was used, and the Ar sputtering (cleaning process) time was 3 minutes.
  • Comparative Example 1 In the cleaning step, the process of Comparative Example 1 was performed on the wafer laminate in the same manner as in Example 1 except that the oxygen plasma cleaning process was not performed.
  • FIG. 4 is a graph showing the results of measuring each chain resistance according to Example 1 and Comparative Example 1.
  • FIG. 5 is a graph showing the results of measuring chain resistance according to Example 2 and Comparative Example 1.
  • FIG. 6 is a graph showing the chain resistance measurement results according to Example 1, Example 3, and Comparative Example 1.
  • FIG. 7 is a graph showing the chain resistance measurement results according to Example 3, Example 4, and Comparative Example 1.
  • the horizontal axis represents the resistance value ( ⁇ )
  • the vertical axis represents the cumulative probability (%).
  • Each plot in the graph shows the contact resistance of one predetermined through electrode (contact resistance between the wiring pattern of the first silicon wafer and the through electrode thereon).
  • the contact resistance at 99% of measurement points of the through electrodes formed by the methods of Examples 1 to 4 is 700 ⁇ or less (Example 1), 450 ⁇ or less (Example 2), 150 ⁇ or less ( Example 3) and 250 ⁇ or less (Example 4). From the graphs shown in FIG. 4 to FIG. 7, the contact resistance value of the through electrode formed in the method of Examples 1 to 4 is greatly reduced from the contact resistance value of the through electrode formed in the method of Comparative Example 1. It can be seen that variation is greatly suppressed.
  • a first wafer having a circuit formation surface including a wiring pattern, a second wafer having a main surface and a back surface opposite to the main surface, and the circuit formation surface of the first wafer containing a SiOC-based polymer Preparing a wafer laminate having a laminated structure including an adhesive layer interposed between the second wafer and the back surface; and In the wafer laminated body, the second wafer and the adhesive layer are penetrated by an etching process from the second wafer side through a mask pattern that masks a part of the main surface side of the second wafer.
  • Forming a hole reaching the wiring pattern in the first wafer A third step of forming an insulating film on the inner surface of the hole; A fourth step of etching away a portion of the insulating film in the hole on the wiring pattern; Subjecting the wafer laminate that has undergone the fourth step to a cleaning process including an oxygen plasma cleaning process and / or an argon sputtering cleaning process; And a sixth step of forming a conductive portion by filling the hole with the conductive material after the cleaning step.
  • the carbon ratio is 20 to 70 mass%, 30 to 70 mass%, or 40 to 60 mass%
  • the hydrogen ratio is 2 to 20 mass%, 3 to 15 mass%, Or 4 to 10% by mass
  • the oxygen percentage is 10 to 40% by mass, 15 to 35% by mass, or 20 to 30% by mass
  • the silicon percentage is 3 to 40% by mass, 5 to 30% by mass
  • the semiconductor device manufacturing method according to [1] which is 10 to 20% by mass.
  • the semiconductor device manufacturing method according to any one of [1] to [6], wherein the cleaning process includes a sulfuric acid cleaning process between an oxygen plasma cleaning process and an argon sputtering cleaning process.
  • the cleaning process includes a sulfuric acid cleaning process between an oxygen plasma cleaning process and an argon sputtering cleaning process.
  • a treatment time of the sulfuric acid cleaning treatment is 10 to 100 seconds, or 20 to 90 seconds.
  • the semiconductor device manufacturing method according to any one of [1] to [8], wherein the conductive material filling method in the sixth step is an electroplating method.
  • the polymerizable group-containing polyorganosilsesquioxane is a first constituent unit [RSiO 3/2 ] containing at least a constituent unit represented by the following formula (1) as a siloxane constituent unit, and
  • the second structural unit [RSiO 2/2 (OR ′)] including at least the structural unit represented by the formula (2) is included (R and R ′ in the second structural unit may be the same or different.
  • R 1 in R 1 and formula (2) in the formula (1), respectively, R 2 represents a group containing an epoxy group or (meth) acryloyloxy group.
  • Formula in (2) is a hydrogen atom or a Represents an alkyl group having 1 to 4 carbon atoms.
  • the number average molecular weight (Mn) of the polymerizable group-containing polyorganosilsesquioxane is 1000 to 50000, 1500 to 10000, 2000 to 8000, or 2000 to 7000, from [11] to [13]
  • the semiconductor device manufacturing method according to any one of the above.
  • the molecular weight dispersity (Mw / Mn) of the polymerizable group-containing polyorganosilsesquioxane is 1.0 to 4.0, 1.1 to 3.0, or 1.2 to 2.7.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

接着剤層を介して接合されて多層化される半導体素子間にて低い配線抵抗を実現するのに適した半導体装置製造方法を提供する。本発明の方法は次の通りである。まず、回路形成面１０ａを有するウエハ１０と、主面２０ａおよび裏面２０ｂを有するウエハ２０と、ＳｉＯＣ系ポリマーを含む接着剤層３０とを含むウエハ積層体Ｗを用意する。次に、ウエハ積層体Ｗにおいて、ウエハ２０の主面２０ａ側の一部をマスクするマスクパターンを介してのウエハ２０側からのエッチング処理により、ウエハ２０と接着剤層３０を貫通してウエハ１０における配線パターン１２ｂに至るホールＨを形成する。次に、ホールＨの内面に絶縁膜４１を形成する。次に、ホールＨの底面上の絶縁膜４１を除去する。次に、ウエハ積層体Ｗを洗浄処理（酸素プラズマ処理および／またはＡｒスパッタリング処理）に付す。次に、ホールＨに導電部を形成する。

Description

半導体装置製造方法
　本発明は、複数の半導体素子を含む積層構造を有する半導体装置の製造方法に関する。本願は、２０１８年５月２８日に日本に出願した特願２０１８－１０１９２９号の優先権を主張し、その内容をここに援用する。
　近年、半導体デバイスの更なる高密度化を主な目的として、複数の半導体チップないし半導体素子がその厚さ方向に集積された立体的構造を有する半導体デバイスを製造するための技術の開発が進められている。そのような技術の一つとして、いわゆるＷＯＷ（Wafer on Wafer）プロセスが知られている。ＷＯＷプロセスでは、それぞれに複数の半導体素子が作り込まれた所定数の半導体ウエハが順次に積層されて、半導体素子がその厚さ方向に多段に配される構造が形成され、当該ウエハ積層体がダイシング工程を経て半導体デバイスへと個片化される。このようなＷＯＷプロセスに関する技術については、例えば下記の特許文献１,２に記載されている。
特開２０１６－４８３５号 特開２０１６－１７８１６２号
　ＷＯＷプロセスでは、ウエハ積層体において異なるウエハに形成されている半導体素子間を電気的に接続するための、ウエハを貫通するビアすなわち貫通電極が、形成される。貫通電極は、例えば、ウエハ内をその厚さ方向に貫通するホールを反応性イオンエッチングによって形成する工程や、ホール内に導電材料を充填する工程を経て、形成される。
　一方、多層化されるウエハどうしの接合には接着剤を利用することが考えられる。そして、ウエハ上に接着剤層を介して積層される上段ウエハに、下段ウエハの半導体素子と導通する貫通電極を形成するためは、ホール形成工程において、上段ウエハとその直下に連なる接着剤層とを貫通するように、反応性イオンエッチングによってホールを形成する必要がある。そのようなホールに導電材料が充填される。
　しかしながら、接着剤層に対する反応性イオンエッチングを経ると、形成されるホール内にエッチング残渣が生じやすい。ウエハ接合に接着剤を利用する場合、従来式のＷＯＷプロセスでは、このエッチング残渣が、貫通電極によって電気的に接続されるべき半導体素子間の配線抵抗の高抵抗化を招く場合がある。
　本発明は、以上のような事情の下で考え出されたものであって、その目的は、接着剤層を介しての半導体ウエハの積層を経て半導体素子が多層化される半導体装置製造方法において、多層化される半導体素子間にて低い配線抵抗を実現するのに適した手法を提供することにある。
　本発明により提供される半導体装置製造方法は、接着剤層を介しての半導体ウエハの積層を経て半導体素子が多層化される方法であって、下記の第１工程から第６工程を少なくとも含む。
　第１工程では、ウエハ積層体を用意する。このウエハ積層体は、配線パターンを含む回路形成面とこれとは反対の裏面とを有する第１ウエハ、主面とこれとは反対の裏面とを有する第２ウエハ、および、ＳｉＯＣ系ポリマーを含有し且つ第１ウエハの回路形成面と第２ウエハの裏面との間に介在する接着剤層、を含む積層構造を有する。ＳｉＯＣ系ポリマーとは、構成元素にケイ素、酸素、および炭素を少なくとも含む重合体であって、更に水素をも含むＳｉＯＣＨ系ポリマーを含むものとする。ＳｉＯＣ系ポリマーにおける、炭素割合は例えば２０～７０質量％であり、水素割合は例えば２～２０質量％であり、酸素割合は例えば１０～４０質量％であり、およびケイ素割合は例えば３～４０質量％である。回路形成面とは、ウエハにおいて半導体素子が作り込まれ且つ当該素子上にいわゆる再配線層が形成されている側の面をいうものとする。主面とは、ウエハにおいて半導体素子が作り込まれている側の面をいうものとする。
　第２工程では、ウエハ積層体において、第２ウエハの主面側の一部をマスクするマスクパターンを介しての当該第２ウエハ側からのエッチング処理により、当該第２ウエハおよび接着剤層を貫通して第１ウエハにおける配線パターンに至るホールを形成する。エッチング処理では、好ましくは反応性イオンエッチングが行われる。また、配線パターンにおいてホールに臨む部分は、ホールの底面をなす。
　第３工程では、ホールの壁面および底面を含む内面に絶縁膜を形成する。第４工程では、ホール内の絶縁膜における配線パターン上の部分（即ち、絶縁膜においてホール底面上にある部分）をエッチング除去する。
　第５工程では、ホールが形成されたウエハ積層体を洗浄処理に付す。この洗浄処理は、酸素プラズマ洗浄処理および／またはアルゴンスパッタリング洗浄処理を含む。
　第６工程では、洗浄工程を経たホール内への導電材料の充填によって導電部を形成する。形成される導電部は、第１ウエハの回路形成面の配線パターンに対して構造的かつ電気的に接続されている。この導電部は、製造される半導体装置において、第１ウエハ由来の半導体素子と第２ウエハ由来の半導体素子との間を電気的に接続するための貫通電極をなすこととなる。好ましくは、第６工程の前に、ホール壁面上にバリア層が形成される。また、第６工程における導電材料充填手法は、好ましくは電気めっき法である。
　本発明の半導体装置製造方法では、上記のように、半導体素子間を電気的に接続するための貫通電極をなすこととなる導電部が、第１ウエハの回路形成面の配線パターンに対して構造的かつ電気的に接続されている。このようなバンプレス構造は、多層化される半導体素子間において短い導電経路を実現するうえで好適である。従来式のＷＯＷプロセスでは、ウエハを貫通する貫通電極に電気的に接続されるバンプ電極が当該ウエハ表面に形成されたうえで、当該バンプ電極を介して、異なるウエハにおける半導体素子間の電気的接続が図られる場合がある。これに対し、本発明の半導体装置製造方法では、貫通電極をなすこととなる導電部が第１ウエハにおける配線パターンに対して直接的に接続されて、異なるウエハにある半導体素子間の電気的接続においてバンプレス構造が形成されるのである。このようなバンプレス構造は、上述のように、多層化される半導体素子間において短い導電経路を実現するうえで好適である。多層化される半導体素子間の導電経路が短いほど、当該素子間の導電経路ないし配線の抵抗は小さくなる傾向にある。
　加えて、本発明の半導体装置製造方法は、上記のように、接着剤層を介しての半導体ウエハの積層を経て半導体素子が多層化される方法であり、且つウエハ間を接合する接着剤層がＳｉＯＣ系ポリマーを含有する。これとともに、本方法では、ウエハおよび接着剤層を貫通するホールの形成されたウエハ積層体が、第５工程において、酸素プラズマ洗浄処理および／またはアルゴンスパッタリング洗浄処理を含む洗浄処理に付される。これら構成は、ホール内に形成される導電部ないし貫通電極と第１ウエハ回路形成面の配線パターンとの間において低いコンタクト抵抗を実現するうえで好適であるという知見を、本発明は得ている。例えば、後記の実施例および比較例を以て示すとおりである。ホール内の導電部ないし貫通電極と第１ウエハ回路形成面の配線パターンとの間のコンタクト抵抗が小さいほど、製造される半導体装置において、当該貫通電極を介して電気的に接続される半導体素子間の導電経路全体ないし配線全体の抵抗は小さくなる傾向にある。
　以上のように、本半導体装置製造方法は、接着剤層を介して接合されて多層化される半導体素子間において低い配線抵抗を実現するのに適する。このような本半導体装置製造方法は、製造される半導体装置において、低消費電力での高速の信号伝送を抑制するうえで好適であり、また、高周波信号の減衰を抑制するうえで好適である。
　本半導体装置製造方法の第５工程において、酸素プラズマ洗浄処理が行われる場合、その処理時間は、好ましくは５～１２０秒、より好ましくは１０～６０秒、より好ましくは１５～４０秒である。アルゴンスパッタリング洗浄処理が行われる場合、その処理時間は、好ましくは０.５～５分、より好ましくは２～４分である。また、第５工程の洗浄処理は、好ましくは、酸素プラズマ洗浄処理およびそれより後のアルゴンスパッタリング洗浄処理を含む。その場合、当該洗浄処理は、好ましくは、これら処理の間の硫酸洗浄処理を含む。これら構成は、ホール内に形成される導電部ないし貫通電極と第１ウエハ回路形成面の配線パターンとの間において低いコンタクト抵抗を実現するうえで好ましい。
　接着剤層は、好ましくはシロキサン系有機無機ハイブリッド接着剤を含み、より好ましくは、重合性官能基を含有するポリオルガノシルセスキオキサン（重合性基含有ポリオルガノシルセスキオキサン）を含む接着剤組成物の硬化物である。シロキサン系有機無機ハイブリッド接着剤とは、シロキサン結合を有し且つ当該シロキサン結合をなすケイ素に有機基の結合した構造ユニットを含む接着性高分子材料をいうものとする。このような接着剤層は、高い耐熱性を実現するとともに、接着剤層形成のための硬化温度の低下を図って被着体たるウエハ内の素子へのダメージを抑制するのに適する。
　接着剤層の厚さは、好ましくは５μｍ以下である。このような構成は、本方法において形成される導電部ないし貫通電極の短縮化を図るのに適し、従って、当該貫通電極を介して電気的に接続される半導体素子間の導電経路全体ないし配線全体の抵抗を小さくするのに適する。また、シロキサン系有機無機ハイブリッド接着剤を含有する接着剤層は、この程度に薄い場合においても十分なウエハ接合強度を発揮するのに適する。
　第２ウエハの厚さは、好ましくは２０μｍ以下、より好ましくは１５μｍ以下である。このような構成は、本方法において形成される導電部ないし貫通電極の短縮化を図るのに適し、従って、当該貫通電極を介して電気的に接続される半導体素子間の導電経路全体ないし配線全体の抵抗を小さくするのに適する。
本発明の一の実施形態に係る半導体装置製造方法における一部の工程を表す。 本発明の一の実施形態に係る半導体装置製造方法における一部の工程を表す。 本発明の一の実施形態に係る半導体装置製造方法における一部の工程を表す。 実施例１および比較例１に係る各チェーン抵抗測定結果を表すグラフである。 実施例２および比較例１に係る各チェーン抵抗測定結果を表すグラフである。 実施例１,３および比較例１に係る各チェーン抵抗測定結果を表すグラフである。 実施例３,４および比較例１に係る各チェーン抵抗測定結果を表すグラフである。
　図１から図３は、本発明の一の実施形態に係る半導体装置製造方法を表す。この製造方法は、半導体素子がその厚さ方向に集積された立体的構造を有する半導体装置を製造するための方法であり、図１から図３は製造過程を部分断面図で表すものである。
　本半導体装置製造方法においては、まず、図１（ａ）に示すようなウエハ積層体Ｗが用意される（用意工程）。このウエハ積層体Ｗは、ウエハ１０と、ウエハ２０と、これらの間の接着剤層３０とを含む積層構造を有する。
　ウエハ１０は、トランジスタ形成工程および再配線層形成工程を経たウエハであって、本体部１１および再配線層１２を備え、再配線層１２側の回路形成面１０ａおよびこれとは反対の裏面１０ｂを有する。ウエハ１０の本体部１１の片面側には複数の半導体素子（図示略）が作り込まれ、当該素子上に再配線層１２は形成されている。再配線層１２は、絶縁部１２ａおよび配線パターン１２ｂを有する。回路形成面１０ａは、ウエハ１０においてこのような再配線層１２が形成されている側の面である。再配線層１２の配線パターン１２ｂは、回路形成面１０ａにて再配線層１２外に臨む部分を有する。すなわち、回路形成面１０ａには、配線パターン１２ｂ露出領域が含まれる。このようなウエハ１０の厚さは、例えば３００～８００μｍである。ウエハ１０は、後に、裏面１０ｂ側からの研削加工によって薄化されてもよい。
　ウエハ２０は、トランジスタ形成工程を経たウエハであって、主面２０ａおよびこれとは反対の裏面２０ｂを有する。ウエハ２０の主面２０ａは、ウエハ２０において複数の半導体素子（図示略）が作り込まれている側の面である。ウエハ２０の厚さは、本実施形態では３０μｍ以下であり、好ましくは２０μｍ以下、より好ましくは１５μｍ以下である。
　これらウエハ１０,２０の本体部をなすための半導体材料としては、例えば、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、炭化ケイ素（ＳｉＣ）、ガリウムヒ素（ＧａＡｓ）、窒化ガリウム（ＧａＮ）、およびインジウムリン（ＩｎＰ）が挙げられる。
　接着剤層３０は、ＳｉＯＣ系ポリマーを含有し、且つ、ウエハ１０の回路形成面１０ａとウエハ２０の裏面２０ｂとの間に介在する。ＳｉＯＣ系ポリマーとは、構成元素にケイ素、酸素、および炭素を少なくとも含む重合体であって、更に水素をも含むＳｉＯＣＨ系ポリマーを含むものとする。ＳｉＯＣ系ポリマーにおける、炭素割合は例えば２０～７０質量％であり、水素割合は例えば２～２０質量％であり、酸素割合は例えば１０～４０質量％であり、およびケイ素割合は例えば３～４０質量％である。
　接着剤層３０は、好ましくは、シロキサン系有機無機ハイブリッド接着剤を含有し、より好ましくは、重合性基含有シルセスキオキサンを含有する接着剤組成物の硬化物である。シロキサン系有機無機ハイブリッド接着剤とは、シロキサン結合を有し且つ当該シロキサン結合をなすケイ素に有機基の結合した構造ユニットを含む接着性高分子材料をいうものとする。
　図１（ａ）に示すウエハ積層体Ｗは、例えば次のような工程を経て、作製することができる。まず、トランジスタ形成工程および再配線層形成工程を経た上述のウエハ１０の回路形成面１０ａ側と、上述のウエハ２０をなすこととなるウエハ（追加ウエハ）とを、接着剤層３０を介して接合する。次に、追加ウエハにおけるウエハ１０接合面とは反対側の面に対し、グラインド装置を使用して研削加工を行い、追加ウエハを所定の厚さに至るまで薄化する。次に、薄化された追加ウエハにおける露出面（ウエハ１０接合面とは反対側の面）において、トランジスタ形成工程などを経て半導体素子を形成する。例えば以上のようにして、ウエハ１０,２０とこれらを接合している接着剤層３０とを含む積層構造を有する上述のウエハ積層体Ｗを作製することができる。
　上述の接着剤層３０を形成するための組成物は、硬化性樹脂として、上記のＳｉＯＣ系ポリマーをなすこととなるＳｉＯＣ系材料を含有する。このような構成は、接着剤層３０の高い耐熱性を実現するうえで好ましい。当該ＳｉＯＣ系材料は、好ましくは、シロキサン系有機無機ハイブリッド接着剤である。シロキサン系有機無機ハイブリッド接着剤の主剤としては、例えば、重合性基含有ポリオルガノシルセスキオキサンおよびベンゾシクロブテン（ＢＣＢ）樹脂が挙げられる。重合性基含有ポリオルガノシルセスキオキサンの有する重合性官能基は、好ましくは、エポキシ基または(メタ)アクリロイルオキシ基である。ＢＣＢ樹脂としては、例えば、１,３-ジビニル-１,１,３,３-テトラメチルジシロキサン-ベンゾシクロブテンが挙げられる。ＢＣＢ樹脂の市販品としては、Ｄｏｗ Ｃｈｅｍｉｃａｌ社製の「ＣＹＣＬＯＴＥＮ」を用いることができる。
　本実施形態では、接着剤層３０形成用組成物が重合性基含有ポリオルガノシルセスキオキサンを含有する場合、同組成物における重合性基含有ポリオルガノシルセスキオキサンの含有割合は、例えば７０質量％以上であり、好ましくは８０～９９.８質量％、より好ましくは９０～９９.５質量％である。
　接着剤層３０形成用組成物に重合性基含有ポリオルガノシルセスキオキサンが含有される場合、その重合性基含有ポリオルガノシルセスキオキサンは、本実施形態では、シロキサン構成単位として、下記の式（１）で表される構成単位を少なくとも含む第１構成単位［ＲＳｉＯ3/2］、および、下記の式（２）で表される構成単位を少なくとも含む第２構成単位［ＲＳｉＯ2/2(ＯＲ')］を含む（第２構成単位におけるＲとＲ'は同じであってもよいし異なってもよい）。これら構成単位はシロキサン構成単位におけるいわゆるＴ単位に属し、本実施形態では、構成単位［ＲＳｉＯ3/2］をＴ３体とし、構成単位［ＲＳｉＯ2/2(ＯＲ')］をＴ２体とする。Ｔ３体において、そのケイ素原子は、それぞれが他のシロキサン構成単位中のケイ素原子とも結合する三つの酸素原子と結合している。Ｔ２体において、そのケイ素原子は、それぞれが他のシロキサン構成単位中のケイ素原子とも結合する二つの酸素原子と結合し、且つアルコキシ基の酸素と結合している。このようなＴ３体およびＴ２体は、いずれも、上述のようにシロキサン構成単位としてのＴ単位に属し、加水分解性の三つの官能基を有するシラン化合物の加水分解とその後の縮合反応によって形成されうる、重合性基含有ポリオルガノシルセスキオキサンの部分構造である。
Figure JPOXMLDOC01-appb-C000001
　式（１）におけるＲ1および式（２）におけるＲ1は、それぞれ、エポキシ基または(メタ)アクリロイルオキシ基を含有する基を表す。式（２）におけるＲ2は、水素原子、または、炭素数１～４のアルキル基を表す。
　式（１）および式（２）における各Ｒ1がエポキシ基含有基である場合のそのＲ1としては、例えば、下記の式（３）～（６）で表される基が挙げられる。式（３）～（６）におけるＲ3,Ｒ4,Ｒ5,Ｒ6のそれぞれは、炭素数が例えば１～１０の直鎖状または分岐鎖状のアルキレン基を表す。そのようなアルキレン基としては、例えば、メチレン基、メチルメチレン基、ジメチルメチレン基、エチレン基、プロピレン基、トリメチレン基、テトラメチレン基、ペンタメチレン基、ヘキサメチレン基、およびデカメチレン基が挙げられる。形成される接着剤層３０における高い耐熱性の実現や硬化時収縮の抑制の観点からは、式（１）におけるＲ1および式（２）におけるエポキシ基含有基としてのＲ1は、それぞれ、好ましくは、式（３）で表されるエポキシ基含有基または式（４）で表されるエポキシ基含有基であり、より好ましくは、式（３）で表される基であってＲ3がエチレン基である２-(３,４-エポキシシクロヘキシル)エチル基である。
Figure JPOXMLDOC01-appb-C000002
　上記式（２）におけるＲ2は、上述のように、水素原子または炭素数１～４のアルキル基を表し、従って、式（２）におけるＯＲ2は、ヒドロキシ基、または、炭素数１～４のアルコキシ基を表す。炭素数１～４のアルコキシ基としては、例えば、メトキシ基、エトキシ基、プロポキシ基、イソプロポキシ基、ブトキシ基、およびイソブチルオキシ基が挙げられる。
　接着剤層３０形成用組成物に含まれる重合性基含有ポリオルガノシルセスキオキサンは、上記式（１）で表される構成単位として、一種類を含むものでもよいし、二種類以上を含むものでもよい。当該重合性基含有ポリオルガノシルセスキオキサンは、上記式（２）で表される構成単位として、一種類を含むものでもよいし、二種類以上を含むものでもよい。
　接着剤層３０形成用組成物に含まれる上述の重合性基含有ポリオルガノシルセスキオキサンは、上記のＴ３体として、式（１）で表される構成単位に加えて、下記の式（７）で表される構成単位を含んでもよい。式（７）におけるＲ7は、水素原子、置換もしくは無置換のアルキル基、置換もしくは無置換のアルケニル基、置換もしくは無置換のシクロアルキル基、置換もしくは無置換のアリール基、または、置換もしくは無置換のアラルキル基を表す。式（７）におけるＲ7は、好ましくは、置換もしくは無置換のアルキル基、置換もしくは無置換のアルケニル基、または置換もしくは無置換のアリール基であり、より好ましくはフェニル基である。
Figure JPOXMLDOC01-appb-C000003
　Ｒ7に関して上記したアルキル基としては、例えば、メチル基、エチル基、プロピル基、ｎ-ブチル基、イソプロピル基、イソブチル基、ｓ-ブチル基、ｔ-ブチル基、およびイソペンチル基が挙げられる。Ｒ7に関して上記したアルケニル基としては、例えば、ビニル基、アリル基、およびイソプロペニル基が挙げられる。Ｒ7に関して上記したシクロアルキル基としては、例えば、シクロブチル基、シクロペンチル基、およびシクロヘキシル基が挙げられる。Ｒ7に関して上記したアリール基としては、例えば、フェニル基、トリル基、およびナフチル基が挙げられる。Ｒ7に関して上記したアラルキル基としては、例えば、ベンジル基およびフェネチル基が挙げられる。
　Ｒ7に関して上記したアルキル基、アルケニル基、シクロアルキル基、アリール基、およびアラルキル基の置換基としては、例えば、エーテル基、エステル基、カルボニル基、シロキサン基、フッ素原子などハロゲン原子、アクリル基、メタクリル基、メルカプト基、アミノ基、および水酸基が挙げられる。
　接着剤層３０形成用組成物に含まれる上述の重合性基含有ポリオルガノシルセスキオキサンは、上記のＴ２体として、式（２）で表される構成単位に加えて、下記の式（８）で表される構成単位を含んでもよい。式（８）におけるＲ7は、水素原子、置換もしくは無置換のアルキル基、置換もしくは無置換のアルケニル基、置換もしくは無置換のシクロアルキル基、置換もしくは無置換のアリール基、または、置換もしくは無置換のアラルキル基を表し、具体的には上記式（７）におけるＲ7と同様である。式（８）におけるＲ2は、水素原子または炭素数１～４のアルキル基を表し、具体的には上記式（２）におけるＲ2と同様である。
Figure JPOXMLDOC01-appb-C000004
　重合性基含有ポリオルガノシルセスキオキサンは、そのシロキサン構成単位中に、Ｔ単位である上述の第１および第２構成単位に加えて、いわゆるＭ単位である構成単位［ＲＳｉＯ1/2］、いわゆるＤ単位である構成単位［Ｒ2ＳｉＯ2/2］、及びいわゆるＱ単位である構成単位［ＳｉＯ4/2］からなる群より選択される少なくとも一種を含んでもよい。
　重合性基含有ポリオルガノシルセスキオキサンは、カゴ型、不完全カゴ型、ラダー型、ランダム型のいずれのシルセスキオキサン構造を有していてもよく、これらシルセスキオキサン構造の２以上が組み合わせられた構造を有していてもよい。
　接着剤層３０形成用組成物中の重合性基含有ポリオルガノシルセスキオキサンの全シロキサン構成単位において、Ｔ２体に対するＴ３体のモル比の値（即ち、Ｔ３体／Ｔ２体）は、例えば５～５００であり、下限値は、好ましくは１０である。上限値は、好ましくは１００、より好ましくは５０である。［Ｔ３体／Ｔ２体］の値をこのような範囲に調整することにより、接着剤層３０形成用組成物に含まれる重合性基含有ポリオルガノシルセスキオキサン以外の成分との相溶性が向上し、取扱い性が向上する。重合性基含有ポリオルガノシルセスキオキサンの［Ｔ３体／Ｔ２体］の値が５～５００であることは、Ｔ３体に対してＴ２体の存在量が相対的に少なく、シラノールの加水分解・縮合反応がより進行していることを意味する。
　重合性基含有ポリオルガノシルセスキオキサンにおける上記モル比の値（Ｔ３体／Ｔ２体）は、例えば、29Ｓｉ-ＮＭＲスペクトル測定により求めることができる。29Ｓｉ-ＮＭＲスペクトルにおいて、上述の第１構成単位（Ｔ３体）におけるケイ素原子と、上述の第２構成単位（Ｔ２体）におけるケイ素原子とは、異なるケミカルシフトのピークないしシグナルを示す。これらピークの面積比から、上記モル比の値を求めることができる。重合性基含有ポリオルガノシルセスキオキサンの29Ｓｉ-ＮＭＲスペクトルは、例えば、下記の装置および条件により測定することができる。
測定装置：商品名「ＪＮＭ－ＥＣＡ５００ＮＭＲ」（日本電子株式会社製）
溶媒：重クロロホルム
積算回数：１８００回
測定温度：２５℃
　接着剤層３０形成用組成物に含まれる重合性基含有ポリオルガノシルセスキオキサンの数平均分子量（Ｍｎ）は、好ましくは１０００～５００００であり、より好ましくは１５００～１００００、さらに好ましくは２０００～８０００、特に好ましくは２０００～７０００である。数平均分子量を１０００以上とすることにより、形成される硬化物の絶縁性、耐熱性、耐クラック性、接着性が向上する。一方、数平均分子量を５００００以下とすることにより、同組成物における他の成分との相溶性が向上し、硬化物の絶縁性、耐熱性、耐クラック性が向上する。
　接着剤層３０形成用組成物に含まれる重合性基含有ポリオルガノシルセスキオキサンについての分子量分散度（Ｍｗ／Ｍｎ）は、好ましくは１.０～４.０であり、より好ましくは１.１～３.０、さらに好ましくは１.２～２.７である。分子量分散度を４.０以下とすることにより、形成される硬化物の耐熱性、耐クラック性や接着性がより高くなる。一方、分子量分散度を１.０以上とすることにより、同組成物が液状となりやすく、その取り扱い性が向上する傾向がある。
　重合性基含有ポリオルガノシルセスキオキサンの数平均分子量（Ｍｎ）および重量平均分子量（Ｍｗ）は、ゲル・パーミエーション・クロマトグラフィー（ＧＰＣ）により測定してポリスチレン換算により算出される値とする。重合性基含有ポリオルガノシルセスキオキサンの数平均分子量（Ｍｎ）および重量平均分子量（Ｍｗ）は、例えば、ＨＰＬＣ装置（商品名「ＬＣ-２０ＡＤ」，株式会社島津製作所製）を使用して下記の条件により測定することができる。
カラム：２本のＳｈｏｄｅｘ ＫＦ-８０１（上流側，昭和電工株式会社製）と、Ｓｈｏｄｅｘ ＫＦ-８０２（昭和電工株式会社製）と、Ｓｈｏｄｅｘ ＫＦ-８０３（下流側，昭和電工株式会社製）とを直列に接続
測定温度：４０℃
溶離液：テトラヒドロフラン（ＴＨＦ）
試料濃度：０.１～０.２質量％
流量：１ｍＬ／分
標準試料：ポリスチレン
検出器：ＵＶ-ＶＩＳ検出器（商品名「ＳＰＤ-２０Ａ」，株式会社島津製作所製）
　以上のような重合性基含有ポリオルガノシルセスキオキサンは、加水分解性の三つの官能基を有するシラン化合物の加水分解とこれに続く縮合反応によって製造することができる。その製造に用いられる原料は、下記の式（９）で表される化合物を少なくとも含み、下記の式（１０）で表される化合物を必要に応じて含む。式（９）で表される化合物は、上記式（１）で表される構成単位と上記式（２）で表される構成単位を形成するためのものである。式（１０）で表される化合物は、上記式（７）で表される構成単位と上記式（８）で表される構成単位を形成するためのものである。
Figure JPOXMLDOC01-appb-C000005
　式（９）におけるＲ1は、重合性基を含有する基を表し、具体的には上記式（１）（２）におけるＲ1と同様である。式（９）におけるＸ1は、アルコキシ基またはハロゲン原子を表す。そのアルコキシ基としては、例えば、メトキシ基、エトキシ基、プロポキシ基、イソプロピルオキシ基、ブトキシ基、イソブチルオキシ基など炭素数１～４のアルコキシ基が挙げられる。Ｘ1としてのハロゲン原子としては、例えば、フッ素原子、塩素原子、臭素原子、およびヨウ素原子が挙げられる。Ｘ1は、好ましくはアルコキシ基であり、より好ましくはメトキシ基またはエトキシ基である。式（９）において、三つのＸ1は互いに同じであってもよいし異なってもよい。
　式（１０）におけるＲ7は、置換もしくは無置換のアリール基、置換もしくは無置換のアラルキル基、置換もしくは無置換のシクロアルキル基、置換もしくは無置換のアルキル基、または、置換もしくは無置換のアルケニル基を表し、具体的には上記式（７）（８）におけるＲ7と同様である。式（１０）におけるＸ2は、アルコキシ基またはハロゲン原子を表し、具体的には上記式（９）におけるＸ1と同様である。
　上述の重合性基含有ポリオルガノシルセスキオキサンの製造に用いられる原料は、更に他の加水分解性シラン化合物を含んでもよい。そのような化合物としては、例えば、上記式（９）（１０）で表される両化合物以外の加水分解性三官能シラン化合物、Ｍ単位を形成することとなる加水分解性単官能シラン化合物、Ｄ単位を形成することとなる加水分解性二官能シラン化合物、および、Ｑ単位を形成する加水分解性四官能シラン化合物が挙げられる。
　上記原料としての加水分解性シラン化合物の使用量や組成は、製造目的物である重合性基含有ポリオルガノシルセスキオキサンの構造に応じて適宜に調整される。例えば、上記式（９）で表される化合物の使用量は、使用する加水分解性シラン化合物全量に対して、例えば５５～１００モル％、好ましくは６５～１００モル％である。上記式（１０）で表される化合物の使用量は、使用する加水分解性シラン化合物全量に対して、例えば０～７０モル％である。使用する加水分解性シラン化合物全量に対する、式（９）で表される化合物と式（１０）で表される化合物との総使用量は、例えば６０～１００モル％、好ましくは７０～１００モル％、より好ましくは８０～１００モル％である。
　上述の重合性基含有ポリオルガノシルセスキオキサンの製造において二種類以上の加水分解性シラン化合物を用いる場合、加水分解性シラン化合物の種類ごとの加水分解および縮合反応は、同時に行うこともできるし、順次に行うこともできる。
　上述の加水分解および縮合反応は、好ましくは、一種類の又は二種類以上の溶媒の存在下で行われる。好ましい溶媒としては、例えば、ジエチルエーテル、ジメトキシエタン、テトラヒドロフラン、ジオキサンなどのエーテル、および、アセトン、メチルエチルケトン、メチルイソブチルケトンなどのケトンが挙げられる。溶媒の使用量は、加水分解性シラン化合物１００質量部あたり、例えば２０００質量部以下の範囲内で反応時間等に応じて適宜に調整される。
　上述の加水分解および縮合反応は、好ましくは、一種類の又は二種類以上の触媒および水の存在下で進行される。触媒は、酸触媒であってもよいし、アルカリ触媒であってもよい。触媒の使用量は、加水分解性シラン化合物１モルあたり例えば０.００２～０.２モルの範囲内で適宜に調整される。水の使用量は、加水分解性シラン化合物１モルあたり例えば０.５～２０モルの範囲内で適宜に調整される。
　上記加水分解性シラン化合物の加水分解及び縮合反応は、１段階で行ってもよいし、２段階以上に分けて行ってもよい。上記モル比の値（Ｔ３体／Ｔ２体）が５以上である重合性基含有ポリオルガノシルセスキオキサンを製造する場合には例えば、第１段目の加水分解および縮合反応の反応温度は、例えば４０～１００℃、好ましくは４５～８０℃である。第１段目の加水分解および縮合反応の反応時間は、例えば０.１～１０時間、好ましくは１.５～８時間である。第２段目の加水分解および縮合反応の反応温度は、好ましくは５～２００℃、より好ましくは３０～１００℃である。反応温度を上記範囲に制御することにより、上記モル比の値（Ｔ３体／Ｔ２体）および上記数平均分子量をより効率的に所望の範囲に制御できる傾向がある。また、第２段目の加水分解および縮合反応の反応時間は、特に限定されないが、０．５～１０００時間が好ましく、より好ましくは１～５００時間である。また、上述の加水分解および縮合反応は、常圧下、加圧下、または減圧下で行うことができる。上述の加水分解および縮合反応は、好ましくは、窒素やアルゴンなど不活性ガスの雰囲気下で行われる。
　以上のような加水分解性シラン化合物の加水分解および縮合反応により、上述の重合性基含有ポリオルガノシルセスキオキサンが得られる。反応終了後には、好ましくは、重合性基の開環を抑制するための触媒の中和を行う。こうして得られた重合性基含有ポリオルガノシルセスキオキサンは、必要に応じて精製される。
　接着剤層３０形成用組成物は、例えば以上のようにして製造される重合性基含有ポリオルガノシルセスキオキサンに加えて、好ましくは少なくとも一種類の硬化触媒を含む。
　接着剤層３０形成用組成物がエポキシ基含有ポリオルガノシルセスキオキサンを含む場合の硬化触媒としては、例えば熱カチオン重合開始剤が挙げられる。接着剤層３０形成用組成物が(メタ)アクリロイルオキシ基含有ポリオルガノシルセスキオキサンを含む場合の硬化触媒としては、例えば熱ラジカル重合開始剤が挙げられる。接着剤層３０形成用組成物における硬化触媒の含有量は、重合性基含有ポリオルガノシルセスキオキサン１００質量部あたり、好ましくは０.１～３.０質量部である。
　上述の熱カチオン重合開始剤としては、例えば、アリールスルホニウム塩、アルミニウムキレート、三フッ化ホウ素アミン錯体などのタイプの熱カチオン重合開始剤が挙げられる。アリールスルホニウム塩としては、例えばヘキサフルオロアンチモネート塩が挙げられる。アルミニウムキレートとしては、例えば、エチルアセトアセテートアルミニウムジイソプロピレート、およびアルミニウムトリス(エチルアセトアセテート)が挙げられる。三フッ化ホウ素アミン錯体としては、例えば、三フッ化ホウ素モノエチルアミン錯体、三フッ化ホウ素イミダゾール錯体、および三フッ化ホウ素ピペリジン錯体が挙げられる。
　上述の熱ラジカル重合開始剤としては、例えば、アゾ化合物や過酸化物などのタイプの熱ラジカル重合開始剤が挙げられる。アゾ化合物としては、例えば、２,２'－アゾビスイソブチロニトリル、２,２'-アゾビス(２,４-ジメチルバレロニトリル)、２,２'-アゾビス(４-メトキシ-２,４-ジメチルバレロニトリル)、ジメチル-２,２'-アゾビス(２-メチルプロピオネート)、２,２'-アゾビス(イソ酪酸)ジメチル、ジエチル-２,２'-アゾビス(２-メチルプロピオネート)、およびジブチル-２,２'-アゾビス(２-メチルプロピオネート）が挙げられる。過酸化物としては、例えば、ベンゾイルパーオキサイド、ｔ-ブチルパーオキシ-２-エチルヘキサノエート、２,５-ジメチル-２,５-ジ(２-エチルヘキサノイル)パーオキシヘキサン、ｔ-ブチルパーオキシベンゾエート、ｔ-ブチルパーオキサイド、クメンハイドロパーオキサイド、ジクミルパーオキサイド、ジ-ｔ-ブチルパーオキサイド、２,５-ジメチル-２,５-ジブチルパーオキシヘキサン、２,４-ジクロロベンゾイルパーオキサイド、１,４-ジ(２-ｔ-ブチルパーオキシイソプロピル)ベンゼン、１,１-ビス(ｔ-ブチルパーオキシ)-３,３,５-トリメチルシクロヘキサン、メチルエチルケトンパーオキサイド、および１,１,３,３-テトラメチルブチルパーオキシ-２-エチルヘキサノエートが挙げられる。
　接着剤層３０形成用組成物は、上述の重合性基含有ポリオルガノシルセスキオキサンに加えて、一種類の又は二種類以上の他の硬化性化合物を含んでもよい。当該硬化性化合物としては、例えば、上述の重合性基含有ポリオルガノシルセスキオキサン以外のエポキシ化合物、(メタ)アクリロイルオキシ基含有化合物、ビニル基含有化合物、オキセタン化合物、およびビニルエーテル化合物が挙げられる。
　上述の重合性基含有ポリオルガノシルセスキオキサン以外のエポキシ化合物としては、例えば、脂環式エポキシ化合物（脂環式エポキシ樹脂）、芳香族エポキシ化合物（芳香族エポキシ樹脂）、および脂肪族エポキシ化合物（脂肪族エポキシ樹脂）が挙げられる。脂環式エポキシ化合物としては、例えば、３,４,３',４'-ジエポキシビシクロヘキサン、２,２-ビス(３,４-エポキシシクロヘキシル)プロパン、１,２-ビス(３,４-エポキシシクロヘキシル)エタン、２,３-ビス(３,４-エポキシシクロヘキシル)オキシラン、ビス(３,４-エポキシシクロヘキシルメチル)エーテル、および、２,２-ビス(ヒドロキシメチル)-１-ブタノールの１,２-エポキシ-４-(２-オキシラニル)シクロヘキサン付加物（例えば、株式会社ダイセルの商品名「ＥＨＰＥ３１５０」）が挙げられる。
　上記芳香族エポキシ化合物としては、例えば、エピビスタイプグリシジルエーテル型エポキシ樹脂やノボラック・アルキルタイプグリシジルエーテル型エポキシ樹脂が挙げられる。
　上記脂肪族エポキシ化合物としては、例えば、環状構造を有しないｑ価のアルコール（ｑは自然数である）のグリシジルエーテル、一価カルボン酸または多価カルボン酸のグリシジルエステル、および、二重結合を有する油脂のエポキシ化物が挙げられる。二重結合を有する油脂のエポキシ化物としては、例えば、エポキシ化亜麻仁油、エポキシ化大豆油、およびエポキシ化ひまし油が挙げられる。
　上述の(メタ)アクリロイルオキシ基含有化合物としては、例えば、トリメチロールプロパントリ(メタ)アクリレート、ジトリメチロールプロパンテトラ(メタ)アクリレート、ペンタエリスリトールトリ(メタ)アクリレート、ペンタエリスリトールテトラ(メタ)アクリレート、ジペンタエリスリトールペンタ(メタ)アクリレート、ジペンタエリスリトールヘキサ(メタ)アクリレート、グリセリントリ(メタ)アクリレート、トリス（２－ヒドロキシエチル）イソシアヌレートトリ(メタ)アクリレート、エチレングリコールジ(メタ)アクリレート、１,３-ブタンジオールジ(メタ)アクリレート、１,４-ブタンジオールジ(メタ)アクリレート、１,６-ヘキサンジオールジ(メタ)アクリレート、ネオペンチルグリコールジ(メタ)アクリレート、ジエチレングリコールジ(メタ)アクリレート、トリエチレングリコールジ(メタ)アクリレート、ジプロピレングリコールジ(メタ)アクリレート、ビス(２-ヒドロキシエチル)イソシアヌレートジ(メタ)アクリレート、ジシクロペンタニルジアクリレート、エポキシアクリレート、ウレタンアクリレート、不飽和ポリエステル、ポリエステルアクリレート、ポリエーテルアクリレート、ビニルアクリレート、シリコーンアクリレート、およびポリスチリルエチルメタクリレートが挙げられる。また、上述の(メタ)アクリロイルオキシ基含有化合物としては、ナガセケムテックス株式会社製の「ＤＡ-１４１」、東亞合成株式会社製の「アロニックスＭ-２１１Ｂ」および「アロニックスＭ-２０８」、並びに、新中村化学株式会社製の「ＮＫエステル」、「ＡＢＥ-３００」、「Ａ-ＢＰＥ-４」、「Ａ-ＢＰＥ-１０」、「Ａ-ＢＰ Ｅ-２０」、「Ａ-ＢＰＥ-３０」、「ＢＰＥ-１００」、「ＢＰＥ-２００」、「ＢＰＥ-５００」、「ＢＰＥ-９００」、および「ＢＰＥ-１３００Ｎ」も挙げられる。
　上述のビニル基含有化合物としては、例えば、スチレンおよびジビニルベンゼンが挙げられる。
　上述のオキセタン化合物としては、例えば、３,３-ビス(ビニルオキシメチル)オキセタン、３-エチル-３-(ヒドロキシメチル)オキセタン、３-エチル-３-(２-エチルヘキシルオキシメチル)オキセタン、３-エチル-３-(ヒドロキシメチル)オキセタン、３-エチル-３-[(フェノキシ)メチル]オキセタン、３-エチル-３-(ヘキシルオキシメチル)オキセタン、３-エチル-３-(クロロメチル)オキセタン、および３,３-ビス(クロロメチル)オキセタンが挙げられる。
　上述のビニルエーテル化合物としては、例えば、２-ヒドロキシエチルビニルエーテル、３-ヒドロキシプロピルビニルエーテル、２-ヒドロキシプロピルビニルエーテル、２-ヒドロキシイソプロピルビニルエーテル、４-ヒドロキシブチルビニルエーテル、３-ヒドロキシブチルビニルエーテル、２-ヒドロキシブチルビニルエーテル、３-ヒドロキシイソブチルビニルエーテル、２-ヒドロキシイソブチルビニルエーテル、１-メチル-３-ヒドロキシプロピルビニルエーテル、１-メチル-２-ヒドロキシプロピルビニルエーテル、１-ヒドロキシメチルプロピルビニルエーテル、４-ヒドロキシシクロヘキシルビニルエーテル、１,６-ヘキサンジオールモノビニルエーテル、１,６-ヘキサンジオールジビニルエーテル、１,８-オクタンジオールジビニルエーテル、ｐ-キシレングリコールモノビニルエーテル、ｐ-キシレングリコールジビニルエーテル、ｍ-キシレングリコールモノビニルエーテル、ｍ-キシレングリコールジビニルエーテル、ｏ-キシレングリコールモノビニルエーテル、ｏ-キシレングリコールジビニルエーテル、ジエチレングリコールモノビニルエーテル、ジエチレングリコールジビニルエーテル、トリエチレングリコールモノビニルエーテル、およびトリエチレングリコールジビニルエーテルが挙げられる。
　接着剤層３０形成用組成物は、その塗工性等を調整するうえでは溶剤を含むのが好ましい。溶剤としては、例えば、プロピレングリコールモノメチルエーテルアセテート、メチルエチルケトン、メチルイソブチルケトン、シクロヘキサノン、トルエン、キシレン、酢酸エチル、酢酸ブチル、３-メトキシブチルアセテート、メトキシプロピルアセテート、エチレングリコールモノメチルエーテルアセテート、メタノール、エタノール、イソプロピルアルコール、１-ブタノール、１-メトキシ-２-プロパノール、３-メトキシブタノール、エトキシエタノール、ジイソプロピルエーテル、エチレングリコールジメチルエーテル、およびテトラヒドロフランが挙げられる。
　接着剤層３０形成用組成物は、更に、シランカップリング剤、消泡剤、酸化防止剤、ブロッキング防止剤、レベリング剤、界面活性剤、増量剤、防錆剤、帯電防止剤、可塑剤など、各種の添加剤を含んでもよい。
　接着剤層３０またはシロキサン系有機無機ハイブリッド接着剤において、炭素割合は、好ましくは２０～７０質量％、より好ましくは３０～７０質量％、より好ましくは４０～６０質量％であり、水素割合は、好ましくは２～２０質量％、より好ましくは３～１５質量％、より好ましくは４～１０質量％であり、酸素割合は、好ましくは１０～４０質量％、より好ましくは１５～３５質量％、より好ましくは２０～３０質量％であり、ケイ素割合は、好ましくは３～４０質量％、より好ましくは５～３０質量％、より好ましくは１０～２０質量％である。このような構成は、形成される接着剤層３０における高い耐熱性の実現および硬化時収縮の抑制に加えて、形成される接着剤層３０においてその厚さを例えば５μｍ以下に設定しつつも十分なウエハ接合強度を発現させるのに適する。上記の各元素割合は、例えばＣＨＮ元素分析や、Ｓｉ定量分析（重量法）、ＩＣＰ発光分析、Ｘ線光電子分光分析などによって同定することが可能である。
　以上のような接着剤層３０形成用組成物を用いての上述のウエハ接合においては、例えば、まず、接合対象面である一方のウエハの表面に接着剤層３０形成用組成物をスピンコーティングによって塗布して接着剤組成物層を形成し、加熱によって当該組成物層を乾燥させて固化させる。その際の加熱温度は例えば５０～１５０℃であり、加熱時間は例えば５～１２０分間である。次に、一方のウエハ上に形成された接着剤組成物層を介して二つのウエハを加圧しつつ貼り合せた後、接着剤組成物層について加熱によって硬化させる。貼り合わせにおいて、加圧力は例えば３００～５０００ｇ／ｃｍ2であり、温度は例えば３０～２００℃である。硬化のための加熱温度は例えば１００～３００℃であり、加熱時間は例えば５～１２０分間である。接着剤層３０形成用組成物が硬化性樹脂として重合性基含有ポリオルガノシルセスキオキサンを含有する場合には、当該接着剤組成物は、好ましくは、上記の貼合わせ前に室温以上かつ８０℃以下の温度で加熱され、且つ貼合わせ後に１００～２００℃の温度で硬化される。
　こうして形成される接着剤層３０の厚さは、好ましくは５μｍ以下、より好ましくは４μｍ以下、より好ましくは３μｍ以下である。接着剤層３０の厚さは例えば０.５μｍ以上である。　
　本半導体装置製造方法においては、次に、図１（ｂ）に示すように、ウエハ２０の主面２０ａ上に絶縁膜２１を形成する。絶縁膜２１は、ウエハ２０の主面２０ａを被覆するとともに、所定のパターン形状の凹部を有する。この凹部には、後述のように配線パターンが形成されることとなる。
　絶縁膜２１は、例えば次のようにして形成することができる。まず、熱酸化法やＣＶＤ法により、ウエハ２０の主面２０ａ上に絶縁材料膜を形成する。絶縁材料膜としては、シリコン酸化膜やシリコン窒化膜が挙げられる。次に、リソグラフィ技術により、当該絶縁材料膜上に所定のレジストパターンを形成する。次に、当該レジストパターンをエッチングマスクとして利用して行う、当該絶縁材料膜に対するエッチング処理により、当該絶縁材料膜をパターニングする。エッチング処理は例えばウエットエッチングで行われる。その後、レジストパターンを除去する。例えば以上のようにして、所定のパターン形状の凹部を有する絶縁膜２１を形成することができる。
　本半導体装置製造方法においては、次に、図１（ｃ）に示すように、ウエハ積層体ＷにおいてスルーホールとしてのホールＨを形成する（ホール形成工程）。具体的には、まず、絶縁膜２１上に、エッチングマスクとしてのレジストパターンを形成する。このレジストパターンは、ウエハ積層体Ｗにおけるホール形成箇所に対応する箇所にホール形成用の開口部を有するものである。次に、ウエハ積層体Ｗにおいて、エッチングマスクである当該レジストパターンを介してのウエハ２０側からのエッチング処理により、ウエハ２０および接着剤層３０を貫通してウエハ１０における配線パターン１２ｂに至るホールＨを形成する。このエッチング処理では、反応性イオンエッチングが行われる。ウエハ２０に対するエッチング処理では、好ましくは、ボッシュプロセスによる反応性イオンエッチングが行われ、そのエッチングガスとしては、好ましくは、ＳｉＦ6とＡｒとを含む混合ガスが採用される。その後の接着剤層３０に対するエッチング処理のエッチングガスとしては、好ましくは、ＣＨＦ3とＣＦ4とＯ2とＡｒとを含む混合ガスが採用される。また、配線パターン１２ｂにおいてホールＨに臨む部分は、ホールＨの底面をなす。
　本半導体装置製造方法においては、次に、図２（ａ）に示すように、ウエハ積層体ＷのホールＨの内面に絶縁膜４１をコンフォーマルに形成する。絶縁膜４１は、例えばシリコン酸化膜であり、例えばＣＶＤ法によって形成される。
　次に、図２（ｂ）に示すように、絶縁膜４１におけるホールＨ底面上の部分をエッチング除去する。具体的には、ホールＨ内の絶縁膜４１における配線パターン１２ｂ上の部分を例えば反応性イオンエッチングにより除去する。その反応性イオンエッチングにおけるエッチングガスとしては、好ましくは、ＣＨＦ3とＣＦ4とＡｒとを含む混合ガスが採用される。
　本半導体装置製造方法においては、次に、ホールＨの形成されたウエハ積層体Ｗを洗浄処理に付す（洗浄工程）。本工程での洗浄処理は、酸素プラズマ洗浄処理および／またはアルゴンスパッタリング洗浄処理を含む。本工程では、好ましくは、酸素プラズマ洗浄処理が行われ、それより後にアルゴンスパッタリング洗浄処理が行われる。また、本工程では、硫酸洗浄処理が行われてもよい。硫酸洗浄処理は、酸素プラズマ洗浄処理とそれより後のアルゴンスパッタリング洗浄処理との間に行われるのが好ましい。
　洗浄工程において酸素プラズマ洗浄処理が行われる場合、その処理時間は、好ましくは５～１２０秒、より好ましくは１０～６０秒、より好ましくは１５～４０秒である。洗浄工程においてアルゴンスパッタリング洗浄処理が行われる場合、その処理時間は、好ましくは０.５～５分、より好ましくは２～４分である。洗浄工程において硫酸洗浄処理が行われる場合、その処理時間は、好ましくは１０～１００秒、より好ましくは２０～９０秒である。硫酸洗浄処理に使用される硫酸の濃度は例えば１～３質量％である。
　次に、ホールＨの壁面にバリア層（図示略）をコンフォーマルに形成した後、図３（ａ）に示すように、導電材料５０の堆積を行う。バリア層形成材料としては例えばＴａが挙げられる。導電材料５０としては本実施形態ではＣｕが採用される。導電材料５０の堆積手法としては、電気めっき法を採用することができる。電気めっき法を採用する場合、上記バリア層の形成の後、例えばスパッタリング成膜法により、電気めっき用のシード層をホールＨ内にコンフォーマルに形成する。シード層形成材料としては例えばＣｕが挙げられる。電気めっき法においては、このシード層上においてＣｕを成長させる。
　次に、導電材料５０の過剰堆積部分を、図３（ｂ）に示すように除去する。除去手法としては、例えば化学的機械研磨（ＣＭＰ）が挙げられる。このような除去により、ウエハ積層体ＷのホールＨ内に導電部５１が形成され、且つ絶縁膜２１の凹部内に配線パターン５２が形成されることとなる。導電部５１の直径は、本実施形態では例えば５～２０μｍである。配線パターン５２は、ウエハ２０上に形成される再配線層の要素であり、ウエハ２０の主面２０ａ側に作り込まれている所定の半導体素子と電気的に接続されることとなる。導電部５１は、ウエハ１０の回路形成面１０ａにおける配線パターン１２ｂに対して構造的かつ電気的に接続されているとともに、配線パターン５２に対して構造的かつ電気的に接続されている。このような導電部５１は、製造される半導体装置において、ウエハ１０由来の半導体素子とウエハ２０由来の半導体素子との間を電気的に接続するための貫通電極をなすこととなる。
　この後、主面２０ａ上に再配線層の形成されたウエハ２０の上への接着剤層３０を介しての更なるウエハ２０の積層から導電部５１の形成までを含む一連の過程が、製造目的の半導体装置の半導体素子積層数に応じた所定の回数、行われる。
　本半導体装置製造方法において、ウエハ１０は、その裏面１０ｂ側からの研削加工によって薄化されてもよい。その薄化後のウエハ１０の厚さは、例えば１０～４００μｍである。また、最も後に積層されたウエハ２０の再配線層上には、外部接続用バンプが形成されてもよい。或いは、薄化後のウエハ１０を貫通してウエハ１０の回路形成面１０ａ側の再配線層内の所定の配線パターンと電気的に接続している貫通電極を形成し、当該貫通電極と電気的に接続している外部接続用バンプをウエハ１０の裏面１０ｂ側に形成してもよい。
　以上のようにして、半導体素子がその厚さ方向に集積された立体的構造を有する半導体装置を製造することができる。この半導体装置は、ダイシングによって個片化されてもよい。
　本半導体装置製造方法では、上述のように、半導体素子間を電気的に接続するための貫通電極をなすこととなる導電部５１が、ウエハ１０の回路形成面１０ａの配線パターン１２ｂに対して構造的かつ電気的に接続されている。このようなバンプレス構造は、多層化される半導体素子間において短い導電経路を実現するうえで好適である。従来式のＷＯＷプロセスでは、ウエハを貫通する貫通電極に電気的に接続されるバンプ電極が当該ウエハ表面に形成されたうえで、当該バンプ電極を介して半導体素子間の電気的接続が図られる場合がある。これに対し、本半導体装置製造方法では、貫通電極をなすこととなる導電部５１がウエハ１０における配線パターン１２ｂに対して直接的に接続されて、半導体素子間の電気的接続においてバンプレス構造が形成されるのである。このようなバンプレス構造は、多層化される半導体素子間において短い導電経路を実現するうえで好適であり、多層化される半導体素子間の導電経路が短いほど、当該素子間の導電経路ないし配線の抵抗は小さくなる傾向にある。
　加えて、本半導体装置製造方法は、接着剤層３０を介しての半導体ウエハの積層を経て半導体素子が多層化される方法であり、且つウエハ間を接合する接着剤層３０がＳｉＯＣ系ポリマーを接着剤として含有する。これとともに、本方法では、ウエハ２０および接着剤層３０を貫通するホールＨの形成されたウエハ積層体Ｗが、洗浄工程において、酸素プラズマ洗浄処理および／またはアルゴンスパッタリング洗浄処理を含む洗浄処理に付される。これら構成は、ホールＨ内に形成される導電部５１ないし貫通電極とウエハ１０における配線パターン１２ｂとの間において低いコンタクト抵抗を実現するうえで好適であるという知見を、本発明は得ている。例えば、後記の実施例および比較例を以て示すとおりである。ホールＨ内の導電部５１ないし貫通電極とウエハ１０における配線パターン１２ｂとの間のコンタクト抵抗が小さいほど、製造される半導体装置において、当該貫通電極を介して電気的に接続される半導体素子間の導電経路全体ないし配線全体の抵抗は小さくなる傾向にある。
　以上のように、本半導体装置製造方法は、製造される半導体装置において、多層化される半導体素子間にて低い配線抵抗を実現するのに適する。このような本半導体装置製造方法は、製造される半導体装置において、低消費電力での高速の信号伝送を抑制するうえで好適であり、また、高周波信号の減衰を抑制するうえで好適である。
　本方法における接着剤層３０は、上述のように、好ましくは、重合性基含有ポリオルガノシルセスキオキサンを含む接着剤組成物の硬化物である。このような接着剤層３０は、高い耐熱性を実現するとともに、接着剤層３０の形成のための硬化温度の低下を図って被着体たるウエハ内の素子へのダメージを抑制するのに適する。
　本方法における接着剤層３０の厚さは、上述のように、好ましくは５μｍ以下、より好ましくは４μｍ以下、より好ましくは３μｍ以下である。このような構成は、本方法において形成される導電部５１ないし貫通電極の短縮化を図るのに適し、従って、当該貫通電極を介して電気的に接続される半導体素子間の導電経路全体ないし配線全体の抵抗を小さくするのに適する。また、シロキサン系有機無機ハイブリッド接着剤を含有する接着剤層３０は、この程度に薄い場合においても十分なウエハ接合強度を発揮するのに適する。
　加えて、接着剤層３０が薄いほど、図１（ｃ）を参照して上述したホール形成工程やその後の洗浄工程を経た各段階において、ホールＨ内でのエッチング残渣を低減しやすい。ホールＨ内でのエッチング残渣の低減は、上述のコンタクト抵抗の低下を図るのに資する。
　更に加えて、接着剤層３０が薄いほど、図１（ｃ）を参照して上述したホール形成工程において、接着剤層３０のホール露出面にアンダーカットやサイドエッチが生ずることを抑制しやすく、適切な形状のホールＨしたがって導電部５１を形成しやすい。このような構成は、いわゆる導電部５１におけるリーク電流の発生を抑制するのに資する。
　本方法におけるウエハ２０の厚さは、上述のように、３０μｍ以下であり、好ましくは２０μｍ以下、より好ましくは１５μｍ以下である。このような構成は、本方法において形成される導電部５１ないし貫通電極の短縮化を図るのに適し、従って、当該貫通電極を介して電気的に接続される半導体素子間の導電経路全体ないし配線全体の抵抗を小さくするのに適する。
　また、ウエハ２０や接着剤層３０が上述のように薄いことは、本方法により製造される半導体装置の小型化や高密度化に資する。
〔実施例１〕
　以下のようにして、所定のウエハ積層体において総数７１の貫通電極を形成した。
〈ウエハ積層体の作製〉
　まず、表面に再配線層を伴う第１シリコンウエハ（直径３００ｍｍ）と、第２シリコンウエハ（直径３００ｍｍ）とを用意した。第１シリコンウエハの再配線層は、再配線層外に露出する領域を有するＣｕ配線パターンを含む。次に、第１シリコンウエハの再配線側と第２シリコンウエハとを、後記の接着剤組成物Ｃを使用して接合した。具体的には、まず、一方のウエハの表面に所定量の接着剤組成物Ｃをスピンコーティングによって塗布して接着剤組成物層を形成し、加熱によって当該組成物層を乾燥させて固化させた。その際、まず８０℃で４分間の加熱を行い、続いて１００℃で２分間の加熱を行った。次に、一方のウエハ上に形成された接着剤組成物層を介して二つのウエハを加圧しつつ貼り合せた後、接着剤組成物層について加熱によって硬化させた。貼り合わせにおいて、加圧力は例えば１０００ｇ／ｃｍ2であり、温度は５０℃である。硬化の際、まず１３５℃で３０分間の加熱を行い、続いて１７０℃で３０分間の加熱を行った。ウエハ間を接合する接着剤層の厚さは２.５μｍである。以上のようにして、第１および第２シリコンウエハとこれらを接合している接着剤層（厚さ２.５μｍ）とを含む積層構造を有するウエハ積層体を作製した。
〈ウエハ積層体に対するプロセス〉
　次に、ウエハ積層体における第２シリコンウエハに対してグラインド装置（商品名「ＤＧＰ８７６１ＨＣ」，株式会社ディスコ製）を使用して研削加工を行い、第２シリコンウエハを厚さ１０μｍまで薄化した。次に、第２シリコンウエハの被研削面上にＣＶＤ法によりシリコン酸化膜（絶縁膜）を形成した。次に、当該絶縁膜において所定のパターン形状の凹部を形成した。凹部は、リソグラフィ技術によって絶縁膜上に所定のレジストパターンを形成した後、当該レジストパターンをエッチングマスクとして利用して行う、当該絶縁材料膜に対するエッチング処理により、形成した。
　次に、絶縁膜上からのレジストパターンの除去の後、ウエハ積層体においてホール（スルーホール）を形成した。具体的には、まず、絶縁膜上に、エッチングマスクとしてのレジストパターンを形成した。このレジストパターンは、ウエハ積層体におけるホール形成箇所に対応する箇所にホール形成用の開口部を有するものである。次に、ウエハ積層体において、エッチングマスクである当該レジストパターンを介しての第２シリコンウエハ側からのエッチング処理により、第２シリコンウエハ（厚さ１０μｍ）および接着剤層（厚さ２.５μｍ）を貫通して第１シリコンウエハにおける配線パターンに至るホールを形成した。このエッチング処理では、まず、第２シリコンウエハに対する第１エッチング処理を行い、その後、接着剤層に対する第２エッチング処理を行った。第１エッチング処理では、エッチング装置（商品名「Ｓｉｌｉｖｉａ」，アプライドマテリアルズ社製）を使用し、ボッシュプロセスによる反応性イオンエッチングを行い、ＳｉＦ6とＡｒとの混合ガスをエッチングガスとして使用した。第２エッチング処理では、エッチング装置（商品名「ｅ－ＭＡＸ」，アプライドマテリアルズ社製）を使用し、反応性イオンエッチングを行い、ＣＨＦ3とＣＦ4とＯ2とＡｒとの混合ガスをエッチングガスとして使用した。
　次に、ウエハ積層体のホールの内面にＣＶＤ法によってシリコン酸化膜をコンフォーマルに形成した。次に、このシリコン酸化膜におけるホール底面上の部分をエッチング除去した。そのためのエッチング処理では、エッチング装置（商品名「ｅ－ＭＡＸ」，アプライドマテリアルズ社製）を使用し、反応性イオンエッチングを行い、ＣＨＦ3とＣＦ4とＡｒとの混合ガスをエッチングガスとして使用した。
　次に、ウエハ積層体を洗浄処理に付した。具体的には、ホールの形成されているウエハ積層体について、酸素プラズマ洗浄処理を行い、その後、硫酸洗浄処理を行った。酸素プラズマ洗浄処理では、プラズマ装置（商品名「ｅ－ＭＡＸ」，アプライドマテリアルズ社製）を使用し、酸素ガスを用い、温度条件を１２０℃とし、プラズマアッシング（洗浄処理）時間を１５秒とした。硫酸洗浄処理では、洗浄装置（商品名「ＧＰＴＣ－１」）を使用し、２質量％硫酸を用い、洗浄処理時間を４３秒とした。
　次に、洗浄処理を経たホールの壁面に、ＣＶＤ法によってＴａバリア層（厚さ８０ｎｍ）をコンフォーマルに形成し、続いて、スパッタリング成膜法によって電気めっき用のＣｕシード層（厚さ１μｍ）をコンフォーマルに形成した。次に、ウエハ積層体におけるホール内と第２シリコンウエハ上の絶縁膜の有する凹部内とにわたり、電気めっき法によってＣｕを堆積させた。次に、第２シリコンウエハ上のＣｕの過剰堆積部分をＣＭＰ法によって除去した。これにより、ウエハ積層体のホール内に貫通電極が形成され、且つ、ウエハ積層体の第２シリコンウエハ上の絶縁膜の凹部内に配線パターンが形成された。
〈接着剤組成物Ｃの作製〉
　後記のようにして得られるエポキシ基含有のポリオルガノシルセスキオキサン１００質量部と、プロピレングリコールモノメチルエーテルアセテート１１５質量部と、アンチモン系スルホニウム塩（商品名「ＳＩ－１５０Ｌ」，三新化学工業株式会社製）０.４５質量部（固形分として）と、(４-ヒドロキシフェニル)ジメチルスルホニウムメチルサルファイト（商品名「サンエイドＳＩ助剤」，三新化学工業株式会社製）０.０５質量部とを混合し、接着剤組成物Ｃを得た。
〈ポリオルガノシルセスキオキサンの合成〉
　還流冷却器と、窒素ガス導入管と、撹拌装置と、温度計とを備えた３００ｍＬのフラスコ内で、窒素ガスを導入しながら、２-(３,４-エポキシシクロヘキシル)エチルトリメトキシシラン１６１.５ｍｍｏｌ（３９.７９ｇ）と、フェニルトリメトキシシラン９ｍｍｏｌ（１.６９ｇ）と、溶媒としてのアセトン１６５.９ｇとを混合して５０℃に昇温した。次に、当該混合物に、５％炭酸カリウム水溶液４.７ｇ（炭酸カリウムとして１.７ｍｍｏｌ）を５分かけて滴下し、続いて水１７００ｍｍｏｌ（３０.６ｇ）を２０分かけて滴下した。滴下操作の間、混合物に著しい温度上昇は生じなかった。当該滴下操作の後、フラスコ内に窒素ガスを導入しながら、５０℃で４時間、重縮合反応を行った。重縮合反応後の反応溶液中の生成物を分析したところ、数平均分子量は１９００であり、分子量分散度は１.５であった。そして、静置されて冷却された反応溶液について、相分離によって生じる下層液（水相）が中性になるまで水洗を繰り返した後、上層液を分取し、１ｍｍＨｇおよび４０℃の条件で溶媒量が２５質量％になるまで上層液から溶媒を留去し、無色透明の液状の生成物（エポキシ基含有ポリオルガノシルセスキオキサン）を得た。
〔実施例２〕
　洗浄工程において、酸素プラズマ洗浄処理を行わないこと、および、硫酸洗浄処理の後にアルゴンスパッタリング洗浄処理を行ったこと、以外は実施例１のプロセスと同様にして、上記のウエハ積層体に対して実施例２のプロセスを行った。実施例２におけるアルゴンスパッタリング洗浄処理では、スパッタリング装置（商品名「Ｐｒｏｄｕｃｅｒ」，アプライドマテリアルズ社製）を使用し、Ａｒスパッタリング（洗浄処理）時間を３分とした。
〔実施例３〕
　洗浄工程において、硫酸洗浄処理の後にアルゴンスパッタリング洗浄処理を行ったこと以外は実施例１のプロセスと同様にして、上記のウエハ積層体に対して実施例３のプロセスを行った。実施例３におけるアルゴンスパッタリング洗浄処理では、スパッタリング装置（商品名「Ｐｒｏｄｕｃｅｒ」，アプライドマテリアルズ社製）を使用し、Ａｒスパッタリング（洗浄処理）時間を３分とした。
〔実施例４〕
　洗浄工程において、硫酸洗浄処理の時間を４３秒から８６秒としたこと、および、硫酸洗浄処理の後にアルゴンスパッタリング洗浄処理を行ったこと、以外は実施例１のプロセスと同様にして、上記のウエハ積層体に対して実施例４のプロセスを行った。実施例４におけるアルゴンスパッタリング洗浄処理では、スパッタリング装置（商品名「Ｐｒｏｄｕｃｅｒ」，アプライドマテリアルズ社製）を使用し、Ａｒスパッタリング（洗浄処理）時間を３分とした。
〔比較例１〕
　洗浄工程において、酸素プラズマ洗浄処理を行わなかったこと以外は実施例１のプロセスと同様にして、上記のウエハ積層体に対して比較例１のプロセスを行った。
〈抵抗値測定〉
　実施例１～４および比較例１の各ウエハ積層体について、形成された総数７１の貫通電極のチェーン抵抗（デイジーチェーン抵抗）の値を測定した。その測定結果を図４から図７に示す。図４は、実施例１および比較例１に係る各チェーン抵抗測定結果を表すグラフである。図５は、実施例２および比較例１に係る各チェーン抵抗測定結果を表すグラフである。図６は、実施例１、実施例３、および比較例１に係る各チェーン抵抗測定結果を表すグラフである。図７は、実施例３、実施例４、および比較例１に係る各チェーン抵抗測定結果を表すグラフである。各グラフにおいて、横軸は抵抗の値（Ω）を表し、縦軸は累積確率（％）を表す。また、グラフ中の各プロットは、所定の一の貫通電極のコンタクト抵抗（第１シリコンウエハの配線パターンとその上の貫通電極とのコンタクト抵抗）を示すものである。
［評価］
　上述の抵抗値測定において、実施例１～４の方法により形成された貫通電極の９９％の測定点のコンタクト抵抗は、７００Ω以下（実施例１）、４５０Ω以下（実施例２）、１５０Ω以下（実施例３）、および２５０Ω以下（実施例４）であった。図４から図７に示すグラフから、実施例１～４の方法において形成された貫通電極のコンタクト抵抗値は、比較例１の方法において形成された貫通電極のコンタクト抵抗値よりも、大きく低減されていることや、ばらつきが大きく抑制されていることが、判る。
　以上のまとめとして、本発明の構成及びそのバリエーションを以下に付記しておく。
［１］配線パターンを含む回路形成面を有する第１ウエハ、主面とこれとは反対の裏面を有する第２ウエハ、および、ＳｉＯＣ系ポリマーを含有し且つ前記第１ウエハの前記回路形成面と前記第２ウエハの前記裏面との間に介在する接着剤層、を含む積層構造を有するウエハ積層体を用意する、第１工程と、
　前記ウエハ積層体において、前記第２ウエハの前記主面側の一部をマスクするマスクパターンを介しての当該第２ウエハ側からのエッチング処理により、当該第２ウエハおよび前記接着剤層を貫通して前記第１ウエハにおける前記配線パターンに至るホールを形成する、第２工程と、
　前記ホールの内面に絶縁膜を形成する第３工程と、
　前記ホール内の前記絶縁膜における前記配線パターン上の部分をエッチング除去する第４工程と、
　前記第４工程を経た前記ウエハ積層体を、酸素プラズマ洗浄処理および／またはアルゴンスパッタリング洗浄処理を含む洗浄処理に付す、第５工程と、
　前記洗浄工程を経た前記ホール内への導電材料の充填によって導電部を形成する第６工程と、を含む半導体装置製造方法。
［２］前記ＳｉＯＣ系ポリマーにおける、炭素割合は、２０～７０質量％、３０～７０質量％、又は４０～６０質量％であり、水素割合は、２～２０質量％、３～１５質量％、又は４～１０質量％であり、酸素割合は、１０～４０質量％、１５～３５質量％、又は２０～３０質量％であり、ケイ素割合は、３～４０質量％、５～３０質量％、又は１０～２０質量％である、［１］に記載の半導体装置製造方法。
［３］エッチング処理は、反応性イオンエッチングである、［１］又は［２］に記載の半導体装置製造方法。
［４］前記洗浄処理は、酸素プラズマ洗浄処理およびそれより後のアルゴンスパッタリング洗浄処理を含む、［１］から［３］のいずれか一つに記載の半導体装置製造方法。
［５］前記酸素プラズマ洗浄処理の処理時間は、５～１２０秒、１０～６０秒、又は１５～４０秒である、［１］から［４］のいずれか一つに記載の半導体装置製造方法。
［６］前記アルゴンスパッタリング洗浄処理の処理時間は０.５～５分、又は２～４分である、［１］から［５］のいずれか一つに記載の半導体装置製造方法。
［７］前記洗浄処理は、酸素プラズマ洗浄処理およびアルゴンスパッタリング洗浄処理の間の硫酸洗浄処理を含む、［１］から［６］のいずれか一つに記載の半導体装置製造方法。
［８］前記硫酸洗浄処理の処理時間は、１０～１００秒、又は２０～９０秒である、［７］に記載の半導体装置製造方法。
［９］第６工程における導電材料の充填手法は、電気めっき法である、［１］から［８］のいずれか一つに記載の半導体装置製造方法。
［１０］前記接着剤層は、シロキサン系有機無機ハイブリッド接着剤を含む接着剤組成物の硬化物である、［１］から［９］のいずれか一つに記載の半導体装置製造方法。
［１１］前記接着剤層は、重合性基含有ポリオルガノシルセスキオキサンを含む接着剤組成物の硬化物である、［１］から［１０］のいずれか一つに記載の半導体装置製造方法。
［１２］前記接着剤組成物における前記重合性基含有ポリオルガノシルセスキオキサンの含有割合は、７０質量％以上、８０～９９.８質量％、又は９０～９９.５質量％である、［１１］に記載の半導体装置製造方法。
［１３］前記重合性基含有ポリオルガノシルセスキオキサンは、シロキサン構成単位として、下記の式（１）で表される構成単位を少なくとも含む第１構成単位［ＲＳｉＯ3/2］、および、下記の式（２）で表される構成単位を少なくとも含む第２構成単位［ＲＳｉＯ2/2(ＯＲ')］を含む（第２構成単位におけるＲとＲ'は同じであってもよいし異なってもよい）、［１１］又は［１２］に記載の半導体装置製造方法。
Figure JPOXMLDOC01-appb-C000006
（式（１）におけるＲ1および式（２）におけるＲ1は、それぞれ、エポキシ基または(メタ)アクリロイルオキシ基を含有する基を表す。式（２）におけるＲ2は、水素原子、または、炭素数１～４のアルキル基を表す。）
［１４］前記重合性基含有ポリオルガノシルセスキオキサンの数平均分子量（Ｍｎ）は、１０００～５００００、１５００～１００００、２０００～８０００、又は２０００～７０００である、［１１］から［１３］のいずれか一つに記載の半導体装置製造方法。
［１５］前記重合性基含有ポリオルガノシルセスキオキサンについての分子量分散度（Ｍｗ／Ｍｎ）は、１.０～４.０、１.１～３.０、又は１.２～２.７である、［１１］から［１４］のいずれか一つに記載の半導体装置製造方法。
［１６］前記接着剤層の厚さは、５μｍ以下、４μｍ以下、又は３μｍ以下であり、０.５ｍ以上である、［１］から［１５］のいずれか一つに記載の半導体装置製造方法。
［１７］前記第２ウエハは２０μｍ以下、又は１５μｍ以下の厚さを有する、［１］から［１６］のいずれか一つに記載の半導体装置製造方法。
　本発明の方法によれば、接着剤層を介して接合されて多層化される半導体素子間にて低い配線抵抗を実現することができる。
Ｗ　　　　　　　ウエハ積層体
１０，２０　　　ウエハ
１０ａ　　　　　回路形成面
１０ｂ　　　　　裏面
１２　　　　　　再配線層
１２ａ　　　　　絶縁部
１２ｂ　　　　　配線パターン
２０ａ　　　　　主面
２０ｂ　　　　　裏面
２１　　　　　　絶縁膜
３０　　　　　　接着剤層
Ｈ　　　　　　　ホール
５０　　　　　　導電材料
５１　　　　　　導電部

Claims (8)

  1. 　配線パターンを含む回路形成面を有する第１ウエハ、主面とこれとは反対の裏面を有する第２ウエハ、および、ＳｉＯＣ系ポリマーを含有し且つ前記第１ウエハの前記回路形成面と前記第２ウエハの前記裏面との間に介在する接着剤層、を含む積層構造を有するウエハ積層体を用意する、第１工程と、
    　前記ウエハ積層体において、前記第２ウエハの前記主面側の一部をマスクするマスクパターンを介しての当該第２ウエハ側からのエッチング処理により、当該第２ウエハおよび前記接着剤層を貫通して前記第１ウエハにおける前記配線パターンに至るホールを形成する、第２工程と、
    　前記ホールの内面に絶縁膜を形成する第３工程と、
    　前記ホール内の前記絶縁膜における前記配線パターン上の部分をエッチング除去する第４工程と、
    　前記第４工程を経た前記ウエハ積層体を、酸素プラズマ洗浄処理および／またはアルゴンスパッタリング洗浄処理を含む洗浄処理に付す、第５工程と、
    　前記洗浄工程を経た前記ホール内への導電材料の充填によって導電部を形成する第６工程と、を含む半導体装置製造方法。
  2. 　前記洗浄処理は、酸素プラズマ洗浄処理およびそれより後のアルゴンスパッタリング洗浄処理を含む、請求項１に記載の半導体装置製造方法。
  3. 　前記酸素プラズマ洗浄処理の処理時間は５～１２０秒である、請求項１または２に記載の半導体装置製造方法。
  4. 　前記アルゴンスパッタリング洗浄処理の処理時間は０.５～５分である、請求項１から３のいずれか一つに記載の半導体装置製造方法。
  5. 　前記洗浄処理は、酸素プラズマ洗浄処理およびアルゴンスパッタリング洗浄処理の間の硫酸洗浄処理を含む請求項１から４のいずれか一つに記載の半導体装置製造方法。
  6. 　前記接着剤層は、重合性基含有ポリオルガノシルセスキオキサンを含む接着剤組成物の硬化物である、請求項１から５のいずれか一つに記載の半導体装置製造方法。
  7. 　前記接着剤層は５μｍ以下の厚さを有する、請求項１から６のいずれか一つに記載の半導体装置製造方法。
  8. 　前記第２ウエハは２０μｍ以下の厚さを有する、請求項１から７のいずれか一つに記載の半導体装置製造方法。
PCT/JP2019/020955 2018-05-28 2019-05-27 半導体装置製造方法 WO2019230668A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
US17/057,828 US11502002B2 (en) 2018-05-28 2019-05-27 Method for manufacturing semiconductor device
JP2020522189A JP7198814B2 (ja) 2018-05-28 2019-05-27 半導体装置製造方法
SG11202011164PA SG11202011164PA (en) 2018-05-28 2019-05-27 Method for manufacturing semiconductor device
KR1020207036897A KR102727559B1 (ko) 2018-05-28 2019-05-27 반도체 장치 제조 방법
CN201980036187.1A CN112204738A (zh) 2018-05-28 2019-05-27 半导体装置的制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018101929 2018-05-28
JP2018-101929 2018-05-28

Publications (1)

Publication Number Publication Date
WO2019230668A1 true WO2019230668A1 (ja) 2019-12-05

Family

ID=68698148

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/020955 WO2019230668A1 (ja) 2018-05-28 2019-05-27 半導体装置製造方法

Country Status (6)

Country Link
US (1) US11502002B2 (ja)
JP (1) JP7198814B2 (ja)
CN (1) CN112204738A (ja)
SG (1) SG11202011164PA (ja)
TW (1) TWI829697B (ja)
WO (1) WO2019230668A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4016582A1 (en) * 2020-12-17 2022-06-22 SPTS Technologies Limited Method and apparatus

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117747504B (zh) * 2023-12-20 2024-07-19 西安赛富乐斯半导体科技有限公司 粘合胶层厚度调整方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06120353A (ja) * 1992-10-05 1994-04-28 Mitsubishi Electric Corp 半導体装置の製造方法
JPH1074891A (ja) * 1997-08-07 1998-03-17 Nec Corp 半導体装置
JPH10135328A (ja) * 1996-10-30 1998-05-22 Kawasaki Steel Corp 半導体装置の配線形成方法
US20090042365A1 (en) * 2004-04-01 2009-02-12 Rensselaer Polytechnic Institute Three-dimensional face-to-face integration assembly
JP2012009473A (ja) * 2010-06-22 2012-01-12 Panasonic Corp 半導体装置及びその製造方法
JP2014175542A (ja) * 2013-03-11 2014-09-22 Panasonic Corp プラズマクリーニング装置のメンテナンス方法
JP2015524172A (ja) * 2012-06-07 2015-08-20 レンセレイアー ポリテクニック インスティテュート 三次元集積におけるシリコン貫通電極（ｔｓｖ）応力を低減するためのコンフォーマルコーティング弾性クッションの使用
JP2015164160A (ja) * 2014-02-28 2015-09-10 国立大学法人東京工業大学 半導体装置及びその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6399512B1 (en) * 2000-06-15 2002-06-04 Cypress Semiconductor Corporation Method of making metallization and contact structures in an integrated circuit comprising an etch stop layer
US6355563B1 (en) * 2001-03-05 2002-03-12 Chartered Semiconductor Manufacturing Ltd. Versatile copper-wiring layout design with low-k dielectric integration
JP3967239B2 (ja) * 2001-09-20 2007-08-29 株式会社フジクラ 充填金属部付き部材の製造方法及び充填金属部付き部材
US6713402B2 (en) * 2002-05-31 2004-03-30 Texas Instruments Incorporated Methods for polymer removal following etch-stop layer etch
US7244683B2 (en) * 2003-01-07 2007-07-17 Applied Materials, Inc. Integration of ALD/CVD barriers with porous low k materials
US7207339B2 (en) * 2003-12-17 2007-04-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method for cleaning a plasma enhanced CVD chamber
JP2009194017A (ja) * 2008-02-12 2009-08-27 Elpida Memory Inc 半導体装置の製造方法
TWI405321B (zh) * 2009-09-08 2013-08-11 Ind Tech Res Inst 三維多層堆疊半導體結構及其製造方法
JP5578616B2 (ja) * 2009-12-21 2014-08-27 信越化学工業株式会社 シリコーン樹脂組成物及びその硬化物
US9269562B2 (en) 2013-01-17 2016-02-23 Applied Materials, Inc. In situ chamber clean with inert hydrogen helium mixture during wafer process
JP5975918B2 (ja) * 2013-03-27 2016-08-23 富士フイルム株式会社 半導体装置製造用仮接合用積層体、および、半導体装置の製造方法
US9299640B2 (en) 2013-07-16 2016-03-29 Taiwan Semiconductor Manufacturing Co., Ltd. Front-to-back bonding with through-substrate via (TSV)
JP6391999B2 (ja) 2014-06-13 2018-09-19 株式会社ディスコ 積層デバイスの製造方法
JP6429388B2 (ja) 2015-03-19 2018-11-28 株式会社ディスコ 積層デバイスの製造方法
EP3113216B1 (en) * 2015-07-01 2021-05-19 IMEC vzw A method for bonding and interconnecting integrated circuit devices

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06120353A (ja) * 1992-10-05 1994-04-28 Mitsubishi Electric Corp 半導体装置の製造方法
JPH10135328A (ja) * 1996-10-30 1998-05-22 Kawasaki Steel Corp 半導体装置の配線形成方法
JPH1074891A (ja) * 1997-08-07 1998-03-17 Nec Corp 半導体装置
US20090042365A1 (en) * 2004-04-01 2009-02-12 Rensselaer Polytechnic Institute Three-dimensional face-to-face integration assembly
JP2012009473A (ja) * 2010-06-22 2012-01-12 Panasonic Corp 半導体装置及びその製造方法
JP2015524172A (ja) * 2012-06-07 2015-08-20 レンセレイアー ポリテクニック インスティテュート 三次元集積におけるシリコン貫通電極（ｔｓｖ）応力を低減するためのコンフォーマルコーティング弾性クッションの使用
JP2014175542A (ja) * 2013-03-11 2014-09-22 Panasonic Corp プラズマクリーニング装置のメンテナンス方法
JP2015164160A (ja) * 2014-02-28 2015-09-10 国立大学法人東京工業大学 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4016582A1 (en) * 2020-12-17 2022-06-22 SPTS Technologies Limited Method and apparatus

Also Published As

Publication number Publication date
US11502002B2 (en) 2022-11-15
JP7198814B2 (ja) 2023-01-04
CN112204738A (zh) 2021-01-08
KR20210014132A (ko) 2021-02-08
TW202006806A (zh) 2020-02-01
TWI829697B (zh) 2024-01-21
JPWO2019230668A1 (ja) 2021-06-24
US20210111072A1 (en) 2021-04-15
SG11202011164PA (en) 2020-12-30

Similar Documents

Publication Publication Date Title
WO2019230668A1 (ja) 半導体装置製造方法
CN112913016B (zh) 半导体装置制造方法
CN112913015B (zh) 半导体装置制造方法
KR102727559B1 (ko) 반도체 장치 제조 방법
JP7324049B2 (ja) 半導体装置
JP2016039176A (ja) 仮固定用樹脂組成物、仮固定用樹脂フィルム、仮固定用樹脂フィルムシート及び半導体ウェハの加工方法
CN112912993B (zh) 半导体装置制造方法
JP2020194819A (ja) 半導体装置
JP7201387B2 (ja) 半導体装置製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19812095

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2020522189

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20207036897

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 19812095

Country of ref document: EP

Kind code of ref document: A1