JP2015164160A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2015164160A JP2015164160A JP2014039730A JP2014039730A JP2015164160A JP 2015164160 A JP2015164160 A JP 2015164160A JP 2014039730 A JP2014039730 A JP 2014039730A JP 2014039730 A JP2014039730 A JP 2014039730A JP 2015164160 A JP2015164160 A JP 2015164160A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor
- adhesive layer
- photosensitive adhesive
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 201
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 164
- 239000012790 adhesive layer Substances 0.000 claims abstract description 85
- 239000010410 layer Substances 0.000 claims abstract description 79
- 238000000034 method Methods 0.000 claims abstract description 57
- 230000008569 process Effects 0.000 claims abstract description 38
- 238000000206 photolithography Methods 0.000 claims abstract description 14
- 238000010030 laminating Methods 0.000 claims abstract description 12
- 239000000463 material Substances 0.000 claims description 13
- 239000011347 resin Substances 0.000 claims description 10
- 229920005989 resin Polymers 0.000 claims description 10
- 238000010438 heat treatment Methods 0.000 claims description 7
- 239000007788 liquid Substances 0.000 claims description 5
- 239000002184 metal Substances 0.000 description 32
- 229910052751 metal Inorganic materials 0.000 description 32
- 238000010586 diagram Methods 0.000 description 12
- 230000004048 modification Effects 0.000 description 12
- 238000012986 modification Methods 0.000 description 12
- 238000005530 etching Methods 0.000 description 11
- 239000007789 gas Substances 0.000 description 7
- 238000005520 cutting process Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 5
- 230000001070 adhesive effect Effects 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 238000007747 plating Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 235000012431 wafers Nutrition 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 4
- 238000004528 spin coating Methods 0.000 description 4
- 229920001187 thermosetting polymer Polymers 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- -1 divinylsiloxane Chemical class 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000002041 carbon nanotube Substances 0.000 description 1
- 229910021393 carbon nanotube Inorganic materials 0.000 description 1
- 239000003575 carbonaceous material Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 229920001940 conductive polymer Polymers 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】非感光性接着層を用いることにより生じる諸問題を解決可能な半導体装置の製造方法等を提供すること。
【解決手段】本半導体装置の製造方法は、複数の半導体チップが形成された半導体基板を複数枚積層し、異なる層の半導体チップ同士を信号伝達可能に接続し、半導体チップが積層された部分を個片化する半導体装置の製造方法であって、複数の半導体チップを有する半導体基板であって土台となる土台基板と、複数の半導体チップを有する半導体基板であって前記土台基板上に積層される積層基板と、を準備する工程と、前記土台基板の主面に、フォトリソグラフィ工程により開口部が形成された感光性接着層を介して前記積層基板を積層する工程と、前記積層基板の半導体チップと、前記土台基板の半導体チップとを、前記開口部に対応する位置に形成された貫通電極を介して接続する工程と、を有する。
【選択図】図２Ｃ
【解決手段】本半導体装置の製造方法は、複数の半導体チップが形成された半導体基板を複数枚積層し、異なる層の半導体チップ同士を信号伝達可能に接続し、半導体チップが積層された部分を個片化する半導体装置の製造方法であって、複数の半導体チップを有する半導体基板であって土台となる土台基板と、複数の半導体チップを有する半導体基板であって前記土台基板上に積層される積層基板と、を準備する工程と、前記土台基板の主面に、フォトリソグラフィ工程により開口部が形成された感光性接着層を介して前記積層基板を積層する工程と、前記積層基板の半導体チップと、前記土台基板の半導体チップとを、前記開口部に対応する位置に形成された貫通電極を介して接続する工程と、を有する。
【選択図】図２Ｃ
Description
本発明は、半導体装置及びその製造方法に関する。
近年、半導体応用製品はスマートフォン等の各種モバイル機器用途等として小型化、薄型化、軽量化が急激に進んでいる。又、それに伴い、半導体応用製品に搭載される半導体装置にも小型化、高密度化が要求されている。そこで、その要求に応えるべく、例えば複数の半導体チップが形成された半導体基板（ウェハ）を、半導体基板（ウェハ）状態のまま非感光性接着層を介して複数個積層するウェハオンウェハ（以降、ＷＯＷという）構造の半導体装置の製造方法が提案されている。
しかしながら、従来のＷＯＷ技術では、積層された複数の半導体基板に貫通電極を形成する際に、貫通電極に対応する部分の非感光性接着層を除去して穴を形成する工程が必要である。非感光性接着層を除去して穴を形成するには、例えば、酸素系のガスを用いてエッチングするが、エッチング時にアンダーエッチングで穴径が広がり、その後に続く貫通電極をめっきで形成する工程でボイドが発生したり、絶縁不良が発生したりする問題があった。又、酸素系のガスを用いたエッチングにより、貫通電極と接続される電極パッドの表面が酸化され、貫通電極と電極パッドとが導通不良を起こす問題があった。
本発明は上記の点に鑑みてなされたもので、非感光性接着層を用いることにより生じる諸問題を解決可能な半導体装置の製造方法等を提供することを課題とする。
本半導体装置の製造方法は、複数の半導体チップが形成された半導体基板を複数枚積層し、異なる層の半導体チップ同士を信号伝達可能に接続し、半導体チップが積層された部分を個片化する半導体装置の製造方法であって、複数の半導体チップを有する半導体基板であって土台となる土台基板と、複数の半導体チップを有する半導体基板であって前記土台基板上に積層される積層基板と、を準備する工程と、前記土台基板の主面に、フォトリソグラフィ工程により開口部が形成された感光性接着層を介して前記積層基板を積層する工程と、前記積層基板の半導体チップと、前記土台基板の半導体チップとを、前記開口部に対応する位置に形成された貫通電極を介して接続する工程と、を有することを要件とする。
開示の技術によれば、非感光性接着層を用いることにより生じる諸問題を解決可能な半導体装置の製造方法等を提供できる。
以下、図面を参照して発明を実施するための形態について説明する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
〈第１の実施の形態〉
［第１の実施の形態に係る半導体装置の構造］
まず、第１の実施の形態に係る半導体装置の構造について説明する。図１は、第１の実施の形態に係る半導体装置を例示する断面図である。図１を参照するに、第１の実施の形態に係る半導体装置１０は、複数の半導体チップ１１０が感光性接着層１６を介して主面を同一方向に向けて積層され、異なる層の半導体チップ１１０同士が貫通電極１７により信号伝達可能に接続された構造を有する。
［第１の実施の形態に係る半導体装置の構造］
まず、第１の実施の形態に係る半導体装置の構造について説明する。図１は、第１の実施の形態に係る半導体装置を例示する断面図である。図１を参照するに、第１の実施の形態に係る半導体装置１０は、複数の半導体チップ１１０が感光性接着層１６を介して主面を同一方向に向けて積層され、異なる層の半導体チップ１１０同士が貫通電極１７により信号伝達可能に接続された構造を有する。
各々の半導体チップ１１０は、基板本体１２と、半導体集積回路１３と、電極パッド１５とを有する。基板本体１２は、例えばシリコン等から構成されている。半導体集積回路１３は、例えばシリコン等に拡散層（図示せず）、絶縁層（図示せず）、ビアホール（図示せず）、及び配線層（図示せず）等が形成されたものであり、基板本体１２の一方の面側に設けられている。
なお、半導体チップ１１０等において、半導体集積回路１３が設けられている側の面を主面と称する場合がある。又、主面の反対側の面を背面と称する場合がある。又、平面視とは対象物を半導体チップ１１０等の主面の法線方向から視ることを指し、平面形状とは対象物を半導体チップ１１０等の主面の法線方向から視た形状を指すものとする。
電極パッド１５は、絶縁層（図示せず）を介して半導体集積回路１３上に設けられている。電極パッド１５は、半導体集積回路１３に設けられた配線層（図示せず）と電気的に接続されている。電極パッド１５としては、例えばＴｉ層上にＡｕ層を積層した積層体等を用いることができる。電極パッド１５として、Ｎｉ層上にＡｕ層を積層した積層体、Ｎｉ層上にＰｄ層及びＡｕ層を順次積層した積層体、Ｎｉの代わりにＣｏ、Ｔａ、Ｔｉ、ＴｉＮ等の高融点金属からなる層を用い、同層上にＣｕ層或いはＡｌ層を積層した積層体或いはダマシン構造状の配線等を用いても構わない。
上下に隣接する半導体チップ１１０は、感光性の絶縁性樹脂を用いて形成された接着層である感光性接着層１６を介して接合されており、各々の半導体チップ１１０の電極パッド１５同士はＣｕ等からなる貫通電極１７を介して電気的に接続されている。感光性接着層１６の貫通電極１７に対応する位置には開口部１６ｘが形成されている。開口部１６ｘの平面形状は、貫通電極１７の平面形状よりも小さくすることが好ましい。例えば、開口部１６ｘの平面形状及び貫通電極１７の平面形状を円形とし、開口部１６ｘの直径を貫通電極１７の直径よりも小さくすることが好ましい。これは、貫通電極１７を構成するシード層の断線を防止するためであり、製造工程の項で補足説明をする。
感光性接着層１６の材料の一例としては、主たる組成がベンゾシクロブテンである熱硬化性の感光性絶縁性樹脂（例えば、ジビニルシロキサンベンゾシクロブテン：ＤＶＳ−ＢＣＢ）を挙げることができる。又、感光性接着層１６の材料として、主たる組成がエポキシ系樹脂、アクリル系樹脂、ポリイミド系樹脂である熱硬化性の感光性絶縁性樹脂、及びシリカ等の固形微粉末を添加した感光性の絶縁性複合材料等を用いても構わない。
［第１の実施の形態に係る半導体装置の製造工程］
次に、第１の実施の形態に係る半導体装置の製造工程について説明をする。図２Ａ〜図２Ｇは、第１の実施の形態に係る半導体装置の製造工程を例示する図である。
次に、第１の実施の形態に係る半導体装置の製造工程について説明をする。図２Ａ〜図２Ｇは、第１の実施の形態に係る半導体装置の製造工程を例示する図である。
まず、図２Ａ（ａ）に示す工程では、複数の半導体チップ１１０が形成された薄化されていない半導体基板１１（ウェハ）を準備する。図２Ａ（ａ）に示す工程で準備する半導体基板１１は、複数の半導体チップを有する半導体基板であって積層体（半導体装置１０）において土台基板上に積層される積層基板となる。半導体基板１１は、例えば円形であり、その直径は、例えば６インチ（約１５０ｍｍ）、８インチ（約２００ｍｍ）、１２インチ（約３００ｍｍ）等である。半導体基板１１の厚さは、例えば０．６２５ｍｍ（６インチの場合）、０．７２５ｍｍ（８インチの場合）、０．７７５ｍｍ（１２インチの場合）等である。半導体基板１１は、基板本体１２と、半導体集積回路１３と、電極パッド１５とを有する。
Ｃは、ダイシングブレード等が半導体基板１１を切断して個片化する位置（以下、「切断位置Ｃ」とする）を示している。すなわち、切断位置Ｃにより分離された各領域は、最終的に個片化されて１つの半導体チップ１１０（図１参照）となるチップ領域である。なお、切断位置Ｃの近傍はスクライブ領域となる。
次に、図２Ａ（ｂ）に示す工程では、支持体５１０を準備し、支持体５１０の一方の面に接着層５２０を形成する。そして、図２Ａ（ａ）に示す半導体基板１１の外縁部の不要部分をグラインダー等を用いて除去して上下反転させ、支持体５１０の一方の面に接着層５２０を介してフェイスダウン状態で接合（仮固定）する。
支持体５１０としては、アライメント時に光が透過する基板を用いることが好ましく、例えば石英ガラスの基板等を用いることができる。接着層５２０としては、例えば後述する図２Ｃ（ａ）に示す工程において加熱する温度で軟化する接着剤（２００℃程度又はそれ以下で軟化する接着剤）を用いることができる。接着層５２０は、例えばスピンコート法により支持体５１０の一方の面に形成できる。接着層５２０は、スピンコート法の代わりに、フィルム状の接着剤を貼り付ける方法等を用いて支持体５１０の一方の面に形成しても構わない。
次に、図２Ｂ（ａ）に示す工程では、半導体基板１１の背面側の基板本体１２の一部をグラインダー等で研削し、半導体基板１１を薄化する。薄化後の半導体基板１１の厚さは、例えば２μｍ〜１００μｍ程度とすることができるが、５０μｍ以下であることが好ましく、３μｍ〜１０μｍ程度とすることが更に好ましい。基板体積を小さくすると貫通電極（ＴＳＶ）の加工時間が大幅に短縮され、薄化でアスペクト比が緩和され埋め込み性やカバレッジが改善されるからである。
次に、図２Ｂ（ｂ）に示す工程では、図２Ａ（ａ）と同様の薄化されていない半導体基板１１を準備する。図２Ｂ（ｂ）に示す工程で準備する半導体基板１１は、複数の半導体チップを有する半導体基板であって積層体において土台となる土台基板となる。そして、準備した半導体基板１１の主面に、半硬化状態の感光性接着層１６を形成する。具体的には、例えばスピンコート法により半導体基板１１上に、例えば熱硬化性の感光性絶縁性樹脂を塗布した後、或いは塗布後スキージ処理した後、所定の温度以上に加熱することで半硬化状態にし、半導体基板１１の主面に半硬化状態の感光性接着層１６を形成する。なお、感光性接着層１６は、スピンコート法の代わりに気相成長法を用いて形成しても構わないし、半硬化状態のフィルム状の熱硬化性の感光性絶縁性樹脂を貼付する方法を用いて形成しても構わない。
そして、半導体基板１１の主面に形成された半硬化状態の感光性接着層１６を露光し、次いで露光処理された感光性接着層１６を現像することで、感光性接着層１６に電極パッド１５の一部を露出する開口部１６ｘを形成する（フォトリソグラフィ工程）。感光性接着層１６の厚さは、５０μｍ以下であることが好ましい。感光性接着層１６の厚さが５０μｍよりも厚いと、フォトリソグラフィ工程において解像度が低下し、微細な開口部１６ｘの形成が困難になるからである。
開口部１６ｘの平面形状は、例えば、円形とすることができる。開口部１６ｘの直径は、後述の図２Ｅ（ｂ）に示す工程で形成されるビアホール１８の直径よりも小さくすることが好ましい。後述の図２Ｆ（ａ）に示す工程で形成される金属層５２が断線することを防止するためである。なお、感光性接着層１６として好適な材料は前述の通りである。
なお、感光性接着層１６に開口部１６ｘを形成するフォトリソグラフィ工程で、積層する半導体基板同士の位置決めに用いるアライメントマークを感光性接着層１６に同時に形成することが好ましい。金属層等により別途アライメントマークを形成する工程を省略できるからである。
次に、図２Ｃ（ａ）に示す工程では、図２Ｂ（ａ）に示す構造体を上下反転させ、支持体５１０に仮接着された半導体基板１１２を、土台となる半導体基板１１１の主面に、開口部１６ｘが形成された感光性接着層１６を介して、フェイスアップ状態で積層する。半導体基板１１１と半導体基板１１２との位置決めは、予め（例えば、感光性接着層１６に）形成されたアライメントマークを基準にして周知の方法で行うことができる。アライメントの精度は、例えば２μｍ以下とすることができる。
そして、例えば２５０℃で加熱した状態で、図２Ｃ（ａ）に示す構造体を支持体５１０の方向から半導体基板１１１側に押圧し、半導体基板１１２の背面と感光性接着層１６とを圧着させる。これにより、感光性接着層１６は硬化し、半導体基板１１２の背面側は半導体基板１１１の主面側に接合される。なお、加熱温度は３００℃以上としてもよいが、２００℃以下とすることが望ましい。３００℃のような高温を用いると熱膨張の違いにより応力が発生し、積層数を増やすに従い剥がれや半導体基板の割れの原因になるためである。
なお、図２Ｃ（ａ）では（以降の図も同様）、各層の半導体基板１１を区別するため、便宜上、各層の半導体基板１１を半導体基板１１ｎ（ｎは何層目に積層されるかを示す自然数）と表示している。例えば、半導体基板１１１は土台となる１層目の半導体基板１１を示し、半導体基板１１２は半導体基板１１１上に積層される２層目の半導体基板１１を示す。基板本体１２、半導体集積回路１３、電極パッド１５、及び感光性接着層１６についても同様である。
次に、図２Ｃ（ｂ）に示す工程では、図２Ｃ（ａ）に示す支持体５１０及び接着層５２０を除去する。前述のように、接着層５２０として、図２Ｃ（ａ）に示す工程において加熱する温度で軟化する接着剤（２００℃程度又はそれ以下で軟化する接着剤）を用いると好適である。感光性接着層１６を硬化させて半導体基板１１の主面側に半導体基板１１２の背面側を接合した後、支持体５１０を容易に除去できるからである。なお、この場合、図２Ｃ（ａ）に示す工程と図２Ｃ（ｂ）に示す工程は一連の工程となる。
次に、図２Ｄに示す工程では、半導体基板１１１の電極パッド１５１と半導体基板１１２の電極パッド１５２とを、開口部１６ｘに対応する位置に形成された貫通電極１７を介して接続する。図２Ｄに示す工程の詳細を図２Ｅ及び図２Ｆを用いて説明する。なお、説明の便宜上、図２Ｅ及び図２Ｆでは、図２Ｄに示す構造体の一部分（電極パッド１５近傍）のみを拡大して示す。
まず、図２Ｅ（ａ）に示す工程では、半導体基板１１２の主面を覆うように感光性のレジスト膜５３０を形成し、レジスト膜５３０を露光し、次いで露光処理されたレジスト膜５３０を現像することで、レジスト膜５３０に開口部５３０ｘを形成する。レジスト膜５３０は、例えば液状レジストを半導体基板１１２の主面に塗布することにより形成する。レジスト膜５３０の厚さは、例えば１０μｍ程度とすることができる。なお、１４は、図２Ａ（ａ）〜図２Ｄでは図示が省略されていた絶縁層である。絶縁層１４は、例えばＳｉ３Ｎ４、ＳｉＯ２、ＳｉＯＮ等から構成されている。絶縁層１４の厚さは、半導体集積回路１３との電気的絶縁が達成される例えば０．１μｍ〜２．０μｍ程度とすることができる。
次に、図２Ｅ（ｂ）に示す工程では、レジスト膜５３０をマスクとして開口部５３０ｘ内に露出する所定の部位を例えばドライエッチング等により除去し、半導体基板１１１の電極パッド１５１の表面を露出するビアホール１８を形成する。ビアホール１８は、例えば平面形状が円形であり、その直径は、例えば１μｍ〜３０μｍ程度とすることができる。
但し、ビアホール１８の直径は、アスペクト比（深さと直径との比）が０．５以上５以下となるような値とすることが好ましい。アスペクト比が０．５以上５以下となるような値とすることにより、ビアホール１８を形成する際のエッチングの加工速度（スループット）の向上や、ビアホール１８への後述する金属層の埋め込みやすさの向上等を実現できるからである。
開口部５３０ｘ内に露出する所定の部位は、例えば、フッ素系のガスを用いたプラズマエッチングにより除去できる。但し、フッ素系のガスを用いたプラズマエッチングでは感光性接着層１６１は除去されないので、開口部１６ｘの形状がそのまま維持される。なお、酸素系のガスを用いてエッチングすると感光性接着層１６１が除去されてしまうので、本実施の形態では、酸素系のガスは用いない。
次に、図２Ｅ（ｃ）に示す工程では、図２Ｅ（ｂ）に示すレジスト膜５３０を除去し、ビアホール１８内及び半導体基板１１２上に絶縁膜５１を連続的に形成する。絶縁膜５１は、例えばプラズマＣＶＤ法等により形成できる。絶縁膜５１の材料としては、例えばＳｉ３Ｎ４、ＳｉＯ２、ＳｉＯＮ等を用いることができる。絶縁膜５１の厚さは、例えば０．１μｍ〜２．０μｍ程度とすることができる。
次に、図２Ｅ（ｄ）に示す工程では、ビアホール１８の壁面（側壁）を除く部分の絶縁膜５１を除去する。絶縁膜５１の除去は、例えばＲＩＥ（Reactive Ion Etching）により行うことができる。この工程は、フォトマスクを使用せずに絶縁膜５１の所定部分のみを除去する工程であり、セルフアラインプロセスと称される。セルフアラインプロセスにより、ビアホール１８と半導体基板１１１の電極パッド１５１及び半導体基板１１２の電極パッド１５２とを正確に位置決めできる。又、部分的に電極パッドを設けない設計を用いることで、例えば電極パッドの無いところはエッチングが進み、更に下層に設けた異なる半導体基板の電極パッドまでエッチングされ深さの異なるビアホールを形成できる。
次に、図２Ｆ（ａ）に示す工程では、ビアホール１８内及び半導体基板１１２上に金属層５２を形成する。金属層５２は、例えば無電解めっき法等により形成できる。金属層５２は、例えばスパッタ法、ＣＶＤ法等を用いて形成しても構わない。金属層５２としては、例えばＴｉ層上にＣｕ層を積層した積層体等を用いることができる。金属層５２として、例えばＴａ層上にＣｕ層を積層した積層体等を用いても構わない。又、埋め込む材料は設計基準を満足する導体でよく、Ｃｕの代わりにＷやＡｌ、又はドープトポリシリコン、或いはカーボンナノチューブ等の炭素材料や導電性ポリマの何れかを用いることができる。又、絶縁層の絶縁性が十分である場合は、バリヤ金属層を用いない埋め込み配線の組み合わせを選ぶことができる。
なお、仮に、開口部１６ｘの直径がビアホール１８の直径よりも大きいと、ビアホール１８の底部に外周側に拡径した領域が形成されるため、その領域には金属層５２が形成され難く、金属層５２が断線するおそれが生じる。そこで、開口部１６ｘの直径をビアホール１８の直径よりも小さくし、金属層５２が断線するおそれを防止している。
次に、図２Ｆ（ｂ）に示す工程では、半導体基板１１２上に感光性のレジスト膜５４０を形成し、レジスト膜５４０を露光し、次いで露光処理されたレジスト膜５４０を現像することで、レジスト膜５４０にビアホール１８内及びその周辺部を露出する開口部５４０ｘを形成する。そして、開口部５４０ｘ内にビアホール１８を充填する金属層５３を形成する。金属層５３は、例えば金属層５２を給電層とする電解めっき法により形成できる。金属層５３を構成するめっき膜としては、例えばＣｕめっき膜を用いることができる。なお、開口部５４０ｘは、例えば平面形状が円形であり、その直径は、例えば１μｍ〜３０μｍ程度とすることができる。
次に、図２Ｆ（ｃ）に示す工程では、レジスト膜５４０を除去し、更に、金属層５３に覆われていない部分の金属層５２を除去する。金属層５２は、例えばウェットエッチング等により除去できる。
次に、図２Ｆ（ｄ）に示す工程では、半導体基板１１２の電極パッド１５２の外縁部及び金属層５３を覆うように金属層５４を形成する。金属層５４は、例えば半導体基板１１２の電極パッド１５２の外縁部及び金属層５３を開口するレジスト膜を形成し、電極パッド１５２及び金属層５３を給電層とする電解めっき法により、開口部を充填するようにめっき膜を析出成長させすることにより形成できる。その後、レジスト膜を除去する。金属層５４としては、例えばＴｉ層上にＡｕ層を積層した積層体等を用いることができる。金属層５４として、例えばＮｉ層上にＰｄ層、Ａｕ層を順次積層した積層体、Ｎｉの代わりにＣｏ、Ｔａ等の高融点金属からなる層を用い、同層上にＣｕ層或いはＡｌ層を積層した積層体等を用いても構わない。
このようにして、図２Ｅ及び図２Ｆに示す工程により、金属層５２、５３、及び５４を有する貫通電極１７が形成され、半導体基板１１１の電極パッド１５１と半導体基板１１２の電極パッド１５２とが貫通電極１７を介して接続される。なお、図２Ｅ及び図２Ｆに示す工程は一例であり、例えば、ビアホールを充填した金属層の上面をＣＭＰ（Chemical Mechanical Polishing）等で削る工程（ダマシン工程）により貫通電極１７を形成しても構わない。
次に、図２Ｇ（ａ）に示す工程では、感光性接着層１６を介して更に半導体基板を積層する。具体的には、半導体基板１１２の主面に感光性接着層１６２を形成した後、図２Ａ（ａ）〜図２Ｃ（ｂ）と同様にして、半導体基板１１２上に半導体基板１１３を積層する。そして、図２Ｄと同様にして半導体基板１１２の電極パッド１５２と半導体基板１１３の電極パッド１５３とを貫通電極１７を介して接続する。更に、半導体基板１１３の主面に感光性接着層１６３を形成した後、図２Ａ（ａ）〜図２Ｃ（ｂ）と同様にして、半導体基板１１３上に半導体基板１１４を積層する。そして、図２Ｄと同様にして半導体基板１１３の電極パッド１５３と半導体基板１１４の電極パッド１５４とを貫通電極１７を介して接続する。以降、必要な数だけ半導体チップを積層する。
次に、図２Ｇ（ｂ）に示す工程では、半導体基板１１１の背面側の基板本体１２１の一部をグラインダー等で研削し、半導体基板１１１を、積層された半導体基板１１２〜半導体基板１１４と同程度に薄化する。その後、ダイシングブレード等により切断位置Ｃで切断して個片化することで、図１に示す半導体装置１０が複数個作製される。
このように、第１の実施の形態では、土台基板の主面に、フォトリソグラフィ工程により開口部が形成された感光性接着層を介して積層基板を積層して積層体を作製する。そして、作製した積層体において、積層基板の半導体チップと、土台基板の半導体チップとを、感光性接着層の開口部に対応する位置に形成された貫通電極を介して接続する。
これにより、従来のように、非感光性接着層を介して積層した半導体基板同士を貫通電極を介して形成する際に、貫通電極に対応する部分の非感光性接着層をエッチングで除去して穴を形成する工程が不要となる。その結果、エッチング時にアンダーエッチングで穴径が広がり、その後に続く貫通電極をめっきで形成する工程でボイドが発生したり、絶縁不良が発生したりする問題を回避できる。又、非感光性接着層を除去するための酸素系のガスを用いたエッチングにより、貫通電極と接続される電極パッドの表面が酸化され、貫通電極と電極パッドとが導通不良を起こす問題を回避できる。
又、感光性接着層に開口部を形成するフォトリソグラフィ工程で、積層する半導体基板同士の位置決めに用いるアライメントマークを感光性接着層に同時に形成できるため、従来のように、金属層等により別途アライメントマークを形成する工程を省略できる。これにより、半導体装置の製造工程が簡略化され、半導体装置の低コスト化を実現できる。
〈第１の実施の形態の変形例〉
第１の実施の形態の変形例では、感光性接着層１６を形成する工程の変形例を示す。なお、第１の実施の形態の変形例において、既に説明した実施の形態と同一構成部についての説明は省略する。
第１の実施の形態の変形例では、感光性接着層１６を形成する工程の変形例を示す。なお、第１の実施の形態の変形例において、既に説明した実施の形態と同一構成部についての説明は省略する。
図３は、第１の実施の形態の変形例に係る半導体装置の製造工程を例示する図である。第１の実施の形態の図２Ｂ（ｂ）に示す工程では、薄化されていない土台となる半導体基板１１の主面に、電極パッド１５の一部を露出する開口部１６ｘを有する半硬化状態の感光性接着層１６を形成した。しかし、図２Ｂ（ｂ）に示す工程に代えて、図３に示す工程のようにしてもよい。
まず、図３（ａ）に示す工程では、第１の実施の形態の図２Ｂ（ａ）に示す工程において支持体５１０上で薄化された半導体基板１１２の背面に、半硬化状態の感光性接着層１６を形成する。例えば、半導体基板１１２の背面に、半硬化状態のフィルム状の感光性接着層を貼付して、感光性接着層１６を形成することができる。或いは、半導体基板１１２の背面に、液状の感光性接着層を形成して、液状の感光性接着層を加熱して半硬化状態の感光性接着層１６としてもよい。
そして、感光性接着層１６にフォトリソグラフィ工程により開口部１６ｘを形成する。なお、開口部１６ｘは、感光性接着層１６が土台となる半導体基板１１１の主面に積層された時に電極パッド１５１の一部を露出する位置に形成する。感光性接着層１６の材料や形成方法は、第１の実施の形態と同様である。
次に、図３（ｂ）に示す工程では、図３（ａ）に示す構造体を上下反転させ、支持体５１０に仮接着された半導体基板１１２を、土台となる半導体基板１１１の主面に感光性接着層１６を介してフェイスアップ状態で配置する。その後、第１の実施の形態の図２Ｃ（ｂ）以降と同様の工程により、図１に示す半導体装置１０が複数個作製される。
又、図２Ｂ（ｂ）に示す工程に代えて、図４に示す工程のようにしてもよい。まず、図４（ａ）に示す工程では、板状の基材５１５を準備し、基材５１５上に、半硬化状態の感光性接着層１６を形成する。例えば、基材５１５上に半硬化状態のフィルム状の感光性接着層を貼付して、感光性接着層１６を形成することができる。
そして、感光性接着層１６にフォトリソグラフィ工程により開口部１６ｘを形成する。なお、開口部１６ｘは、感光性接着層１６が土台となる半導体基板１１１の主面に積層された時に電極パッド１５１の一部を露出する位置に形成する。感光性接着層１６の材料や形成方法は、第１の実施の形態と同様である。
次に、図４（ｂ）に示す工程では、図４（ａ）に示す構造体を上下反転させ、基材５１５上に形成した感光性接着層１６を、土台となる半導体基板１１１の主面に転写する。その後、第１の実施の形態の図２Ｃ（ａ）以降と同様の工程により、図１に示す半導体装置１０が複数個作製される。なお、基材５１５としては、例えば、シリコン板、金属板、ガラス板等を用いることができる。
なお、図４（ｂ）に示す工程において、基材５１５上に形成した感光性接着層１６を、土台となる半導体基板１１１の主面に転写する代わりに、第１の実施の形態の図２Ｂ（ａ）に示す工程において支持体５１０上で薄化された半導体基板１１２の背面に転写してもよい。
このように、感光性接着層１６を形成する工程は、第１の実施の形態及びその変形例に一例を示したように、様々な工程とすることができる。なお、第１の実施の形態及びその変形例において、感光性接着層１６は、土台となる半導体基板１１１の主面と、支持体５１０上で薄化された半導体基板１１２の背面の両方に形成してもよい。
以上、本発明の好ましい実施の形態及びその変形例について詳説したが、本発明は、上述した実施の形態及びその変形例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施の形態及びその変形例に種々の変形及び置換を加えることができる。
例えば、上記実施の形態では、平面視円形の半導体基板（シリコンウェハ）を用いた場合を例にとり説明を行ったが、半導体基板は平面視円形に限定されず、例えば平面視長方形等のパネル状のものを用いても構わない。
又、半導体チップを有する半導体基板に代えて、半導体チップを有しない構造層を含む基板を一部に積層してもよい。
又、半導体基板の材料はシリコンに限定されず、例えばゲルマニウムやサファイア等を用いても構わない。
又、上記実施の形態では、積層された半導体チップ同士をビアホール内に形成された金属層を介して電気信号により接続する例を示したが、積層された半導体チップ同士の接続は電気信号には限定されず、例えば光信号により接続しても構わない。この際、ビアホール内には金属層に代えて光導波路を形成すればよい。
１０ 半導体装置
１１ 半導体基板（ウェハ）
１２ 基板本体
１３ 半導体集積回路
１４ 絶縁層
１５ 電極パッド
１６ 感光性接着層
１６ｘ、５３０ｘ、５４０ｘ 開口部
１７ 貫通電極
１８ ビアホール
５１ 絶縁膜
５２、５３、５４ 金属層
１１０ 半導体チップ
５１０ 支持体
５１５ 基材
５２０ 接着層
５３０、５４０ レジスト膜
１１ 半導体基板（ウェハ）
１２ 基板本体
１３ 半導体集積回路
１４ 絶縁層
１５ 電極パッド
１６ 感光性接着層
１６ｘ、５３０ｘ、５４０ｘ 開口部
１７ 貫通電極
１８ ビアホール
５１ 絶縁膜
５２、５３、５４ 金属層
１１０ 半導体チップ
５１０ 支持体
５１５ 基材
５２０ 接着層
５３０、５４０ レジスト膜
Claims (10)
- 複数の半導体チップが形成された半導体基板を複数枚積層し、異なる層の半導体チップ同士を信号伝達可能に接続し、半導体チップが積層された部分を個片化する半導体装置の製造方法であって、
複数の半導体チップを有する半導体基板であって土台となる土台基板と、複数の半導体チップを有する半導体基板であって前記土台基板上に積層される積層基板と、を準備する工程と、
前記土台基板の主面に、フォトリソグラフィ工程により開口部が形成された感光性接着層を介して前記積層基板を積層する工程と、
前記積層基板の半導体チップと、前記土台基板の半導体チップとを、前記開口部に対応する位置に形成された貫通電極を介して接続する工程と、を有する半導体装置の製造方法。 - 前記積層基板を積層する工程よりも後に
複数の半導体チップを有する半導体基板であって前記土台基板上に積層される他の積層基板を準備する工程と、
前記積層基板の主面に、フォトリソグラフィ工程により開口部が形成された感光性接着層を介して前記他の積層基板を積層する工程と、を有する請求項１記載の半導体装置の製造方法。 - 前記感光性接着層を介して前記積層基板を積層する工程は、
板状の基材上に感光性接着層を形成する工程と、
前記感光性接着層にフォトリソグラフィ工程により開口部を形成する工程と、
前記基材上に形成された感光性接着層を、前記土台基板の主面と前記積層基板の背面の少なくとも一方に転写する工程と、を含む請求項１又は２記載の半導体装置の製造方法。 - 前記感光性接着層を介して前記積層基板を積層する工程は、
前記土台基板の主面と前記積層基板の背面の少なくとも一方に、半硬化状態のフィルム状の感光性樹脂を貼付する工程と、
前記感光性樹脂にフォトリソグラフィ工程により開口部を形成する工程と、を含む請求項１又は２記載の半導体装置の製造方法。 - 前記感光性接着層を介して前記積層基板を積層する工程は、
前記土台基板の主面と前記積層基板の背面の少なくとも一方に、液状の感光性樹脂を塗布する工程と、
前記液状の感光性樹脂を加熱して半硬化状態にする工程と、
半硬化状態の前記感光性樹脂にフォトリソグラフィ工程により開口部を形成する工程と、を含む請求項１又は２記載の半導体装置の製造方法。 - 前記積層基板を積層する工程は、
支持体を準備し、主面を前記支持体側に向けて前記積層基板を前記支持体に仮固定する工程と、
前記積層基板の背面側を薄化する工程と、
前記土台基板の主面に、前記支持体上で薄化された前記積層基板の背面を固着する工程と、
前記支持体を除去する工程と、を含む請求項１乃至５の何れか一項記載の半導体装置の製造方法。 - 薄化された前記積層基板の厚さが５０μｍ以下である請求項６項記載の半導体装置の製造方法。
- 前記感光性接着層の厚さが５０μｍ以下である請求項１乃至７の何れか一項記載の半導体装置の製造方法。
- 感光性接着層を介して主面を同一方向に向けて積層された複数の半導体チップと、
各層の半導体チップを接続する貫通電極と、を有し、
前記感光性接着層の前記貫通電極に対応する位置には開口部が形成されている半導体装置。 - 前記開口部の平面形状は、前記貫通電極の平面形状よりも小さい請求項９記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014039730A JP6440291B2 (ja) | 2014-02-28 | 2014-02-28 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014039730A JP6440291B2 (ja) | 2014-02-28 | 2014-02-28 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015164160A true JP2015164160A (ja) | 2015-09-10 |
| JP6440291B2 JP6440291B2 (ja) | 2018-12-19 |
Family
ID=54186991
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014039730A Active JP6440291B2 (ja) | 2014-02-28 | 2014-02-28 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6440291B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017118100A (ja) * | 2015-12-23 | 2017-06-29 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 絶縁樹脂シート及びこれを備えたプリント回路基板 |
| WO2018221675A1 (ja) * | 2017-06-01 | 2018-12-06 | 日立化成株式会社 | 半導体加工用テープ |
| JP2018203974A (ja) * | 2017-10-05 | 2018-12-27 | 日立化成株式会社 | 半導体加工用テープ |
| WO2019230668A1 (ja) * | 2018-05-28 | 2019-12-05 | 株式会社ダイセル | 半導体装置製造方法 |
| JP2020068251A (ja) * | 2018-10-23 | 2020-04-30 | 株式会社ダイセル | 半導体装置製造方法 |
| JP2020194819A (ja) * | 2019-05-24 | 2020-12-03 | 株式会社ダイセル | 半導体装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007287803A (ja) * | 2006-04-13 | 2007-11-01 | Sony Corp | 三次元半導体パッケージ製造方法 |
| JP2009141010A (ja) * | 2007-12-04 | 2009-06-25 | Hitachi Chem Co Ltd | 半導体装置及びその製造方法 |
| JP2011208152A (ja) * | 2011-06-06 | 2011-10-20 | Hitachi Chem Co Ltd | 接着シート |
| WO2012120659A1 (ja) * | 2011-03-09 | 2012-09-13 | 国立大学法人東京大学 | 半導体装置の製造方法 |
-
2014
- 2014-02-28 JP JP2014039730A patent/JP6440291B2/ja active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007287803A (ja) * | 2006-04-13 | 2007-11-01 | Sony Corp | 三次元半導体パッケージ製造方法 |
| JP2009141010A (ja) * | 2007-12-04 | 2009-06-25 | Hitachi Chem Co Ltd | 半導体装置及びその製造方法 |
| WO2012120659A1 (ja) * | 2011-03-09 | 2012-09-13 | 国立大学法人東京大学 | 半導体装置の製造方法 |
| JP2011208152A (ja) * | 2011-06-06 | 2011-10-20 | Hitachi Chem Co Ltd | 接着シート |
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017118100A (ja) * | 2015-12-23 | 2017-06-29 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 絶縁樹脂シート及びこれを備えたプリント回路基板 |
| JP7019900B2 (ja) | 2015-12-23 | 2022-02-16 | サムソン エレクトロ－メカニックス カンパニーリミテッド． | 絶縁樹脂シート及びこれを備えたプリント回路基板 |
| WO2018221675A1 (ja) * | 2017-06-01 | 2018-12-06 | 日立化成株式会社 | 半導体加工用テープ |
| JP2018206893A (ja) * | 2017-06-01 | 2018-12-27 | 日立化成株式会社 | 半導体加工用テープ |
| KR102442278B1 (ko) * | 2017-06-01 | 2022-09-08 | 쇼와덴코머티리얼즈가부시끼가이샤 | 반도체 가공용 테이프 |
| KR20200014292A (ko) * | 2017-06-01 | 2020-02-10 | 히타치가세이가부시끼가이샤 | 반도체 가공용 테이프 |
| JP7031141B2 (ja) | 2017-06-01 | 2022-03-08 | 昭和電工マテリアルズ株式会社 | 半導体加工用テープ |
| JP2018203974A (ja) * | 2017-10-05 | 2018-12-27 | 日立化成株式会社 | 半導体加工用テープ |
| JP7035347B2 (ja) | 2017-10-05 | 2022-03-15 | 昭和電工マテリアルズ株式会社 | 半導体加工用テープ |
| JPWO2019230668A1 (ja) * | 2018-05-28 | 2021-06-24 | 株式会社ダイセル | 半導体装置製造方法 |
| KR20210014132A (ko) * | 2018-05-28 | 2021-02-08 | 주식회사 다이셀 | 반도체 장치 제조 방법 |
| CN112204738A (zh) * | 2018-05-28 | 2021-01-08 | 株式会社大赛璐 | 半导体装置的制造方法 |
| WO2019230668A1 (ja) * | 2018-05-28 | 2019-12-05 | 株式会社ダイセル | 半導体装置製造方法 |
| US11502002B2 (en) | 2018-05-28 | 2022-11-15 | Daicel Corporation | Method for manufacturing semiconductor device |
| JP7198814B2 (ja) | 2018-05-28 | 2023-01-04 | 株式会社ダイセル | 半導体装置製造方法 |
| TWI829697B (zh) * | 2018-05-28 | 2024-01-21 | 日商大賽璐股份有限公司 | 半導體裝置製造方法 |
| KR102727559B1 (ko) * | 2018-05-28 | 2024-11-08 | 주식회사 다이셀 | 반도체 장치 제조 방법 |
| CN112204738B (zh) * | 2018-05-28 | 2024-12-24 | 株式会社大赛璐 | 半导体装置的制造方法 |
| JP2020068251A (ja) * | 2018-10-23 | 2020-04-30 | 株式会社ダイセル | 半導体装置製造方法 |
| JP7285059B2 (ja) | 2018-10-23 | 2023-06-01 | 株式会社ダイセル | 半導体装置製造方法 |
| JP2020194819A (ja) * | 2019-05-24 | 2020-12-03 | 株式会社ダイセル | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6440291B2 (ja) | 2018-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103443918B (zh) | 半导体装置的制造方法 | |
| JP6393036B2 (ja) | 半導体装置及びその製造方法 | |
| CN107026092B (zh) | 制造指纹扫描器的方法以及半导体装置 | |
| JP6440291B2 (ja) | 半導体装置及びその製造方法 | |
| JP4056854B2 (ja) | 半導体装置の製造方法 | |
| US8922026B2 (en) | Chip package and fabrication method thereof | |
| WO2019062238A1 (zh) | 一种晶圆级系统封装方法以及封装结构 | |
| JP2007311385A (ja) | 半導体装置の製造方法および半導体装置 | |
| CN102214624A (zh) | 一种具有通孔的半导体结构及其制造方法 | |
| JP2007180529A (ja) | 半導体装置およびその製造方法 | |
| TW201101439A (en) | Semiconductor device and method of manufacturing semiconductor device | |
| WO2021012377A1 (zh) | 体声波谐振器的封装方法及封装结构 | |
| CN101609828B (zh) | 半导体器件以及半导体器件的制造方法 | |
| JP6485897B2 (ja) | 半導体装置の製造方法 | |
| JP2008130704A (ja) | 半導体装置の製造方法 | |
| JP6341554B2 (ja) | 半導体装置の製造方法 | |
| JP6116476B2 (ja) | チップスタックを製造するための方法及びその方法を実施するためのキャリア | |
| CN102544040B (zh) | 利用TSV技术实现GaAs图像传感器的圆片级封装方法 | |
| JP4420965B1 (ja) | 半導体装置内蔵基板の製造方法 | |
| JP2010109182A (ja) | 半導体装置の製造方法 | |
| TW201126666A (en) | Semiconductor device including semiconductor construct installed on base plate, and manufacturing method of the same | |
| TW200933844A (en) | Wafer level package with die receiving through-hole and method of the same | |
| JP6360299B2 (ja) | 半導体装置及びその製造方法 | |
| CN104393009B (zh) | 包含硅通孔的高可靠性影像传感器封装 | |
| JP5671606B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170110 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170915 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171003 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180424 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180604 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181030 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181119 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6440291 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |