KR102442278B1 - 반도체 가공용 테이프 - Google Patents

반도체 가공용 테이프 Download PDF

Info

Publication number
KR102442278B1
KR102442278B1 KR1020197034587A KR20197034587A KR102442278B1 KR 102442278 B1 KR102442278 B1 KR 102442278B1 KR 1020197034587 A KR1020197034587 A KR 1020197034587A KR 20197034587 A KR20197034587 A KR 20197034587A KR 102442278 B1 KR102442278 B1 KR 102442278B1
Authority
KR
South Korea
Prior art keywords
adhesive layer
tape
semiconductor
preferable
layer
Prior art date
Application number
KR1020197034587A
Other languages
English (en)
Other versions
KR20200014292A (ko
Inventor
게이스케 오쿠보
유키히로 이와나가
도모하루 야마자키
Original Assignee
쇼와덴코머티리얼즈가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=64455487&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR102442278(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 쇼와덴코머티리얼즈가부시끼가이샤 filed Critical 쇼와덴코머티리얼즈가부시끼가이샤
Publication of KR20200014292A publication Critical patent/KR20200014292A/ko
Application granted granted Critical
Publication of KR102442278B1 publication Critical patent/KR102442278B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J11/00—Features of adhesives not provided for in group C09J9/00, e.g. additives
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J201/00—Adhesives based on unspecified macromolecular compounds
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Organic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Adhesive Tapes (AREA)
  • Dicing (AREA)
  • Die Bonding (AREA)
  • Wire Bonding (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

본 발명에 따른 반도체 가공용 테이프는, 기재층(基材層)과, 점착층과, 열경화성을 갖는 접착층이 이 순서로 적층되어 있고, 130℃에서 1시간의 경화 처리가 된 후에 있어서, 접착층의 수축률이 2% 미만이고 또한 접착층의 열시(熱時) 탄성률이 5 ㎫ 미만이다. 이 반도체 가공용 테이프는, 다이싱 다이본딩 테이프로서 사용할 수 있고, 예컨대, 반도체 장치의 제조 과정에 있어서의 임시 고정용 테이프로서도 사용할 수 있다.

Description

반도체 가공용 테이프
본 발명은 반도체 가공용 테이프에 관한 것이다.
최근, 전자 기기의 소형화, 경량화, 및 고기능화의 요구가 높아지고 있다. 이들의 요구에 따라, 전자 기기를 구성하는 반도체 장치에 대해서는, 소형화, 박형화 및 고밀도 실장화가 요구되고 있다.
반도체 장치는, 기판, 유리 또는 임시 고정재에 고정된 반도체 칩을 수지로 밀봉하는 밀봉 공정, 밀봉된 반도체 칩을 필요에 따라 개편화(個片化)하는 다이싱 공정 등을 거쳐 제조된다. 상기 제조 과정에 있어서, 웨이퍼를 연마하는 공정이 실시되는 경우도 있다.
이들 공정은 칩 또는 기판 등을 보호용 테이프로 덮은 상태에서 실시되는 경우가 많다. 보호용 테이프는, 통상, 특정한 가공 공정 전에 보호해야 할 면에 부착되고, 상기 가공 공정 후에 박리된다.
특허문헌 1은, 금속제 리드 프레임을 이용하지 않는 기판리스 반도체 패키지의 제조에 사용되는 반도체 제조용 내열성 점착 시트, 상기 시트에 이용하는 점착제, 및 상기 시트를 이용한 반도체 장치의 제조 방법을 개시한다.
특허문헌 1: 일본 특허 공개 제2011-129649호 공보
본 발명자들은, 반도체 장치의 제조 과정에 있어서, 종래, 이용되고 있는 다이싱 다이본딩 테이프를 여러 가지 공정에서 필요해지는 임시 고정용 테이프로서 사용하는 것을 검토하였다. 1종류의 테이프가 다이싱 다이본딩 테이프 및 임시 고정용 테이프의 양방의 용도에 적용 가능하면, 테이프의 범용성이 높아져, 반도체 장치를 효율적으로 제조하는 것이 가능해진다.
반도체 장치의 제조 과정에 있어서의 여러 가지 공정에 적용 가능한 테이프(이하, 「반도체 가공용 테이프」라고 한다.)가 구비해야 할 특성의 하나로서 내열성을 들 수 있다. 본 발명자들의 검토에 의하면, 특허문헌 1에 기재된 점착 시트에 있어서의 점착제층은, 주된 성분으로서 고무 성분을 포함하기 때문에, 내열성이 충분하지 않다고 하는 점에서, 개선의 여지가 있었다.
반도체 가공용 테이프가 구비해야 할 다른 특성으로서, 우수한 박리성을 들 수 있다. 종래, 임시 고정에 이용되고 있었던 테이프는 적당한 박리성을 확보하는 관점에서, 점착제층이 적당한 유연성을 갖도록 설계가 이루어져 있다.
그러나, 점착제층에 단순히 유연성을 부여하는 것만으로는, 반드시 우수한 박리성을 달성할 수 없었다. 구체적으로는, 박리 공정 시에 풀 잔류물이 발생하는 등의 문제가 있었다.
본 발명은 상기 과제를 감안하여 이루어진 것으로, 반도체 제조 과정에 있어서 우수한 범용성을 갖는 반도체 가공용 테이프를 제공하는 것을 목적으로 한다.
본 발명에 따른 반도체 가공용 테이프는, 기재층(基材層)과, 점착층과, 열경화성을 갖는 접착층이 이 순서로 적층되어 있고, 130℃에서 1시간의 경화 처리가 된 후에 있어서, 접착층의 수축률이 2% 미만이고, 또한, 접착층의 열시(熱時) 탄성률이 5 ㎫ 미만이다. 130℃에서 1시간의 경화 처리가 된 후에 있어서의 접착층이 이들의 조건을 만족시킴으로써, 반도체 가공용 테이프는 반도체 장치의 제조 과정에 있어서의 여러 가지 가공 공정에 적용할 수 있는 것으로 할 수 있다. 구체적으로는, 상기 여러 가지 가공 공정에 있어서 요구되는 내열성 및 박리성을 접착층에 부여할 수 있다.
130℃에서 1시간의 경화 처리가 된 후에 있어서, 웨이퍼에 대한 접착층의 필 박리력은, 15 N/m 이상인 것이 바람직하다. 접착층이 이 요건을 만족시킴으로써, 웨이퍼에 대한 밀착성을 충분히 확보할 수 있다.
본 발명에 따른 반도체 가공용 테이프의 다이싱 다이본딩 테이프 이외의 용도로서, 기판 및 웨이퍼의 임시 고정을 들 수 있다. 즉, 본 발명에 따른 반도체 가공용 테이프는, 반도체 장치의 제조 과정에 있어서, 접착층의 한쪽의 면에 기판을 임시 고정하고, 기재층 및 점착층을 박리한 후에 접착층의 다른쪽의 면에 웨이퍼를 임시 고정하기 위해서 사용할 수 있다. 예컨대, 전술한 바와 같이, 반도체 가공용 테이프를 임시 고정의 용도로 사용하는 경우, 기재층, 점착층 및 접착층은 모두, 최종적으로 제조되는 반도체 장치에 잔존하지 않는다.
상기 접착층은, 열가소성 수지와, 열경화성 수지와, 경화 촉진제와, 필러를 포함하는 것이 바람직하다. 이 경우, 접착층에 있어서의 열가소성 수지의 함유량을 100 질량부로 했을 때의, 접착층에 있어서의 열경화성 수지의 함유량은, 1∼40 질량부가 바람직하다. 또한, 접착층에 있어서의 열가소성 수지의 함유량을 100 질량부로 했을 때의, 접착층에 있어서의 필러의 함유량은, 1∼330 질량부가 바람직하다.
이들 요건을 만족시키는 접착층은 반도체 장치의 제조 과정에 있어서의 여러 가지 가공 공정에 있어서, 내열성 및 박리성을 보다 한층 안정적으로 향상시킬 수 있다.
상기 점착층은 UV형이어도 비UV형이어도 좋다.
본 발명에 의하면, 반도체 제조 과정에 있어서 우수한 범용성을 갖는 반도체 가공용 테이프가 제공된다.
도 1은 본 발명의 반도체 가공용 테이프의 일 실시형태를 모식적으로 도시한 단면도이다.
도 2(a)∼(f)는 도 1에 도시된 반도체 가공용 테이프를 다이싱 다이본딩 테이프로서 사용하여 반도체 장치를 제조하는 공정을 모식적으로 도시한 단면도이다.
도 3은 도 1에 도시된 반도체 가공용 테이프를 사용하여 제조된 반도체 장치의 일례를 모식적으로 도시한 단면도이다.
도 4(a)∼(f)는 도 1에 도시된 반도체 가공용 테이프를 임시 고정용 테이프로서 사용하여 반도체 장치를 제조하는 공정을 모식적으로 도시한 단면도이다.
이하, 도면을 적절히 참조하면서, 본 발명의 실시형태에 대해 설명한다. 한편, 본 발명은 이하의 실시형태에 한정되는 것이 아니다. 본 명세서에 있어서, (메트)아크릴이란, 아크릴 또는 메타크릴을 의미한다.
<반도체 가공용 테이프>
도 1은 본 실시형태에 따른 반도체 가공용 테이프를 모식적으로 도시한 단면도이다. 동 도면에 도시된 반도체 가공용 테이프(10)는, 기재층(1)과, 점착층(2)과, 열경화성을 갖는 접착층(3)이 이 순서로 적층되어 있다. 반도체 가공용 테이프(10)는, 반도체 장치의 제조 과정에 있어서의 다이싱 다이본딩 테이프 및 임시 고정용 테이프의 양방의 용도에 적용 가능하다. 이것을 실현하기 위해서, 반도체 가공용 테이프(10)는, 130℃에서 1시간의 경화 처리가 된 후에 있어서, 접착층(3)의 수축률이 2% 미만이고, 또한, 접착층(3)의 열시 탄성률이 5 ㎫ 미만이다. 130℃에서 1시간의 경화 처리가 된 후에 있어서의 접착층(3)이 이들 조건을 만족시킴으로써, 반도체 가공용 테이프(10)는 반도체 장치의 제조 과정에 있어서의 여러 가지 가공 공정에서 요구되는 내열성 및 박리성을 접착층(3)에 부여할 수 있다.
전술한 바와 같이, 130℃에서 1시간의 경화 처리가 된 후에 있어서, 접착층(3)의 수축률은 2% 미만이다. 이 값은 1.8% 이하가 바람직하고, 1.6% 이하가 보다 바람직하다. 이 값이 2% 미만임으로써, 반도체 장치의 제조 과정에 있어서, 접착층(3)에 대해 웨이퍼 또는 기판이 임시 고정된 상태에서 접착층(3)에 열이 가해져도 위치 어긋남을 충분히 억제할 수 있다.
접착층(3)의 수축률은 이하와 같이 하여 구할 수 있다. 반도체 가공용 테이프(10)를 소정의 사이즈(예컨대, 100 ㎜×100 ㎜)로 재단하고, 이것으로부터 기재층(1) 및 점착층(2)을 박리함으로써 접착층(3)만으로 이루어지는 시료를 준비한다. 이것을 130℃, 1시간 가열하여 경화시키고, 경화 처리 후의 시료의 사이즈를 계측한다. 열경화 전의 시료 면적과 열경화 후의 시료 면적을 이하의 식에 대입하여 수축률이 산출된다.
수축률(%)=(경화 후의 시료 면적)/(경화 전의 시료 면적)×100
전술한 바와 같이, 130℃에서 1시간의 경화 처리가 된 후에 있어서, 접착층(3)의 열시 탄성률은 5 ㎫ 미만이다. 이 값은 4.5 ㎫ 이하가 바람직하고, 4 ㎫ 이하가 보다 바람직하다. 이 값이 5 ㎫ 미만임으로써, 반도체 장치의 제조 과정에 있어서, 접착층(3)에 대해 웨이퍼 또는 기판이 임시 고정된 상태에서 접착층(3)에 열이 가해져도, 접착층(3)이 적당한 유연성을 갖고, 이에 의해, 우수한 박리성을 실현할 수 있다. 한편, 접착층(3)의 상기 열시 탄성률의 하한값은, 예컨대, 1 ㎫이다.
접착층(3)의 열시 탄성률은 이하와 같이 하여 구할 수 있다. 반도체 가공용 테이프(10)를 소정의 사이즈로 재단하고, 이것으로부터 기재층(1) 및 점착층(2)을 박리함으로써 접착층(3)만으로 이루어지는 시료를 준비한다. 이것을 130℃, 1시간 가열하여 경화시킨다. 이와 같이 하여 얻어진 경화 처리 후의 접착층(3)을 소정의 사이즈(예컨대, 4 ㎜×30 ㎜)로 재단함으로써 시료를 얻는다. 이 시료의 탄성률을 동적 점탄성 측정 장치를 이용하여 측정한다. 즉, 시료에 인장 하중을 가하고, 주파수 10 ㎐, 승온 속도 10℃/분의 조건으로 -50℃로부터 300℃까지 측정한다. 온도 100℃의 탄성률을 열시 탄성률로 한다.
웨이퍼에 대한 접착층(3)의 밀착성을 충분히 확보하는 관점에서, 130℃에서 1시간의 경화 처리가 된 후에 있어서, 웨이퍼에 대한 접착층(3)의 필 박리력은, 15 N/m 이상이 바람직하고, 20∼200 N/m가 보다 바람직하며, 25∼150 N/m가 더욱 바람직하다.
접착층(3)은, 열가소성 수지와, 열경화성 수지와, 경화 촉진제와, 필러를 포함하는 것이 바람직하다. 접착층(3)에 있어서의 열가소성 수지의 함유량을 100 질량부로 하면, 접착층(3)에 있어서의 열경화성 수지의 함유량은, 1∼40 질량부가 바람직하고, 5∼39 질량부가 보다 바람직하며, 10∼38 질량부가 더욱 바람직하다. 접착층(3)에 있어서의 경화 촉진제의 함유량은, 0.01∼3 질량부가 바람직하고, 0.02∼2 질량부가 보다 바람직하며, 0.03∼1 질량부가 더욱 바람직하다. 접착층(3)에 있어서의 필러의 함유량은, 1∼330 질량부가 바람직하고, 1∼300 질량부가 보다 바람직하며, 5∼200 질량부가 더욱 바람직하고, 10∼100 질량부가 특히 바람직하다. 이들 요건을 만족시키는 접착층(3)은 반도체 장치의 제조 과정에 있어서의 여러 가지 가공 공정에 있어서 요구되는 내열성 및 박리성을 보다 한층 안정적으로 향상시킬 수 있다.
접착층(3)과 점착층(2)은, 가공 공정 시에 박리가 발생하지 않도록 충분히 밀착되어 있는 것이 바람직하다. 접착층(3)과 점착층(2)의 밀착력은, 양자의 T자 박리 강도로 평가할 수 있다. 접착층(3)과 점착층(2)의 T자 박리 강도(박리 속도: 50 ㎜/분)는, 15 N/m 이상이 바람직하고, 16∼100 N/m가 보다 바람직하다. T자 박리 강도는, 이하의 방법으로 행한다. 접착층(3)과 점착층(2)을 라미네이터로 접합시킨 후에 25 ㎜ 폭의 절입을 넣음으로써 측정용 시료를 준비한다. 이때에, UV 조사형의 점착제를 이용하는 경우에는, 적절히 UV 조사를 행한다. 박리 속도는 50 ㎜/분으로 측정한다.
이하, 반도체 가공용 테이프(10)를 구성하는 접착층(3), 점착층(2) 및 기재층(1)에 대해 설명한다.
[접착층]
전술한 바와 같이, 접착층(3)은, 열가소성 수지와, 열경화성 수지와, 경화 촉진제와, 필러를 포함하는 것이 바람직하다.
(열가소성 수지)
열가소성 수지로서는, 열가소성을 갖는 수지, 또는 적어도 미경화 상태에 있어서 열가소성을 갖고, 가열 후에 가교 구조를 형성하는 수지를 이용할 수 있다. 열가소성 수지로서는, 반도체 가공용 테이프로서, 수축성, 내열성 및 박리성이 우수한 관점에서, 반응성기를 갖는 (메트)아크릴 공중합체(이하, 「반응성기 함유 (메트)아크릴 공중합체」라고 하는 경우도 있다)가 바람직하다.
열가소성 수지로서, 반응성기 함유 (메트)아크릴 공중합체를 포함하는 경우, 접착층(3)은, 열경화성 수지를 포함하지 않는 양태여도 좋다. 즉, 반응성기 함유 (메트)아크릴 공중합체와, 경화 촉진제와, 필러를 포함하는 양태여도 좋다.
열가소성 수지는, 1종을 단독으로 또는 2종 이상을 조합하여 이용할 수 있다.
(메트)아크릴 공중합체로서는, 아크릴 유리, 아크릴 고무 등의 (메트)아크릴산에스테르 공중합체 등을 들 수 있고, 아크릴 고무가 바람직하다. 아크릴 고무는, 아크릴산에스테르를 주성분으로 하고, (메트)아크릴산에스테르 및 아크릴로니트릴에서 선택되는 모노머의 공중합에 의해 형성되는 것이 바람직하다.
(메트)아크릴산에스테르로서는, 메틸아크릴레이트, 에틸아크릴레이트, 프로필아크릴레이트, 이소프로필아크릴레이트, 부틸아크릴레이트, 이소부틸아크릴레이트, 헥실아크릴레이트, 시클로헥실아크릴레이트, 2-에틸헥실아크릴레이트, 라우릴아크릴레이트, 메틸메타크릴레이트, 에틸메타크릴레이트, 프로필메타크릴레이트, 이소프로필아크릴레이트, 부틸메타크릴레이트, 이소부틸메타크릴레이트, 헥실메타크릴레이트, 시클로헥실메타크릴레이트, 2-에틸헥실메타크릴레이트, 라우릴메타크릴레이트 등을 들 수 있다.
(메트)아크릴산에스테르 공중합체로서는, 공중합 성분으로서 부틸아크릴레이트 및 아크릴로니트릴을 포함하는 공중합체, 공중합 성분으로서 에틸아크릴레이트 및 아크릴로니트릴을 포함하는 공중합체가 바람직하다.
반응성기 함유 (메트)아크릴 공중합체는, 반응성기를 갖는 (메트)아크릴 모노머를 공중합 성분으로서 포함하는 반응성기 함유 (메트)아크릴 공중합체인 것이 바람직하다. 이러한 반응성기 함유 (메트)아크릴 공중합체는, 반응성기를 갖는 (메트)아크릴 모노머와, 상기한 모노머가 포함되는 단량체 조성물을 공중합함으로써 얻을 수 있다.
반응성기로서는, 내열성 향상의 관점에서, 에폭시기, 카르복실기, 아크릴로일기, 메타크릴로일기, 수산기, 에피술피드기가 바람직하고, 그 중에서도 가교성의 점에서, 에폭시기 및 카르복실기가 보다 바람직하다.
본 실시형태에 있어서, 반응성기 함유 (메트)아크릴 공중합체는, 에폭시기를 갖는 (메트)아크릴 모노머를 공중합 성분으로서 포함하는 에폭시기 함유 (메트)아크릴 공중합체인 것이 바람직하다. 이 경우, 에폭시기를 갖는 (메트)아크릴 모노머로서는, 글리시딜아크릴레이트, 4-히드록시부틸아크릴레이트글리시딜에테르, 3,4-에폭시시클로헥실메틸아크릴레이트, 글리시딜메타크릴레이트, 4-히드록시부틸메타크릴레이트글리시딜에테르, 3,4-에폭시시클로헥실메틸메타크릴레이트 등을 들 수 있다. 반응성기를 갖는 (메트)아크릴 모노머는, 내열성의 관점에서, 글리시딜아크릴레이트, 글리시딜메타크릴레이트가 바람직하다.
열가소성 수지의 Tg는, -50℃∼50℃인 것이 바람직하다. 열가소성 수지의 Tg가 50℃ 이하이면, 접착층(3)의 유연성을 확보하기 쉽다. 또한, 피착체에 부착할 때에 요철이 존재하는 경우, 추종하기 쉬워지고, 적당한 접착성을 갖게 된다. 한편, 열가소성 수지의 Tg가 -50℃ 이상이면, 접착층(3)의 유연성이 지나치게 높아지는 것을 억제하기 쉽고, 우수한 취급성 및 접착성, 박리성을 달성할 수 있다.
열가소성 수지의 Tg는, 시차 주사 열량 측정(DSC)에 의해 얻어지는 중간점 유리 전이 온도값이다. 열가소성 수지의 Tg는, 구체적으로는, 승온 속도 10℃/분, 측정 온도: -80∼80℃의 조건에서 열량 변화를 측정하고, JIS K 7121:1987에 준거한 방법에 의해 산출한 중간점 유리 전이 온도이다.
열가소성 수지의 중량 평균 분자량은, 10만 이상 200만 이하인 것이 바람직하다. 중량 평균 분자량이 10만 이상이면, 임시 고정의 용도로 사용하는 경우, 내열성을 확보하기 쉬워진다. 한편, 중량 평균 분자량이 200만 이하이면, 임시 고정의 용도로 사용하는 경우, 플로우의 저하 및 부착성의 저하를 억제하기 쉽다. 전술한 관점에서, 열가소성 수지의 중량 평균 분자량은, 50만 이상 200만 이하인 것이 보다 바람직하고, 100만 이상 200만 이하인 것이 더욱 바람직하다. 한편, 중량 평균 분자량은, 겔 투과 크로마토그래피법(GPC)으로 표준 폴리스티렌에 의한 검량선을 이용한 폴리스티렌 환산값이다.
반응성기를 갖는 (메트)아크릴 공중합체가 글리시딜아크릴레이트 또는 글리시딜메타크릴레이트를 공중합 성분으로서 포함하는 경우, 이들의 함유량은 합계로, 공중합 성분 전량을 기준으로 하여, 0.1∼20 질량%인 것이 바람직하고, 0.5∼15 질량%인 것이 보다 바람직하며, 1.0∼10 질량%인 것이 더욱 바람직하다. 함유량이 상기 범위 내이면, 접착층(3)의 유연성과 접착성, 박리성을 보다 고수준으로 양립할 수 있다.
전술한 바와 같은 반응성기를 갖는 (메트)아크릴 공중합체로서는, 펄 중합, 용액 중합 등의 중합 방법에 의해 얻어지는 것을 이용해도 좋다. 또는, HTR-860P-3CSP(상품명, 나가세 켐텍스(주) 제조) 등의 시판품을 이용해도 좋다.
(열경화성 수지)
열경화성 수지로서는, 열에 의해 경화하는 수지이면 특별히 제한 없이 이용할 수 있다. 열경화성 수지로서는, 에폭시 수지, 아크릴 수지, 실리콘 수지, 페놀 수지, 열경화형 폴리이미드 수지, 폴리우레탄 수지, 멜라민 수지, 우레아 수지 등을 들 수 있다. 이들은, 1종을 단독으로 또는 2종 이상을 조합하여 이용할 수 있다.
에폭시 수지는, 경화하여 내열 작용을 갖는 것이면 특별히 한정되지 않는다. 에폭시 수지는, 비스페놀 A형 에폭시 등의 2작용 에폭시 수지, 페놀 노볼락형 에폭시 수지, 크레졸 노볼락형 에폭시 수지 등의 노볼락형 에폭시 수지 등을 이용할 수 있다. 에폭시 수지는, 또한, 다작용 에폭시 수지, 글리시딜아민형 에폭시 수지, 복소환 함유 에폭시 수지, 지환식 에폭시 수지 등, 종래 공지의 것을 이용할 수 있다.
비스페놀 A형 에폭시 수지로서는, 에피코트 807, 에피코트 815, 에피코트 825, 에피코트 827, 에피코트 828, 에피코트 834, 에피코트 1001, 에피코트 1004, 에피코트 1007, 에피코트 1009(모두 미쓰비시 케미컬(주) 제조), DER-330, DER-301, DER-361(모두 다우 케미컬사 제조), YD8125, YDF8170(모두 도토 가세이(주) 제조) 등을 들 수 있다.
페놀 노볼락형 에폭시 수지로서는, 에피코트 152, 에피코트 154(모두 미쓰비시 케미컬(주) 제조), EPPN-201(닛폰 가야쿠(주) 제조), DEN-438(다우 케미컬사 제조) 등을 들 수 있다.
o-크레졸 노볼락형 에폭시 수지로서는, YDCN-700-10(신닛테츠 스미킨 가가쿠(주) 제조), EOCN-102S, EOCN-103S, EOCN-104S, EOCN-1012, EOCN-1025, EOCN-1027(모두 닛폰 가야쿠(주) 제조), YDCN701, YDCN702, YDCN703, YDCN704(모두 도토 가세이(주) 제조) 등을 들 수 있다.
다작용 에폭시 수지로서는, Epon 1031S(미쓰비시 케미컬(주) 제조), 아랄다이트 0163(BASF 재팬사 제조), 데나콜 EX-611, EX-614, EX-614B, EX-622, EX-512, EX-521, EX-421, EX-411, EX-321(모두 나가세 켐텍스(주) 제조) 등을 들 수 있다.
아민형 에폭시 수지로서는, 에피코트 604(미쓰비시 케미컬(주) 제조), YH-434(도토 가세이(주) 제조), TETRAD-X, TETRAD-C(모두 미쓰비시 가스 가가쿠(주) 제조), ELM-120(스미토모 가가쿠(주) 제조) 등을 들 수 있다.
복소환 함유 에폭시 수지로서는, 아랄다이트 PT810(BASF 재팬사 제조), ERL4234, ERL4299, ERL4221, ERL4206(모두 유니온 카바이드사 제조) 등을 들 수 있다. 이들 에폭시 수지는, 1종을 단독으로 또는 2종 이상을 조합하여 이용할 수 있다.
열경화 수지 성분의 일부인 에폭시 수지 경화제로서는, 통상 이용되고 있는 공지의 수지를 사용할 수 있다. 구체적으로는, 아민류, 폴리아미드, 산무수물, 폴리술피드, 삼불화붕소, 비스페놀 A, 비스페놀 F, 비스페놀 S와 같은 페놀성 수산기를 1분자 중에 2개 이상 갖는 비스페놀류, 페놀 노볼락 수지, 비스페놀 A 노볼락 수지, 크레졸 노볼락 수지 등의 페놀 수지 등을 들 수 있다. 에폭시 수지 경화제로서는, 특히, 흡습 시의 내전식성(耐電食性)이 우수하다고 하는 관점에서, 페놀 노볼락 수지, 비스페놀 A 노볼락 수지, 크레졸 노볼락 수지 등의 페놀 수지가 바람직하다.
한편, 에폭시 경화제는, 에폭시 수지와 동시에 이용해도 좋고, 단독으로 이용해도 좋다.
상기 페놀 수지 경화제 중에서도, 페놀라이트 LF2882, 페놀라이트 LF2822, 페놀라이트 TD-2090, 페놀라이트 TD-2149, 페놀라이트 VH-4150, 페놀라이트 VH4170(모두 DIC(주) 제조, 상품명), H-1(메이와 가세이(주) 제조, 상품명), 에피큐어 MP402FPY, 에피큐어 YL6065, 에피큐어 YLH129B65, 미렉스(Milex) XL, 미렉스 XLC, 미렉스 XLC-LL, 미렉스 RN, 미렉스 RS, 미렉스 VR(모두 미쓰비시 케미컬(주) 제조, 상품명)을 이용하는 것이 바람직하다.
(경화 촉진제)
경화 촉진제로서는, 이미다졸류, 디시안디아미드 유도체, 디카르복실산디히드라지드, 트리페닐포스핀, 테트라페닐포스포늄테트라페닐보레이트, 2-에틸-4-메틸이미다졸-테트라페닐보레이트, 1,8-디아자비시클로[5,4,0]운데센-7-테트라페닐보레이트 등을 들 수 있다. 이들은, 1종을 단독으로 또는 2종 이상을 조합하여 이용할 수 있다.
접착층(3)이 에폭시기를 갖는 (메트)아크릴 공중합체를 함유하는 경우, 이러한 아크릴 공중합체에 포함되는 에폭시기의 경화를 촉진하는 경화 촉진제를 함유하는 것이 바람직하다. 에폭시기의 경화를 촉진하는 경화 촉진제로서는, 페놀계 경화제, 산무수물계 경화제, 아민계 경화제, 이미다졸계 경화제, 이미다졸린계 경화제, 트리아진계 경화제 및 포스핀계 경화제를 들 수 있다. 이들 중에서도, 속경화성(速硬化性), 내열성 및 박리성의 관점에서, 공정 시간의 단축 및 작업성의 향상을 기대할 수 있는 이미다졸계 경화제인 것이 바람직하다. 이들 화합물은, 1종을 단독으로 또는 2종 이상을 조합하여 이용할 수 있다.
접착층(3)에 있어서의 경화 촉진제의 함유량은, 열가소성 수지 100 질량부에 대해, 0.02∼20 질량부가 바람직하고, 0.025∼10 질량부가 보다 바람직하며, 0.025∼3 질량부가 더욱 바람직하고, 0.025∼0.05 질량부가 특히 바람직하다. 경화 촉진제의 함유량이 상기 범위 내이면, 접착층(3)의 경화성을 향상시키면서 보존 안정성의 저하를 충분히 억제할 수 있는 경향이 있다.
(무기 필러)
접착층(3)에는, 무기 필러를 배합할 수 있다. 무기 필러로서는, 은가루, 금가루, 구리 가루 등의 금속 필러, 실리카, 알루미나, 질화붕소, 티타니아, 유리, 산화철, 세라믹 등의 비금속 무기 필러 등을 들 수 있다. 무기 필러는 원하는 기능에 따라 선택할 수 있다.
상기 무기 필러는 표면에 유기기를 갖는 것이 바람직하다. 무기 필러의 표면이 유기기에 의해 수식되어 있음으로써, 접착층(3)을 형성하기 위한 바니시를 조제할 때의 유기 용제에의 분산성, 및 접착층(3)의 수축성을 억제할 수 있고, 탄성률을 향상시키며, 박리성을 향상시키는 것이 용이해진다.
표면에 유기기를 갖는 무기 필러는, 예컨대, 하기 식 (B-1)로 표시되는 실란 커플링제와 무기 필러를 혼합하고, 30℃ 이상의 온도에서 교반함으로써 얻을 수 있다. 무기 필러의 표면이 유기기에 의해 수식된 것은, UV 측정, IR 측정, XPS 측정 등으로 확인하는 것이 가능하다.
Figure 112019120434176-pct00001
식 (B-1) 중, X는, 페닐기, 글리시독시기, 아크릴로일기, 메타크릴로일기, 메르캅토기, 아미노기, 비닐기, 이소시아네이트기 및 메타크릴옥시기로 이루어지는 군에서 선택되는 유기기를 나타내고, s는 0 또는 1∼10의 정수를 나타내며, R11, R12 및 R13은 각각 독립적으로, 탄소수 1∼10의 알킬기를 나타낸다.
탄소수 1∼10의 알킬기로서는, 메틸기, 에틸기, 프로필기, 부틸기, 펜틸기, 헥실기, 헵틸기, 옥틸기, 노닐기, 데실기, 이소프로필기, 이소부틸기 등을 들 수 있다.
탄소수 1∼10의 알킬기는, 입수가 용이하다고 하는 관점에서, 메틸기, 에틸기 및 펜틸기가 바람직하다. X는, 내열성의 관점에서, 아미노기, 글리시독시기, 메르캅토기 및 이소시아네이트기가 바람직하고, 글리시독시기 및 메르캅토기가 보다 바람직하다. 식 (B-1) 중의 s는, 고열 시의 필름 유동성을 억제하고, 내열성을 향상시키는 관점에서, 0∼5가 바람직하고, 0∼4가 보다 바람직하다.
실란 커플링제로서는, 트리메톡시페닐실란, 디메틸디메톡시페닐실란, 트리에톡시페닐실란, 디메톡시메틸페닐실란, 비닐트리메톡시실란, 비닐트리에톡시실란, 비닐트리스(2-메톡시에톡시)실란, N-(2-아미노에틸)-3-아미노프로필메틸디메톡시실란, N-(2-아미노에틸)-3-아미노프로필트리메톡시실란, 3-아미노프로필트리에톡시실란, 3-아미노프로필트리메톡시실란, 3-글리시독시프로필트리메톡시실란, 3-글리시독시프로필메틸디메톡시실란, 2-(3,4-에폭시시클로헥실)에틸트리메톡시실란, 3-이소시아네이트프로필트리에톡시실란, 3-메타크릴옥시프로필트리메톡시실란, 3-메르캅토프로필트리메톡시실란, 3-우레이도프로필트리에톡시실란, N-(1,3-디메틸부틸리덴)-3-(트리에톡시실릴)-1-프로판아민, N,N'-비스(3-(트리메톡시실릴)프로필)에틸렌디아민, 폴리옥시에틸렌프로필트리알콕시실란, 폴리에톡시디메틸실록산 등을 들 수 있다.
이들 중에서도, 3-아미노프로필트리에톡시실란, 3-글리시독시프로필트리메톡시실란, 3-이소시아네이트프로필트리에톡시실란, 3-메르캅토프로필트리메톡시실란이 바람직하고, 트리메톡시페닐실란, 3-글리시독시프로필트리메톡시실란, 3-메르캅토프로필트리메톡시실란이 보다 바람직하다. 실란 커플링제는, 1종을 단독으로 또는 2종 이상을 조합하여 이용할 수 있다.
상기 커플링제의 함유량은, 내열성과 보존 안정성의 밸런스를 도모하는 관점에서, 무기 필러 100 질량부에 대해, 0.01∼50 질량부가 바람직하고, 0.05 질량부∼20 질량부가 보다 바람직하며, 내열성 향상의 관점에서, 0.5∼10 질량부가 더욱 바람직하다.
접착층(3)에 있어서의 무기 필러의 함유량은, 열가소성 수지 100 질량부에 대해, 330 질량부 이하가 바람직하고, 180 질량부 이하가 보다 바람직하며, 100 질량부 이하가 더욱 바람직하다. 무기 필러의 함유량의 하한은 특별히 제한은 없으나, 열가소성 수지 100 질량부에 대해, 1 질량부 이상인 것이 바람직하고, 5 질량부 이상인 것이 보다 바람직하며, 8 질량부 이상인 것이 더욱 바람직하다. 무기 필러의 함유량을 상기 범위로 함으로써, 접착층(3)의 수축성을 억제할 수 있고, 탄성률을 향상시키며, 박리성을 향상시키는 것이 용이해진다.
(유기 필러)
접착층(3)에는, 유기 필러를 배합할 수 있다. 유기 필러로서는, 카본, 고무계 필러, 실리콘계 미립자, 폴리아미드 미립자, 폴리이미드 미립자 등을 들 수 있다. 유기 필러의 함유량은, 열가소성 수지 100 질량부에 대해, 300 질량부 이하가 바람직하고, 200 질량부 이하가 보다 바람직하며, 100 질량부 이하가 보다 더 바람직하다. 유기 필러의 함유량의 하한은 특별히 제한은 없으나, 열가소성 수지 100 질량부에 대해, 5 질량부 이상인 것이 바람직하다.
(유기 용제)
접착층(3)은, 필요에 따라, 또한 유기 용제를 이용하여 희석해도 좋다. 유기 용제는 특별히 한정되지 않으나, 제막(製膜) 시의 휘발성 등을 비점으로부터 고려하여 결정할 수 있다. 구체적으로는, 메탄올, 에탄올, 2-메톡시에탄올, 2-에톡시에탄올, 2-부톡시에탄올, 메틸에틸케톤, 아세톤, 메틸이소부틸케톤, 톨루엔, 크실렌 등의 비교적 저비점의 용제가, 제막 시에 필름의 경화가 진행되기 어렵다고 하는 관점에서 바람직하다. 또한, 제막성을 향상시키는 등의 목적에서는, 디메틸아세트아미드, 디메틸포름아미드, N-메틸피롤리돈, 시클로헥사논 등의 비교적 고비점의 용제를 사용하는 것이 바람직하다. 이들 용제는, 1종을 단독으로 또는 2종 이상을 조합하여 이용할 수 있다.
[점착층]
점착층(2)으로서는, 실온에서 점착력이 있고, 접착층(3)에 대해 밀착력을 갖는 것이 바람직하다. 점착층(2)은 UV형(자외선 또는 방사선 등의 고에너지선에 의해 경화하는 것)이어도, 비UV형(예컨대, 열에 의해 경화하는 것)이어도 좋다.
UV형 점착제를 사용하는 경우, 점착층(2)을 형성하는 점착제로서는, 아크릴계 공중합체와, 가교제와, 광중합 개시제를 함유하는 것이 바람직하다.
비UV형 점착제를 사용하는 경우, 점착력의 조정을 위해서, 베이스 수지와, 가교 반응에 의해 베이스 수지의 작용기와 반응시키는 가교제로서, 에폭시기, 이소시아네이트기, 아지리딘기 및 멜라닌기에서 선택된 적어도 1종의 작용기를 갖는 것이 바람직하다. 이들 가교제는, 단독으로 사용해도 좋고, 2종 이상을 병용해도 좋다.
베이스 수지로서는, 아크릴계 수지, 각종 합성 고무, 천연 고무, 폴리이미드 수지 등을 들 수 있다. 점착제가 잔류하기 어려운 관점에서, 베이스 수지는 다른 첨가제와 반응할 수 있는 작용기, 예컨대, 수산기, 카르복실기 등을 갖고 있는 것이 바람직하다.
또한, 반응 속도가 느린 경우에는, 적절히 아민 또는 주석 등의 촉매를 이용할 수 있다. 점착 특성을 조정하기 위해서, 로진계, 테르펜 수지계 등의 택키파이어(tackifier), 각종 계면 활성제 등의 임의 성분을 본 발명의 효과에 영향을 주지 않을 정도로 적절히 함유해도 좋다.
점착층(2)의 두께는, 1∼100 ㎛가 바람직하고, 2∼50 ㎛가 보다 바람직하며, 5∼40 ㎛가 더욱 바람직하다. 점착층(2)의 두께가 1 ㎛보다 얇으면 접착층과의 충분한 점착력을 확보하는 것이 곤란해지고, 가공이 하기 어려울 우려가 있으며, 한편, 100 ㎛보다 두꺼우면 비경제적이고 특성상의 이점도 없다.
[기재층]
기재층(1)으로서는, 기지의 폴리머 시트 또는 테이프를 이용할 수 있다. 구체예로서, 결정성 폴리프로필렌, 비결정성 폴리프로필렌, 고밀도 폴리에틸렌, 중밀도 폴리에틸렌, 저밀도 폴리에틸렌, 초저밀도 폴리에틸렌, 저밀도 직쇄 폴리에틸렌, 폴리부텐, 폴리메틸펜텐 등의 폴리올레핀, 에틸렌-아세트산비닐 공중합체, 아이오노머 수지, 에틸렌-(메트)아크릴산 공중합체, 에틸렌-(메트)아크릴산에스테르(랜덤, 교호(交互)) 공중합체, 에틸렌-부텐 공중합체, 에틸렌-헥센 공중합체, 폴리우레탄, 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트 등의 폴리에스테르, 폴리카보네이트, 폴리이미드, 폴리에테르에테르케톤, 폴리이미드, 폴리에테르이미드, 폴리아미드, 전방향족 폴리아미드, 폴리페닐술피드, 아라미드(종이), 유리, 글라스 클로스, 불소 수지, 폴리염화비닐, 폴리염화비닐리덴, 셀룰로오스계 수지, 실리콘 수지를 들 수 있다. 이들에, 가소제, 실리카, 안티 블로킹재, 슬립제, 대전 방지제 등을 혼합한 혼합물을 이용할 수도 있다.
상기한 것 중에서도, 폴리프로필렌, 폴리에틸렌-폴리프로필렌 랜덤 공중합체, 폴리에틸렌-폴리프로필렌 블록 공중합체, 에틸렌-아세트산비닐 공중합체, 아이오노머 수지, 에틸렌-(메트)아크릴산 공중합체에서 선택되는 적어도 1종이 주성분인 층이, 점착층과 접하고 있는 것이 바람직하다. 이들 수지는, 영률, 응력 완화성, 융점 등의 특성, 및 가격면, 사용 후의 폐재 리사이클 등의 관점에서도 바람직하고, 자외선에 의한 표면 개질 효과가 얻어지기 쉬운 관점에서도 바람직하다.
기재층(1)은, 단층이어도 상관없으나, 필요에 따라 상이한 재질로 이루어지는 층이 적층된 다층 구조를 가져도 좋다. 이러한 기재의 제조법으로서는, 다층 압출법으로 상이한 층을 갖는 기재층을 한 번에 만들어도 좋고, 인플레이션법, 단층 압출법으로 만들어진 테이프를 접착제를 이용하여 접합시키거나, 또는 열용착에 의해 접합시키는 등의 수법에 의해 얻어도 좋다. 또한 기재층(1)에는 점착층(2)과의 밀착성을 제어하기 위해서, 필요에 따라, 매트 처리, 코로나 처리 등의 표면 조화(粗化) 처리를 실시해도 좋다.
<반도체 가공용 테이프의 제작 방법>
반도체 가공용 테이프(10)는, 예컨대, 이하에 서술하는 방법에 의해 제작할 수 있다. 즉, 먼저, 이형(離型) 필름 상에, 접착층(3)의 원료 수지 조성물을 유기 용제 등의 용매에 용해시켜 바니시화한 것을, 나이프 코트법, 롤 코트법, 스프레이 코트법, 그라비아 코트법, 바 코트법, 커튼 코트법 등에 의해 도공하고, 용매를 제거하여 접착층(3)을 형성한다. 그 후, 별도로 제작한, 기재층(1)과 점착층(2)으로 이루어지는 적층체를 상온∼60℃에서 적층한다. 이에 의해, 기재층(1) 상에, 점착층(2), 접착층(3)이, 이 순서로 적층된 반도체 가공용 테이프(10)를 얻을 수 있다.
<반도체 가공용 테이프의 용도>
반도체 가공용 테이프(10)는, 예컨대, 다이싱 다이본딩 테이프로서 사용할 수 있고, 기판 및 웨이퍼의 임시 고정용 테이프로서도 사용할 수 있다. 이하, 각각의 용도에 대해 설명한다.
[다이싱 다이본딩 테이프]
도 2(a)∼(f) 및 도 3은 반도체 가공용 테이프(10)를 이용하는 반도체 장치(반도체 패키지)의 제조 방법의 일 실시형태를 설명하기 위한 단면도이다. 본 실시형태에 따른 반도체 장치의 제조 방법은, 반도체 가공용 테이프(10)의 접착층(3)을 반도체 웨이퍼에 부착하는 부착 공정(웨이퍼 라미네이트 공정)과, 반도체 웨이퍼(W) 및 접착층(3)을 개편화하는 다이싱 공정과, 점착층(2)에 자외선을 조사하는 자외선 조사 공정과, 접착층(3)이 부착된 반도체 소자(50)를 기재층(1)으로부터 픽업하는 픽업 공정과, 접착층(3)을 통해 반도체 소자(50)를 반도체 소자 탑재용의 지지 기판(60)에 접착하는 접착 공정을 포함한다. 이하, 도면을 참조하면서, 각 공정에 대해 설명한다.
(부착 공정)
먼저, 반도체 가공용 테이프(10)를 소정의 장치에 배치한다. 계속해서, 도 2(a) 및 (b)에 도시된 바와 같이, 반도체 웨이퍼(W)의 한쪽의 면(Ws)에 접착층(3)이 접하도록 반도체 가공용 테이프(10)를 반도체 웨이퍼(W)에 부착한다. 반도체 웨이퍼(W)의 회로면(Wc)은, 면(Ws)과는 반대측의 면인 것이 바람직하다.
(다이싱 공정)
다음으로, 도 2(c)에 도시된 바와 같이, 반도체 웨이퍼(W), 점착층(2) 및 접착층(3)을 다이싱한다. 이때, 기재층(1)을 도중까지 다이싱해도 좋다. 이와 같이, 반도체 가공용 테이프(10)는, 다이싱 시트로서도 기능한다.
(자외선 조사 공정)
다음으로, 도 2(d)에 도시된 바와 같이, 점착층(2)이 UV형인 경우에는 점착층(2)에 대해 자외선을 조사함으로써 점착층(2)을 경화시켜, 점착층(2)과 접착층(3) 사이의 접착력을 저하시킨다. 조사하는 자외선의 파장은 200∼400 ㎚인 것이 바람직하고, 그 조사 조건으로서는, 조도: 30∼240 mW/㎠이며 조사량 200∼500 mJ이 되도록 조사하는 것이 바람직하다.
(픽업 공정)
자외선을 조사한 후, 도 2(e)에 도시된 바와 같이, 기재층(1)을 익스팬드함으로써, 절단에 의해 얻어진 각 반도체 소자(50)를 서로 이격시키면서, 접착층(3)측으로부터 니들(42)로 들어 올려진 접착층 부착 반도체 소자(50)를 흡인 콜릿(44)으로 흡인하여 픽업한다. 한편, 접착층 부착 반도체 소자(50)는, 반도체 소자(Wa)와 접착층(3a)을 갖는다. 또한, 반도체 소자(Wa)는 반도체 웨이퍼(W)를 분할하여 얻어지는 것이고, 접착층(3a)은 접착층(3)을 분할하여 얻어지는 것이다. 픽업 공정에서는, 반드시 익스팬드를 행하지 않아도 좋으나, 익스팬드함으로써 픽업성을 보다 향상시킬 수 있다.
또한, 니들(42)에 의한 들어 올림량은, 필요에 따라 선택할 수 있다. 또한, 극박(極薄) 웨이퍼에 대해서도 충분한 픽업성을 확보하는 관점에서, 예컨대, 2단 또는 3단 픽업법을 행해도 좋다. 또한, 흡인 콜릿(44) 이외의 방법에 의해 반도체 소자(50)의 픽업을 행해도 좋다.
(접착 공정)
접착층 부착 반도체 소자(50)를 픽업한 후, 도 2(f)에 도시된 바와 같이, 접착층 부착 반도체 소자(50)를, 열압착에 의해, 접착층(3a)을 통해 반도체 소자 탑재용의 지지 기판(60)에 접착한다. 접착층(3a)을 통해 지지 기판(60) 상에 접착층 부착 반도체 소자(50)를 탑재한 후, 다시, 접착층 부착 반도체 소자(50)를, 열압착에 의해, 접착층(3a)을 통해 반도체 소자(Wa)에 접착해도 좋다. 이에 의해, 복수의 반도체 소자(Wa)를 지지 기판(60) 상에 보다 한층 확실히 탑재할 수 있다.
계속해서, 도 3에 도시된 바와 같이, 필요에 따라 반도체 소자(Wa)와 지지 기판(60)을 와이어 본드(70)에 의해 전기적으로 접속하는 것이 바람직하다. 이때, 반도체 소자(Wa), 접착층(3a) 및 지지 기판(60)은, 예컨대, 170℃에서 15∼60분 정도 가열된다. 또한, 와이어 본딩에 의해 접속한 후, 필요에 따라 반도체 소자(Wa)를 수지 밀봉해도 좋다. 수지 밀봉재(80)를 지지 기판(60)의 표면(60a)에 형성하고, 한편, 지지 기판(60)의 표면(60a)과는 반대측의 면에 외부 기판(마더 보드)과의 전기적인 접속용으로서, 땜납 볼(90)을 형성해도 좋다.
한편, 수지 밀봉할 때에 접착층(3a)은 반경화의 상태인 것이 바람직하다. 이에 의해, 수지 밀봉할 때에 지지 기판(60)의 표면(60a)에 형성된 요철의 오목부에 접착층(3a)을 보다 양호하게 충전할 수 있다. 반경화의 상태란, 접착층(3a)이 완전히는 경화하고 있지 않은 상태를 의미한다. 반경화의 상태의 접착층(3a)은 반도체 장치의 제조 과정에 있어서의 1회 또는 복수 회의 가열 처리를 이용하여 최종적으로 가열 경화시켜도 좋다.
이상의 공정을 거침으로써, 반도체 가공용 테이프(10)를 이용하여 반도체 장치(100)를 제조할 수 있다.
[임시 고정용 테이프]
반도체 가공용 테이프(10)는, 반도체 장치의 제조 과정에 있어서 접착층(3)의 한쪽의 면에 기판(S)을 임시 고정하고, 기재층(1) 및 점착층(2)을 박리한 후에 접착층(3)의 다른쪽의 면에 반도체 웨이퍼(W)를 임시 고정하기 위해서 사용할 수 있다.
도 4(a)∼(f)는 반도체 가공용 테이프(10)를 임시 고정용 테이프로서 사용하여 반도체 장치를 제조하는 공정을 도시한 단면도이다. 반도체 가공용 테이프(10)를 임시 고정용 테이프로서 사용하는 경우, 기재층(1), 점착층(2) 및 접착층(3)은 모두, 최종적으로 제조되는 반도체 장치에 잔존하지 않는다(도 4(f) 참조).
도 4(a)에 도시된 바와 같이, 기판(S)의 표면에 접착층(3)이 접하도록 반도체 가공용 테이프(10)를 기판(S)에 부착한다. 이때의 온도는 50∼90℃ 정도로 하면 된다. 이 온도 조건에서 기판(S)과 반도체 가공용 테이프(10)를 접합시킴으로써, 접착층(3)과 기판(S) 사이의 접착력을 접착층(3)과 점착층(2) 사이의 접착력보다 큰 상태로 할 수 있다.
즉, 기판(S)은, 접착층(3)이 접합된 상태에서 접착층(3)의 접착성을 컨트롤하기 위한 것이다. 한편, 기판(S)에 접합된 상태의 접착층(3)은, 열이 가해짐으로써 접착성이 컨트롤되고, 소정의 내열성을 갖는 층이 된다.
도 4(a)에 도시된 상태로부터 기재층(1) 및 점착층(2)을 박리함으로써, 도 4(b)에 도시된 바와 같이, 기판(S)과 접착층(3)으로 이루어지는 적층체(20)가 얻어진다. 계속해서, 접착층(3)에 반도체 웨이퍼(W)의 면(Ws)이 접하도록 접착층(3)에 반도체 웨이퍼(W)를 부착한다. 한편, 반도체 웨이퍼(W)의 면(Ws)의 반대측의 면이 회로면(Wc)이다. 이에 의해, 도 4(c)에 도시된 바와 같이, 접착층(3)의 한쪽의 면(F1)에 기판(S)이 접합되고, 접착층(3)의 다른쪽의 면(F2)에 반도체 웨이퍼(W)가 접합된 적층체(30)가 얻어진다. 접착층(3)과 반도체 웨이퍼(W)를 접합시킬 때의 온도는 50∼90℃ 정도로 하면 된다. 이 온도 조건에서 접착층(3)과 반도체 웨이퍼(W)를 접합시킴으로써, 접착층(3)과 반도체 웨이퍼(W) 사이의 접착력을 접착층(3)과 기판(S) 사이의 접착력보다 큰 상태로 할 수 있다.
도 4(c)에 도시된 적층체(30)에 있어서의 반도체 웨이퍼(W)에 대해 필요한 가공(예컨대 다이싱)을 실시한 후, 픽업에 의해 기판(S)을 박리한다. 이에 의해, 도 4(d)에 도시된 접착층(3a)과 반도체 소자(Wa)로 이루어지는 적층체(40)가 얻어진다. 계속해서, 반도체 소자(Wa)의 회로면(Wc)이 지지 기판(60)을 향한 상태로 지지 기판(60)에 반도체 소자(Wa)를 탑재한다(도 4(e) 참조). 반도체 소자(Wa)와 지지 기판(60) 사이에는 접착제(도시하지 않음)를 개재시키면 된다. 그 후, 접착층(3a)을 박리한다(도 4(f) 참조). 도 4(f)에 도시된 상태로부터, 필요에 따라 반도체 소자(Wa)와 지지 기판(60)을, 예컨대, 와이어 본드에 의해 전기적으로 접속함으로써 반도체 장치가 제조된다.
실시예
본 발명에 대해 실시예에 기초하여 설명한다. 본 발명은 이하의 실시예에 한정되는 것이 아니다.
(점착 필름의 제작)
점착제로서, 이하의 주(主)모노머와 작용기 모노머를 이용하여, 용액 중합법에 의해 아크릴 공중합체를 얻었다. 즉, 주모노머로서 2-에틸헥실아크릴레이트와 메틸메타크릴레이트를 이용하고, 작용기 모노머로서 히드록시에틸아크릴레이트와 아크릴산을 이용하였다. 상기 아크릴 공중합체의 중량 평균 분자량은 40만, 유리 전이점은 -38℃였다. 이 아크릴 공중합체 100 질량부에 대해, 다작용 이소시아네이트 가교제(미쓰비시 케미컬(주) 제조, 상품명 마이텍 NY730A-T)를 10 질량부 배합한 점착제 용액을 조제하였다. 표면 이형 처리 폴리에틸렌테레프탈레이트(두께 25 ㎛) 위에 건조 시의 점착제 두께가 10 ㎛가 되도록 점착제 용액을 도공 건조하였다. 또한, 폴리프로필렌/아세트산비닐/폴리프로필렌으로 이루어지는 폴리올레핀 기재(두께 100 ㎛)를 점착제면에 라미네이트하였다. 이에 의해, 점착층과, 폴리올레핀 기재(기재층)로 이루어지는 점착 필름을 얻었다. 이 점착 필름을 실온에서 2주간 방치하여 충분히 에이징을 행하였다.
<실시예 1>
(접착제 바니시의 조제)
이하의 재료를 혼합하고 진공 탈기함으로써 접착제 바니시를 얻었다.
·열가소성 수지: HTR-860P-3(상품명, 나가세 켐텍스(주) 제조, 글리시딜기 함유 아크릴 고무, 분자량 100만, Tg -7℃) 100 질량부
·열경화 성분: YDCN-700-10(상품명, 신닛테츠 스미킨 가가쿠(주) 제조, o-크레졸 노볼락형 에폭시 수지, 에폭시 당량 210) 20 질량부
·열경화 성분: 미렉스 XLC-LL(상품명, 미쓰이 가가쿠(주) 제조, 페놀아랄킬 수지) 17 질량부
·경화 촉진제: 2PZ-CN(상품명, 시코쿠 가세이 고교(주) 제조, 이미다졸 화합물) 0.04 질량부
·무기 필러: 아에로질 R972(상품명, 닛폰 아에로질(주) 제조, 산화규소) 12 질량부
·실란 커플링제: A-189(상품명, 닛폰 유니카(주) 제조, γ-메르캅토프로필트리메톡시실란) 0.6 질량부
·실란 커플링제: A-1170(상품명, 닛폰 유니카(주) 제조, γ-우레이도프로필트리에톡시실란) 1.7 질량부
(반도체 가공용 테이프의 제작)
상기 접착제 바니시를, 두께 75 ㎛의 표면 이형 처리 폴리에틸렌테레프탈레이트(데이진 듀폰 필름(주) 제조, 테이진 테트론 필름: A-31) 상에 도포하였다. 이에 의해, 수지 필름의 한쪽의 면에 접착층이 형성된 접착 시트를 얻었다. 이 접착 시트와, 상기 점착 필름을 접합시킴으로써 반도체 가공용 테이프를 얻었다. 한편, 접착 시트의 접착층과, 점착 필름의 점착층이 직접 접하도록, 접착 시트와 점착 필름을 접합시켰다. 점착층에 대해 접착층이 점착하고 있음으로써, 상기 폴리에틸렌테레프탈레이트에 형성된 접착층을 점착층측에 확실히 반전시킬 수 있다.
(실시예 2)
접착제 바니시의 조제에 사용하는 각 재료를 표 1의 실시예 2에 나타내는 배합으로 한 것 외에는, 실시예 1과 동일하게 하여 반도체 가공용 테이프를 얻었다.
(비교예 1)
접착제 바니시의 조제에 사용하는 각 재료를 표 1의 비교예 1에 나타내는 배합으로 한 것 외에는, 실시예 1과 동일하게 하여 반도체 가공용 테이프를 얻었다. 한편, 표 1에 있어서의 「EXA-830CRP」는 DIC(주) 제조의 열경화성 수지(비스페놀 F형 에폭시 수지, 에폭시 당량 170)의 상품명이다.
(비교예 2)
접착제 바니시의 조제에 사용하는 각 재료를 표 1의 비교예 2에 나타내는 배합으로 한 것 외에는, 실시예 1과 동일하게 하여 반도체 가공용 테이프를 얻었다. 한편, 표 1에 있어서의 「LF-4871」은 DIC(주) 제조의 열경화성 수지(비스페놀 A형 에폭시 수지, 에폭시 당량 118)의 상품명이고, 「YDF-8170C」는 신닛테츠 스미킨 가가쿠(주) 제조의 열경화성 수지(비스페놀 F형 에폭시 수지, 에폭시 당량 157)의 상품명이며, 「SC-2050-HLG」는, 아드마텍스(주) 제조의 필러의 상품명이다.
(비교예 3)
접착제 바니시의 조제에 사용하는 각 재료를 표 1의 비교예 3에 나타내는 배합으로 한 것 외에는, 실시예 1과 동일하게 하여 반도체 가공용 테이프를 얻었다.
(비교예 4)
접착제 바니시의 조제에 사용하는 각 재료를 표 1의 비교예 4에 나타내는 배합으로 한 것 외에는, 실시예 1과 동일하게 하여 반도체 가공용 테이프를 얻었다.
실시예 및 비교예에 따른 반도체 가공용 테이프를 이하의 방법에 의해 평가하였다.
(1) 접착층의 수축성
실시예 및 비교예에 따른 반도체 가공용 테이프를 100 ㎜×100 ㎜의 사이즈로 각각 재단하였다. 각각의 시료로부터 점착 필름(점착층 및 기재층)과, 표면 이형 처리 폴리에틸렌테레프탈레이트를 박리함으로써 접착층만으로 하고, 이것을 측정용 시료로 하였다. 실시예 및 비교예에 따른 측정용 시료를 130℃, 1시간 가열하여 경화시켰다. 이 경화 처리 후의 시료의 사이즈를 계측하고, 이하의 식으로 수축률을 산출하였다. 표 1에 있어서 수축률의 값이 2% 미만이었던 시료를 「A」라고 하고, 2% 이상이었던 시료를 「B」라고 하였다.
수축률(%)=(경화 후의 시료 면적)/(경화 전의 시료 면적)×100
(2) 경화 처리 후의 접착층의 열시 탄성률
상기 수축성의 평가에 사용한 경화 후의 시료를 4 ㎜×30 ㎜의 사이즈로 재단한 것을 측정용 시료로 하였다. 이 시료를 동적 점탄성 측정 장치 DVE-V4(상품명, (주)레올로지 제조)를 이용하여, 인장 하중을 가하고, 주파수 10 ㎐, 승온 속도 10℃/분의 조건으로 -50℃로부터 300℃까지 측정하였다. 온도 100℃의 탄성률을 열시 탄성률로 하였다. 표 1에 있어서 열시 탄성률의 값이 5 ㎫ 미만이었던 시료를 「A」라고 하고, 5 ㎫ 이상이었던 시료를 「B」라고 하였다.
(3) 웨이퍼에 대한 접착층의 90° 필 박리력(웨이퍼에 대한 밀착력의 평가)
상기 수축성의 평가에 사용한 경화 후의 시료를 10 ㎜ 폭으로 절단한 것을 측정용 시료로 하였다. 측정용 시료를 실리콘의 웨이퍼의 표면에 부착하였다. 그 후, 측정용 시료에 점착 테이프(보조 테이프)를 부착하고, 웨이퍼로부터 측정용 시료를 50 ㎜/분으로 90°의 각도로 떼내었다. 표 1에 있어서 90° 필 박리력의 값이 15 N/m 이상이었던 시료를 「A」라고 하고, 15 N/m 미만이었던 시료를 「B」라고 하였다.
(4) 박리 후의 접착층의 표면 거칠기
상기 「웨이퍼에 대한 접착층의 밀착력」의 평가 후(박리 후)의 접착층의 표면 거칠기(Tp)를 레이저 현미경((주)기엔스 제조)을 이용하여 측정하였다. 표 1에 있어서 표면 거칠기(Tp)의 값이 30 이하였던 시료를 「A」라고 하고, 30보다 컸던 시료를 「B」라고 하였다.
Figure 112019120434176-pct00002
본 발명에 의하면, 반도체 제조 과정에 있어서 우수한 범용성을 갖는 반도체 가공용 테이프가 제공된다.
1: 기재층 2: 점착층
3: 접착층 10: 반도체 가공용 테이프
F1: 접착층의 한쪽의 면 F2: 접착층의 다른쪽의 면
S: 기판 W: 반도체 웨이퍼

Claims (7)

  1. 기재층(基材層)과, 점착층과, 열경화성을 갖는 접착층이 이 순서로 적층되어 있는 반도체 가공용 테이프로서,
    130℃에서 1시간의 경화 처리가 된 후에 있어서, 상기 접착층의 수축률이 2% 미만이고, 또한, 상기 접착층의 100℃에 있어서의 열시(熱時) 탄성률이 1 ㎫ 이상 5 ㎫ 미만인 반도체 가공용 테이프.
  2. 제1항에 있어서, 130℃에서 1시간의 경화 처리가 된 후에 있어서, 웨이퍼에 대한 상기 접착층의 필 박리력이 15 N/m 이상인 반도체 가공용 테이프.
  3. 제1항 또는 제2항에 있어서, 반도체 장치의 제조 과정에 있어서, 상기 접착층의 한쪽의 면에 기판을 임시 고정하고,
    상기 기재층 및 상기 점착층을 박리한 후에 상기 접착층의 다른쪽의 면에 웨이퍼를 임시 고정하기 위해서 사용되는 반도체 가공용 테이프.
  4. 제1항 또는 제2항에 있어서, 상기 기재층, 상기 점착층 및 상기 접착층은 모두, 최종적으로 제조되는 반도체 장치에 잔존하지 않는 것인 반도체 가공용 테이프.
  5. 제1항 또는 제2항에 있어서, 상기 접착층은, 열가소성 수지와, 열경화성 수지와, 경화 촉진제와, 필러를 포함하고,
    상기 접착층에 있어서의 상기 열가소성 수지의 함유량을 100 질량부로 했을 때의, 상기 접착층에 있어서의 상기 열경화성 수지의 함유량이 1∼40 질량부인 반도체 가공용 테이프.
  6. 제5항에 있어서, 상기 접착층에 있어서의 상기 열가소성 수지의 함유량을 100 질량부로 했을 때의, 상기 접착층에 있어서의 상기 필러의 함유량이 1∼330 질량부인 반도체 가공용 테이프.
  7. 제1항 또는 제2항에 있어서, 상기 점착층은 비UV형 점착제로 형성되는 반도체 가공용 테이프.
KR1020197034587A 2017-06-01 2018-05-31 반도체 가공용 테이프 KR102442278B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017109398A JP7031141B2 (ja) 2017-06-01 2017-06-01 半導体加工用テープ
JPJP-P-2017-109398 2017-06-01
PCT/JP2018/021034 WO2018221675A1 (ja) 2017-06-01 2018-05-31 半導体加工用テープ

Publications (2)

Publication Number Publication Date
KR20200014292A KR20200014292A (ko) 2020-02-10
KR102442278B1 true KR102442278B1 (ko) 2022-09-08

Family

ID=64455487

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197034587A KR102442278B1 (ko) 2017-06-01 2018-05-31 반도체 가공용 테이프

Country Status (5)

Country Link
JP (1) JP7031141B2 (ko)
KR (1) KR102442278B1 (ko)
CN (1) CN110678966B (ko)
TW (1) TWI778070B (ko)
WO (1) WO2018221675A1 (ko)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003086614A (ja) 2001-09-12 2003-03-20 Hitachi Chem Co Ltd 半導体装置の製造方法、半導体用接着・剥離フィルム、これを用いたリードフレーム及び半導体装置
JP2007067245A (ja) 2005-08-31 2007-03-15 Sumitomo Bakelite Co Ltd フィルム状配線テープ及びその製造方法、並びにフィルム状配線テープを用いた半導体装置の製造方法
JP2008004751A (ja) * 2006-06-22 2008-01-10 Sekisui Chem Co Ltd 半導体装置の製造方法
JP2008088411A (ja) 2006-09-05 2008-04-17 Hitachi Chem Co Ltd 接着シート
JP2011082480A (ja) * 2009-03-13 2011-04-21 Sekisui Chem Co Ltd ダイアタッチフィルム及びダイシングダイアタッチフィルム
JP2014157964A (ja) 2013-02-18 2014-08-28 Furukawa Electric Co Ltd:The 半導体ウェハ加工用粘着テープ及び半導体ウェハの分割方法
JP2015149398A (ja) * 2014-02-06 2015-08-20 日立化成株式会社 ダイシングテープ
JP2015164160A (ja) * 2014-02-28 2015-09-10 国立大学法人東京工業大学 半導体装置及びその製造方法
JP2016076694A (ja) * 2014-10-02 2016-05-12 住友ベークライト株式会社 半導体装置の製造方法および半導体装置
WO2016151911A1 (ja) * 2015-03-23 2016-09-29 リンテック株式会社 半導体加工用シートおよび半導体装置の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5058428B2 (ja) * 2003-01-15 2012-10-24 日立化成工業株式会社 接着シートならびに半導体装置およびその製造方法
MY138566A (en) * 2004-03-15 2009-06-30 Hitachi Chemical Co Ltd Dicing/die bonding sheet
JP4599983B2 (ja) * 2004-10-19 2010-12-15 日立化成工業株式会社 接着シート
JP2008056744A (ja) * 2006-08-29 2008-03-13 Nitto Denko Corp 再剥離用水分散型アクリル系粘着シート
JP4766180B2 (ja) * 2009-05-13 2011-09-07 日立化成工業株式会社 接着剤組成物
JP5137937B2 (ja) 2009-12-16 2013-02-06 日東電工株式会社 半導体装置製造用耐熱性粘着シート、該シートに用いる粘着剤、及び該シートを用いた半導体装置の製造方法
TWI431090B (zh) * 2010-04-07 2014-03-21 Furukawa Electric Co Ltd Wafer processing tape
JP2012089630A (ja) * 2010-10-18 2012-05-10 Sumitomo Bakelite Co Ltd 半導体用フィルムおよび半導体装置
JP5830250B2 (ja) * 2011-02-15 2015-12-09 日東電工株式会社 半導体装置の製造方法
JP2014080542A (ja) * 2012-10-18 2014-05-08 Sumitomo Bakelite Co Ltd 樹脂組成物、及び電子装置
JP5379919B1 (ja) * 2013-02-13 2013-12-25 古河電気工業株式会社 半導体加工用粘着テープ
JP5991335B2 (ja) * 2013-03-07 2016-09-14 住友ベークライト株式会社 接着フィルム、ダイシングシート一体型接着フィルム、バックグラインドテープ一体型接着フィルム、バックグラインドテープ兼ダイシングシート一体型接着フィルム、積層体、積層体の硬化物、および半導体装置、並び半導体装置の製造方法
JP6272729B2 (ja) * 2014-05-16 2018-01-31 日東電工株式会社 ダイシングテープ一体型半導体裏面用フィルム、及び、半導体装置の製造方法
JP2017049574A (ja) * 2015-09-01 2017-03-09 日東電工株式会社 光学積層体

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003086614A (ja) 2001-09-12 2003-03-20 Hitachi Chem Co Ltd 半導体装置の製造方法、半導体用接着・剥離フィルム、これを用いたリードフレーム及び半導体装置
JP2007067245A (ja) 2005-08-31 2007-03-15 Sumitomo Bakelite Co Ltd フィルム状配線テープ及びその製造方法、並びにフィルム状配線テープを用いた半導体装置の製造方法
JP2008004751A (ja) * 2006-06-22 2008-01-10 Sekisui Chem Co Ltd 半導体装置の製造方法
JP2008088411A (ja) 2006-09-05 2008-04-17 Hitachi Chem Co Ltd 接着シート
JP2011082480A (ja) * 2009-03-13 2011-04-21 Sekisui Chem Co Ltd ダイアタッチフィルム及びダイシングダイアタッチフィルム
JP2014157964A (ja) 2013-02-18 2014-08-28 Furukawa Electric Co Ltd:The 半導体ウェハ加工用粘着テープ及び半導体ウェハの分割方法
JP2015149398A (ja) * 2014-02-06 2015-08-20 日立化成株式会社 ダイシングテープ
JP2015164160A (ja) * 2014-02-28 2015-09-10 国立大学法人東京工業大学 半導体装置及びその製造方法
JP2016076694A (ja) * 2014-10-02 2016-05-12 住友ベークライト株式会社 半導体装置の製造方法および半導体装置
WO2016151911A1 (ja) * 2015-03-23 2016-09-29 リンテック株式会社 半導体加工用シートおよび半導体装置の製造方法

Also Published As

Publication number Publication date
TWI778070B (zh) 2022-09-21
JP2018206893A (ja) 2018-12-27
JP7031141B2 (ja) 2022-03-08
WO2018221675A1 (ja) 2018-12-06
CN110678966A (zh) 2020-01-10
KR20200014292A (ko) 2020-02-10
CN110678966B (zh) 2024-02-27
TW201903091A (zh) 2019-01-16

Similar Documents

Publication Publication Date Title
KR100723980B1 (ko) 다이싱 다이본드 시트
JP4934284B2 (ja) ダイシングダイボンドシート
JPWO2018105613A1 (ja) 半導体加工用テープ
JPWO2016152919A1 (ja) 半導体加工用テープ
JP2018203973A (ja) 半導体加工用テープ
KR102578510B1 (ko) 반도체 장치 제조용 접착 필름 및 그 제조 방법, 그리고, 반도체 장치 및 그 제조 방법
KR102442278B1 (ko) 반도체 가공용 테이프
JP7272400B2 (ja) 接着剤組成物及び接着フィルム、並びに接続体の製造方法
WO2020136904A1 (ja) 接着フィルム、ダイシング・ダイボンディング一体型フィルム及び半導体パッケージの製造方法
JP7035347B2 (ja) 半導体加工用テープ
WO2023085167A1 (ja) 熱硬化性接着剤組成物、積層フィルム、接続体及びその製造方法
WO2023199845A1 (ja) 熱硬化性接着剤組成物、積層フィルム、接続体及びその製造方法
TWI793509B (zh) 半導體加工用膠帶
TWI827551B (zh) 半導體裝置製造用接著膜以及半導體裝置及其製造方法
KR102662018B1 (ko) 가고정용 수지 조성물, 기판 반송용 서포트 테이프 및 전자 기기 장치의 제조 방법
JP2022154844A (ja) 接着剤片付きフィルム、接続体の製造方法、及び接着剤組成物
KR20210104065A (ko) 가고정용 수지 조성물, 가고정용 수지 필름 및 가고정용 시트 및 반도체 장치의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant