CN107026092B - 制造指纹扫描器的方法以及半导体装置 - Google Patents

制造指纹扫描器的方法以及半导体装置 Download PDF

Info

Publication number
CN107026092B
CN107026092B CN201611019343.8A CN201611019343A CN107026092B CN 107026092 B CN107026092 B CN 107026092B CN 201611019343 A CN201611019343 A CN 201611019343A CN 107026092 B CN107026092 B CN 107026092B
Authority
CN
China
Prior art keywords
sensor
layer
redistribution layer
high voltage
surface material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611019343.8A
Other languages
English (en)
Other versions
CN107026092A (zh
Inventor
黄育智
陈志华
余振华
刘重希
林志伟
蔡豪益
陈玉芬
郑余任
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN107026092A publication Critical patent/CN107026092A/zh
Application granted granted Critical
Publication of CN107026092B publication Critical patent/CN107026092B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1329—Protecting the fingerprint sensor against damage caused by the finger
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/81024—Applying flux to the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909—Post-treatment of the bump connector or bonding area
    • H01L2224/8191—Cleaning, e.g. oxide removal step, desmearing
    • H01L2224/81911—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/85005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Multimedia (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明实施例提供制造指纹扫描器的方法以及半导体装置。实施例包含囊封于所述指纹传感器封装内的传感器与传感器表面材料。所述传感器的电极阵列是使用贯穿通路而电连接或经由其它连接(例如线接合)而连接，所述贯穿通路位于所述传感器中、与所述传感器分离的连接块中、或穿过连接块。附接高电压裸片，以增加所述指纹传感器的灵敏性。

Description

制造指纹扫描器的方法以及半导体装置
技术领域
本发明实施例涉及制造指纹扫描器的方法以及半导体装置。
背景技术
当用户装置变得越小且越可携带，人们越容易居心不良而偷取用户装置。当此装置具有用户的敏感信息时，除非用户装置中已置入阻障，否则窃贼可接入此信息。一旦此阻障是指纹传感器，其可用以读取试图接入所述装置的人的指纹，若所述指纹与用户的指纹不同，可拒绝接入。
然而，当用户装置(例如移动电话)变得越小，压力在于也见用户装置内的个别组件尺寸同时缩小。因此，有降低指纹封装尺寸的压力，所述指纹封装包含未见性能降低的指纹传感器。因此，需要改进以得到所希望的缩小尺寸。
发明内容
本发明的一些实施例提供一种制造指纹扫描器的方法，所述方法包括粘附传感器至传感器表面材料，其中所述传感器包括多个贯穿衬底通路；以囊封物囊封所述传感器与所述传感器表面材料；形成重布层于所述传感器的表面上并且电连接所述贯穿衬底通路，所述表面背对所述传感器表面材料；以及附接高电压裸片电连接所述重布层。
本发明的一些实施例提供一种制造指纹扫描器的方法，所述方法包括电连接接触垫至第一重布层的导电区，其中所述接触垫位于传感器的第一表面上，其中所述第一重布层的所述导电区与所述传感器侧向分离；于所述接触垫上方附接传感器表面材料；以及连接高电压芯片至所述第一重布层。
本发明的一些实施例提供一种半导体装置，其包括传感器，其包括半导体衬底与延伸穿过所述半导体衬底的多个导电通路；传感器表面材料，其粘附至所述传感器；重布层，其电连接至所述导电通路并且位于所述传感器上与所述传感器表面材料对立的一侧；以及高电压裸片，其电连接至所述重布层。
附图说明
为协助读者达到最佳理解效果，建议在阅读本发明实施例时同时参考附件图示及其详细文字叙述说明。请注意为遵循业界标准作法，本专利说明书中的图式不一定按照正确的比例绘制。在某些图式中，尺寸可能刻意放大或缩小，以协助读者清楚了解其中的讨论内容。
图1A至1E为说明根据一些实施例的指纹传感器封装，其使用位于传感器内的贯穿通路。
图2A至2D为说明根据一些实施例的使用贯穿通路与传感器分离的实施例。
图3A至3B为说明根据一些实施例的线接合的实施例。
图4A至4D为说明根据一些实施例的使用连接块的实施例。
具体实施方式
本发明实施例提供了数个不同的实施方法或实施例，可用于实现本发明实施例的不同特征。为简化说明起见，本发明实施例也同时描述了特定零组件与布置的范例。请注意，提供这些特定范例的目的仅在于示范，而非予以任何限制。举例来说，在以下说明第一特征如何在第二特征上或上方的叙述中，可能会包括某些实施例，其中第一特征与第二特征为直接接触，而叙述中也可能包括其它不同实施例，其中第一特征与第二特征中间另有其它特征，以致于第一特征与第二特征并不直接接触。此外，本发明实施例中的各种范例可能使用重复的参考数字和/或文字注记，以使文件更加简单化和明确，这些重复的参考数字与注记不代表不同的实施例与配置之间的关联性。
另外，本发明实施例在使用与空间相关的叙述词汇，如“在…之下”、“低”、“下”、“上方”、“之上”、“下”、“顶”、“底”和类似词汇时，为便于叙述，其用法均在于描述图示中一个组件或特征与另一个(或多个)组件或特征的相对关系。除了图示中所显示的角度方向外，这些空间相对词汇也用来描述所述装置在使用中以及操作时的可能角度和方向。所述装置的角度方向可能不同(旋转90度或其它方位)，而在本发明实施例所使用的这些空间相关叙述可以同样方式加以解释。
实施例描述关于封装方案的系统中或集成扇出(InFO)结构中的指纹传感器。然而，实施例可使用于任何合适的封装中。
参阅图1A，其示出载体衬底101以及传感器表面材料103与传感器105附接至载体衬底101。载体衬底101包括例如硅基底材料，例如玻璃或氧化硅、或其它材料，例如氧化铝、或任何这些材料的组合、或类似物。载体衬底101是平面的，以容纳装置的附接，例如传感器表面材料103与传感器105。
为了有助于稳固传感器表面材料103于载体衬底101，在放置传感器表面材料103之前，可在载体衬底101上放置保护层107与粘附层109。在实施例中，保护层107可为光热转换(light-to-heat conversion，LTHC)层，然而可使用任何其它合适的材料。取决于所选择的材料，保护层107可分配为液体并且被硬化、可为层压于载体衬底101上的层压薄膜、或类似物。
可在保护层107上方放置粘附层109以协助传感器表面材料103附接至载体衬底101。在实施例中，粘附层109为裸片附接膜(die attached film，DAF)，例如环氧化合物树脂、酚树脂、丙烯酸橡胶、二氧化硅填充物、或其组合，并且使用层压技术而施用。然而，可使用任何其它合适的材料与形成方法。
传感器表面材料103是被放置接触粘附层109，并且用于分离传感器105与上覆的指纹(未分别示出于图1A中)。在实施例中，传感器表面材料103是例如蓝宝石(sapphire)或玻璃的材料，用于传感器105与上覆的指纹之间的电容变化的测量，以确定手指上的指纹的轮廓。在实施例中，传感器表面材料103可具有约5mm至约15mm之间的第一宽度W1，例如约10mm，并且可使用物理放置过程放置。此外，传感器表面材料103可具有约50微米至约1000微米的第一厚度T1，例如约100微米。
图1B为说明传感器105的放大图式，其中传感器105被放置结合图1A的传感器材料103。在实施例中，传感器105包括具有正面113与背面115的半导体衬底111、位于与正面113相邻的电极阵列120、以及多个第一贯穿衬底通路(through substrate via，TSV)117自正面113连接电极120的阵列至背面115。在实施例中，半导体衬底111可包括块状硅、掺杂或未掺杂的、或绝缘体上硅(silicon-on-insulator，SOI)衬底的主动层。通常，SOI衬底包括半导体材料层，例如硅、锗、硅锗、SOI、绝缘体上硅锗(silicon germanium on insulator，SGOI)、或其组合。可使用的其它衬底包含多层结构、梯度结构、或混合位向衬底。
此外，虽然未分别示出于图1B中，传感器105亦可包括主动装置与金属化层，用以控制且接收自电极阵列120的信号的输入或以其它方式控制传感器105的功能与最终输出。在实施例中，传感器105的主动装置包括广泛的主动装置与被动装置，例如电容器、电阻器、电感、以及可用于产生传感器105设计所希望的结构与功能需求的类似物。可使用任何合适的方法，在半导体衬底111内或半导体衬底111上，形成第一主动装置。
金属化层形成于半导体衬底111与传感器105的主动装置上方，并且设计用于连接各种主动装置以形成功能性电路。在实施例中，金属化层由介电质与导电材料的交错层形成，并且可经由任何合适的过程(例如沉积、镶嵌、双镶嵌等)而形成。在实施例中，可有四层金属化，通过至少一层间介电层(interlayer dielectric layer，ILD)而与第二半导体衬底分开，然而，金属化层的精确数目取决于传感器105的设计。
电极阵列120电连接至传感器105的金属化层，并且用于测量上覆的手指的不同区域之间的电容差异，以测量指纹。在实施例中，电极阵列120包括导电材料，例如铝或铜，并且使用例如沉积与图案化过程而形成，其中使用例如CVD、PVD、ALD、或类似方法的过程，沉积导电材料的毯层(blanket layer)，而后使用光刻蚀刻掩模与蚀刻过程，图案化毯层材料。然而，可使用任何合适的材料或制造方法，形成电极阵列120。
一旦已经形成电极阵列120，在电极阵列120上方形成保护层122，以保护电极阵列120免于其它进一步的过程或使用造成的缺陷。在实施例中，保护层122可为保护材料，例如聚苯并恶唑(polybenzoxazole，PBO)或聚亚酰胺(polyimide，PI)、氧化硅、氮化硅、氮氧化硅、苯并环丁烯(benzocyclobutene，BCB)、或任何合适的保护材料。可使用例如旋涂过程、沉积过程(例如化学气相沉积)、或基于所选材料的其它合适的过程，形成保护层122，所形成的保护层122的厚度为约1微米至约100微米之间，例如约20微米。
此外，虽然电极阵列120与保护层122的形成已经描述为使用毯沉积而后图案化与保护，然而此过程仅用于说明而非用于限制本发明实施例。甚者，也可使用制造电极阵列120的任何合适的过程，例如使用镶嵌或双镶嵌过程。所有这些过程皆包含于实施例的范围内。
使用第一TSV 117电连接位于传感器105的正面113上的电极阵列120与金属化层至传感器105的背面115。在传感器粘附或接合至传感器表面材料103之前，可形成第一TSV117穿过半导体衬底111，形成这些的过程可始于在形成金属化层之前，对半导体衬底111使用且显影合适的光阻，而后蚀刻半导体衬底111，以产生TSV开口。在此阶段可形成第一TSV117的开口，以延伸至半导体衬底111中，其深度至少大于所完成的半导体衬底111的最终所希望的高度。
一旦已经形成第一TSV 117的开口，可用例如阻障层与导电材料填充第一TSV 117的开口。阻障层可包括导电材料，例如氮化钛，然而可使用其它材料，例如氮化钽、钛、介电质、或类似物。可使用CVD过程，例如PECVD，形成阻障层。然而，可使用其它过程，例如溅镀或金属有机化学气相沉积(metal organic chemical vapor deposition，MOCVD)。阻障层的形成可符合第一TSV 117的开口下方形状的轮廓。
导电材料可包括铜，然而可使用其它合适的材料，例如铝、合金、掺杂的多晶硅、其组合、以及类似物。可通过沉积晶种层而后在所述晶种层上电镀铜、填充且过度填充第一TCV 117的开口，形成导电材料。一旦已经填充第一TSV 117的开口，可经由研磨过程，例如化学机械抛光(chemical mechanical polishing，CMP)，移除第一TSV 117的开口外部过多的阻障层与过多的导电材料，然而可使用任何合适的移除过程。
一旦导电材料在第一TSV 117的开口内，可进行半导体衬底11的薄化，以暴露第一TSV 117的开口并且自导电材料形成第一TSV 117，其延伸穿过半导体衬底111。在实施例中，可通过平坦化过程，例如CMP或蚀刻，进行半导体衬底111的薄化，留下第一TSV 117与半导体衬底111齐平。
然而，如所属领域具有通常知识者所认知，上述形成第一TSV 117的过程仅为形成第一TSV 117的一方法，其它方法也皆包含于实施例的范围内。例如，也可使用形成第一TSV117的开口、以介电材料填充第一TSV 117的开口、薄化半导体衬底111以暴露所述介电质材料、移除所述介电质材料、以及用导体填充第一TSV 117的开口。此方法以及所有在半导体衬底111中形成第一TSV 117的其它合适的方法皆包含于实施例的范围内。
于传感器105的背面115上形成多个可选的(optional)接触垫，并且所述接触垫电连接第一TSV 117，提供电连接至后续形成的第一重布层131(未示出于图1A或1B，但示出且描述如下关于图1C)。在实施例中，接触垫119由导电材料形成，例如铝，然而可使用其它合适的材料，例如铜、钨、或类似物。可使用例如CVD或PVD的过程，形成接触垫119，然而可使用其它合适的材料与方法。一旦已经沉积接触垫119的材料，可使用例如光刻蚀刻掩模与蚀刻过程，将所述材料塑形于接触垫119中。
一旦已经形成接触垫119，可放置且图案化第一保护层123。在实施例中，第一保护层123可为保护材料，例如聚苯并恶唑(PBO)或聚亚酰胺(PI)、氧化硅、氮化硅、氮氧化硅、苯并环丁烯(BCB)、或任何合适的保护材料。可使用例如旋涂过程、沉积过程(例如化学气相沉积)、或基于所选材料的其它合适的过程，形成第一保护层123，所形成的第一保护层123的厚度为约1微米至约100微米之间，例如约20微米。
一旦形成，图案化第一保护层123以形成开口并且暴露接触垫119。在实施例中，可使用例如光刻蚀刻掩模与蚀刻过程，图案化第一保护层123。在此过程中，使用第一光阻(未个别示出于图1B)至第一保护层123，而第一光阻暴露至图案化的光源。光源将撞击在第一光阻并且诱发第一光阻的性质改变，而后其用于选择性移除暴露的部分或未暴露的部分，以及暴露第一保护层123。而后，在例如蚀刻过程中，使用第一光阻作为掩模，所述蚀刻过程移除部分的第一保护层123以暴露接触垫119。一旦已经图案化第一保护层123，可使用例如灰化过程，移除第一光阻。
在另一实施例中，可薄化第一保护层123，以暴露接触垫119。在此实施例中，可使用平坦化过程，例如化学机械抛光过程，其中使用化学物质与研磨料(abrasive)于第一保护层123，同时抛光垫研磨去除材料，自接触垫119上方，移除第一保护层123的材料，借以暴露接触垫119，同时也以接触垫119平坦化第一保护层123。
返回参阅图1A，通过第一胶层127的辅助，传感器105可被放置且粘附至传感器表面材料103。在实施例中，第一胶层127彩色膜或粘胶，例如环氧化合物树脂、酚树脂、丙烯酸橡胶、二氧化硅填充物、或其组合，并且使用层压技术施用。然而，可使用任何其它合适的材料与形成方法。可使用第一胶层127，其具有第二厚度T2为约2微米至约20微米，例如约10微米。
一旦已经使用第一胶层127至传感器105或传感器表面材料103，使用例如取放过程，传感器105可粘附至第一胶层127或传感器表面材料103，其中传感器105对准到所想要的位置并且接着被放下，使得第一胶层127接触传感器105与传感器表面材料103。此外，在实施例中，传感器105可具有第二宽度W2，其小于(传感器表面材料103的)第一宽度W1。例如，传感器105可具有约5mm至约10mm之间的第二宽度W2，例如约7mm。传感器105也可具有约50微米至约250微米的第三厚度T3，例如约100微米。然而，可使用任何合适的宽度或其它尺寸。
一旦传感器105已经放置且粘附至传感器表面材料103，以囊封物125囊封传感器105与传感器表面材料103。在实施例中，囊封物125可为塑封料，并且可使用塑形装置(未示出于图1C)而放置。例如，传感器表面材料103与传感器105可放置于塑形装置的空腔内，并且所述空腔可被密封。囊封物125在空腔密封之前可被放置于空腔内，或可经由注射埠而被注入空腔中。在实施例中，囊封物125可为塑封料树脂，例如聚亚酰胺、PPS、PEEK、PES、抗热结晶树脂、其组合、或类似物。
一旦囊封物125已经被放置于空腔中，因而囊封物125囊封传感器表面材料103与传感器105附近的区域，可硬化囊封物125，以硬化囊封物125作为最佳保护。虽然实际硬化过程至少部分取决于选用于囊封物125的特定材料，在塑封料选择作为囊封物125的实施例中，可经由一过程而发生所述硬化，例如加热囊封物125至约100℃至约130℃之间，例如约125℃，达约60秒至约3000秒，例如约600秒。此外，起始剂与/或催化剂可包含于囊封物125内以优选控制硬化过程。
然而，所属领域具有通常知识者可理解上述硬化过程仅为例示过程，并非限制目前的实施例。可使用其它硬化过程，例如辐射或甚至使囊封物125于周围温度硬化。可使用任何合适的硬化过程，并且所有这些过程皆包含于本文所述的实施例的范围内。
图1A另说明薄化囊封物125以暴露传感器105的接触垫119。在实施例中，可使用例如机械研磨或化学机械抛光(CMP)过程进行所述薄化，其中使用化学蚀刻剂与研磨料以与囊封物125反应并且研磨去除囊封物125。可薄化囊封物125直到已暴露出接触垫119为止。
然而，虽然上述CMP过程呈现为说明性实施例，但其并非用于限制实施例。可使用任何其它合适的移除过程以囊封传感器105，同时暴露接触垫119。例如可使用化学蚀刻或一系列的化学蚀刻，或可使用未涵盖所述接触垫119的囊封过程。可使用这些过程以及任何其它合适的过程，以薄化囊封物125，并且所有这些过程皆包含于实施例的范围内。
图1C说明在传感器105的背面115与囊封物125上方的第一重布层131的形成。在实施例中，第一重布层131包括一系列的导电层133(例如两个导电层)包埋在一系列介电层135(例如三个介电层)内。在实施例中，在囊封物125与接触垫119上方，形成一系列介电层135的第一个，对于囊封物125与接触垫119以及其它下方结构，提供保护与隔离。在实施例中，一系列介电层135的第一层可为例如聚苯并恶唑(PBO)材料，然而可使用任何合适的材料，例如聚亚酰胺、或聚亚酰胺衍生物。可使用例如旋涂过程，放置一系列介电层135的第一层，然而也可使用任何合适的方法。
在一系列介电层135的第一层已经形成之后，通过移除一系列介电层135的第一层的部分以暴露在一系列介电层135的第一层下方的至少一部分的接触垫119，形成开口穿过一系列介电层135的第一层。所述开口使得接触垫119与后续形成的一系列导电层133之间接触。可使用合适的光刻蚀刻掩模与蚀刻过程形成所述开口，然而可使用任何合适的过程以暴露下方的接触垫119。
在另一实施例中，未形成连接第一TSV 117的接触垫119，可在囊封物125上方以及直接在第一TSV 117上方形成且接触第一TSV 117的一系列介电层135的第一层。在此实施例中，并非图案化一系列介电层135的第一层以暴露接触垫117(因其未存在)，而是图案化一系列介电层135的第一层以暴露部分的第一TSV 117。电连接第一TSV 117至第一重布层131的此实施例与所有其它实施例皆包含于实施例的范围内。
一旦已经形成且图案化一系列介电层135的第一层，在一系列介电层135的第一层上方形成一系列导电层133的第一层，并且穿过一系列介电层135的第一层内所形成的开口，以形成与第一TSV 117的电连接(直接或经由中间结构，例如任选的接触垫119)。在实施例中，可经由合适的形成过程，例如CVD或溅镀，通过初始形成钛铜合金的晶种层(图中未示出)，形成一系列导电层133的第一层。而后，可形成光阻(图中也未示出)以覆盖晶种层，而后图案化光阻以暴露晶种层的那些部分，其位置是所希望得到的一系列导电层133的第一层所在之处。
一旦已经形成且图案化光阻，经由沉积过程，例如镀，可在晶种层上形成导电材料，例如铜。所形成的导电材料可具有约1微米至约10微米的厚度，例如约5微米。然而，虽然所讨论的材料与方法适合形成导电材料，但这些材料仅为例示。可使用任何其它合适的材料，例如AlCu或Au，以及任何其它合适的形成过程，例如CVD或PVD，以形成一系列导电层133的第一层。一旦已经形成导电材料，可经由合适的移除过程，例如灰化，移除光阻。此外，在光阻移除之后，可经由例如合适的蚀刻过程，使用导电材料作为掩模，移除受到光阻覆盖的那些部分的晶种层。
一旦已经形成一系列导电层133的第一层，可通过重复类似于一系列介电层135的第一层与一系列导电层133的第一层的步骤，形成一系列介电层135的第二层与一系列导电层133的第二层。可根据需要重复这些步骤，以将一系列导电层133的各层电连接至一系列导电层133下方一层，并且可根据需要经常重复，直到已经形成一系列导电层133的最上层以及一系列介电层131的最上层。在实施例中，可继续一系列导电层133与一系列介电层135的沉积与图案化，直到第一重布层131具有第四厚度T4，其为约10微米至约50微米之间，例如约35微米，然而可使用任何合适数目的各层与任何合适的厚度。
一旦一系列导电层133的最上层已经受到一系列介电层135的最上层覆盖，以及一系列介电层135的最上层已被图案化以暴露一系列介电层135的最上层的部分，可形成凸块下金属层137穿过一系列介电层135的最上层，而物理与/或电接触一系列导电层133的最上层的部分。在实施例中，凸块下金属层137可包括三层导电材料，例如钛层、铜层、以及镍层。然而，所属领域具有通常知识者可理解有许多合适的材料与层配置，例如铬/铬-铜合金/铜/金的配置、钛/钛钨/铜的配置、或铜/镍/金的配置，其适合形成凸块下金属层137。可作为凸块下金属层137的任何合适的材料或材料层皆包含于本申请案的范围内。
可通过形成各层于一系列介电层135的最上层上方并且与导电层133的最上层电性与/或物理接触，而产生凸块下金属层137。可使用镀过程，例如电化学镀，进行各层的形成，然而，可依照所希望的材料，使用其它形成过程，例如溅镀、蒸镀、或PECVD过程。所形成的凸块下金属层137可具有约0.7微米至约10微米的厚度，例如约5微米。一旦已经形成所希望的层，而后可经由合适的光刻蚀刻掩模与蚀刻过程移除所述层的部分，以移除不需要的材料并且留下所希望的形状的凸块下金属层137，例如圆形、八角形、正方形、或矩形，然而也可形成任何所希望的形状。
一旦已经形成凸块下金属层137，可使用第一外部连接139，提供外部连接点用于电连接至第一重布层131，并且第一外部连接139可为例如接点凸块，成为球栅阵列(ballgrid array，BGA)的一部分，然而可使用任何合适的连接。在实施例中，第一外部连接139可为接点凸块，第一外部连接139可包括例如锡的材料，或其它合适的材料，例如银、无铅锡、或铜。在实施例中，其中第一外部连接139是锡焊料凸块，可经由此通常使用的方法，例如蒸镀、电镀、印刷、焊料转移、植球等，通过初始形成具有例如约250微米的厚度的锡层，而形成第一外部连接139。一旦在所述结构上已经形成锡层，可进行回焊以将材料塑形为所希望的凸块形状。
可形成具有第一间距P1为约200微米至约600微米的第一外部连接139，例如约400微米。此外，在实施例中，其中第一外部连接139为焊球，在所述回焊之后，第一外部连接139可具有第一高度H1为约60微米至约250微米，例如约180微米，以及一旦第一外部连接139已经接合至另一装置(例如，印刷电路板)，第一外部连接139可具有约140微米的联合高度(joint height)。
图1C更说明放置与接合经由凸块下金属层137与第一重布层131电连接的高电压芯片141。在实施例中，设计且连接高电压芯片141，以提供高电压至传感器105，例如约5V至约50V，例如约33V，以放大传感器的灵敏性。例如，通过集成高电压芯片141与传感器105，可供应高电压至传感器105，通过将输入电压自例如3.3V升高至33V，传感器105的灵敏度可增加10倍。
在实施例中，高电压芯片141可包括第二半导体衬底(图中未分别示出)、主动装置(图中未分别示出)、用于互连高电压芯片141的主动装置的金属化层(图中未分别示出)、以及第二外部连接143，以互连高电压芯片141至传感器105。第二半导体衬底可包括块状硅、掺杂或未掺杂的、或绝缘体上硅(SOI)衬底的主动层。通常，SOI衬底包括半导体材料层，例如硅、锗、硅锗、SOI、绝缘体上硅锗(SGOI)、或其组合。可使用的其它衬底包含多层衬底、梯度衬底、或混合位向衬底。
所述主动装置包括广泛种类的主动装置与被动装置，例如电容器、电阻器、电感、以及类似物，其可用于产生设计高电压芯片141的所希望的结构与功能需求。在第二半导体衬底内或第二半导体衬底上，可使用任何合适的方法，形成主动装置。
在第二半导体衬底与高电压芯片141的主动装置上方，形成金属化层，其被设计用于连接各种主动装置以形成功能性电路。在实施例中，金属化层由交替的介电质与导电材料层所形成，并且可经由任何合适的过程(例如沉积、镶嵌、双镶嵌等)形成金属化层。在实施例中，有四层金属化层，通过至少一层间介电层(ILD)而与第二半导体衬底分离，但金属化层的确切数目取决于高电压芯片141的设计。
可形成第二外部连接143，以互连高电压芯片141至传感器105，以及第二外部连接143可为例如接点凸块，然而可使用任何合适的连接。在实施例中，其中第二外部连接143为接点凸块，第二外部连接143可包括例如锡的材料，或其它合适的材料，例如银、无铅锡、或铜。在实施例中，其中第二外部连接143为锡焊料凸块，可经由此通常使用的方法，例如蒸镀、电镀、印刷、焊料转移、植球等，通过初始形成具有例如约100微米的厚度的锡层，而形成第二外部连接143。一旦在所述结构上已经形成锡层，可进行回焊以将材料塑形为所希望的凸块形状。
可通过初始施用焊膏至所暴露的凸块下金属层137，而后覆晶接合高电压芯片141至凸块下金属层137，而连接高电压芯片141至凸块下金属层137。在实施例中，可通过将高电压芯片141的第二外部连接143顺序浸入助焊剂(flux)，而后使用取放工具，接合高电压芯片141，以物理对齐高电压芯片141的第二外部连接143与个别的凸块下金属层137。在实施例中，其中第二外部连接143为焊球，一旦已经放置高电压芯片141，可进行回焊过程，以物理接合高电压芯片141与下方的凸块下金属层137，并且进行助焊剂清理(flux clean)。然而，可使用任何其它合适的连接体或连接过程，例如金属对金属接合、或类似方法。
在实施例中，按尺寸制造高电压芯片141，以充分配合第一外部连接139。例如，在实施例中，其中传感器的面积约为6.5×6.5mm2，高电压芯片141可形成为正方形，面积为约4mm2至约16mm2之间，例如约6mm2。此外，在已经接合高电压芯片之后，高电压芯片141可具有第五厚度T5，自第一重布层131延伸离开，所述第五厚度T5约100微米至约200微米之间，例如约125微米。在特定实施例中，第二外部连接143的厚度约50微米，而高电压芯片141的剩余部分的厚度约75微米。然而，可使用任何合适的尺寸于高电压芯片141。
一旦高电压芯片141已经接合至凸块下金属层137，可在高电压芯片141与传感器105之间放至底胶填充材料147，以助于保护与隔离装置。在实施例中，底胶填充材料147为保护材料，用于缓和冲击且支撑高电压芯片141免受操作与环境退化影响，例如在操作过程中，产生所造成的应力。底胶填充材料147可包括例如液体环氧化合物或其它保护材料而后被硬化，并且可通过例如注射方式而分配底胶填充材料147。
图1D说明自传感器表面材料103脱离载体衬底101。因此，在实施例中，第一外部连接139以及包含传感器105与传感器表面材料103的结构可附接至环状结构151。环状结构151可为金属环，用于脱离过程其间与脱离过程之后，对所述结构提供支撑与稳定性。在实施例中，使用例如紫外线胶带153，附接第一外部连接139至环状结构，然而可使用任何其它合适的粘着剂或附接。
一旦第一外部连接139附接至环状结构151，可使用例如热过程以改变粘附层109的粘着性质，自结构脱离载体衬底101。在一特定实施例中，使用能量来源，例如紫外线(UV)激光、二氧化碳(CO2)激光、或红外线(IR)激光，以辐射且加热粘附层109，直到粘附层109失去至少一些其粘着性质。一旦进行，载体衬底101与粘附层109可与结构物理分离并且自结构移除，所述结构包括第一外部连接139、传感器105、以及传感器表面材料103。
一旦已经移除载体衬底101，可自使用单一衬底所形成的其它装置，分离传感器表面材料103与传感器105，以形成第一传感器封装160。在实施例中，可使用锯刀(图中未示出)切片通过囊封物125，进行单粒化，借以分离一区段与另一区段，形成具有传感器105与传感器表面材料103的第一传感器封装160。然而，如所属领域具有通常知识者可理解使用锯刀用于单粒化过程仅为例示实施例，并非用于限制本发明实施例。可使用其它用于单粒化的方法，例如使用一或多次蚀刻以分离第一传感器封装160。可使用这些方法以及任何其它合适的方法，单粒化第一传感器封装160。
在实施例中，可单粒化第一传感器封装160，因而第一传感器封装160具有第三宽度W3，其大于(传感器表面材料103的)第一宽度W1或(传感器105的)第二宽度W2，例如第三宽度W3为约5mm至约15mm之间，例如约12mm。此外，第一传感器封装160可被单粒化以具有封装面积为约5*5mm2与15*15mm2之间，例如约7.6*7.6mm2。此外，在移除载体衬底101之后，第一传感器封装160可具有第二高度H2，其约为200微米与约800微米之间，例如约435微米。在实施例中，其中第一传感器封装160具有第二高度H2为435微米，所述第二高度H2包括100微米的传感器表面材料103、10微米的第一胶层127、100微米的传感器105、35微米的第一重布层131、以及190微米的第一外部连接139。因此，第一传感器封装160的整体高度可自约1mm降低至小于约0.45mm，例如约0.435mm，同时具有传感器105与传感器表面材料103之间的间隙为约10与约30微米之间，例如约10微米(第一胶层127的厚度)。
如上所述，通过形成第一传感器封装160，可制造具有小尺寸架构的封装中系统(system in package，SIP)方案的低成本、高性能系统。随着电极阵列120与上覆指纹之间的小距离，此小尺寸架构增加传感器105的灵敏性。此封装可集成于用户设备中，例如移动电话、个人数字助理、平板计算机、或类似物，包含使用ISO系统的移动电话。
图1E说明使用第一TSV 117的另一实施例，以助于互连电极阵列120。然而，在此实施例中，取代具有小于第三宽度W3(第一传感器封装160的宽度)的第一宽度W1的传感器表面材料103，传感器表面材料103也具有第三宽度W3。通过具有与第一传感器封装160相同宽度的传感器表面材料103，传感器表面材料103可延伸第一传感器封装160的宽度。
图2A说明使用第二TSV 201的实施例，第二TSV 201未形成于传感器105内(如上文关于图1A至1E所述)，而是从传感器105的位置侧向移除而形成。在此实施例中，在放置传感器105之前，在粘附层109上方，初始形成钝化层202。在实施例中，钝化层202可由一或多种合适的介电材料形成，例如氧化硅、氮化硅、低介电常数介电质，例如掺杂碳的氧化物、极低介电常数介电质，例如掺杂多孔碳的二氧化硅、其组合、或类似物。可经由例如化学气相沉积(CVD)的过程，形成钝化层202，然而可使用任何合适的过程，钝化层202的厚度可为约0.5微米与约5微米之间，例如约
Figure BDA0001155120470000122
一旦已经形成钝化层202，可在钝化层202上方形成凸块下金属层137与第一重布层131。在实施例中，凸块下金属层137与第一重布层131的形成如上述关于图1A至1D所示，然而其是以相反顺序形成，因而凸块下金属层137形成于载体衬底101与第一重布层131之间。然而，可使用任何合适的过程、材料、或步骤顺序。
一旦载体衬底101上方已经形成凸块下金属层137与第一重布层131，形成第二TSV201电连接第一重布层131。实施例中，可通过初始形成晶种层(未分别示出于图2A中)，形成第二TSV 201。在实施例中，晶种层为导电材料的薄层，其在后续过程步骤过程中有助于较厚层的形成。晶种层可包括厚度约
Figure BDA0001155120470000121
的钛层，而后为厚度约
Figure BDA0001155120470000123
的铜层。依照所希望的材料，可使用例如溅镀、蒸镀、或PECVD过程，产生晶种层。所形成的晶种层的厚度可为约0.3微米与约1微米之间，例如约0.5微米。
一旦已经形成晶种层，在晶种层上方放置光阻(也未示出于图2A中)。在实施例中，使用例如旋涂技术，在晶种层上放置光阻至高度约50微米与约250微米之间，例如约120微米。一旦到位，而后通过将光阻暴露至图案化能量来源(例如图案化光源)而图案化光阻，因而诱发化学反应，借以对于暴露至图案化光源的光阻部分诱发物理变化。而后，施加显影剂于暴露的光阻，以利用所述物理变化，并且依照所希望的图案，选择形移除光阻的暴露部分或光阻的未暴露部分。在实施例中，光阻中所形成的图案为第二TSV 201的图案。第二TSV201形成于此放置中，而位于后续附接的装置的不同侧上，所述后续附接的装置例如传感器105。然而，可使用第二TSV 201的图案的任何合适配置。
在实施例中，第二TSV 201形成于光阻内。在实施例中，第二TSV 201包括一或多个导电材料，例如铜、钨、其它导电材料、或类似物，并且可通过例如电镀、无电镀、或类似方法而形成。在实施例中，使用电镀过程，其中晶种层与光阻浸入或浸没在电镀溶液中。晶种层表面电连接至外部DC电源供应的负测，因而晶种层作为电镀过程的阴极。固体传导阳极，例如铜阳极，也浸没于溶液中，并且附接至电源供应的正侧。来自阳极的原子溶解于溶液中，阴极，例如晶种层，自所述溶液获取溶解的原子，因而在光阻的开口内，镀晶种层的暴露的导电区域。
一旦使用光阻与晶种层而已经形成第二TSV 201，可使用合适的移除过程，移除光阻。在实施例中，可使用电将灰化过程以移除光阻，其中可增加光阻的温度，直到光阻发生热分解并且可被移除。然而，可使用任何合适的过程，例如湿式剥除。光阻的移除可暴露下方的晶种层的部分。
一旦暴露，可进行移除晶种层的暴露部分。在实施例中，可通过例如湿式或干式蚀刻过程，移除晶种层的暴露部分(例如，未受到第二TSV 201覆盖的那些部分)。例如，在干式蚀刻过程中，可使用第二TSV 201作为掩模，将反应物导引至晶种层。在另一实施例中，蚀刻剂可被喷雾或放入接触晶种层，以移除晶种层的暴露部分。在晶种层的暴露部分已经被蚀刻去除之后，在第二TSV 201之间，暴露第一重布层131的部分。
一旦已经形成第二TSV 201，使用例如第二粘附层208，在第二TSV 201之间的第一重布层131上，放置传感器105。在实施例中，第二粘附层208可与粘附层109为类似材料以及类似的使用方式，然而可使用任何合适的材料。然而，在此实施例中，传感器105以面朝上放置，因而正面113背对载体衬底101。此外，由于传感器105以面朝上放置，因而不需要第一TSV 117，以及可移除第一TSV 117，因而接触垫119连接至电极阵列120以及传感器105的正面113上的传感器105的金属化层。
在特定实施例中，在传感器105的正面113上方，形成电极阵列120，以及一旦形成电极阵列120，在电极阵列120上方形成接触垫119，并且接触垫119通过例如连接至传感器105的金属化层取代连接至第一TSV 117而电连接电极阵列120。然而，可使用任何合适的方法形成电极阵列120与接触垫119于传感器105的正面113上方，并且所有这些方法皆包含于实施例的范围内。
图2B说明以囊封物125囊封传感器105与第二TSV 201。在实施例中，囊封物125的使用可如上述关于图1A的说明，并且一旦使用，可薄化囊封物125以暴露传感器105的接触垫119以及暴露第二TSV 201。然而，可使用任何合适的囊封物与使用方法。
在另一实施例中，囊封物125可用于暴露的塑形过程中，其中在已经完成塑形过程且无任何其它薄化过程之后，传感器105直接暴露。在此实施例中，传感器105与囊封物125的表面有高度差。因此，可进行凹陷过程以形成用于进一步处理的平坦表面。
图2B也说明第二重布层203的形成，以电互连第二TSV 201与传感器105的接触垫119。在实施例中，第二重布层203可类似于上述关于图1C的第一重布层131。在特别实施例中，有一系列导电层133的单一层夹在一系列介电层135的两层之间。然而，可使用导电层与介电层的任何合适的组合，以互连传感器105的接触垫119与第二TSV 201。在实施例中，可形成具有第六厚度T6的第二重布层203，所述第六厚度T6为约10微米与约50微米之间，例如约17微米，然而可使用任何合适的厚度。
一旦已经形成第二重布层203，传感器表面材料103可使用例如第二胶层205而附接至第二重布层203。在实施例中，可通过初始施加第二胶层205至第二重布层203，而后施加传感器表面材料103至第二胶层205，以附接传感器表面材料103。第二胶层205可类似于上述关于图1A所说明的第一胶层127，然而可使用任何合适的材料。此外，在此实施例中，可形成具有第三宽度W3(最终封装的宽度)的传感器表面材料103，然而可使用任何合适的宽度。
图2C说明脱离载体衬底101以及图案化钝化层202以暴露凸块下金属层137。在实施例中，可通过初始接合传感器表面材料103至例如环形结构151，脱离载体衬底101。一旦附接，可使用例如热过程，改变粘附层109的粘着性质，如上述关于图1D的说明，自结构脱离载体衬底101，然而可使用任何合适的方法脱离载体衬底101。
一旦脱离，图案化钝化层202，以暴露下方的凸块下金属层137。在实施例中，可使用例如激光钻孔方法，图案化钝化层202。在此方法中，在钝化层202上方，先沉积保护层，例如光热转换(LTHC)层或激光切割保护层(hogomax layer)(未分别示出于图2C)。一旦受到保护，导引激光至所希望移除的钝化层202的那些部分，以暴露下方的凸块下金属层137。在激光钻孔过程中，钻孔能量的范围可自0.1mJ至约30mJ，以及对于钝化层202的法线，钻孔角度为约0度(垂直于钝化层202)至约85度。在实施例，可进行图案化，以于凸块下金属层137上方形成开口，其宽度为约100微米与约300微米之间，例如约200微米。
在另一实施例中，钝化层202的图案化可通过初始施加光阻至钝化层202，而后暴露所述光阻至图案化的能量来源(例如图案化的光源)，以诱发化学反应，借以在所述光阻暴露于图案化光源的那些部分中诱发物理变化。而后，施加显影剂于暴露的光阻，以利用所述物理变化并且依照所希望的图案而选择性移除光阻的暴露部分或光阻的未暴露部分，以及例如用干式蚀刻过程，移除下方的钝化层202的暴露部分。然而，可使用任何合适的方法以图案化钝化层202。
图2D说明一旦钝化层202已被图案化以暴露凸块下金属层137，高电压芯片141可经由钝化层202而接合至凸块下金属层137、可放置底胶填充材料147、以及第一外部连接139可放置于物理与/或电连接凸块下金属层137。在实施例中，可放置第一外部连接139以及可接合高电压芯片141，如上述关于图1C所说明。然而，可使用任何合适的过程。
图2D另说明囊封物125与传感器表面材料103的单粒化形成第二传感器封装207。在实施例中，可进行单粒化以形成第二传感器封装207，如关于图1D所述。例如，可使用锯刀以切割穿过囊封物125与传感器表面材料103，分离第二传感器封装207与其它传感器封装。然而，可使用任何合适的方法。
在此实施例中，可进行单粒化过程，形成第二传感器封装207，其面积为约5*5mm2与约15*15mm2之间，例如约8.36*7.6mm2。此外，具有第二重布层203的第二传感器封装207可具有第三高度H3，其为约200微米与约800微米之间，例如约452微米。在实施例中，第二传感器封装207具有第三高度H3为452微米，第三高度H3包括100微米的传感器表面材料103、10微米的第二胶层205、17微米的第二重布层203、100微米的传感器105、35微米的第一重布层131、以及190微米的第一外部连接139。因此，传感器105与传感器表面材料103之间的间隙可为约10微米与约30微米之间，例如约27微米(第二胶层205的厚度与第二重布层203的厚度)。
通过制造第二传感器封装207，如关于图2A至2D的上述内容，可制造具有集成扇出结构的传感器105的低成本互连。此外，具有集成高电压芯片141，可增加传感器105的灵敏性，同时降低整体厚度。此传感器封装可并入类似的移动电话、个人数字助理、平板计算机、或类似物，例如使用Android操作系统的装置。
图3A说明另一实施例，其中传感器105面朝上放置，以及其中接触垫119形成于传感器105的正面113上方，类似于图2A至2D所述的实施例。然而，在此实施例中，取代使用第二TSV 201互连接触垫119与第一重布层131，使用线接合301，互连接触垫119与第一重布层131。在此实施例中，一旦已经形成第一重布层131于载体衬底101上方，传感器105附接至第一重布层131而未形成第二TSV 201。
此外，在此实施例中，传感器表面材料103已经附接至传感器105，或在传感器105已附接至第一重布层131之后而附接至传感器105。在实施例中，传感器表面材料103使用例如第一胶层127而附接，然而可使用任何合适的方法或材料用于粘附传感器表面材料103至传感器105。在此实施例中，以免覆盖传感器105的接触垫119，传感器表面材料103可具有第四宽度W4，其为约5mm与约10mm之间，例如约7mm。
图3A也说明在传感器105的接触垫119与第一重布层131之间的线接合301的形成。在实施例中，可使用放电结球棒(electronic flame off(EFO)wand)，在线夹控制的毛细管内，升高金线(未个别示出于图3A)的温度。一旦金线的温度升高至约150℃与约250℃之间，金线接触接传感器105的点垫119，形成第一连接，而后移动金线至第一重布层131以形成第二连接。一旦连接，金线的剩余部分与连接部分分离，形成线接合301。可重复连接过程，根据需要形成尽可能多的连接。
图3A另说明在已经形成线接合301之后，可用囊封物125囊封线接合301、传感器105、以及传感器表面材料103。在实施例中，可施加囊封物125，如上关于图1A所述的内容，并且一旦施加，可薄化囊封物125，以暴露传感器表面材料103。在另一实施例中，可初始施加囊封物125，因而囊封物未覆盖传感器表面材料103。可使用任何合适的囊封物与施加方法。
图3B说明脱离载体衬底101、图案化钝化层202以暴露凸块下金属层137、接合高电压芯片141、以及放置第一外部连接139。在实施例中，可通过初始接合传感器表面材料103与囊封物125至例如环形结构151，而脱离载体衬底101。一旦附接，可使用热过程，改变粘附层109的粘着性质，如上关于图1A至1D所述，自结构脱离载体接板，然而可使用任何合适的方法脱离载体衬底。
一旦已经移除载体衬底101，可图案化钝化层202、可接合高电压芯片141、以及可放置第一外部连接139。在实施例中，可图案化钝化层202、可接合高电压芯片141、以及可放置第一外部连接139，如上关于图2C至2D所述。然而，可使用任何其它合适的方法与材料。
图3B另说明囊封物125的单粒化以形成第三传感器封装303。在实施例中，可进行单粒化以形成第三传感器封装302，如上关于图1D所述。例如，可使用锯刀，切割穿过囊封物125并且分离第三传感器封装303与其它传感器封装。然而，可使用任何合适的方法。
通过连接接触垫119经由线接合301(无第二重布层203)至第一重布层131，可形成第三传感器封装303，其面积为约5*5mm2与约15*15mm2之间，例如约8.5*7.6mm2。此外，具有第二重布层203的第三传感器封装303可具有第四高度H4，其为约200微米与约800微米之间，例如约435微米。在实施例中，其中第三传感器封装303具有第四高度H4为435微米，第四高度H4包括100微米的传感器表面材料103、10微米的第一胶层127、100微米的传感器105、35微米的第一重布层131、以及190微米的第一外部连接139。因此，传感器105与传感器表面材料103之间的间隙可为约10微米与约30微米之间，例如约10微米(第一胶层127的厚度)。
通过制造第三传感器封装303，如上关于图3A至3B所述，使用第二TSV 201，制造具有较小高度的传感器105的低成本互连封装。此外，具有集成高电压芯片141，可增加传感器105的灵敏性，同时降低整体厚度。此传感器封装可并入类似的移动电话、个人数字助理、平板计算机、或类似物，例如使用Android操作系统的装置。
图4A至4D说明另一实施例，其中连接块401，例如硅插入物，用于连接传感器105的接触垫119至第一重布层131。在此实施例中，传感器105初始被放置在载体衬底101上方的粘附层109上。在此实施例中，传感器105面朝上放置，因而传感器105的正面103背对载体衬底101。此外，由于传感器105面朝上放置，电极阵列120与传感器105的接触垫119也背对载体衬底101。
此外，在此实施例中，并非形成第二TSV 201，连接块401，例如硅插入物，附接至载体衬底101上方的粘附层109。在实施例中，连接块401包括结构材料，例如半导体材料或介电材料，其可形成较高密度结构于其中，例如贯穿通路或集成的被动装置。在特定的实施例中，结构材料包括材料例如硅、二氧化硅、玻璃、其组合、或类似物。
在连接块401内，在传感器105附接至粘附层109之前，已部分形成多个第三贯穿衬底通路(TSV)403。在连接块401粘附或接合至粘附层109之前，可形成第三TSV 403穿过结构材料，以及其形成过程始于通过初始对于结构材料施加且显影合适的光阻，而后蚀刻结构材料，以产生第三TSV开口。在此阶段，可形成第三TSV 403的开口，因而延伸至结构材料中，深度至少大于完成的连接块401的最终所需要的高度。
一旦已经形成第三TSV 403的开口，可用例如阻障层与导电材料，填充第三TSV403的开口。阻障层可包括导电材料，例如氮化钛，然而可使用其它材料，例如氮化钽、钛、介电质、或类似物。可使用CVD过程，例如PECVD，形成阻障层。然而，可使用其它过程，例如溅镀或金属有机化学气相沉积(MOCVD)。阻障层的形成可符合第三TSV 403的开口下方形状的轮廓。
导电材料可包括铜，然而可使用其它合适的材料，例如铝、合金、掺杂的多晶硅、其组合、以及类似物。可通过沉积晶种层而后在晶种层上电镀铜、填充且过度填充第三TSV403的开口，形成导电材料。一旦已经填充第三TSV 403的开口，经由研磨过程，例如化学机械抛光(CMP)，可移除第三TSV 403的开口外部的过多的阻障层与过多的导电材料，然而可使用任何合适的移除过程。
一旦已经随着传感器105放置具有部分形成的第三TSV 403的连接块401，用囊封物125囊封传感器105与连接块401。在实施例中，可施用囊封物125，如上关于图1A所述，一旦施用，可薄化囊封物125，以暴露接触垫119与部分形成的第三TSV 403。在其它实施例中，可初始施加囊封物125，因而囊封物125不会覆盖接触垫119与部分形成的第三TSV 403。可使用任何合适的囊封物与施加方法。
图4B说明一旦已经进行囊封，可移除载体衬底101。在实施例中，可脱离载体衬底101，如上关于图1D所述。例如，可使用热过程，改变粘附层109的粘着性质，并且可物理移除载体衬底101。
一旦已经移除载体衬底101，可形成第二重布层203以互连接触垫119与部分形成的第三TSV 403。在实施例中，在接合结构与另一载体之前，可形成第二重布层203而无载体衬底的存在。此外，可形成第二重布层203，如上关于图2B所述。例如，在此实施例中，可形成具有第一介电层、第一导电层、以及第二介电层的第二重布层203。然而，可使用任何合适数目的层或制造方法。
一旦已经形成第二重布层203，可使用例如第二保护层407与第三粘附层409，接合第二重布层203至第二载体衬底405。在实施例中，第二载体衬底405、第二保护层407、以及第三粘附层409可类似于载体衬底101、保护层107、以及粘附层109，如上关于图1A所述，然而其也可为不同。
一旦第二重布层203已经接合至第二载体衬底405，可进行连接块401的薄化，以暴露第三TSV 402的开口，并且自导电材料形成第三TSV 403，其延伸穿过连接块401的结构材料，以及移除可保留的任何粘附层109(例如，DAF)。在实施例中，通过平坦化过程，例如CMP或蚀刻，可进行薄化连接块401，留下第三TSV 403与连接块401的结构材料齐平。此外，相同的平坦化过程将也薄化囊封物125与传感器105，因而传感器105、囊封物125、连接块401的结构材料、以及第三TSV 403彼此齐平。
图4C说明在连接块401已经薄化之后，形成第一重布层131与凸块下金属层137电连接目前暴露的第三TSV 403。在实施例中，可形成第一重布层131与凸块下金属层137，如上关于图1C所述，然而可使用任何合适的材料与制造方法，形成第一重布层131与凸块下金属层137。
图4C另说明一旦已经形成凸块下金属层137，高电压芯片141可接合至凸块下金属层137、可放置底胶填充材料147、以及可放置第一外部连接139物理与/或电连接凸块下金属层137。在实施例中，可放置第一外部连接139，以及可接合高电压芯片141，如上关于图1C所述。然而，可使用任何合适的过程。
图4D说明移除第二载体衬底405以及放置传感器表面材料103。在实施例中，可通过初始接合第一外部连接139至例如环形结构151，脱离第二载体衬底405。一旦附接，使用例如热过程，改变第三粘附层409的粘着性质，如上关于图1A至1D所述，第二载体衬底405可自结构脱离，然而可使用任何合适的方法脱离第二载体衬底405。
一旦已经移除第二载体衬底405以暴露第二重布层203，传感器表面材料103可粘附至第二重布层203。在实施例中，使用例如第一胶层127，附接传感器表面材料103。然而，可使用任何合适的方法或材料，粘附传感器表面材料103至第二重布层203。
图4D另说明单粒化囊封物125，形成第四传感器封装411。在实施例中，可进行单粒化以形成第四传感器封装411，如上关于图1D所述。例如，可使用锯刀，切割穿过囊封物125，并且分离第四传感器封装411与其它传感器封装。然而，可使用任何合适的方法。
通过连接接触垫119经由连接块401内的第三TSV 403至第一重布层131，可形成第四传感器封装，其面积为约5*5mm2与约15*15mm2之间，例如约8.6*7.6mm2。此外，具有第二重布层203的第四传感器封装411可具有第五高度H5，其为约200微米与约800微米之间，例如约452微米。在实施例中，其中第四传感器封装411具有第五高度H5为452微米，第五高度H5包括100微米的传感器表面材料103、10微米的第一胶层127、17微米的第二重布层203、100微米的传感器105、35微米的第一重布层131、以及190微米的第一外部连接139。因此，传感器105与传感器表面材料103之间的间隙可为约10微米与约30微米之间，例如27微米(第一胶层127的厚度与第二重布层203的厚度)。
通过制造第四传感器封装，如上关于图4A至4D所述，可制造具有较大互连密度的传感器105的低成本互连封装。此外，具有集成高电压芯片141，可增加传感器105的灵敏性，同时也降低整体厚度。此传感器封装可并入类似的移动电话、个人数字助理、平板计算机、或类似物，例如使用Android操作系统的装置。
根据实施例，提供制造指纹扫描器的方法，其包括粘附传感器至传感器表面材料，其中所述传感器包括多个贯穿衬底通路。以囊封物囊封传感器与传感器表面材料。在传感器的表面上形成重布层，其电连接所述贯穿衬底通路，所述表面背对所述传感器表面材料，以及高电压裸片附接电连接所述重布层。
根据另一实施例，提供制造指纹扫描器的方法，其包括电连接接触垫至第一重布层的导电区，其中所述接触垫位于传感器的第一表面上，其中所述第一重布层的所述导电区与所述传感器侧向分离。于所述接触垫上方附接传感器表面材料，以及高电压芯片连接至所述第一重布层。
根据另一实施例，提供半导体装置，其包括传感器，其具有半导体衬底以及延伸穿过所述半导体衬底的多个导电通路。传感器表面材料附接至所述传感器，以及重布层电连接至所述导电通路并且位于所述传感器的与所述传感器表面材料对立的一侧上。高电压裸片电连接至所述重布层。
前述内容概述一些实施方式的特征，因而所属领域的技术人员可更加理解本发明实施例的各方面。所属领域的技术人员应理解可轻易使用本发明实施例作为基础，用于设计或修饰其它过程与结构而实现与本申请案所述的实施例具有相同目的与/或达到相同优点。所属领域的技术人员也应理解此均等架构并不脱离本发明实施例揭示内容的精神与范围，并且所属领域的技术人员可进行各种变化、取代与替换，而不脱离本发明实施例的精神与范围。
符号说明
101 载体衬底
103 传感器表面材料
105 传感器
107 保护层
109 粘附层
111 半导体衬底
113 正面
115 背面
117 第一贯穿衬底通路
119 接触垫
120 电极阵列
122 保护层
123 第一保护层
125 囊封物
127 第一胶层
131 第一重布层
133 导电层
135 介电层
137 凸块下金属层
139 第一外部连接
141 高电压芯片
143 第二外部连接
147 底胶填充材料
151 环状结构
153 紫外线胶带
160 第一传感器封装
201 第二贯穿衬底通路
202 钝化层
203 第二重布层
205 第二胶层
207 第二传感器封装
208 第二粘附层
301 线接合
303 第三传感器封装
401 连接块
403 第三贯穿衬底通路
405 第二载体衬底
407 第二保护层
409 第三粘附层
411 第四传感器封装

Claims (16)

1.一种制造指纹扫描器的方法，所述方法包括：
粘附传感器至传感器表面材料，其中所述传感器包括多个贯穿衬底通路；
以囊封物囊封所述传感器与所述传感器表面材料；
形成重布层于所述传感器的表面上并且电连接所述贯穿衬底通路，所述表面背对所述传感器表面材料；以及
附接高电压裸片经由所述重布层电连接至所述传感器，以提供高电压至所述传感器，其中附接所述高电压裸片到所述重布层上与该传感器对立的一侧，其中高电压为5V至50V。
2.根据权利要求1所述的方法，进一步包括单粒化所述囊封物，以形成第一传感器封装。
3.根据权利要求2所述的方法，其中该第一传感器封装具有一第一宽度，该传感器表面材料具有小于该第一宽度的一第二宽度，以及该传感器具有小于该第二宽度的一第三宽度。
4.根据权利要求1所述的方法，其中形成该重布层进一步包括形成一导电区，该导电区实体接触所述贯穿衬底通路。
5.根据权利要求1所述的方法，进一步包括形成多个接触垫，所述接触垫电连接所述贯穿衬底通路，其中形成所述重布层进一步包括形成导电区，所述导电区物理接触所述接触垫。
6.一种制造指纹扫描器的方法，所述方法包括：
电连接接触垫至第一重布层的导电区，其中所述接触垫位于传感器背对所述第一重布层的第一表面上，其中所述第一重布层的所述导电区与所述传感器侧向分离；
在所述传感器的所述第一表面的上方形成第二重布层之后，于所述接触垫上方附接传感器表面材料；以及
连接高电压芯片至所述第一重布层的与所述传感器对立的一侧，其中高电压芯片经由所述第一重布层电连接至所述传感器，以提供高电压至所述传感器，其中高电压为5V至50V，
其中所述传感器在所述第一重布层上方，所述接触垫在所述传感器上方，所述第二重布层在所述接触垫上方，以及所述传感器表面材料在所述第二重布层上方。
7.根据权利要求6所述的方法，进一步包括：
于所述第一重布层上形成贯穿通路；以及
在形成所述贯穿通路之后，粘附所述传感器至所述第一重布层。
8.根据权利要求7所述的方法，其中电连接该接触垫至该导电区进一步包括形成所述第二重布层以将该贯穿通路电连接至该接触垫。
9.根据权利要求6所述的方法，进一步包括在电连接所述接触垫至所述导电区之前，于保护层与多个凸块下金属上方形成所述第一重布层。
10.根据权利要求9所述的方法，进一步包括图案化该保护层，以暴露所述凸块下金属。
11.一种半导体装置，其包括：
传感器，其包括半导体衬底与延伸穿过所述半导体衬底的多个导电通路；
传感器表面材料，其粘附至所述传感器；
重布层，其电连接至所述导电通路并且位于所述传感器上与所述传感器表面材料对立的一侧；
囊封物，囊封所述传感器与所述传感器表面材料；以及
高电压裸片，其经由所述重布层电连接至所述传感器，以提供高电压至所述传感器，其中所述高电压裸片附接到所述重布层上与所述传感器对立的一侧，其中高电压为5V至50V。
12.根据权利要求11所述的半导体装置，其中所述传感器具有第一宽度，且所述传感器表面材料具有第二宽度，其大于所述第一宽度。
13.根据权利要求12所述的半导体装置，其中该传感器与该传感器表面材料系一第一封装的部分元件，所述第一封装具有一第三宽度，该第三宽度系大于该第二宽度。
14.根据权利要求12所述的半导体装置，其中该传感器与传感器表面材料系一第一封装的部分元件，所述第一封装具有该第二宽度。
15.根据权利要求11所述的半导体装置，其中该重布层系经由复数个接触垫而电连接至所述导电通路。
16.根据权利要求11所述的半导体装置，其中该重布层系实体接触所述导电通路。
CN201611019343.8A 2015-11-17 2016-11-17 制造指纹扫描器的方法以及半导体装置 Active CN107026092B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562256237P 2015-11-17 2015-11-17
US62/256,237 2015-11-17
US15/053,357 US9898645B2 (en) 2015-11-17 2016-02-25 Fingerprint sensor device and method
US15/053,357 2016-02-25

Publications (2)

Publication Number Publication Date
CN107026092A CN107026092A (zh) 2017-08-08
CN107026092B true CN107026092B (zh) 2020-09-18

Family

ID=58691913

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611019343.8A Active CN107026092B (zh) 2015-11-17 2016-11-17 制造指纹扫描器的方法以及半导体装置

Country Status (3)

Country Link
US (5) US9898645B2 (zh)
CN (1) CN107026092B (zh)
TW (1) TWI616767B (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9898645B2 (en) 2015-11-17 2018-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Fingerprint sensor device and method
KR20170082358A (ko) * 2016-01-06 2017-07-14 하나 마이크론(주) 스마트 기기의 트랙패드 반도체 패키지 및 그 제조 방법
KR20170085833A (ko) * 2016-01-15 2017-07-25 삼성전기주식회사 전자 부품 패키지 및 그 제조방법
US9875388B2 (en) 2016-02-26 2018-01-23 Taiwan Semiconductor Manufacturing Company, Ltd. Fingerprint sensor device and method
US10658334B2 (en) * 2016-08-18 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a package structure including a package layer surrounding first connectors beside an integrated circuit die and second connectors below the integrated circuit die
US10037975B2 (en) * 2016-08-31 2018-07-31 Advanced Semiconductor Engineering, Inc. Semiconductor device package and a method of manufacturing the same
TWI672779B (zh) * 2016-12-28 2019-09-21 曦威科技股份有限公司 指紋辨識裝置、使用其之行動裝置以及指紋辨識裝置的製造方法
CN108780772B (zh) * 2017-02-13 2023-07-14 深圳市汇顶科技股份有限公司 硅通孔芯片的二次封装方法及其二次封装体
TWI604538B (zh) * 2017-03-23 2017-11-01 南茂科技股份有限公司 指紋辨識封裝結構及其製造方法
KR101901710B1 (ko) 2017-04-20 2018-09-28 삼성전기 주식회사 팬-아웃 지문센서 패키지
US10312276B2 (en) * 2017-08-02 2019-06-04 Omnivision Technologies, Inc. Image sensor package to limit package height and reduce edge flare
US10276404B2 (en) * 2017-08-30 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package
SE1751447A1 (en) * 2017-11-24 2019-05-25 Fingerprint Cards Ab Cost-efficient fingerprint sensor component and manufacturing method
US20200051938A9 (en) * 2017-12-18 2020-02-13 China Wafer Level Csp Co., Ltd. Fingerprint chip packaging method and fingerprint chip package
TWI662695B (zh) * 2017-12-28 2019-06-11 財團法人工業技術研究院 晶圓級晶片尺寸封裝結構
US11380616B2 (en) * 2018-05-16 2022-07-05 Intel IP Corporation Fan out package-on-package with adhesive die attach
TWI688049B (zh) * 2018-05-18 2020-03-11 矽品精密工業股份有限公司 電子封裝件及其製法
US11031345B2 (en) * 2018-08-14 2021-06-08 Medtronic, Inc. Integrated circuit package and method of forming same
US11626448B2 (en) 2019-03-29 2023-04-11 Lumileds Llc Fan-out light-emitting diode (LED) device substrate with embedded backplane, lighting system and method of manufacture
KR20210025949A (ko) 2019-08-28 2021-03-10 삼성전자주식회사 반도체 패키지
US11631594B2 (en) 2019-11-19 2023-04-18 Lumileds Llc Fan out structure for light-emitting diode (LED) device and lighting system
US11777066B2 (en) 2019-12-27 2023-10-03 Lumileds Llc Flipchip interconnected light-emitting diode package assembly
US11664347B2 (en) 2020-01-07 2023-05-30 Lumileds Llc Ceramic carrier and build up carrier for light-emitting diode (LED) array
US11476217B2 (en) 2020-03-10 2022-10-18 Lumileds Llc Method of manufacturing an augmented LED array assembly
TWI777742B (zh) * 2021-05-18 2022-09-11 友達光電股份有限公司 指紋辨識裝置
KR20230056474A (ko) 2021-10-20 2023-04-27 삼성전자주식회사 지문 센서 패키지 및 센서 패키지

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030161512A1 (en) * 2000-06-09 2003-08-28 Svein Mathiassen Sensor unit, especially for fingerprint sensors
US20070018088A1 (en) * 2005-07-21 2007-01-25 Siliconware Precision Industries Co., Ltd. Sensor semiconductor device and fabricating method thereof
US20120256280A1 (en) * 2011-03-16 2012-10-11 Richard Alexander Erhart Packaging for fingerprint sensors and methods of manufacture
CN102782700A (zh) * 2009-12-29 2012-11-14 Idex公司 表面传感器

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6906403B2 (en) * 2002-06-04 2005-06-14 Micron Technology, Inc. Sealed electronic device packages with transparent coverings
CA2626526C (en) 2005-10-18 2013-03-19 Authentec, Inc. Finger sensor including flexible circuit and associated methods
EP2143141A4 (en) 2007-04-18 2011-04-13 Invisage Technologies Inc MATERIAL SYSTEMS AND METHOD FOR OPTOELECTRONIC ARRANGEMENTS
US20090002535A1 (en) * 2007-06-27 2009-01-01 Arizona Board Of Regents On Behalf Of Arizona State University Offset-compensated self-reset cmos image sensors
US8759964B2 (en) 2007-07-17 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level package structure and fabrication methods
US8405115B2 (en) 2009-01-28 2013-03-26 Maxim Integrated Products, Inc. Light sensor using wafer-level packaging
WO2011125277A1 (ja) 2010-04-07 2011-10-13 株式会社島津製作所 放射線検出器およびそれを製造する方法
US9048233B2 (en) 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US8361842B2 (en) 2010-07-30 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded wafer-level bonding approaches
US8717775B1 (en) * 2010-08-02 2014-05-06 Amkor Technology, Inc. Fingerprint sensor package and method
US8884431B2 (en) 2011-09-09 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures for semiconductor devices
US9064879B2 (en) 2010-10-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures using a die attach film
US8829676B2 (en) 2011-06-28 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for wafer level package
US9000584B2 (en) 2011-12-28 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor device with a molding compound and a method of forming the same
US8680647B2 (en) 2011-12-29 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with passive devices and methods of forming the same
US9991190B2 (en) 2012-05-18 2018-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging with interposer frame
US8703542B2 (en) 2012-05-18 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level packaging mechanisms
US8809996B2 (en) 2012-06-29 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Package with passive devices and method of forming the same
US9651513B2 (en) 2012-10-14 2017-05-16 Synaptics Incorporated Fingerprint sensor and button combinations and methods of making same
KR101419600B1 (ko) 2012-11-20 2014-07-17 앰코 테크놀로지 코리아 주식회사 지문인식센서 패키지 및 그 제조 방법
US8785299B2 (en) 2012-11-30 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Package with a fan-out structure and method of forming the same
US8803306B1 (en) 2013-01-18 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package structure and methods for forming the same
US8778738B1 (en) 2013-02-19 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices and packaging devices and methods
US9263511B2 (en) 2013-02-11 2016-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US9461025B2 (en) * 2013-03-12 2016-10-04 Taiwan Semiconductor Manfacturing Company, Ltd. Electric magnetic shielding structure in packages
US9368460B2 (en) 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
US8877554B2 (en) 2013-03-15 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices, methods of packaging semiconductor devices, and PoP devices
KR20150018350A (ko) * 2013-08-08 2015-02-23 삼성전자주식회사 지문인식장치와 그 제조방법 및 전자기기
TWI493187B (zh) 2014-02-17 2015-07-21 Morevalued Technology Co Let 藉由信號外延結構形成之具有平坦接觸面之生物感測器及其製造方法
TWI563616B (en) 2014-04-28 2016-12-21 Xintex Inc Stacked chip package and method for forming the same
TW201543641A (zh) * 2014-05-12 2015-11-16 Xintex Inc 晶片封裝體及其製造方法
CN104615979A (zh) * 2015-01-27 2015-05-13 华进半导体封装先导技术研发中心有限公司 指纹识别模块及封装方法、指纹识别模组及封装方法
US10268862B2 (en) * 2015-04-16 2019-04-23 Huawei Technologies Co., Ltd. Fingerprint collection method, fingerprint collector, and terminal
TWI588756B (zh) * 2015-09-25 2017-06-21 茂丞科技股份有限公司 指紋感測封裝模組及其製造方法
CN106601629B (zh) * 2015-10-15 2018-11-30 力成科技股份有限公司 保护片服贴于芯片感应面的芯片封装构造
US9898645B2 (en) 2015-11-17 2018-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Fingerprint sensor device and method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030161512A1 (en) * 2000-06-09 2003-08-28 Svein Mathiassen Sensor unit, especially for fingerprint sensors
US20070018088A1 (en) * 2005-07-21 2007-01-25 Siliconware Precision Industries Co., Ltd. Sensor semiconductor device and fabricating method thereof
CN102782700A (zh) * 2009-12-29 2012-11-14 Idex公司 表面传感器
US20120256280A1 (en) * 2011-03-16 2012-10-11 Richard Alexander Erhart Packaging for fingerprint sensors and methods of manufacture

Also Published As

Publication number Publication date
US20230343133A1 (en) 2023-10-26
US11194990B2 (en) 2021-12-07
TW201719480A (zh) 2017-06-01
US20190244004A1 (en) 2019-08-08
US10268872B2 (en) 2019-04-23
US20220067334A1 (en) 2022-03-03
TWI616767B (zh) 2018-03-01
US20170140202A1 (en) 2017-05-18
US20180173932A1 (en) 2018-06-21
CN107026092A (zh) 2017-08-08
US9898645B2 (en) 2018-02-20
US11727714B2 (en) 2023-08-15

Similar Documents

Publication Publication Date Title
CN107026092B (zh) 制造指纹扫描器的方法以及半导体装置
US10853616B2 (en) Fingerprint sensor device and method
US10090284B2 (en) Semiconductor device and method of manufacture
US11056471B2 (en) Semiconductor device and method of manufacture
US10833030B2 (en) Semiconductor device and method of manufacture
TWI593082B (zh) 半導體元件及製造方法
US20150318264A1 (en) Stacked Dies With Wire Bonds and Method
US10586763B2 (en) Semiconductor device and method of manufacture
US11205615B2 (en) Semiconductor device and method of manufacture

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant