TWI688049B - 電子封裝件及其製法 - Google Patents

電子封裝件及其製法 Download PDF

Info

Publication number
TWI688049B
TWI688049B TW107117046A TW107117046A TWI688049B TW I688049 B TWI688049 B TW I688049B TW 107117046 A TW107117046 A TW 107117046A TW 107117046 A TW107117046 A TW 107117046A TW I688049 B TWI688049 B TW I688049B
Authority
TW
Taiwan
Prior art keywords
conductive structure
insulator
electronic component
insulating portion
item
Prior art date
Application number
TW107117046A
Other languages
English (en)
Other versions
TW202005002A (zh
Inventor
唐紹祖
陳美琪
陳敬佳
呂金宇
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW107117046A priority Critical patent/TWI688049B/zh
Priority to CN201810800667.8A priority patent/CN110571209A/zh
Publication of TW202005002A publication Critical patent/TW202005002A/zh
Application granted granted Critical
Publication of TWI688049B publication Critical patent/TWI688049B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

一種電子封裝件及其製法，係將具有感測區之電子元件與第一導電結構埋設於絕緣體中，且令該感測區外露出該絕緣體，並以第二導電結構電性連接該電子元件與該第一導電結構，再形成封裝層於該感測區上，之後結合透光結構於該封裝層上。藉由先完成該封裝層之製作，再設置該透光結構，以避免該透光結構因受熱或壓力而損壞之問題。

Description

電子封裝件及其製法
本發明係有關一種電子封裝件，尤指一種具感測功能之電子封裝件及其製法。
隨著行動電子產品，如智慧型手機及筆記型電腦廣泛使用之趨勢下，諸多電子產品搭載辨識模組之設計越來越普遍，故辨識系統的研發與設計隨著消費者需求，已成為電子產業主要發展方向之其中一項。
第1A至1E圖係為習知具有指紋辨識模組之感測封裝件1之製法之剖面示意圖，其中，該感測封裝件1具有輕薄短小之外型特性，因而適合搭載於行動電子產品上。
如第1A圖所示，提供一CMOS(Complementary Metal-Oxide-Semiconductor)影像感測(image sensor)型晶片11，其感測面上具有感測區A與複數電極墊110。
如第1B圖所示，形成一封裝層15於該晶片11上以覆蓋該感測區A與該些電極墊110，再形成一透鏡16於該封裝層15之部分表面上
如第1C圖所示，藉由阻層18包覆該透鏡16，且該封 裝層15之部分表面上未覆蓋該阻層18。
如第1D圖所示，蝕刻移除該封裝層15未覆蓋該阻層18之部分，以外露出該些電極墊110。
如第1E圖所示，移除該阻層18，使感測封裝件1藉由該封裝層15保護該感測區A。
另一方面，可藉由調整該封裝層15之厚度及該透鏡16的形狀以調整焦距，致能調整操作物(如手)對該感測區A之靈敏度。
惟，習知感測封裝件1之製法中，於形成該透鏡16後，需使用昂貴的乾式蝕刻(Dry Etching)製程以移除該封裝層15之部分材質而外露出該些電極墊110，導致製作成本過高。
再者，於移除該封裝層15之部分材質之過程中，該透鏡16因容易受熱或壓力而損壞，致使該感測封裝件1之良率過低。
因此，如何克服上述習知技術的種種問題，實已成目前亟欲解決的課題。
鑒於上述習知技術之缺失，本發明提供一種電子封裝件，係包括：絕緣體，係具有相對之第一側與第二側；具有感測區之電子元件，係埋設於該絕緣體中，以令該感測區外露出該絕緣體之第一側；第一導電結構，係埋設於該絕緣體中；第二導電結構，係結合該絕緣體以電性連接該電子元件與該第一導電結構；以及封裝層，係設於該感測 區上。
本發明復提供一種電子封裝件之製法，係包括：將至少一具有感測區之電子元件設於承載件上；將第一導電結構與結合該第一導電結構之絕緣體設於該承載件上，其中，該絕緣體係包覆該電子元件與該第一導電結構，且該絕緣體具有相對之第一側與第二側，以令該感測區外露出該絕緣體之第一側；結合該絕緣體與第二導電結構，且令該第二導電結構電性連接該電子元件與該第一導電結構；以及形成封裝層於該感測區上。
前述之電子封裝件及其製法中，該絕緣體復包覆該第二導電結構。
前述之電子封裝件及其製法中，該第一導電結構與該絕緣體之製程係包括：將一具有開口之基板結構與該電子元件結合至該承載件上，且該電子元件位於該開口中，其中，該基板結構係包含有第一絕緣部及埋設於該第一絕緣部中之第一導電結構；藉由該第二導電結構電性連接該電子元件與該第一導電結構；以及藉由第二絕緣部包覆該電子元件與該第二導電結構，以令該第一絕緣部與第二絕緣部作為該絕緣體。
前述之電子封裝件及其製法中，該絕緣體係為絕緣層。
前述之電子封裝件及其製法中，該第二導電結構係設於該絕緣體之第一側上。
前述之電子封裝件及其製法中，該第一導電結構與該 絕緣體之製程係包括：將一具有開口之基板結構與該電子元件結合至該承載件上，且該電子元件位於該開口中，其中，該基板結構係具有第一絕緣部及埋設於該第一絕緣部中之第一導電結構；藉由第二絕緣部包覆該電子元件，以令該第一絕緣部與第二絕緣部作為該絕緣體；以及形成該第二導電結構於該絕緣體之第一側上，以令該第二導電結構電性連接該電子元件與該第一導電結構。
前述之電子封裝件及其製法中，該第一導電結構係為線路形式或柱形式。
前述之電子封裝件及其製法中，該第二導電結構係為線路形式或銲線形式。
前述之電子封裝件及其製法中，復包括形成線路結構於該絕緣體之第二側上，以令該線路結構電性連接該第一導電結構。
前述之電子封裝件及其製法中，復包括形成透光結構於該封裝層上，以令該透光結構覆蓋該電子元件之感測區。
由上可知，本發明之電子封裝件及其製法，主要藉由先完成封裝層之製作，再設置透光結構，因而於製程中，無需利用乾蝕刻製程外露出電子元件之電極墊，故相較於習知技術，本發明之製作成本能大幅降低。
再者，於形成該透光結構之前，係已完成該封裝層之製作，故相較於習知技術，本發明之製法能避免該透光結構因受熱或壓力而損壞之問題，進而能提高該電子封裝件 之良率。
1‧‧‧感測封裝件
11‧‧‧晶片
110,210‧‧‧電極墊
15,25‧‧‧封裝層
16‧‧‧透鏡
18‧‧‧阻層
2,3,4‧‧‧電子封裝件
20,40‧‧‧基板結構
200,400‧‧‧開口
21‧‧‧電子元件
21a‧‧‧感測面
21b‧‧‧非感測面
22,32,42‧‧‧第一導電結構
220‧‧‧第一線路層
221‧‧‧導電孔
23,33,43‧‧‧絕緣體
23a,33a,43a‧‧‧第一側
23b,33b,43b‧‧‧第二側
231,431‧‧‧第一絕緣部
232,432‧‧‧第二絕緣部
24,34‧‧‧第二導電結構
26‧‧‧透光結構
320,420‧‧‧電性接觸墊
321‧‧‧導電柱
340‧‧‧第二線路層
341,371‧‧‧介電層
37‧‧‧線路結構
370‧‧‧線路層
9‧‧‧承載件
A‧‧‧感測區
S‧‧‧切割路徑
第1A至1E圖係為習知感測封裝件之製法之剖面示意圖；第2A至2D圖係為本發明之電子封裝件之製法之第一實施例之剖面示意圖；第3A至3G圖係為本發明之電子封裝件之製法之第二實施例之剖面示意圖；以及第4A至4G圖係為本發明之電子封裝件之製法之第三實施例之剖面示意圖。
以下係藉由特定的具體實例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點與功效。本發明亦可藉由其他不同的具體實例加以施行或應用，本說明書中的各項細節亦可基於不同觀點與應用，在不悖離本發明之精神下進行各種修飾與變更。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本創作可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本創作所能產生之功效及所能達成之目的下，均應仍落在本創作所揭示之技術內容得能涵蓋之範圍內。本說明書中所引用之如「上」、「第 一」、「第二」及「一」等之用語，亦僅為便於敘述之明瞭，而非用以限定本創作可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本創作可實施之範疇。
請參閱第2A至2D圖，係為本發明之電子封裝件2之製法之第一實施例之剖面示意圖。
如第2A圖所示，將一具有複數開口200之基板結構20與複數電子元件21結合至一承載件9上，且該電子元件21位於該開口200中。
於本實施例中，該基板結構20係包含第一絕緣部231與第一導電結構22，且該第一絕緣部231係具有相對之兩表面，以令該開口200貫穿及連通該第一絕緣部231之兩表面。具體地，該基板結構20例如為具有核心層與線路結構之封裝基板(substrate)或無核心層(coreless)之線路結構，該線路結構具有複數第一線路層220及電性連接該第一線路層220之導電孔221，如扇出(fan out)型重佈線路層(redistribution layer，簡稱RDL)以作為該第一導電結構22，使該第一導電結構22呈線路形式。應可理解地，該第一絕緣部231係為基材，如介電材、ABF(Ajinomoto Build-up Film)、有玻纖或無玻纖之預浸材(Prepreg)、封裝化合物(Molding Compound)、BT(Bismaleimide Triazine)、FR4或FR5等，但並不限於上述。
再者，該電子元件21係為感測晶片，例如，用以偵測生物體電荷變化、溫度差、壓力等的感測晶片，更佳為 指紋辨識晶片，該指紋辨識晶片係為能藉由感應區所接收的電容差進行生物辨識。例如，該電子元件21係具有相對之感測面21a與非感測面21b，其中，該感測面21a具有複數電極墊210及感測區A，且該電子元件21以該非感測面21b結合至該承載件9上。
又，該承載件9係為晶圓級封裝用之可拋棄板材，其可為玻璃板、矽板或其它板材。
如第2B圖所示，形成第二導電結構24於該基板結構20與該電子元件21上，再以第二絕緣部232包覆該第二導電結構24與該電子元件21，並露出該感測區A。
於本實施例中，該第二導電結構24係為銲線形式。具體地，經由打線製程，將該第二導電結構24之兩端分別結合至該第一線路層220與該電極墊210，以令該第二導電結構24電性連接該第一導電結構22與該電子元件21。
再者，該第二絕緣部232係形成於對應該第二導電結構24之位置且填入該開口200中以包覆該第二導電結構24與該電子元件21。
又，形成該第二絕緣部232之材質可為介電材或封裝材，如聚醯亞胺(polyimide，簡稱PI)、乾膜(dry film)、環氧樹脂(epoxy)或封裝化合物(molding compound)，但並不限於上述。應可理解地，該第一絕緣部231之材質與該第二絕緣部232之材質可相同或不相同。
另外，該第一絕緣部231與該第二絕緣部232可視為一絕緣體23，且該絕緣體23係定義有相對之第一側23a 與第二側23b，並以該第二側23b結合於該承載件9上。
如第2C圖所示，形成一封裝層25於該基板結構20上以包覆該第二絕緣部232與該感測區A，再結合一透光結構26於該封裝層25上。
於本實施例中，利用壓合(lamination)或模壓(molding)或其它方式形成該封裝層25，其材質可為有機聚合物(polymer)，如聚醯亞胺(PI)、乾膜、環氧樹脂或封裝化合物，但並不限於上述。
再者，該透光結構26係為透鏡(lens)結構，其形式可依需求設計，並無特別限制。
如第2D圖所示，移除該承載件9，並沿如第2C圖所示之切割路徑S進行切單製程，以獲取該電子封裝件2。
請參閱第3A至3G圖，係為本發明之電子封裝件3之製法之第二實施例之剖面示意圖。本實施例與第一實施例之差異在於絕緣體與導電結構之形式，其它製程大致相同，故以下僅詳細說明相異處，而不再贅述相同處，特此述明。
如第3A圖所示，將複數第一導電結構32與複數電子元件21設於一承載件9上，再以一絕緣體33包覆該第一導電結構32與該電子元件21。
於本實施例中，該絕緣體33係先覆蓋於該第一導電結構32與該電子元件21上方，如第2A’圖所示，再經由整平製程，如採用研磨方式移除該絕緣體33之部分材質，使該絕緣體33具有用以結合該承載件9之第一側33a與相對該第一側33a之第二側33b，且該電子元件21之非感測 面21b與該導電柱321之端面均齊平該絕緣體33之第二側33b，以令該電子元件21之非感測面21b與該導電柱321之端面均外露出該絕緣體33之第二側33b。應可理解地，該電子元件21係以其感測面21a結合至該承載件9上，以避免於整平製程中破壞該感測區A。
再者，該第一導電結構32係為柱形式。例如，先形成複數電性接觸墊320於該承載件9上，再形成導電柱321於該些電性接觸墊320上。
又，該絕緣體33係為絕緣層，其利用壓合、模壓或其它方式形成，且其材質可如聚醯亞胺(PI)、乾膜、環氧樹脂或封裝化合物，但並不限於上述。
如第3B圖所示，形成一線路結構37於該絕緣體330之第二側33b上。
於本實施例中，該線路結構37係藉由重佈線路層(RDL)製程製作，其包含至少一線路層370以電性連接該導電柱321，且其層數係依需求設計，因而可依需求形成用以結合該線路層370之介電層371。
如第3C圖所示，移除該承載件9以外露該電子元件21之感測面21a、該些電性接觸墊320與該絕緣體33之第一側33a，且該電子元件21之感測面21a與該些電性接觸墊320均齊平該絕緣體33之第一側33a。
如第3D圖所示，翻轉整體結構，使該電子元件21之感測面21a與該絕緣體33之第一側33a朝上，以對應後續製程之機具。
如第3E圖所示，形成第二導電結構34於該絕緣體33之第一側33a上以電性連接該第一導電結構32與該電子元件21，並露出該感測區A。
於本實施例中，該第二導電結構34係為線路形式。例如，經由重佈線路層(RDL)製程製作該第二導電結構34，其包含至少一第二線路層340以電性連接該些電性接觸墊320與該電子元件21之電極墊210，且其層數係依需求設計，因而可依需求形成用以結合該第二線路層340之介電層341。
如第3F圖所示，形成一封裝層25於該第二導電結構34與該電子元件21之感測區A上，再結合一透光結構26於該封裝層25上。
如第3G圖所示，沿如第3F圖所示之切割路徑S進行切單製程，以獲取該電子封裝件3。
請參閱第4A至4G圖，係為本發明之電子封裝件4之製法之第三實施例之剖面示意圖。本實施例與第二實施例之差異在於第一導電結構與絕緣體之製程，其它製程大致相同，故以下僅詳細說明相異處，而不再贅述相同處，特此述明。
如第4A圖所示，將一具有複數開口400之基板結構40結合至一承載件9上。
於本實施例中，該基板結構40例如為具有核心層與線路結構之封裝基板(substrate)或無核心層(coreless)之線路結構，其可包含有介電層及形成於介電層上之至少 一線路層(圖略)，其中，該基板結構40係包含由該介電層構成之第一絕緣部431及埋設於該第一絕緣部431中之第一導電結構42，且該第一導電結構42係例如為金屬柱(如銅柱)形式，且形成該第一絕緣部431之材質可為聚苯並噁唑(Polybenzoxazole，簡稱PBO)、聚醯亞胺(Polyimide，簡稱PI)、苯基環丁烯(benzocyclobutane，簡稱BCB)、預浸材(Prepreg，簡稱PP)或感光材料等。具體地，於製程中，係先形成複數電性接觸墊420於該承載件9上，再將該基板結構40以其第一導電結構42對應結合於該些電性接觸墊420上。
如第4B圖所示，將複數電子元件21以其感測面21a結合至該承載件9上，且該電子元件21位於該開口400中。接著，藉由第二絕緣部432包覆該基板結構40與該些電性接觸墊420，並將該第二絕緣部432填入該開口400中以包覆該電子元件21。
於本實施例中，利用壓合、模壓或其它方式形成該第二絕緣部432，且其材質可如聚醯亞胺(PI)、乾膜、環氧樹脂或封裝化合物，但並不限於上述。
如第4C圖所示，進行整平製程，以移除該第二絕緣部432之部分材質，且保留該開口400中之第二絕緣部432之材質，使該電子元件21之非感測面21b、該第二絕緣部432與該基板結構40齊平。
於本實施例中，該第一絕緣部431與該第二絕緣部432可視為一絕緣體43，且該絕緣體43係定義有相對之第一 側43a與第二側43b，並以該第二側43b結合於該承載件9上。
如第4D圖所示，形成一線路結構37於該絕緣體43之第二側43b上。接著，移除該承載件9以外露該電子元件21之感測面21a、該些電性接觸墊420與該絕緣體43之第一側43a，且該電子元件21之感測面21a與該些電性接觸墊420均齊平該絕緣體43之第一側43a。
如第4E圖所示，翻轉整體結構，使該電子元件21之感測面21a與該絕緣體43之第一側43a朝上，以對應後續製程之機具。
如第4F圖所示，形成第二導電結構34於該絕緣體43之第一側43a上以電性連接該第一導電結構42與該電子元件21，並露出該感測區A。接著，形成一封裝層25於該第二導電結構34與該電子元件21之感測區A上，再結合一透光結構26於該封裝層25上。
如第4G圖所示，沿如第4F圖所示之切割路徑S進行切單製程，以獲取該電子封裝件4。
因此，本發明第一至第三實施之製法，係將結合透光結構26之製程延後，因而於後續製程中，無需利用乾蝕刻製程移除該封裝層25之部分材質以外露出該電極墊210，故相較於習知技術，本發明之製作成本能大幅降低。
再者，於形成該透光結構26之前，係已完成該封裝層25之製作，故相較於習知技術，本發明能避免該透光結構因受熱或壓力而損壞之問題，進而能提高該電子封裝件 2,3,4之良率。
本發明復提供一種電子封裝件2,3,4，係包括：一絕緣體23,33,43、至少一電子元件21、第一導電結構22,32,42、第二導電結構24,34以及一封裝層25。
所述之絕緣體23,33,43係具有相對之第一側23a,33a,43a與第二側23b,33b,43b。
所述之電子元件21係埋設於該絕緣體23,33,43中，且該電子元件21具有一感測區A，以令該感測區A外露出該絕緣體23,33,43之第一側23a,33a,43a。
所述之第一導電結構22,32,42係埋設於該絕緣體23,33,43中。
所述之第二導電結構24,34係結合該絕緣體23,33,43以電性連接該電子元件21與該第一導電結構22,32,42。
所述之封裝層25係設於該感測區A上。
於一實施例中，該絕緣體23復包覆該第二導電結構24。
於一實施例中，該絕緣體23係具有第一絕緣部231與第二絕緣部232，該第一導電結構22係位於該第一絕緣部231中，以令該第一導電結構22與該第一絕緣部231構成一基板結構20，且該第二絕緣部232係包覆該電子元件21與該第二導電結構24。
於一實施例中，該絕緣體33係為絕緣層。
於一實施例中，該絕緣體43係具有第一絕緣部431與第二絕緣部432，該第一絕緣部431係包覆該第一導電 結構42，且該第二絕緣部432係包覆該電子元件21。
於一實施例中，該第二導電結構34係設於該絕緣體33,43之第一側33a,43a上。
於一實施例中，該第一導電結構22,32,42係為線路形式或柱形式。
於一實施例中，該第二導電結構24,34係為銲線形式或線路形式。
於一實施例中，所述之電子封裝件3,4復包括一線路結構37，係設於該絕緣體33,43之第二側33b,43b上以電性連接該第一導電結構32,42。
於一實施例中，所述之電子封裝件2,3,4復包括一透光結構26，係設於該封裝層25上且覆蓋該電子元件21之感測區A。
綜上所述，本發明之電子封裝件及其製法中，係延後設置透光結構，因而於製程中，無需利用乾蝕刻製程外露出電子元件之電極墊，故本發明之製作成本能大幅降低。
再者，於形成透光結構前，係已完成封裝層之製作，故本發明之製法能避免透光結構因受熱或壓力而損壞之問題，進而能提高電子封裝件之良率。
上述實施例僅例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修飾與改變。因此，本發明之權利保護範圍，應如後述之申請專利範圍所列。
2‧‧‧電子封裝件
21‧‧‧電子元件
21a‧‧‧感測面
21b‧‧‧非感測面
210‧‧‧電極墊
22‧‧‧第一導電結構
23‧‧‧絕緣體
23a‧‧‧第一側
23b‧‧‧第二側
231‧‧‧第一絕緣部
232‧‧‧第二絕緣部
24‧‧‧第二導電結構
25‧‧‧封裝層
26‧‧‧透光結構
A‧‧‧感測區

Claims (18)

  1. 一種電子封裝件，係包括：絕緣體，係具有相對之第一側與第二側；具有感測區之電子元件，係埋設於該絕緣體中，且令該感測區外露出該絕緣體之第一側，其中，該電子元件係具有相對之感測面與非感測面，且該感測面具有複數電極墊及該感測區；第一導電結構，係埋設於該絕緣體中；第二導電結構，係結合該絕緣體以電性連接該電子元件與該第一導電結構，其中，該絕緣體復包覆該第二導電結構；以及封裝層，係整面地對應形成於該電子元件之感測面上以覆蓋該感測區與該複數電極墊。
  2. 如申請專利範圍第1項所述之電子封裝件，其中，該絕緣體具有第一絕緣部與第二絕緣部，該第一導電結構係位於該第一絕緣部中，以令該第一導電結構與該第一絕緣部構成一基板結構，且該第二絕緣部係包覆該電子元件與該第二導電結構。
  3. 如申請專利範圍第1項所述之電子封裝件，其中，該絕緣體係為絕緣層。
  4. 如申請專利範圍第1項所述之電子封裝件，其中，該絕緣體係具有第一絕緣部與第二絕緣部，該第一絕緣部係包覆該第一導電結構，且該第二絕緣部係包覆該電子元件。
  5. 如申請專利範圍第1、3或4項所述之電子封裝件，其中，該第二導電結構係設於該絕緣體之第一側上。
  6. 如申請專利範圍第1項所述之電子封裝件，其中，該第一導電結構係為線路形式或柱形式。
  7. 如申請專利範圍第1項所述之電子封裝件，其中，該第二導電結構係為線路形式或銲線形式。
  8. 如申請專利範圍第1項所述之電子封裝件，復包括線路結構，係設於該絕緣體之第二側上以電性連接該第一導電結構。
  9. 如申請專利範圍第1項所述之電子封裝件，復包括透光結構，係設於該封裝層上且覆蓋該電子元件之感測區。
  10. 一種電子封裝件之製法，係包括：將至少一具有感測區之電子元件設於承載件上；將第一導電結構與結合該第一導電結構之絕緣體設於該承載件上，其中，該絕緣體係包覆該電子元件與該第一導電結構，且該絕緣體具有相對之第一側與第二側，以令該感測區外露出該絕緣體之第一側；結合該絕緣體與第二導電結構，以令該絕緣體包覆該第二導電結構，且令該第二導電結構電性連接該電子元件與該第一導電結構；以及形成封裝層於該感測區上。
  11. 如申請專利範圍第10項所述之電子封裝件之製法，其中，該第一導電結構與該絕緣體之製程係包括：將一具有開口之基板結構與該電子元件結合至該 承載件上，且該電子元件位於該開口中，其中，該基板結構係包含有第一絕緣部及埋設於該第一絕緣部中之該第一導電結構；藉由該第二導電結構電性連接該電子元件與該第一導電結構；以及藉由第二絕緣部包覆該電子元件與該第二導電結構，以令該第一絕緣部與第二絕緣部作為該絕緣體。
  12. 如申請專利範圍第10項所述之電子封裝件之製法，其中，該絕緣體係為絕緣層。
  13. 如申請專利範圍第10或12項所述之電子封裝件之製法，其中，該第二導電結構係設於該絕緣體之第一側上。
  14. 如申請專利範圍第10項所述之電子封裝件之製法，其中，該第一導電結構與該絕緣體之製程係包括：將一具有開口之基板結構與該電子元件結合至該承載件上，且該電子元件位於該開口中，其中，該基板結構係包含有第一絕緣部及埋設於該第一絕緣部中之第一導電結構；藉由第二絕緣部包覆該電子元件，以令該第一絕緣部與第二絕緣部作為該絕緣體；以及形成該第二導電結構於該絕緣體之第一側上，以令該第二導電結構電性連接該電子元件與該第一導電結構。
  15. 如申請專利範圍第10項所述之電子封裝件之製法，其中，該第一導電結構係為線路形式或柱形式。
  16. 如申請專利範圍第10項所述之電子封裝件之製法，其中，該第二導電結構係為線路形式或銲線形式。
  17. 如申請專利範圍第10項所述之電子封裝件之製法，復包括形成線路結構於該絕緣體之第二側上，且令該線路結構電性連接該第一導電結構。
  18. 如申請專利範圍第10項所述之電子封裝件之製法，復包括結合透光結構於該封裝層上，且令該透光結構覆蓋該電子元件之感測區。
TW107117046A 2018-05-18 2018-05-18 電子封裝件及其製法 TWI688049B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW107117046A TWI688049B (zh) 2018-05-18 2018-05-18 電子封裝件及其製法
CN201810800667.8A CN110571209A (zh) 2018-05-18 2018-07-20 电子封装件及其制法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107117046A TWI688049B (zh) 2018-05-18 2018-05-18 電子封裝件及其製法

Publications (2)

Publication Number Publication Date
TW202005002A TW202005002A (zh) 2020-01-16
TWI688049B true TWI688049B (zh) 2020-03-11

Family

ID=68771970

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107117046A TWI688049B (zh) 2018-05-18 2018-05-18 電子封裝件及其製法

Country Status (2)

Country Link
CN (1) CN110571209A (zh)
TW (1) TWI688049B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200522222A (en) * 2003-12-19 2005-07-01 Chipmos Technologies Inc Method for manufacturing chip on glass type image sensor and structure of the same
TW200834863A (en) * 2007-02-12 2008-08-16 Advanced Chip Eng Tech Inc Wafer level image sensor package with die receiving cavity and method of the same
US20090032893A1 (en) * 2007-08-01 2009-02-05 Visera Technologies Company Limited Image sensor package and fabrication method thereof
US20090309178A1 (en) * 2007-06-29 2009-12-17 Jui-Ping Weng Image sensor package and fabrication method thereof
TW201719813A (zh) * 2015-11-30 2017-06-01 矽品精密工業股份有限公司 封裝結構及其製法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101170118B (zh) * 2006-10-25 2010-11-10 鸿富锦精密工业（深圳）有限公司 影像感测器封装、影像感测器模组及它们的制造方法
KR101356143B1 (ko) * 2012-05-15 2014-01-27 크루셜텍 (주) 지문센서 패키지 및 그 제조방법
CN105845635B (zh) * 2015-01-16 2018-12-07 恒劲科技股份有限公司 电子封装结构
US9898645B2 (en) * 2015-11-17 2018-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Fingerprint sensor device and method
CN105552043A (zh) * 2015-12-28 2016-05-04 江阴长电先进封装有限公司 一种指纹识别传感器的封装结构
CN109585403B (zh) * 2017-09-29 2020-09-25 恒劲科技股份有限公司 传感器封装件及其制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200522222A (en) * 2003-12-19 2005-07-01 Chipmos Technologies Inc Method for manufacturing chip on glass type image sensor and structure of the same
TW200834863A (en) * 2007-02-12 2008-08-16 Advanced Chip Eng Tech Inc Wafer level image sensor package with die receiving cavity and method of the same
US20090309178A1 (en) * 2007-06-29 2009-12-17 Jui-Ping Weng Image sensor package and fabrication method thereof
US20090032893A1 (en) * 2007-08-01 2009-02-05 Visera Technologies Company Limited Image sensor package and fabrication method thereof
TW201719813A (zh) * 2015-11-30 2017-06-01 矽品精密工業股份有限公司 封裝結構及其製法

Also Published As

Publication number Publication date
CN110571209A (zh) 2019-12-13
TW202005002A (zh) 2020-01-16

Similar Documents

Publication Publication Date Title
US10784205B2 (en) Electronic package
TWI752402B (zh) 晶片封裝結構及其製造方法
US9646905B2 (en) Fingerprint sensor package and method for fabricating the same
US8536672B2 (en) Image sensor package and fabrication method thereof
TWI476841B (zh) 半導體封裝件及其製法
TW201735382A (zh) 晶片封裝體及其製造方法
CN209401614U (zh) 环境光传感器封装体
CN105428329A (zh) 具有ubm的封装件和形成方法
TWI594382B (zh) 電子封裝件及其製法
US20200303335A1 (en) Semiconductor device package and method for manufacturing the same
TW201715662A (zh) 晶片封裝體及其製造方法
WO2020073370A1 (zh) 一种影像传感芯片的嵌入式封装结构和制作方法
TWI384602B (zh) 嵌埋有感光半導體晶片之封裝基板及其製法
TW201611135A (zh) 嵌埋元件之封裝結構及其製法
US10204865B2 (en) Electronic package and conductive structure thereof
CN113871307A (zh) Ipm封装结构及其制作方法
TW201909343A (zh) 封裝結構及其製造方法
CN106024727A (zh) 具有ubm的封装件及其形成方法
TWI588954B (zh) 晶片封裝體及其製造方法
TWI582705B (zh) 指紋感測封裝模組及其製造方法
TWI688049B (zh) 電子封裝件及其製法
US11427466B2 (en) Semiconductor package structure and method for manufacturing the same
TW201628152A (zh) 電子封裝結構
TWI612650B (zh) 電子封裝結構
TWI556395B (zh) 電子封裝件及其製法