CN110571209A - 电子封装件及其制法 - Google Patents
电子封装件及其制法 Download PDFInfo
- Publication number
- CN110571209A CN110571209A CN201810800667.8A CN201810800667A CN110571209A CN 110571209 A CN110571209 A CN 110571209A CN 201810800667 A CN201810800667 A CN 201810800667A CN 110571209 A CN110571209 A CN 110571209A
- Authority
- CN
- China
- Prior art keywords
- conductive structure
- insulator
- electronic
- electronic element
- insulating portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 239000012212 insulator Substances 0.000 claims abstract description 80
- 238000000034 method Methods 0.000 claims description 59
- 239000000758 substrate Substances 0.000 claims description 27
- 238000005538 encapsulation Methods 0.000 claims description 20
- 238000004806 packaging method and process Methods 0.000 abstract description 9
- 238000010438 heat treatment Methods 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 58
- 239000000463 material Substances 0.000 description 12
- 239000004642 Polyimide Substances 0.000 description 10
- 229920001721 polyimide Polymers 0.000 description 10
- 150000001875 compounds Chemical class 0.000 description 7
- 238000000465 moulding Methods 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 5
- 239000003822 epoxy resin Substances 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- 239000012792 core layer Substances 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- 238000004100 electronic packaging Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000004382 potting Methods 0.000 description 3
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 229920002577 polybenzoxazole Polymers 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85909—Post-treatment of the connector or wire bonding area
- H01L2224/8592—Applying permanent coating, e.g. protective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
一种电子封装件及其制法，将具有感测区的电子元件与第一导电结构埋设于绝缘体中，且令该感测区外露出该绝缘体，并以第二导电结构电性连接该电子元件与该第一导电结构，再形成封装层于该感测区上，之后结合透光结构于该封装层上。借由先完成该封装层的制作，再设置该透光结构，以避免该透光结构因受热或压力而损坏的问题。
Description
技术领域
本发明有关一种电子封装件，尤指一种具感测功能的电子封装件及其制法。
背景技术
随着行动电子产品，如智能型手机及笔记型电脑广泛使用的趋势下，诸多电子产品搭载辨识模组的设计越来越普遍，故辨识系统的研发与设计随着消费者需求，已成为电子产业主要发展方向的其中一项。
图1A至图1E为现有具有指纹辨识模组的感测封装件1的制法的剖面示意图，其中，该感测封装件1具有轻薄短小的外型特性，因而适合搭载于行动电子产品上。
如图1A所示，提供一CMOS(Complementary Metal-Oxide-Semiconductor)影像感测(image sensor)型晶片11，其感测面上具有感测区A与多个电极垫110。
如图1B所示，形成一封装层15于该晶片11上以覆盖该感测区A与该些电极垫110，再形成一透镜16于该封装层15的部分表面上
如图1C所示，借由阻层18包覆该透镜16，且该封装层15的部分表面上未覆盖该阻层18。
如图1D所示，蚀刻移除该封装层15未覆盖该阻层18的部分，以外露出该些电极垫110。
如图1E所示，移除该阻层18，使感测封装件1借由该封装层15保护该感测区A。
另一方面，可借由调整该封装层15的厚度及该透镜16的形状以调整焦距，致能调整操作物(如手)对该感测区A的灵敏度。
惟，现有感测封装件1的制法中，于形成该透镜16后，需使用昂贵的干式蚀刻(DryEtching)制程以移除该封装层15的部分材质而外露出该些电极垫110，导致制作成本过高。
再者，于移除该封装层15的部分材质的过程中，该透镜16因容易受热或压力而损坏，致使该感测封装件1的良率过低。
因此，如何克服上述现有技术的种种问题，实已成目前亟欲解决的课题。
发明内容
鉴于上述现有技术的缺失，本发明提供一种电子封装件及其制法，以避免该透光结构因受热或压力而损坏的问题。
本发明的电子封装件，其包括：绝缘体，其具有相对的第一侧与第二侧；具有感测区的电子元件，其埋设于该绝缘体中，以令该感测区外露出该绝缘体的第一侧；第一导电结构，其埋设于该绝缘体中；第二导电结构，其结合该绝缘体以电性连接该电子元件与该第一导电结构；以及封装层，其设于该感测区上。
本发明还提供一种电子封装件的制法，其包括：将至少一具有感测区的电子元件设于承载件上；将第一导电结构与结合该第一导电结构的绝缘体设于该承载件上，其中，该绝缘体包覆该电子元件与该第一导电结构，且该绝缘体具有相对的第一侧与第二侧，以令该感测区外露出该绝缘体的第一侧；结合该绝缘体与第二导电结构，且令该第二导电结构电性连接该电子元件与该第一导电结构；以及形成封装层于该感测区上。
前述的电子封装件及其制法中，该绝缘体还包覆该第二导电结构。
前述的电子封装件及其制法中，该第一导电结构与该绝缘体的制程包括：将一具有开口的基板结构与该电子元件结合至该承载件上，且该电子元件位于该开口中，其中，该基板结构包含有第一绝缘部及埋设于该第一绝缘部中的第一导电结构；借由该第二导电结构电性连接该电子元件与该第一导电结构；以及借由第二绝缘部包覆该电子元件与该第二导电结构，以令该第一绝缘部与第二绝缘部作为该绝缘体。
前述的电子封装件及其制法中，该绝缘体为绝缘层。
前述的电子封装件及其制法中，该第二导电结构设于该绝缘体的第一侧上。
前述的电子封装件及其制法中，该第一导电结构与该绝缘体的制程包括：将一具有开口的基板结构与该电子元件结合至该承载件上，且该电子元件位于该开口中，其中，该基板结构具有第一绝缘部及埋设于该第一绝缘部中的第一导电结构；借由第二绝缘部包覆该电子元件，以令该第一绝缘部与第二绝缘部作为该绝缘体；以及形成该第二导电结构于该绝缘体的第一侧上，以令该第二导电结构电性连接该电子元件与该第一导电结构。
前述的电子封装件及其制法中，该第一导电结构为线路形式或柱形式。
前述的电子封装件及其制法中，该第二导电结构为线路形式或焊线形式。
前述的电子封装件及其制法中，还包括形成线路结构于该绝缘体的第二侧上，以令该线路结构电性连接该第一导电结构。
前述的电子封装件及其制法中，还包括形成透光结构于该封装层上，以令该透光结构覆盖该电子元件的感测区。
由上可知，本发明的电子封装件及其制法，主要借由先完成封装层的制作，再设置透光结构，因而于制程中，无需利用干蚀刻制程外露出电子元件的电极垫，故相比于现有技术，本发明的制作成本能大幅降低。
再者，于形成该透光结构之前，已完成该封装层的制作，故相比于现有技术，本发明的制法能避免该透光结构因受热或压力而损坏的问题，进而能提高该电子封装件的良率。
附图说明
图1A至图1E为现有感测封装件的制法的剖面示意图；
图2A至图2D为本发明的电子封装件的制法的第一实施例的剖面示意图；
图3A至图3G为本发明的电子封装件的制法的第二实施例的剖面示意图；以及
图4A至图4G为本发明的电子封装件的制法的第三实施例的剖面示意图。
符号说明：
1 感测封装件
11 晶片
110,210 电极垫
15,25 封装层
16 透镜
18 阻层
2,3,4 电子封装件
20,40 基板结构
200,400 开口
21 电子元件
21a 感测面
21b 非感测面
22,32,42 第一导电结构
220 第一线路层
221 导电孔
23,33,43 绝缘体
23a,33a,43a 第一侧
23b,33b,43b 第二侧
231,431 第一绝缘部
232,432 第二绝缘部
24,34 第二导电结构
26 透光结构
320,420 电性接触垫
321 导电柱
340 第二线路层
341,371 介电层
37 线路结构
370 线路层
9 承载件
A 感测区
S 切割路径。
具体实施方式
以下借由特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点与功效。本发明也可借由其他不同的具体实例加以施行或应用，本说明书中的各项细节也可基于不同观点与应用，在不悖离本发明的精神下进行各种修饰与变更。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。本说明书中所引用的如「上」、「第一」、「第二」及「一」等的用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
请参阅图2A至图2D，其为本发明的电子封装件2的制法的第一实施例的剖面示意图。
如图2A所示，将一具有多个开口200的基板结构20与多个电子元件21结合至一承载件9上，且该电子元件21位于该开口200中。
于本实施例中，该基板结构20包含第一绝缘部231与第一导电结构22，且该第一绝缘部231具有相对的两表面，以令该开口200贯穿及连通该第一绝缘部231的两表面。具体地，该基板结构20例如为具有核心层与线路结构的封装基板(substrate)或无核心层(coreless)的线路结构，该线路结构具有多个第一线路层220及电性连接该第一线路层220的导电孔221，如扇出(fan out)型重布线路层(redistribution layer，简称RDL)以作为该第一导电结构22，使该第一导电结构22呈线路形式。应可理解地，该第一绝缘部231为基材，如介电材、ABF(Ajinomoto Build-up Film)、有玻纤或无玻纤的预浸材(Prepreg)、封装化合物(Molding Compound)、BT(Bismaleimide Triazine)、FR4或FR5等，但并不限于上述。
再者，该电子元件21为感测晶片，例如，用以侦测生物体电荷变化、温度差、压力等的感测晶片，更佳为指纹辨识晶片，该指纹辨识晶片为能借由感应区所接收的电容差进行生物辨识。例如，该电子元件21具有相对的感测面21a与非感测面21b，其中，该感测面21a具有多个电极垫210及感测区A，且该电子元件21以该非感测面21b结合至该承载件9上。
又，该承载件9为晶圆级封装用的可抛弃板材，其可为玻璃板、硅板或其它板材。
如图2B所示，形成第二导电结构24于该基板结构20与该电子元件21上，再以第二绝缘部232包覆该第二导电结构24与该电子元件21，并露出该感测区A。
于本实施例中，该第二导电结构24为焊线形式。具体地，经由打线制程，将该第二导电结构24的两端分别结合至该第一线路层220与该电极垫210，以令该第二导电结构24电性连接该第一导电结构22与该电子元件21。
再者，该第二绝缘部232形成于对应该第二导电结构24的位置且填入该开口200中以包覆该第二导电结构24与该电子元件21。
又，形成该第二绝缘部232的材质可为介电材或封装材，如聚酰亚胺(polyimide，简称PI)、干膜(dry film)、环氧树脂(epoxy)或封装化合物(molding compound)，但并不限于上述。应可理解地，该第一绝缘部231的材质与该第二绝缘部232的材质可相同或不相同。
另外，该第一绝缘部231与该第二绝缘部232可视为一绝缘体23，且该绝缘体23定义有相对的第一侧23a与第二侧23b，并以该第二侧23b结合于该承载件9上。
如图2C所示，形成一封装层25于该基板结构20上以包覆该第二绝缘部232与该感测区A，再结合一透光结构26于该封装层25上。
于本实施例中，利用压合(lamination)或模压(molding)或其它方式形成该封装层25，其材质可为有机聚合物(polymer)，如聚酰亚胺(PI)、干膜、环氧树脂或封装化合物，但并不限于上述。
再者，该透光结构26为透镜(lens)结构，其形式可依需求设计，并无特别限制。
如图2D所示，移除该承载件9，并沿如图2C所示的切割路径S进行切单制程，以获取该电子封装件2。
请参阅图3A至图3G，其为本发明的电子封装件3的制法的第二实施例的剖面示意图。本实施例与第一实施例的差异在于绝缘体与导电结构的形式，其它制程大致相同，故以下仅详细说明相异处，而不再赘述相同处，特此述明。
如图3A所示，将多个第一导电结构32与多个电子元件21设于一承载件9上，再以一绝缘体33包覆该第一导电结构32与该电子元件21。
于本实施例中，该绝缘体33先覆盖于该第一导电结构32与该电子元件21上方，如图2A’所示，再经由整平制程，如采用研磨方式移除该绝缘体33的部分材质，使该绝缘体33具有用以结合该承载件9的第一侧33a与相对该第一侧33a的第二侧33b，且该电子元件21的非感测面21b与该导电柱321的端面均齐平该绝缘体33的第二侧33b，以令该电子元件21的非感测面21b与该导电柱321的端面均外露出该绝缘体33的第二侧33b。应可理解地，该电子元件21以其感测面21a结合至该承载件9上，以避免于整平制程中破坏该感测区A。
再者，该第一导电结构32为柱形式。例如，先形成多个电性接触垫320于该承载件9上，再形成导电柱321于该些电性接触垫320上。
又，该绝缘体33为绝缘层，其利用压合、模压或其它方式形成，且其材质可如聚酰亚胺(PI)、干膜、环氧树脂或封装化合物，但并不限于上述。
如图3B所示，形成一线路结构37于该绝缘体330的第二侧33b上。
于本实施例中，该线路结构37借由重布线路层(RDL)制程制作，其包含至少一线路层370以电性连接该导电柱321，且其层数依需求设计，因而可依需求形成用以结合该线路层370的介电层371。
如图3C所示，移除该承载件9以外露该电子元件21的感测面21a、该些电性接触垫320与该绝缘体33的第一侧33a，且该电子元件21的感测面21a与该些电性接触垫320均齐平该绝缘体33的第一侧33a。
如图3D所示，翻转整体结构，使该电子元件21的感测面21a与该绝缘体33的第一侧33a朝上，以对应后续制程的机具。
如图3E所示，形成第二导电结构34于该绝缘体33的第一侧33a上以电性连接该第一导电结构32与该电子元件21，并露出该感测区A。
于本实施例中，该第二导电结构34为线路形式。例如，经由重布线路层(RDL)制程制作该第二导电结构34，其包含至少一第二线路层340以电性连接该些电性接触垫320与该电子元件21的电极垫210，且其层数是依需求设计，因而可依需求形成用以结合该第二线路层340的介电层341。
如图3F所示，形成一封装层25于该第二导电结构34与该电子元件21的感测区A上，再结合一透光结构26于该封装层25上。
如图3G所示，沿如图3F所示的切割路径S进行切单制程，以获取该电子封装件3。
请参阅图4A至图4G，其为本发明的电子封装件4的制法的第三实施例的剖面示意图。本实施例与第二实施例的差异在于第一导电结构与绝缘体的制程，其它制程大致相同，故以下仅详细说明相异处，而不再赘述相同处，特此述明。
如图4A所示，将一具有多个开口400的基板结构40结合至一承载件9上。
于本实施例中，该基板结构40例如为具有核心层与线路结构的封装基板(substrate)或无核心层(coreless)的线路结构，其可包含有介电层及形成于介电层上的至少一线路层(图略)，其中，该基板结构40包含由该介电层构成的第一绝缘部431及埋设于该第一绝缘部431中的第一导电结构42，且该第一导电结构42例如为金属柱(如铜柱)形式，且形成该第一绝缘部431的材质可为聚苯并恶唑(Polybenzoxazole，简称PBO)、聚酰亚胺(Polyimide，简称PI)、苯基环丁烯(benzocyclobutane，简称BCB)、预浸材(Prepreg，简称PP)或感光材料等。具体地，于制程中，先形成多个电性接触垫420于该承载件9上，再将该基板结构40以其第一导电结构42对应结合于该些电性接触垫420上。
如图4B所示，将多个电子元件21以其感测面21a结合至该承载件9上，且该电子元件21位于该开口400中。接着，借由第二绝缘部432包覆该基板结构40与该些电性接触垫420，并将该第二绝缘部432填入该开口400中以包覆该电子元件21。
于本实施例中，利用压合、模压或其它方式形成该第二绝缘部432，且其材质可如聚酰亚胺(PI)、干膜、环氧树脂或封装化合物，但并不限于上述。
如图4C所示，进行整平制程，以移除该第二绝缘部432的部分材质，且保留该开口400中的第二绝缘部432的材质，使该电子元件21的非感测面21b、该第二绝缘部432与该基板结构40齐平。
于本实施例中，该第一绝缘部431与该第二绝缘部432可视为一绝缘体43，且该绝缘体43定义有相对的第一侧43a与第二侧43b，并以该第二侧43b结合于该承载件9上。
如图4D所示，形成一线路结构37于该绝缘体43的第二侧43b上。接着，移除该承载件9以外露该电子元件21的感测面21a、该些电性接触垫420与该绝缘体43的第一侧43a，且该电子元件21的感测面21a与该些电性接触垫420均齐平该绝缘体43的第一侧43a。
如图4E所示，翻转整体结构，使该电子元件21的感测面21a与该绝缘体43的第一侧43a朝上，以对应后续制程的机具。
如图4F所示，形成第二导电结构34于该绝缘体43的第一侧43a上以电性连接该第一导电结构42与该电子元件21，并露出该感测区A。接着，形成一封装层25于该第二导电结构34与该电子元件21的感测区A上，再结合一透光结构26于该封装层25上。
如图4G所示，沿如图4F所示的切割路径S进行切单制程，以获取该电子封装件4。
因此，本发明第一至第三实施的制法，将结合透光结构26的制程延后，因而于后续制程中，无需利用干蚀刻制程移除该封装层25的部分材质以外露出该电极垫210，故相比于现有技术，本发明的制作成本能大幅降低。
再者，于形成该透光结构26之前，已完成该封装层25的制作，故相比于现有技术，本发明能避免该透光结构因受热或压力而损坏的问题，进而能提高该电子封装件2,3,4的良率。
本发明还提供一种电子封装件2,3,4，包括：一绝缘体23,33,43、至少一电子元件21、第一导电结构22,32,42、第二导电结构24,34以及一封装层25。
所述的绝缘体23,33,43具有相对的第一侧23a,33a,43a与第二侧23b,33b,43b。
所述的电子元件21埋设于该绝缘体23,33,43中，且该电子元件21具有一感测区A，以令该感测区A外露出该绝缘体23,33,43的第一侧23a,33a,43a。
所述的第一导电结构22,32,42埋设于该绝缘体23,33,43中。
所述的第二导电结构24,34结合该绝缘体23,33,43以电性连接该电子元件21与该第一导电结构22,32,42。
所述的封装层25设于该感测区A上。
于一实施例中，该绝缘体23还包覆该第二导电结构24。
于一实施例中，该绝缘体23具有第一绝缘部231与第二绝缘部232，该第一导电结构22位于该第一绝缘部231中，以令该第一导电结构22与该第一绝缘部231构成一基板结构20，且该第二绝缘部232包覆该电子元件21与该第二导电结构24。
于一实施例中，该绝缘体33为绝缘层。
于一实施例中，该绝缘体43具有第一绝缘部431与第二绝缘部432，该第一绝缘部431包覆该第一导电结构42，且该第二绝缘部432包覆该电子元件21。
于一实施例中，该第二导电结构34设于该绝缘体33,43的第一侧33a,43a上。
于一实施例中，该第一导电结构22,32,42为线路形式或柱形式。
于一实施例中，该第二导电结构24,34为焊线形式或线路形式。
于一实施例中，所述的电子封装件3,4还包括一线路结构37，其设于该绝缘体33,43的第二侧33b,43b上以电性连接该第一导电结构32,42。
于一实施例中，所述的电子封装件2,3,4还包括一透光结构26，其设于该封装层25上且覆盖该电子元件21的感测区A。
综上所述，本发明的电子封装件及其制法中，为延后设置透光结构，因而于制程中，无需利用干蚀刻制程外露出电子元件的电极垫，故本发明的制作成本能大幅降低。
再者，于形成透光结构前，已完成封装层的制作，故本发明的制法能避免透光结构因受热或压力而损坏的问题，进而能提高电子封装件的良率。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何所属领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应如权利要求书。
Claims (20)
1.一种电子封装件，其特征在于，该电子封装件包括：
绝缘体，其具有相对的第一侧与第二侧；
具有感测区的电子元件，其埋设于该绝缘体中，且令该感测区外露出该绝缘体的第一侧；
第一导电结构，其埋设于该绝缘体中；
第二导电结构，其结合该绝缘体以电性连接该电子元件与该第一导电结构；以及
封装层，其形成于该感测区上。
2.根据权利要求1所述的电子封装件，其特征在于，该绝缘体还包覆该第二导电结构。
3.根据权利要求1或2所述的电子封装件，其特征在于，该绝缘体具有第一绝缘部与第二绝缘部，该第一导电结构位于该第一绝缘部中，以令该第一导电结构与该第一绝缘部构成一基板结构，且该第二绝缘部包覆该电子元件与该第二导电结构。
4.根据权利要求1所述的电子封装件，其特征在于，该绝缘体为绝缘层。
5.根据权利要求1所述的电子封装件，其特征在于，该绝缘体具有第一绝缘部与第二绝缘部，该第一绝缘部包覆该第一导电结构，且该第二绝缘部包覆该电子元件。
6.根据权利要求1、4或5所述的电子封装件，其特征在于，该第二导电结构设于该绝缘体的第一侧上。
7.根据权利要求1所述的电子封装件，其特征在于，该第一导电结构为线路形式或柱形式。
8.根据权利要求1所述的电子封装件，其特征在于，该第二导电结构为线路形式或焊线形式。
9.根据权利要求1所述的电子封装件，其特征在于，该电子封装件还包括线路结构，其设于该绝缘体的第二侧上以电性连接该第一导电结构。
10.根据权利要求1所述的电子封装件，其特征在于，该电子封装件还包括透光结构，其设于该封装层上且覆盖该电子元件的感测区。
11.一种电子封装件的制法，其特征在于，该制法包括：
将至少一具有感测区的电子元件设于承载件上；
将第一导电结构与结合该第一导电结构的绝缘体设于该承载件上，其中，该绝缘体包覆该电子元件与该第一导电结构，且该绝缘体具有相对的第一侧与第二侧，以令该感测区外露出该绝缘体的第一侧；
结合该绝缘体与第二导电结构，且令该第二导电结构电性连接该电子元件与该第一导电结构；以及
形成封装层于该感测区上。
12.根据权利要求11所述的电子封装件的制法，其特征在于，该绝缘体还包覆该第二导电结构。
13.根据权利要求11或12所述的电子封装件的制法，其特征在于，该第一导电结构与该绝缘体的制程包括：
将一具有开口的基板结构与该电子元件结合至该承载件上，且该电子元件位于该开口中，其中，该基板结构包含有第一绝缘部及埋设于该第一绝缘部中的该第一导电结构；
借由该第二导电结构电性连接该电子元件与该第一导电结构；以及
借由第二绝缘部包覆该电子元件与该第二导电结构，以令该第一绝缘部与第二绝缘部作为该绝缘体。
14.根据权利要求11所述的电子封装件的制法，其特征在于，该绝缘体为绝缘层。
15.根据权利要求11或14所述的电子封装件的制法，其特征在于，该第二导电结构设于该绝缘体的第一侧上。
16.根据权利要求11所述的电子封装件的制法，其特征在于，该第一导电结构与该绝缘体的制程包括：
将一具有开口的基板结构与该电子元件结合至该承载件上，且该电子元件位于该开口中，其中，该基板结构包含有第一绝缘部及埋设于该第一绝缘部中的第一导电结构；
借由第二绝缘部包覆该电子元件，以令该第一绝缘部与第二绝缘部作为该绝缘体；以及
形成该第二导电结构于该绝缘体的第一侧上，以令该第二导电结构电性连接该电子元件与该第一导电结构。
17.根据权利要求11所述的电子封装件的制法，其特征在于，该第一导电结构为线路形式或柱形式。
18.根据权利要求11所述的电子封装件的制法，其特征在于，该第二导电结构为线路形式或焊线形式。
19.根据权利要求11所述的电子封装件的制法，其特征在于，该制法还包括形成线路结构于该绝缘体的第二侧上，且令该线路结构电性连接该第一导电结构。
20.根据权利要求11所述的电子封装件的制法，其特征在于，该制法还包括结合透光结构于该封装层上，且令该透光结构覆盖该电子元件的感测区。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW107117046 | 2018-05-18 | ||
| TW107117046A TWI688049B (zh) | 2018-05-18 | 2018-05-18 | 電子封裝件及其製法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110571209A true CN110571209A (zh) | 2019-12-13 |
Family
ID=68771970
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810800667.8A Pending CN110571209A (zh) | 2018-05-18 | 2018-07-20 | 电子封装件及其制法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN110571209A (zh) |
| TW (1) | TWI688049B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101170118A (zh) * | 2006-10-25 | 2008-04-30 | 鸿富锦精密工业（深圳）有限公司 | 影像感测器封装、影像感测器模组及它们的制造方法 |
| CN104303287A (zh) * | 2012-05-15 | 2015-01-21 | 韩国科泰高科株式会社 | 指纹传感器封装件及其制造方法 |
| CN105552043A (zh) * | 2015-12-28 | 2016-05-04 | 江阴长电先进封装有限公司 | 一种指纹识别传感器的封装结构 |
| CN105845635A (zh) * | 2015-01-16 | 2016-08-10 | 恒劲科技股份有限公司 | 电子封装结构 |
| CN107026092A (zh) * | 2015-11-17 | 2017-08-08 | 台湾积体电路制造股份有限公司 | 制造指纹扫描器的方法以及半导体装置 |
| CN109585403A (zh) * | 2017-09-29 | 2019-04-05 | 凤凰先驱股份有限公司 | 传感器封装件及其制作方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI242819B (en) * | 2003-12-19 | 2005-11-01 | Chipmos Technologies Inc | Method for manufacturing chip on glass type image sensor and structure of the same |
| US20080191297A1 (en) * | 2007-02-12 | 2008-08-14 | Advanced Chip Engineering Technology Inc. | Wafer level image sensor package with die receiving cavity and method of the same |
| US7595220B2 (en) * | 2007-06-29 | 2009-09-29 | Visera Technologies Company Limited | Image sensor package and fabrication method thereof |
| US9231012B2 (en) * | 2007-08-01 | 2016-01-05 | Visera Technologies Company Limited | Image sensor package |
| TWI591768B (zh) * | 2015-11-30 | 2017-07-11 | 矽品精密工業股份有限公司 | 封裝結構及其製法 |
-
2018
- 2018-05-18 TW TW107117046A patent/TWI688049B/zh active
- 2018-07-20 CN CN201810800667.8A patent/CN110571209A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101170118A (zh) * | 2006-10-25 | 2008-04-30 | 鸿富锦精密工业（深圳）有限公司 | 影像感测器封装、影像感测器模组及它们的制造方法 |
| CN104303287A (zh) * | 2012-05-15 | 2015-01-21 | 韩国科泰高科株式会社 | 指纹传感器封装件及其制造方法 |
| CN105845635A (zh) * | 2015-01-16 | 2016-08-10 | 恒劲科技股份有限公司 | 电子封装结构 |
| CN107026092A (zh) * | 2015-11-17 | 2017-08-08 | 台湾积体电路制造股份有限公司 | 制造指纹扫描器的方法以及半导体装置 |
| CN105552043A (zh) * | 2015-12-28 | 2016-05-04 | 江阴长电先进封装有限公司 | 一种指纹识别传感器的封装结构 |
| CN109585403A (zh) * | 2017-09-29 | 2019-04-05 | 凤凰先驱股份有限公司 | 传感器封装件及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202005002A (zh) | 2020-01-16 |
| TWI688049B (zh) | 2020-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9691708B1 (en) | Semiconductor package and manufacturing method thereof | |
| US20160212852A1 (en) | Electronic package | |
| CN111066144B (zh) | 芯片封装结构及其制造方法 | |
| KR20190062178A (ko) | 패키지 구조체 및 그 제조 방법 | |
| CN111883521B (zh) | 多芯片3d封装结构及其制作方法 | |
| CN108962840B (zh) | 电子封装件及其制法 | |
| US9812413B2 (en) | Chip module and method for forming the same | |
| TW201715662A (zh) | 晶片封裝體及其製造方法 | |
| US20080217759A1 (en) | Chip package substrate and structure thereof | |
| US10204865B2 (en) | Electronic package and conductive structure thereof | |
| US11501553B2 (en) | Cost-efficient fingerprint sensor component and manufacturing method | |
| CN107425031B (zh) | 背照式cmos传感器的封装结构及封装方法 | |
| TW201904011A (zh) | 電子封裝件及其製法 | |
| CN110571209A (zh) | 电子封装件及其制法 | |
| TWI612650B (zh) | 電子封裝結構 | |
| CN113871307A (zh) | Ipm封装结构及其制作方法 | |
| US11114412B2 (en) | Electronic package and method for fabricating the same | |
| CN108962868B (zh) | 封装结构及其制法 | |
| CN112992696A (zh) | 堆叠芯片的封装方法和封装结构 | |
| US11427466B2 (en) | Semiconductor package structure and method for manufacturing the same | |
| CN107611152B (zh) | 背照式cmos传感器的封装方法 | |
| US20210313244A1 (en) | Fingerprint identification chip package and method for making same | |
| CN113707630A (zh) | Mcm封装结构及其制作方法 | |
| TW201628143A (zh) | 電子封裝結構及導電結構 | |
| CN114446919A (zh) | Mcm封装结构及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20191213 |