JPH1074891A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH1074891A JPH1074891A JP9213272A JP21327297A JPH1074891A JP H1074891 A JPH1074891 A JP H1074891A JP 9213272 A JP9213272 A JP 9213272A JP 21327297 A JP21327297 A JP 21327297A JP H1074891 A JPH1074891 A JP H1074891A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- chip
- semiconductor device
- electrodes
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 薄膜積層化による３次元ＩＣで、微細ピッチ
に対応し、機械的な強度を有する縦方向のチップ間接続
方法と構造を提供する。 【解決手段】 あらかじめ形成された半導体デバイス１
０の絶縁膜上にスルーホール７１を形成した後、接着剤
で支持基板４を接着し、裏面から研磨して薄膜化し、別
のデバイスの上に積層し、上層の支持基板と接着層を除
去した後、スルーホールをマスクとして接着層をＯ2
プラズマアッシングで除去して下層の電極を露出させ、
全面にめっき電極用導電性物質２０を被覆し、めっき接
続を形成したい部分が露出するようにフォトレジストを
パターニングし、めっき接続を形成したい部分が露出す
るようにフォトレジストをパターニングし、電極に電流
を流しながらめっき液に浸すことでめっき膜４０を形成
し、めっき膜をマスクとして導電性物質２０をエッチン
グすることによって、上層と下層の電極を接続するめっ
き接続を形成する。
に対応し、機械的な強度を有する縦方向のチップ間接続
方法と構造を提供する。 【解決手段】 あらかじめ形成された半導体デバイス１
０の絶縁膜上にスルーホール７１を形成した後、接着剤
で支持基板４を接着し、裏面から研磨して薄膜化し、別
のデバイスの上に積層し、上層の支持基板と接着層を除
去した後、スルーホールをマスクとして接着層をＯ2
プラズマアッシングで除去して下層の電極を露出させ、
全面にめっき電極用導電性物質２０を被覆し、めっき接
続を形成したい部分が露出するようにフォトレジストを
パターニングし、めっき接続を形成したい部分が露出す
るようにフォトレジストをパターニングし、電極に電流
を流しながらめっき液に浸すことでめっき膜４０を形成
し、めっき膜をマスクとして導電性物質２０をエッチン
グすることによって、上層と下層の電極を接続するめっ
き接続を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、３次元ＩＣおよび
マルチ・チップ・モジュールにおけるチップ間接続電極
の構造に関するものである。
マルチ・チップ・モジュールにおけるチップ間接続電極
の構造に関するものである。
【０００２】
【従来の技術】半導体集積回路の微細化・高集積化の限
界を打破する技術として、従来から３次元ＩＣやマルチ
・チップ・モジュール（ＭＣＭ）等が知られている。
界を打破する技術として、従来から３次元ＩＣやマルチ
・チップ・モジュール（ＭＣＭ）等が知られている。
【０００３】３次元ＩＣには様々な製造方法があるが、
中でも図１５に示すようなチップを積層化する手法は、
シリコンの結晶性が最も良いものとして有力視されてい
る（林ら、１９９０ ＶＬＳＩ・テクノロジー・シンポ
ジウム Ｐ．９５〜９６）。このチップ積層化による３
次元ＩＣ形成技術では、チップ間の電気的接続を高融点
金属であるＷバンプ（９０）および低融点合金であるＡ
ｕ−Ｉｎプール（９１）により行っている。しかし、こ
の方法ではバンプがプールに差し込まれるまでの間は接
着層間に間隙があるため、本質的に接着不良を起こしや
すい構造である。また、バンプの形成に通常の半導体プ
ロセスを適用しているためバンプの高さを数μｍより大
きく稼ぐことができず、このため目合わせ積層化の際に
間に数μｍのゴミが入ったり、薄膜化後の凹凸が数μｍ
あるだけでバンプがプールに届かず電気的接続がうまく
いかないという問題がある。
中でも図１５に示すようなチップを積層化する手法は、
シリコンの結晶性が最も良いものとして有力視されてい
る（林ら、１９９０ ＶＬＳＩ・テクノロジー・シンポ
ジウム Ｐ．９５〜９６）。このチップ積層化による３
次元ＩＣ形成技術では、チップ間の電気的接続を高融点
金属であるＷバンプ（９０）および低融点合金であるＡ
ｕ−Ｉｎプール（９１）により行っている。しかし、こ
の方法ではバンプがプールに差し込まれるまでの間は接
着層間に間隙があるため、本質的に接着不良を起こしや
すい構造である。また、バンプの形成に通常の半導体プ
ロセスを適用しているためバンプの高さを数μｍより大
きく稼ぐことができず、このため目合わせ積層化の際に
間に数μｍのゴミが入ったり、薄膜化後の凹凸が数μｍ
あるだけでバンプがプールに届かず電気的接続がうまく
いかないという問題がある。
【０００４】一方マルチ・チップ・モジュール（ＭＣ
Ｍ）技術は、図１６に示したようなＩＣベアチップ９８
を配線が形成された基板へ直接実装することによって、
チップ間の配線を短くするとともに、実装モジュールに
寄生するインダクタンスやキャパシタンスを除去し、高
密度かつ高速なシステムを実現するものである。近年、
実装されるＩＣの信号バスピン数を大きくしたいという
要求から信号パッドの間隔が狭くなりつつある。現在最
も狭い間隔に対応できる接続技術は、各種合金により形
成されたバンプを用いたフリップ−チップ−ボンディン
グ技術である。この方法の場合チップと配線基板に間隙
があるため、チップの発熱に起因した熱変形による応力
がすべて接続部に集中し、接続が破壊されてしまうとい
う問題がある。また、バンプの形成方法上５０μｍピッ
チぐらいがフリップ−チップ−ボンディングの限界と言
われている。
Ｍ）技術は、図１６に示したようなＩＣベアチップ９８
を配線が形成された基板へ直接実装することによって、
チップ間の配線を短くするとともに、実装モジュールに
寄生するインダクタンスやキャパシタンスを除去し、高
密度かつ高速なシステムを実現するものである。近年、
実装されるＩＣの信号バスピン数を大きくしたいという
要求から信号パッドの間隔が狭くなりつつある。現在最
も狭い間隔に対応できる接続技術は、各種合金により形
成されたバンプを用いたフリップ−チップ−ボンディン
グ技術である。この方法の場合チップと配線基板に間隙
があるため、チップの発熱に起因した熱変形による応力
がすべて接続部に集中し、接続が破壊されてしまうとい
う問題がある。また、バンプの形成方法上５０μｍピッ
チぐらいがフリップ−チップ−ボンディングの限界と言
われている。
【０００５】
【発明が解決しようとする課題】本発明は、微細ピッチ
に対応し、機械的な強度を有し、かつ３次元的な縦方向
の接続も可能であるチップ間接続の構造を提供するとと
もに、３次元ＩＣとＭＣＭを融合した新しい構造の半導
体装置を実現することを目的とするものである。
に対応し、機械的な強度を有し、かつ３次元的な縦方向
の接続も可能であるチップ間接続の構造を提供するとと
もに、３次元ＩＣとＭＣＭを融合した新しい構造の半導
体装置を実現することを目的とするものである。
【０００６】
【課題を解決するための手段】本発明はデバイスを薄膜
化しもう一つの別のデバイスに積層した後、各デバイス
の電極をめっきによって接続することを特徴としてい
る。めっきを用いる主な理由は、数μｍオーダーの厚い
導電体膜はめっきが最も安定して成長させることができ
るためである。また、デバイスを薄膜化する工程を入れ
たのは、めっき電極導電膜を形成する時に断線してしま
うのを防ぐことおよびリソグラフィーにおけるフォーカ
スマージン内にめっきを形成することを目的として、上
層と下層の電極の段差を減らすためである。
化しもう一つの別のデバイスに積層した後、各デバイス
の電極をめっきによって接続することを特徴としてい
る。めっきを用いる主な理由は、数μｍオーダーの厚い
導電体膜はめっきが最も安定して成長させることができ
るためである。また、デバイスを薄膜化する工程を入れ
たのは、めっき電極導電膜を形成する時に断線してしま
うのを防ぐことおよびリソグラフィーにおけるフォーカ
スマージン内にめっきを形成することを目的として、上
層と下層の電極の段差を減らすためである。
【０００７】めっきによって電極を接続する方法は、本
発明では二通りを提案している。一つは上層のデバイス
に形成されたスルーホールを通して接続するもの、もう
一つはチップのエッヂを通って接続されるものである。
前者はさらに、積層化した後スルーホールを形成する方
法と、薄膜化積層する前に予めスルーホールを形成する
方法の二通りを提案している。
発明では二通りを提案している。一つは上層のデバイス
に形成されたスルーホールを通して接続するもの、もう
一つはチップのエッヂを通って接続されるものである。
前者はさらに、積層化した後スルーホールを形成する方
法と、薄膜化積層する前に予めスルーホールを形成する
方法の二通りを提案している。
【０００８】また、各層デバイスの電極を露出させた
後、層間絶縁膜を被覆し上層の電極および下層の電極が
露出するようにパターニングする工程を入れることも本
発明で提案している。この工程には二つの目的がある。
一つは、上層のデバイスの薄膜化の際にデバイスの劣化
を避けるためにわざと薄膜化を途中で止めて基板を絶縁
層の下に少し残した場合、基板を介して電極がショート
することを防ぐために、絶縁膜を基板とめっき膜の間に
介在させることを目的とする。もう一つは、上層のデバ
イスあるいは接着層が厚く上層の電極と下層の電極の段
差が大きい場合、めっき電極用導電性膜の断線を避ける
ため、テーパーのついた絶縁膜を形成することを目的と
する。
後、層間絶縁膜を被覆し上層の電極および下層の電極が
露出するようにパターニングする工程を入れることも本
発明で提案している。この工程には二つの目的がある。
一つは、上層のデバイスの薄膜化の際にデバイスの劣化
を避けるためにわざと薄膜化を途中で止めて基板を絶縁
層の下に少し残した場合、基板を介して電極がショート
することを防ぐために、絶縁膜を基板とめっき膜の間に
介在させることを目的とする。もう一つは、上層のデバ
イスあるいは接着層が厚く上層の電極と下層の電極の段
差が大きい場合、めっき電極用導電性膜の断線を避ける
ため、テーパーのついた絶縁膜を形成することを目的と
する。
【０００９】さらに、本発明では３層以上の積層された
デバイス層の電極を、一度のめっき工程で同時に接続す
る方法も提案している。この方法を用いれば大幅なＴＡ
Ｔ（ターン・アラウンド・タイム）の短縮が実現できる
だけでなく、この後に説明るチップの縦方向接続と横方
向接続を同時に形成する、３次元ＩＣとＭＣＭを融合し
たような新しい半導体装置の製造に応用することが可能
となる。
デバイス層の電極を、一度のめっき工程で同時に接続す
る方法も提案している。この方法を用いれば大幅なＴＡ
Ｔ（ターン・アラウンド・タイム）の短縮が実現できる
だけでなく、この後に説明るチップの縦方向接続と横方
向接続を同時に形成する、３次元ＩＣとＭＣＭを融合し
たような新しい半導体装置の製造に応用することが可能
となる。
【００１０】最後に、本発明では前述した電極の接続方
法を用いて、チップの縦方向接続と横方向接続を同時に
形成した半導体装置も提案している。縦方向の接続はス
ルーホールを用いた接続でも、チップのエッヂを這わせ
た配線でもどちらでもよい。また、３層以上の積層デバ
イスを接続するには、あらかじめ前述した方法を用いて
３次元ＩＣを形成したものでもよいし、各層の電極を露
出させた後同時に接続することも可能である。
法を用いて、チップの縦方向接続と横方向接続を同時に
形成した半導体装置も提案している。縦方向の接続はス
ルーホールを用いた接続でも、チップのエッヂを這わせ
た配線でもどちらでもよい。また、３層以上の積層デバ
イスを接続するには、あらかじめ前述した方法を用いて
３次元ＩＣを形成したものでもよいし、各層の電極を露
出させた後同時に接続することも可能である。
【００１１】本発明によれば、微細ピッチに対応し、機
械的な強度を有し、かつ３次元的な縦方向の接続も可能
であるチップ間接続が実現することができ、しかも、３
次元ＩＣとＭＣＭを融合した新しい構造の半導体装置を
実現することも可能となる。
械的な強度を有し、かつ３次元的な縦方向の接続も可能
であるチップ間接続が実現することができ、しかも、３
次元ＩＣとＭＣＭを融合した新しい構造の半導体装置を
実現することも可能となる。
【００１２】
【発明の実施の形態】次に、本発明について図面を参照
して説明する。
して説明する。
【００１３】図１，２は、本発明における接続方法の実
施例を示す断面図である。この図ではデバイスが形成さ
れている部分は省略し電極部分だけを示している。まず
予め積層するためのデバイス１０を形成する（図１
（ａ））。接着剤５０を用いて支持基板４に固定した後
（図１（ｂ））。デバイス１０の裏面から研磨によって
薄膜化し（図１（ｃ））、この薄膜化されたデバイス１
１をもう一つのデバイスに接着剤５２を用いて圧着する
（図１（ｄ）、わかりやすくするために上層の接着剤を
５１、下層の接着剤を５２として説明する）。支持基板
を研磨、ドライエッチングあるいはウェットエッチング
などで除去した後（図１（ｅ））、上層の接着層を除去
する（図１（ｆ））。ここで、例えば基板１にはＳｉ
を、絶縁膜３にＳｉＯ2 膜を、電極２、６にアルミニ
ウム、上層および下層の接着剤５１、５２にポリイミド
を用いれば、Ｏ2 プラズマアッシングによって上層の
接着層５１は容易に除去でき、しかも絶縁膜や配線層は
エッチングされないようにすることができる。パターニ
ングおよびエッチングによって絶縁膜にスルーホールを
形成した後、ふたたびＯ2 プラズマアッシングによっ
て下層の電極表面が露出するまで接着層をエッチング
し、スルーホール７０を形成する（図１（ｇ））。オー
バーアッシングによって配線表面に絶縁膜が形成されて
しまう恐れがあるが、Ａｒスパッタリングなどによって
表面処理を行えば問題ない。その後、めっき用電極膜２
０を形成し（図１（ｈ））、めっき接続を形成したい部
分を抜くようにレジストパターニングを行い（図２
（ａ））、例えば図２（ｂ）のようにしてめっき膜４０
を成長させる（図２ｃ））。レジストを除去した後（図
２（ｄ））、めっき電極用膜２０をめっき接続をマスク
としてエッチングすれば出来上がる（図２（ｅ））。
施例を示す断面図である。この図ではデバイスが形成さ
れている部分は省略し電極部分だけを示している。まず
予め積層するためのデバイス１０を形成する（図１
（ａ））。接着剤５０を用いて支持基板４に固定した後
（図１（ｂ））。デバイス１０の裏面から研磨によって
薄膜化し（図１（ｃ））、この薄膜化されたデバイス１
１をもう一つのデバイスに接着剤５２を用いて圧着する
（図１（ｄ）、わかりやすくするために上層の接着剤を
５１、下層の接着剤を５２として説明する）。支持基板
を研磨、ドライエッチングあるいはウェットエッチング
などで除去した後（図１（ｅ））、上層の接着層を除去
する（図１（ｆ））。ここで、例えば基板１にはＳｉ
を、絶縁膜３にＳｉＯ2 膜を、電極２、６にアルミニ
ウム、上層および下層の接着剤５１、５２にポリイミド
を用いれば、Ｏ2 プラズマアッシングによって上層の
接着層５１は容易に除去でき、しかも絶縁膜や配線層は
エッチングされないようにすることができる。パターニ
ングおよびエッチングによって絶縁膜にスルーホールを
形成した後、ふたたびＯ2 プラズマアッシングによっ
て下層の電極表面が露出するまで接着層をエッチング
し、スルーホール７０を形成する（図１（ｇ））。オー
バーアッシングによって配線表面に絶縁膜が形成されて
しまう恐れがあるが、Ａｒスパッタリングなどによって
表面処理を行えば問題ない。その後、めっき用電極膜２
０を形成し（図１（ｈ））、めっき接続を形成したい部
分を抜くようにレジストパターニングを行い（図２
（ａ））、例えば図２（ｂ）のようにしてめっき膜４０
を成長させる（図２ｃ））。レジストを除去した後（図
２（ｄ））、めっき電極用膜２０をめっき接続をマスク
としてエッチングすれば出来上がる（図２（ｅ））。
【００１４】図３は、本発明における接続方法の実施例
の一部を示す断面図である。この図でもデバイスが形成
されている部分は省略し電極部分だけを示している。図
１，２で示した例との違いは、絶縁膜のスルーホール７
１の形成（図３（ｂ））を、支持基板の圧着（図３
（ｃ））の前に行っていることである。これにより、図
３（ｇ）でスルーホールの形成をＯ2 プラズマアッシ
ングによって上層の接着層の除去と同時に行うことがで
きる。この後は、図２（ａ）〜（ｅ）に従って接続電極
を形成すればよい。
の一部を示す断面図である。この図でもデバイスが形成
されている部分は省略し電極部分だけを示している。図
１，２で示した例との違いは、絶縁膜のスルーホール７
１の形成（図３（ｂ））を、支持基板の圧着（図３
（ｃ））の前に行っていることである。これにより、図
３（ｇ）でスルーホールの形成をＯ2 プラズマアッシ
ングによって上層の接着層の除去と同時に行うことがで
きる。この後は、図２（ａ）〜（ｅ）に従って接続電極
を形成すればよい。
【００１５】図４は、本発明における接続方法の実施例
を示す断面図である。ここでは上層の電極と下層の電極
の接続をスルーホールを介したものでなく、チップのエ
ッジをまたいで形成したものである（図４（ｅ））。必
然的に上層のデバイスのチップの大きさは下層のそれよ
りも小さくなる。
を示す断面図である。ここでは上層の電極と下層の電極
の接続をスルーホールを介したものでなく、チップのエ
ッジをまたいで形成したものである（図４（ｅ））。必
然的に上層のデバイスのチップの大きさは下層のそれよ
りも小さくなる。
【００１６】図５，６は、本発明における絶縁膜被覆を
用いた接続の実施例を示す断面図である。薄膜積層化し
た後、図５（ｂ）のように絶縁膜を被覆し、電極表面が
露出するようにパターニングする工程を設ける例であ
る。図５はスルーホールを介した接続に適用した例、図
６はチップのエッジをまたいだ接続に適用した例であ
る。これにより、めっき電極２０が基板を介して別のめ
っき電極にショートすることを防ぐことができる。ま
た、絶縁膜にテーパーがつくようにエッチングすること
によって急峻な段差によるめっき電極膜２０の断線を防
ぐことができる。例えば絶縁膜９として感光性ポリイミ
ド膜を用いればパターニングを直接行うことができ、か
つ熱処理してポリイミドを軟化させることでテーパー形
状も容易に得られる。
用いた接続の実施例を示す断面図である。薄膜積層化し
た後、図５（ｂ）のように絶縁膜を被覆し、電極表面が
露出するようにパターニングする工程を設ける例であ
る。図５はスルーホールを介した接続に適用した例、図
６はチップのエッジをまたいだ接続に適用した例であ
る。これにより、めっき電極２０が基板を介して別のめ
っき電極にショートすることを防ぐことができる。ま
た、絶縁膜にテーパーがつくようにエッチングすること
によって急峻な段差によるめっき電極膜２０の断線を防
ぐことができる。例えば絶縁膜９として感光性ポリイミ
ド膜を用いればパターニングを直接行うことができ、か
つ熱処理してポリイミドを軟化させることでテーパー形
状も容易に得られる。
【００１７】図７は、本発明における３層以上の層間電
極の形成方法の実施例を示す断面図である。図７では３
層の層間電極を接続した例を示している。まず、２層の
デバイス２０２が積層された３次元ＩＣ（図７（ａ））
に３層目の薄膜デバイス２０３を積層する（図７
（ｂ））。３層目の薄膜デバイスの電極と２層目の薄膜
デバイスの電極をめっきによって接続する（図７
（ｃ））。この工程を繰り返し行うことによって、何層
のデバイスでも積層することが可能である。
極の形成方法の実施例を示す断面図である。図７では３
層の層間電極を接続した例を示している。まず、２層の
デバイス２０２が積層された３次元ＩＣ（図７（ａ））
に３層目の薄膜デバイス２０３を積層する（図７
（ｂ））。３層目の薄膜デバイスの電極と２層目の薄膜
デバイスの電極をめっきによって接続する（図７
（ｃ））。この工程を繰り返し行うことによって、何層
のデバイスでも積層することが可能である。
【００１８】図８，９は、３層以上の層間電極の接続を
一度のめっき工程で実現する方法の実施例を示した断面
図である。ここでは４層の層間電極を接続した例を示し
ている。３層目デバイスには２層目デバイスの電極１０
２と２層目デバイスのスルーホール３０２を含んだスル
ーホール３０３を形成する。同様に４層目デバイスには
３層目デバイスの電極１０３と３層目デバイスのスルー
ホール３０３を含んだスルーホール３０４を形成する。
こうすることにより、図７の方法よりも少ない工程で多
層の層間接続を行うことができる。ただ、この方法では
めっきパターンを形成する際のフォトレジスト工程のフ
ォーカスマージンで一度に接続できる層数が制限される
が、積層したい層数がこれを越える場合は図７の工程を
図６のように繰り返せばよい。
一度のめっき工程で実現する方法の実施例を示した断面
図である。ここでは４層の層間電極を接続した例を示し
ている。３層目デバイスには２層目デバイスの電極１０
２と２層目デバイスのスルーホール３０２を含んだスル
ーホール３０３を形成する。同様に４層目デバイスには
３層目デバイスの電極１０３と３層目デバイスのスルー
ホール３０３を含んだスルーホール３０４を形成する。
こうすることにより、図７の方法よりも少ない工程で多
層の層間接続を行うことができる。ただ、この方法では
めっきパターンを形成する際のフォトレジスト工程のフ
ォーカスマージンで一度に接続できる層数が制限される
が、積層したい層数がこれを越える場合は図７の工程を
図６のように繰り返せばよい。
【００１９】図１０は、本発明の接続方法を用いて３次
元ＩＣをＭＣＭ実装する方法の実施例を示す断面図であ
る。図１０（ｄ）で薄膜デバイスを目合わせ積層するこ
とを除いて図１，２や図３の工程をほぼそのまま適用で
きる。本実施例では、水平方向に２チップ、縦方向にも
２チップを積層実装した例を示したが、この数に限られ
ずめっき接続ができる限り水平方向にも縦方向にも何チ
ップでも実装することができる。
元ＩＣをＭＣＭ実装する方法の実施例を示す断面図であ
る。図１０（ｄ）で薄膜デバイスを目合わせ積層するこ
とを除いて図１，２や図３の工程をほぼそのまま適用で
きる。本実施例では、水平方向に２チップ、縦方向にも
２チップを積層実装した例を示したが、この数に限られ
ずめっき接続ができる限り水平方向にも縦方向にも何チ
ップでも実装することができる。
【００２０】図１１は、１層目のデバイス２０１が形成
された基板上に薄膜デバイスを３層積層し、縦方向のチ
ップ間接続４４および横方向のチップ間接続４３をチッ
プエッヂをまたいで同時に形成した実施例を示す。
された基板上に薄膜デバイスを３層積層し、縦方向のチ
ップ間接続４４および横方向のチップ間接続４３をチッ
プエッヂをまたいで同時に形成した実施例を示す。
【００２１】図１２は、１層目の配線基板２１０上に薄
膜デバイスを４層積層し、縦方向のチップ間接続４５
を、スルーホールを通して行った実施例を示す。このよ
うに１層目の配線基板に形成された横方向チップ間配線
４６を用いて、横方向の接続を行ってもよい。
膜デバイスを４層積層し、縦方向のチップ間接続４５
を、スルーホールを通して行った実施例を示す。このよ
うに１層目の配線基板に形成された横方向チップ間配線
４６を用いて、横方向の接続を行ってもよい。
【００２２】図１３にＣＰＵ５００、１次キャッシュメ
モリ５０１、２次キャッシュメモリ５０２を配線基板５
０３上に３次元−ＭＣＭ実装したシステムの実施例を示
す。この図では縦方向の層間配線および横方向のチップ
間配設は省略している。高速の信号のやり取りが必要な
ＣＰＵ−１次キャッシュ間は配線長が短くなるように積
層し、大容量の２次キャッシュはＣＰＵ−１次キャッシ
ュのまわりに配置することによって、高速の動作を実現
できる。
モリ５０１、２次キャッシュメモリ５０２を配線基板５
０３上に３次元−ＭＣＭ実装したシステムの実施例を示
す。この図では縦方向の層間配線および横方向のチップ
間配設は省略している。高速の信号のやり取りが必要な
ＣＰＵ−１次キャッシュ間は配線長が短くなるように積
層し、大容量の２次キャッシュはＣＰＵ−１次キャッシ
ュのまわりに配置することによって、高速の動作を実現
できる。
【００２３】図１４には、さらに３次元ＩＣによるＭＣ
Ｍ２２０をさらに薄膜化し、ＭＣＭ間を接続する配線基
板２１１上に積層し、めっきにより接続したハイブリッ
ドＭＣＭを形成した実施例を示す。この他に３次元ＩＣ
によるＭＣＭをさらに縦方向に積層して接続してもよい
し、複数のハイブリッドＭＣＭをさらに大きな領域を有
した配線基板にＭＣＭ的に実装して巨大なシステムを一
つの基板に集積することも可能である。このように、積
層数、実装数が増えれば増えるほど、本発明の長所であ
るチップ間配線長が短いという特性が活かされる。
Ｍ２２０をさらに薄膜化し、ＭＣＭ間を接続する配線基
板２１１上に積層し、めっきにより接続したハイブリッ
ドＭＣＭを形成した実施例を示す。この他に３次元ＩＣ
によるＭＣＭをさらに縦方向に積層して接続してもよい
し、複数のハイブリッドＭＣＭをさらに大きな領域を有
した配線基板にＭＣＭ的に実装して巨大なシステムを一
つの基板に集積することも可能である。このように、積
層数、実装数が増えれば増えるほど、本発明の長所であ
るチップ間配線長が短いという特性が活かされる。
【００２４】
【発明の効果】以上説明したとおり本発明は、微細ピッ
チに対応し、機械的な強度を有し、かつ３次元的な縦方
向の接続も可能であるチップ間接続を実現するととも
に、３次元ＩＣとＭＣＭを融合した新しい構造の半導体
装置を実現することを可能とする。
チに対応し、機械的な強度を有し、かつ３次元的な縦方
向の接続も可能であるチップ間接続を実現するととも
に、３次元ＩＣとＭＣＭを融合した新しい構造の半導体
装置を実現することを可能とする。
【図１】本発明の接続方法の実施例を示す断面図であ
る。
る。
【図２】図１にひきつづいて本発明における接続方法の
実施例を示す断面図である。
実施例を示す断面図である。
【図３】本発明の接続方法の実施例の一部を示す断面図
である。
である。
【図４】本発明の接続方法の実施例を示す断面図であ
る。
る。
【図５】本発明の絶縁膜被覆を用いた接続の実施例を示
す断面図である。
す断面図である。
【図６】絶縁膜被覆を用いた接続の実施例を示す断面図
である。
である。
【図７】３層以上の層間電極の形成方法の実施例を示す
断面図である。
断面図である。
【図８】３層以上の層間電極の接続を一度のめっき工程
で実現する方法の実施例を示した断面図である。
で実現する方法の実施例を示した断面図である。
【図９】３層以上の層間電極の接続を一度のめっき工程
で実現する方法の実施例を示す断面図である。
で実現する方法の実施例を示す断面図である。
【図１０】本発明の接続方法を用いて３次元ＩＣをＭＣ
Ｍ実装する方法の実施例を示す断面図である。
Ｍ実装する方法の実施例を示す断面図である。
【図１１】複数の縦方向のチップ間接続および横方向の
チップ間接続をチップエッジをまたいで同時に形成した
実施例を示す断面図である。
チップ間接続をチップエッジをまたいで同時に形成した
実施例を示す断面図である。
【図１２】配線基板上に薄膜デバイスを４層積層し、縦
方向のチップ間接続をスルーホールを通して行った実施
例を示す断面図である。
方向のチップ間接続をスルーホールを通して行った実施
例を示す断面図である。
【図１３】３次元−ＭＣＭ実装したシステムの一実施例
を示す斜視図である。
を示す斜視図である。
【図１４】ハイブリッドＭＣＭを形成した実施例を示す
断面図である。
断面図である。
【図１５】チップの薄膜積層による３次元ＩＣの形成方
法を示す断面図である。
法を示す断面図である。
【図１６】バンプを用いたフリップ−チップ−ボンディ
ングによるＭＣＭの接続構造を示す断面図である。
ングによるＭＣＭの接続構造を示す断面図である。
１ 基板 ２ 上層デバイスの電極 ３ 絶縁膜 ４ 支持基板 ６ 下層デバイスの電極 ８ 薄膜化工程で残された基板 ９ パターニングされた絶縁膜 １１ 薄膜化されたデバイス １２ 下層のデバイス １３ 下層のデバイス ２０ めっき電極用膜 ２１ パターニングされためっき電極用膜 ３０ パターニングされたレジスト ４０ めっき膜 ４１ めっき接続 ４２ エッヂを通って形成されためっき接続 ４３ 縦方向のチップ間接続部分 ４４ 横方向のチップ間接続部分 ４５ 縦方向のチップ間接続 ４６ 横方向のチップ間配線 ４７ 縦横同時に形成しためっき接続 ５０ 接着層 ５１ 上層の接着層 ５２ 下層の接着層 ７０ パターニングされたスルーホール ７１ 絶縁膜上にパターニングされたスルーホール ７２ パターニングされた絶縁膜 ８０ めっき液 ８１ 正または負電極 ８２ ８１と反対の極性の電極 ８８ 配線 ８９ 多層配線基板 ９０ Ｗバンプ ９１ Ａｕ−Ｉｎプール ９３ 裏面配線 ９４ Ｓｉ活性層 ９５ 素子分離酸化膜 ９６ ポリイミド接着層 ９７ 支持基板 ９８ ベアチップ ９９ 合金バンプ １００ 配線基板の電極 １０１ １層目デバイスの電極 １０２ ２層目デバイスの電極 １０３ ３層目デバイスの電極 １０４ ４層目デバイスの電極 ２０１ １層目のデバイス ２０２ ２層目の薄膜化デバイス ２０３ ３層目の薄膜化デバイス ２０４ ４層目の薄膜化デバイス ２０５ １層目の薄膜化デバイス ２１０ １層目の配線基板 ２１１ ＭＣＭ間を接続する配線基板 ２２０ ３次元ＩＣによるＭＣＭ ２３０ ３次元ＩＣ−ＭＣＭを複数個実装したハイブリ
ッドＭＣＭ ３０２ ２層目デバイスに形成したスルーホール ３０３ ３層目デバイスに形成したスルーホール ３０４ ４層目デバイスに形成したスルーホール ４００ ３次元デバイス ５００ ＣＰＵ ５０１ １次キャッシュメモリ ５０２ ２次キャッシュメモリ ５０３ 配線基板
ッドＭＣＭ ３０２ ２層目デバイスに形成したスルーホール ３０３ ３層目デバイスに形成したスルーホール ３０４ ４層目デバイスに形成したスルーホール ４００ ３次元デバイス ５００ ＣＰＵ ５０１ １次キャッシュメモリ ５０２ ２次キャッシュメモリ ５０３ 配線基板
Claims (8)
- 【請求項１】第１層基板はそれぞれに半導体デバイスお
よび電極を有する複数のチップが形成されたものであ
り、前記各チップごとに少なくとも１層以上の薄膜化さ
れ電極を有する半導体デバイス層が接着層を介して縦方
向に積層されており、該縦方向に積層された半導体デバ
イス層の電極と第１層基板上のチップの電極間はめっき
電極膜によって接続され、かつ第１層基板上のチップの
電極は他のチップの電極との間で横方向に接続されてい
ることを特徴とする半導体装置。 - 【請求項２】前記第１層基板のチップ上に縦方向に積層
された薄膜化された半導体デバイス層および接着層のう
ちの最下層のものには前記チップに設けられた電極の少
なくとも一部を露出するスルーホールが設けられ、半導
体デバイス層の電極と第１層基板上のチップの電極間が
該スルーホールに設置されためっき電極膜によって接続
されたことを特徴とする請求項１に記載の半導体装置。 - 【請求項３】ｎ個（ただしｎは２以上の整数）の薄膜化
された半導体デバイス層が接着層を介して縦方向に積層
されており、下から第ｋ層目の半導体デバイス層（ただ
しｋは１＜ｋ≦ｎを満たす整数）のスルーホールは第
（ｋ―１）層目の半導体デバイス層のスルーホールを全
て露出すると共に第（ｋ―１）層目の半導体デバイス層
の電極の少なくとも一部を露出する領域に形成されるこ
とを特徴とする請求項２に記載の半導体装置。 - 【請求項４】前記スルーホールが、スルーホール内に掲
載された絶縁膜によってテーパ形状となっていることを
特徴とする請求項２または請求項３に記載の半導体装
置。 - 【請求項５】前記薄膜化された半導体デバイス層は、上
層デバイスが下層デバイスまたはチップよりも小さく、
かつ前記下層デバイスまたはチップの電極を露出するよ
うに積層され、各半導体デバイス層のエッジ部分に設け
られためっき電極膜により各デバイス層の電極および第
１層基板上のチップの電極間が接続されていることを特
徴とする請求項１に記載の半導体装置。 - 【請求項６】前記上層デバイスと前記下層デバイスまた
はチップの電極間の段差が、その間に形成された絶縁膜
によってテーパ形状となっていることを特徴とする請求
項５に記載の半導体装置。 - 【請求項７】前記第１層基板のチップ電極間が、第１層
基板表面上に設けられためっき電極膜により接続されて
いることを特徴とする請求項１から６のいずれかに記載
の半導体装置。 - 【請求項８】前記第１層基板のチップ電極間が、第１層
基板内部にあらかじめ設けられた横方向チップ間配線に
より接続されていることを特徴とする請求項１から６の
いずれかに記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9213272A JPH1074891A (ja) | 1997-08-07 | 1997-08-07 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9213272A JPH1074891A (ja) | 1997-08-07 | 1997-08-07 | 半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5326671A Division JP2755143B2 (ja) | 1993-12-24 | 1993-12-24 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1074891A true JPH1074891A (ja) | 1998-03-17 |
Family
ID=16636364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9213272A Pending JPH1074891A (ja) | 1997-08-07 | 1997-08-07 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1074891A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003085734A1 (en) * | 2002-04-02 | 2003-10-16 | Hewlett-Packard Development Company, L.P. | Interconnection structure and methods |
| US6875672B2 (en) | 2003-01-14 | 2005-04-05 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing a semiconductor device with penetration electrodes that protrude from a rear side of a substrate formed by thinning the substrate |
| JP2006514785A (ja) * | 2003-02-28 | 2006-05-11 | シーメンス アクチエンゲゼルシヤフト | パワー半導体用の接続技術 |
| US7510910B2 (en) | 2003-09-26 | 2009-03-31 | Sony Corporation | Semiconductor device and production method thereof |
| WO2019230668A1 (ja) * | 2018-05-28 | 2019-12-05 | 株式会社ダイセル | 半導体装置製造方法 |
-
1997
- 1997-08-07 JP JP9213272A patent/JPH1074891A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003085734A1 (en) * | 2002-04-02 | 2003-10-16 | Hewlett-Packard Development Company, L.P. | Interconnection structure and methods |
| CN100380654C (zh) * | 2002-04-02 | 2008-04-09 | 惠普开发有限公司 | 互连结构及方法 |
| US6875672B2 (en) | 2003-01-14 | 2005-04-05 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing a semiconductor device with penetration electrodes that protrude from a rear side of a substrate formed by thinning the substrate |
| JP2006514785A (ja) * | 2003-02-28 | 2006-05-11 | シーメンス アクチエンゲゼルシヤフト | パワー半導体用の接続技術 |
| US7855451B2 (en) | 2003-02-28 | 2010-12-21 | Siemens Aktiengesellschaft | Device having a contacting structure |
| JP4763463B2 (ja) * | 2003-02-28 | 2011-08-31 | シーメンス アクチエンゲゼルシヤフト | 基板とパワーエレクトロニクス素子を備えた装置およびその製造方法 |
| US7510910B2 (en) | 2003-09-26 | 2009-03-31 | Sony Corporation | Semiconductor device and production method thereof |
| WO2019230668A1 (ja) * | 2018-05-28 | 2019-12-05 | 株式会社ダイセル | 半導体装置製造方法 |
| JPWO2019230668A1 (ja) * | 2018-05-28 | 2021-06-24 | 株式会社ダイセル | 半導体装置製造方法 |
| US11502002B2 (en) | 2018-05-28 | 2022-11-15 | Daicel Corporation | Method for manufacturing semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4575782B2 (ja) | ３次元デバイスの製造方法 | |
| US8810008B2 (en) | Semiconductor element-embedded substrate, and method of manufacturing the substrate | |
| US7397117B2 (en) | Chip package with die and substrate | |
| KR100403064B1 (ko) | 3차원 집적 회로 어셈블리 및 이의 제조 방법 | |
| US5614277A (en) | Monolithic electronic modules--fabrication and structures | |
| JP5246831B2 (ja) | 電子デバイス及びそれを形成する方法 | |
| US9269692B2 (en) | Stacked microelectronic assembly with TSVS formed in stages and carrier above chip | |
| JP6067679B2 (ja) | 多孔質基板内のビア | |
| US5373627A (en) | Method of forming multi-chip module with high density interconnections | |
| US9159602B2 (en) | Apparatus and methods for constructing semiconductor chip packages with silicon space transformer carriers | |
| KR101729378B1 (ko) | 반도체 디바이스 및 반도체 디바이스 제조 방법 | |
| US7135378B2 (en) | Process for fabricating a semiconductor device having a plurality of encrusted semiconductor chips | |
| US8476753B2 (en) | Process for enhanced 3D integration and structures generated using the same | |
| EP2647044A1 (en) | Microelectronic assembly with plural stacked active chips having through - silicon vias formed in stages | |
| WO2021018014A1 (zh) | 一种基于tsv的多芯片的封装结构及其制备方法 | |
| JP2000512083A (ja) | バイアマトリックス層間接続を有する多層回路及びその製造方法 | |
| JP2005093980A (ja) | 積み重ねが可能な層、ミニスタック、および積層型電子モジュール | |
| JP2002100727A (ja) | 半導体装置および電子装置 | |
| US7067352B1 (en) | Vertical integrated package apparatus and method | |
| JP2755143B2 (ja) | 半導体装置の製造方法 | |
| JPH1074891A (ja) | 半導体装置 | |
| CN114171406A (zh) | 扇出式堆叠芯片的封装方法及封装结构 | |
| US20230352415A1 (en) | Macrochip with interconnect stack for power delivery and signal routing | |
| TWI856722B (zh) | 半導體封裝 | |
| JP3735986B2 (ja) | マルチチップモジュール及びその作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19991026 |